JP2018110137A - 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置 - Google Patents

基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置 Download PDF

Info

Publication number
JP2018110137A
JP2018110137A JP2015056823A JP2015056823A JP2018110137A JP 2018110137 A JP2018110137 A JP 2018110137A JP 2015056823 A JP2015056823 A JP 2015056823A JP 2015056823 A JP2015056823 A JP 2015056823A JP 2018110137 A JP2018110137 A JP 2018110137A
Authority
JP
Japan
Prior art keywords
substrate
dielectric
pattern
convex portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015056823A
Other languages
English (en)
Inventor
奈津子 青田
Natsuko Aota
奈津子 青田
英雄 会田
Hideo Aida
英雄 会田
豊 木村
Yutaka Kimura
豊 木村
友喜 川又
Tomoki Kawamata
友喜 川又
小林 秀行
Hideyuki Kobayashi
秀行 小林
諏訪 充史
Mitsufumi Suwa
充史 諏訪
千香 谷口
Chika Taniguchi
千香 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Toray Industries Inc
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc, Adamant Namiki Precision Jewel Co Ltd filed Critical Toray Industries Inc
Priority to JP2015056823A priority Critical patent/JP2018110137A/ja
Priority to TW105107155A priority patent/TW201703291A/zh
Priority to PCT/JP2016/058322 priority patent/WO2016148190A1/ja
Publication of JP2018110137A publication Critical patent/JP2018110137A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】工程数の削減と、工程数削減に伴う低コスト化を可能とした、所望のパターンを面上に有する基板とその製造方法、及び発光素子とその製造方法を提供する。
【解決手段】誘電体膜組成そのものに感光性を付与し、フォトレジスト膜無しでも凸部パターン形成を可能とする。平坦な基板1aを用意し、感光剤を含有する誘電体を基板面上に形成し、誘電体をパターン形成して、所望のパターンの誘電体を基板面上に形成する。平坦な基板の面上に、島状の凸部1bからなるパターンを有し、凸部が誘電体から構成される基板1を得る。
【選択図】図2

Description

本発明は、基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置に関するものである。
発光ダイオード(LED: Light Emitting Diode)は、化合物半導体の特性を用いて、電気エネルギーを光エネルギーに変換するEL(Electro Luminescence)素子の一種であり、3−5族化合物半導体を利用した発光ダイオードが実用化されている。その3−5族化合物半導体は直接遷移型半導体であり、他の半導体を用いた素子より高温で安定した動作が可能である。更に3−5族化合物半導体は、エネルギー変換効率が良いことや長寿命であることから種々の照明デバイスやイルミネーション、電子機器等に多く使われている。
このようなLEDの発光素子(以下、適宜「発光素子」と表記)は、サファイア(Al2O3)基板の面上に形成されており、その構造の模式図を図17に示す(例えば、特許文献1の図3参照)。図17より従来の発光素子100では、サファイア基板101の面上に、GaN系半導体材料からなる低温成長バッファ層(図示せず)を介して、n型GaNコンタクト層(n-GaN層)102が形成されている。n-GaN層102にはn型電極が形成されている。そのn-GaN層102上にはn型AlGaNクラッド層(図示せず。場合によっては省略される)、InGaN発光層(活性層)103、p型AlGaNクラッド層104が形成され、その上にp型GaNコンタクト層105が形成される。更にp型GaNコンタクト層105上にはp型電極としてのITO(酸化インジウム錫)透明電極106及び金属電極が形成されている。InGaN発光層103は、InGaN井戸層とInGaN(GaN)障壁層から構成される多重量子井戸構造(MQW: Multiple Quantum Well)が採用される。また、n-GaN層102上のInGaN発光層103が形成されていない箇所に、n型電極層107が形成される。
発光素子100のInGaN発光層103で発光した光は、p型電極及び、又はサファイア基板101から取り出されるが、この発光効率を向上させるためには、転位の低減が課題となる。しかし、サファイア基板101の上に成長させたGaN層には、サファイアの格子定数とGaNの格子定数との間に格子定数差が発生し、この格子定数差によりGaN結晶中に高密度の非発光再結合中心として働く貫通転位が発生する。この貫通転位が原因で光出力(内部量子効率)および耐久寿命が減少すると共に、リーク電流の増加が生じてしまう。
更に、青色領域の波長においては、GaNの屈折率は約2.4、サファイアの屈折率は約1.8、空気の屈折率は1.0と、GaNとサファイアとの間には約0.6、GaNと空気との間には約1.4もの屈折率差が発生する。この屈折率差のために、InGaN発光層103から発光した光は、p型電極やGaNと空気の界面やサファイア基板101との間で全反射を繰り返す。光はこの全反射によりInGaN発光層103に閉じ込められてInGaN発光層103中を伝搬する間に自己吸収されるか、電極などに吸収され、最終的に熱に変換される。即ち、屈折率差に起因する全反射の制限のために発光素子の光取出効率が大幅に低下するという現象が生じている。
光取出効率を向上させるために、例えばサファイア基板面上に凹凸パターンを形成し、その凹凸パターン上に上記各GaN層102乃至105や電極を形成した発光素子が開示されている。凹凸パターンの形成としては、サファイア基板表面をエッチング加工する方法がある。さらに、より凹凸パターンの製造効率を向上させた発光素子として、GaNより屈折率が小さいSiO2、ZrO2、TiO2等の誘電体で構成される凹凸パターンを、平坦なサファイア基板の面上に形成した発光素子が開示されている(例えば、特許文献1の図1参照)。
図18に示すように特許文献1開示の発光素子108では、サファイア基板101の面上に、誘電体で構成した凸部109のパターンを形成している。このようにサファイア基板101表面に凸部109のパターンを形成することにより、InGaN発光層103の下方に凹凸状の屈折率界面を形成することが出来る。従って、InGaN発光層103で発生し横方向に伝播して発光素子108内部で吸収されてしまう光の一部を、凸部109の光散乱効果により、サファイア基板101及びInGaN発光層103の外部に抽出することが可能となり、光取出効率を向上させることが出来る。更に、サファイア基板101の表面をエッチング加工することなく、発光素子108の発光効率を向上させることが可能になると共に、FACELO(Facet-Controlled Epitaxial Lateral Overgrowth)の成長モードを実現することができ、転位密度が減少したGaN系の発光素子を得ることができる。
特開2009−54898号公報
しかしながら、特許文献1等では、凸部109のパターン形成に、通常のフォトリソグラフィ技術を用いる。すなわち、凸部109の形成時に、凸部109の基となるSiO2膜とは別に、ノボラック樹脂などからなるフォトレジスト膜をSiO2膜上に形成した上で、マスクを介してフォトレジスト膜をパターン形成し、パターン形成されたフォトレジスト膜を新たなマスクとして、SiO2膜をエッチングによりパターン形成しなければならなかった。従って、フォトレジスト膜の成膜工程や露光、現像工程、及びSiO2膜のエッチング工程が必須となるため、工程数が増加し、工程数増加に伴うコストの高騰も引き起こしていた。
また、フォトリソグラフィ技術とエッチング加工で凸部109を形成した場合、フォトレジスト膜の露光、現像の工程を経なければならない。この場合、形成可能な凸部109の断面形状は台形型に限られるため、形成できる凸部形状の自由度が低くなる。そのため、光取出効率の向上の実現並びに、凸部を覆うGaN層の成長時間を短縮可能とする断面形状を有する凸部を作製することは、誘電体膜上に形成したフォトレジスト膜のフォトリソグラフィ技術とそれをマスクとしたエッチング加工では難しかった。
また、パターン形成されたSiO2膜を新たなマスクにして、エッチング加工によりサファイア基板表面にパターン形成を行おうとしても、やはり途中のSiO2膜パターン製造工程でフォトレジスト膜のフォトリソグラフィ技術とエッチング加工が必須であった。従って、工程数の増加と工程数増加に伴うコストの高騰を引き起こしていた。
本発明は、上記事情に鑑みてなされたものであり、誘電体膜組成そのものに感光性を付与し、フォトレジスト膜無しでも凸部パターン形成を可能とすることで、工程数の削減と、工程数削減に伴う低コスト化を可能とした、所望のパターンを面上に有する基板とその製造方法、及び発光素子とその製造方法の提供を目的とする。
上記課題は、以下の本発明により達成される。即ち、
(1)本発明の、基板の製造方法は、平坦な基板を用意し、
感光剤を含有する誘電体を前記基板面上に形成し、
前記誘電体をパターン形成して、所望のパターンの前記誘電体を前記基板面上に形成することを特徴とする。
(2)本発明の、基板の製造方法の一実施形態は、前記誘電体のパターン形成後に前記誘電体をアニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することが好ましい。
また、基板の製造方法の他の実施形態は、前記誘電体のパターン形成後であって前記アニーリング前に前記誘電体をポストベークすることが好ましい。
(3)また本発明の、基板の製造方法の他の実施形態は、前記ポストベークを100℃以上400℃以下の温度範囲で行うことが好ましい。
(4)また本発明の、基板の製造方法の他の実施形態は、前記アニーリングを700℃以上1700℃以下の温度範囲で行うことが好ましい。
(5)また本発明の、基板の製造方法の他の実施形態は、前記誘電体がシロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物のいずれかであることが好ましい。
(6)また本発明の、基板の製造方法の他の実施形態は、前記誘電体を前記基板面上に塗布することで、前記誘電体を前記基板面上に形成し、
次に、前記誘電体を前記基板面上に形成した前記基板をプリベークし、
次に、マスクを用いて前記誘電体を所望の前記パターンに露光し、
次に、露光した前記誘電体を現像し、
前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することが好ましい。
(7)また本発明の、基板の製造方法の他の実施形態は、前記誘電体を、所望の前記パターンで前記基板面上に直接パターン形成し、
次に、前記誘電体を前記基板面上に形成した前記基板をプリベークし、
次に、前記誘電体を露光し、
前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することが好ましい。
(8)また本発明の、基板の製造方法の他の実施形態は、前記誘電体を前記基板面上に塗布することで、前記誘電体を前記基板面上に形成し、
次に、モールドを前記誘電体に押し付けて前記誘電体を硬化させ、
前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することが好ましい。
(9)また本発明の、基板の製造方法は、前記基板を用意し、
前記パターンをマスクにして、前記基板の表面をエッチング処理し、前記基板の表面に所望の前記パターンを形成することを特徴とする。
(10)また本発明の、発光素子の製造方法は、前記基板を用意し、
前記凸部及び前記基板上に、GaN層、AlN層、InN層の少なくとも一層を形成し、
発光素子を製造することを特徴とする。
(11)また、本発明の基板は、平坦な基板の面上に、島状の凸部からなるパターンを有すると共に、前記凸部が誘電体から構成されることを特徴とする。なお、当該基板は、光源やディスプレイ、また太陽電池に備えられることができる。
(12)本発明の、基板の一実施形態は、前記凸部の少なくとも一部が、曲面状である(曲面を有する)ことが好ましい。
(13)また本発明の、基板の他の実施形態は、前記凸部を構成する誘電体が、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とすることが好ましい。
(14)また本発明の、基板の他の実施形態は、前記凸部は、全体が曲面であって、頂部及び側部の区別がなく、平坦面が存在しない曲面形状を有することが好ましい。
(15)また本発明の、基板の他の実施形態は、前記凸部が半球形であることが好ましい。
(16)また本発明の、基板の他の実施形態は、前記凸部の平面形状が円形又は楕円形であることが好ましい。
(17)また本発明の基板は、前記基板の表面に所望の前記パターンを有することが好ましい。
(18)また本発明の基板は、前記基板の表面に均一なピッチで前記パターンを有し、且つ前記ピッチの前記表面箇所に前記パターンが形成されていない前記パターンの欠損箇所が、前記ピッチで形成される場合の前記表面における前記パターンの全数に対して、0%以上50%以下であることが好ましい。
(19)また本発明の、発光素子は、前記凸部及び前記基板上に形成された、GaN層、AlN層、InN層の少なくとも一層を含む発光素子であることを特徴とする。
なお、当該発光素子は、光源やディスプレイに備えられることが好ましい。
前記(1)、(9)、(11)(17)の何れかの発明に依れば、感光剤を含有する誘電体をパターン形成するので、フォトレジスト膜を成膜すること無く、基板面上に凸部からなる所望のパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う基板の低コスト化が実現される。なお、このようにして得られた基板は、光源やディスプレイ、基板などに適用できる。
更に、前記(2)の発明に依れば、所望の凸部パターン形成後の誘電体にアニーリングを施すことで、基板面上に所望のパターンを、任意の側面形状に成形することが可能となる。更に、感光剤の成分をアニーリングにより除去することで、GaN層などの発光素子への有機成分の混入を防ぐことができる。
更に、前記(3)の発明に依れば、ポストベークを100℃以上400℃以下の温度範囲で行うことにより、誘電体の流動性を高めることが可能となる為、誘電体のパターンの全体又は、頂部/側部の一部を丸めて曲面状に成形することが可能となり、発光素子の光取出効率を向上させることが可能となる。更に、断面形状が台形形状又は矩形形状の凸部と比較すると、曲面状に成形された凸部は、GaN層などの成膜時にGaN層の横方向成長時間が短くなるので、GaN層の成長時間を短縮することが可能となる。
更に、前記(4)の発明に依れば、アニーリングを、700℃以上1700℃以下の温度範囲で行うことにより、凸部の感光剤成分をアニーリングにより除去することが出来るため、前記のようにGaN層などの発光素子への有機成分の混入を防止することが出来る。更に、凸部上でのGaN層の成長発生の防止、或いは成長発生を困難とすることも可能となる。凸部上でのGaN層の成長を抑制することにより、FACELOの成長モードを実現することが出来る為、転位密度が減少したGaN層を形成することが可能となる。また、アニーリング後の凸部に耐熱性をもたせることが出来るためにより、n-GaN層の成膜時の成膜温度(約1000℃)下においても凸部の形状および物性を保つことができる。
更に、前記(5)の発明に依れば、シロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物は被覆性が良好であるため、フォトレジスト膜を成膜すること無く基板表面に均一な厚み又は高さでむらの無い誘電体を形成することが出来る。更に他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化収縮が小さいため、所望通りの高さと大きさ及びピッチで凸部を基板面上に容易に形成することが可能となる。またシロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物は、他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化後にクラックが生じ難いため、凸部の誘電体中に空隙が発生しにくく、GaN層の成長時に凸部とGaN層の界面にも隙間(ボイド)が発生しにくくなる。従って発光素子において電気特性の悪化を防ぐことが出来る。
更に、前記(6)の発明に依れば、フォトリソグラフィ法で感光剤を含有する誘電体で構成した所望のパターン形成を用いることにより、フォトレジスト膜を成膜すること無く基板面上にパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う基板の低コスト化が実現される。更に、工程の時間が短いので、所望のパターンを面上に有する基板を、短時間で作製することが出来る。
更に、前記(7)の発明に依れば、所望のパターン形成にインクジェット法を用いることにより、直接、パターン形成を行うことが出来るので、凸部パターンの種類の自由度を高められる。
更に、前記(8)の発明に依れば、所望のパターン形成にナノインプリント法を用いることにより、簡便な設備でしかも低コストに基板面上に所望の大きさ、ピッチ、高さの凸部のパターンを形成することが出来る。
また、前記(10)又は(19)の発明に依れば、凸部が基板の表面上に形成されることによって、各凸部で光散乱効果が得られる。従って、発光素子内部で吸収されてしまう光の一部を、基板及びInGaN発光層の外部に取り出すことが可能となり、発光素子の光取出効率を向上させることが出来る。なお、このようにして得られた発光素子は、光源やディスプレイなどに適用できる。
更に、感光剤を含有する誘電体をパターン形成することで、凸部からなる所望のパターンを基板面上に形成することが出来るので、フォトレジスト膜を成膜すること無く基板面上にパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う発光素子の低コスト化が実現されると共に、前記光取出効率が向上された発光素子を製造することが出来る。
更に、前記(12)の発明に依れば、凸部の一部が曲面状に形成されていることにより、発光素子の光取出効率をより向上させることが可能となる。更に、断面形状が台形形状又は矩形形状の凸部と比較すると、曲面状に成形された凸部は、GaN層などの成膜時にGaN層の横方向成長時間が短くなるので、GaN層の成長時間を短縮することが可能となる。
更に、前記(13)の発明に依れば、凸部を構成する材料を、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とする誘電体にすることにより、凸部上でのGaN層の成長発生を防止、或いは成長発生を困難とすることが出来る。凸部上でのGaN層の成長を抑制することにより、FACELOの成長モードを実現することが出来る為、転位密度が減少したGaN層を形成することが可能となる。
更に、前記(14)又は(15)の発明に依れば、凸部全体が曲面で形成されることで頂部及び側部の区別がなく、平坦面が存在しない曲面形状なので、発光素子の光取出効率を向上させることが可能となる。更に、凸部を半球形に成形することで、より前記光取出効率を向上させることが出来る。勿論前記の通り、断面形状が台形形状又は矩形形状の凸部と比較すると、曲面状に成形された凸部は、GaN層などの成膜時にGaN層の横方向成長時間が短くなるので、GaN層の成長時間を短縮することが可能となる。
更に、前記(16)の発明に依れば、凸部の平面形状を円形又は楕円形に設定することで、誘電体層のパターニング工程を容易化することが可能となる。特に前記平面形状を円形に設定することにより、前記効果に加えて、複数の凸部による光の反射・屈折・減衰等が互いに相互作用(例えば干渉)を起こしても、その相互作用に方向性が無く、光が全方向に均一に発せられるため、光取出効率の高い発光素子を作製することが出来る。
更に、前記(18)の発明に依れば、前記基板の表面におけるパターンの全数の割合に対する、前記パターンの欠損箇所の全数を、0%以上50%以下に設定することで、同じ基板上に作製した発光素子の素子間における光出力のバラつきを低減することができる。
本発明に係る発光素子の構造を示す模式図である。 本発明に係る所望のパターンを面上に有する基板を示す模式図である。 (a) 図2に示す基板の拡大側面図である。(b) 図2に示す基板を拡大し、凸部のみを示す部分平面図である。 (a) 本発明に係り、平面形状が楕円の凸部のパターンを面上に有する基板を示す、拡大側面図である。(b) 図4(a)に示す基板の、凸部のみを示す部分平面図である。(c) 図4(a)に示す基板を90度異なる方向から見た拡大側面図である。(d) 図4(c)に示す基板の、凸部のみを示す部分平面図である。 (a) 本発明に係り、平面形状が三角形の凸部のみを示す部分平面図である。(b) 本発明に係り、平面形状が六角形の凸部のみを示す部分平面図である。 本発明に係り、平面形状が略多角形の凸部のパターンを面上に有する基板を示す、拡大側面図である。 基板の変形例の基板の拡大側面図である。(a) 図3(a)に示す基板の変形例の基板の拡大側面図である。(b) 図4(c)に示す基板の変形例の基板の拡大側面図である。(c) 図6に示す基板の変形例の基板の拡大側面図である。 (a) 台形形状の凸部における、GaN層の成長段階を示す、凸部拡大図である。(b) 矩形形状の凸部における、GaN層の成長段階を示す、凸部拡大図である。(c) パターン全体が曲面状に成形された凸部における、GaN層の成長段階を示す、凸部拡大図である。(d) 頂部の一部が曲面状に成形された凸部における、GaN層の成長段階を示す、凸部拡大図である。 本実施形態の製造方法に係る一つの形態である、フォトリソグラフィ法の製造工程を示す模式図である。 本実施形態の製造方法に係る他の形態である、インプリント法の製造工程を示す模式図である。 本実施形態の製造方法に係る他の形態である、インクジェット法の製造工程を示す模式図である。 本発明に係る発光素子の製造過程を示す断面図である。 本発明の実施例の凸部断面形状を示すAFM像である。 本発明の実施例の凸部形状を示すAFM斜視像である。 本発明の発光素子を有する光源を備える照明装置である。 本発明の発光素子を有する光源を備えるディスプレイ装置である。 本発明の基板を備える太陽電池である。 従来の発光素子の構造を示す模式図である。 従来の他の発光素子の構造を示す模式図である。
以下、図1〜図7を参照して、発光素子用GaN層の形成に用いられる、所望のパターンを面上に有する基板及びその基板を用いた発光素子の、本実施形態を説明する。図1より、所望のパターンを面上に有する基板1(以下、適宜「基板1」と表記)は、LED発光素子8(以下、適宜「発光素子8」と表記)の下地基板である。更に図2に示すように、基板1は平坦な基板1aの面上に、島状の凸部1bからなるパターンを有する。更に、凸部1bは誘電体で構成される。
前記島状とは、基板1aの厚み方向において、凸部1bの頂部から基板1a表面の高さに亘って、各々の凸部1bが独立した凸形状を有することを指す。従って、凸部1bの頂部から基板1a表面の高さまで、各々の凸部1bが独立した凸形状を有していれば、島状のパターンを満たしており、基板1aを基板平面方向(図1又は図2の上から下に向かう方向)から見た時に、互いの凸部1bが離れているか、又は、凸部1bの底面即ち基板1a表面で凸部1bの側部が互いに接しているかの、どちらでも良い。
凸部1bが基板1aの表面上に形成されることによって、各凸部1bで光散乱効果が得られる。従って、発光素子8内部で吸収されてしまう光の一部を、基板1a及びInGaN発光層3の外部に取り出すことが可能となり、発光素子8の光取出効率を向上させることが出来る。
n型GaNコンタクト層(n-GaN層)2の成長は凸部1bの間の基板1a表面、即ち凸部1bではない平坦部から始まり、n-GaN層2の厚さが厚くなるに伴い、凸部1bの側部及び頂部を覆っていく。従って、基板1aの表面と凸部1bのパターンを覆ってGaN層が形成される。
基板1aは、サファイア(Al2O3)、Si、SiC、GaAs、InP、スピネル等のような、3−5族化合物半導体が成長可能な材料であれば良いが、特にサファイアが3−5族化合物半導体の形成という点で最も好ましい。以下、サファイア基板を基板1aの例に取り、説明を続ける。
サファイア基板を基板1aに使用する場合は、基板1a表面はC面、A面、R面等から適宜選択、又はこれら表面から傾斜していても良い。
又、n-GaN層2の成長開始箇所となる基板1aの表面は、表面粗さRaで1nm以下程度の鏡面状態であることが、n-GaN層2内の結晶成長時の欠陥発生防止の点から特に好ましい。基板1aの表面を鏡面状態とするためには、例えば鏡面研磨を施せば良い。
凸部1bの材料は、感光剤を含有する誘電体とする。感光剤を含有する誘電体で凸部1bを形成することにより、後述するようにフォトレジスト膜(即ち、凸部1b形成膜のエッチング用マスク)が無くとも、凸部1bのパターンを基板1aの面上に形成することが可能となる。更に凸部1bを形成する誘電体としては、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とする誘電体にバインダー樹脂、感光剤が含まれる組成物が好ましく、樹脂としてはシロキサン樹脂が好ましい。誘電体組成物としては例えば感光性のシロキサン樹脂組成物、感光性の酸化チタン含有シロキサン樹脂組成物、感光性の酸化ジルコニウム含有シロキサン樹脂組成物、感光性のアルミナ含有シロキサン樹脂組成物が挙げられる。
シロキサン樹脂組成物は、シロキサン結合による主骨格を持つ重合体を含有する。シロキサン結合による主骨格を持つ重合体は特に制限されないが、好ましくはGPC(ゲルパーミネーションクロマトグラフィ)で測定されるポリスチレン換算で重量平均分子量(Mw)が1000〜100000、さらに好ましくは2000〜50000である。Mwが1000より小さいと塗膜性が悪くなり、100000より大きいとパターン形成時の現像液に対する溶解性が悪くなる。
シロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物は被覆性が良好であるため、フォトレジスト膜を成膜すること無く基板1a表面に均一な厚み又は高さでむらの無い誘電体を形成することが出来る。更に他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化収縮が小さいため、所望通りの高さと大きさ及びピッチで凸部1bを基板1a面上に容易に形成することが可能となる。またシロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物は、他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化後にクラックが生じ難いため、凸部の誘電体中に空隙が発生しにくく、GaN層(2乃至5)の成長時に凸部1bとGaN層の界面に隙間(ボイド)が発生しにくくなる。従って、発光素子8において電気特性の悪化を防ぐことが出来る。尚、前記ピッチとは、隣接する凸部1bどうしの中心間距離のうち、最小距離を指す。
更に凸部1bを構成する材料を、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とする誘電体にすることにより、凸部1b上でのGaN層の成長発生を防止、或いは成長発生を困難とすることが出来る。凸部1b上でのGaN層の成長を抑制することにより、FACELOの成長モードを実現することが出来る為、転位密度が減少したGaN層を形成することが可能となる。
また、凸部1bの大きさと凸部1bどうしのピッチは、発光素子8のGaN層中における発光波長をλと設定したときに、少なくともλ/(4n)以上に設定することが、十分に光を散乱又は回折になる、という点で好ましい。なお凸部1bの大きさとは、凸部1bの平面形状により種々設定されるものの、その平面形状が後述のように、円形の場合は半径の長さ、楕円形の場合は短軸方向の半径長さ、多角形の場合は凸部1bの構成辺となる一辺の長さ、で表すこととする。また、nとはGaN層の屈折率であり、一例としては約2.4である。なお、基板1aが発光素子8に用いられる場合、誘電体の屈折率は、少なくとも窒化ガリウム(GaN)の屈折率と異なることが好ましい。また、基板側への光の透過を防止して、発光素子の輝度を向上させるという点から、誘電体の屈折率が窒化ガリウム(GaN)の屈折率よりも小さい方が、より好ましい。
また、全てのGaN層2乃至5の総膜厚が30μm以下の場合、凸部1b間のピッチは50μm以下であることが、散乱又は回折による光の全反射回数を減少させるとの観点から好ましい。更に、GaN層の結晶性向上(即ち、ピット発生防止)の観点から、凸部1b間のピッチは20μm以下であることが更に好ましい。より好ましくは、凸部間のピッチを10μm以下と設定することであり、前記ピッチを10μm以下と設定することにより、光散乱面が増えて光の散乱又は回折の確率が高まり、発光素子8の光取出効率を一層向上させることが可能となる。
凸部1bの側面形状は図3(a)、図4(a)及び(c)、又は図6に示すように、少なくとも凸部1bの一部が曲面状に形成されていることが好ましい。即ち、凸部1bの少なくとも一部は曲面を有する。凸部1bの一部が曲面状に形成されていることにより、発光素子8の光取出効率をより向上させることが可能となる。更に、基板と垂直な面における断面形状が台形形状又は矩形形状の凸部と比較すると、曲面状に成形された凸部1bは、GaN層(2乃至5)などの成膜時にGaN層の横方向成長時間が短くなるので、GaN層の成長時間を短縮することが可能となる。より詳述すると、図7(a)より側面形状が台形形状の凸部13、又は同図(b)より側面形状が矩形形状の凸部14の上にGaN層を横方向成長させようとすると、GaN層は矢印で示すように、一旦側部13a、14aで成長し、次に頂部13b、14bの平面上を成長するという、二段階の成長を経なければならない。一方、同図(c)よりパターン全体が曲面状に成形された凸部1bでは、矢印で示すように一続きの横方向成長によりGaN層を凸部1b上に形成することが出来るため、GaN層の成長時間を短縮することが可能となる。また、同図(d)より頂部の一部が曲面状に成形された凸部1bでは、側部1cでのGaN層の成長を速やかに頂部1dに移行することが出来るため、GaN層の成長時間を短縮することが可能となる。側部の一部が曲面状に成形された凸部でも、側部で速やかにGaN層の成長が促され、そのGaN層の成長を頂部に移行することが出来るので、GaN層の成長時間を短縮することが可能となる。
具体的な凸部1bの形状の1つの形態としては、平面形状は図5(a)又は(b)に示すように略多角形で、且つ側面形状は図6に示すように側部1cが傾斜しており、且つ凸部頂部1dが曲面に形成された形状が挙げられる。
テーパ角θが90°の時は、凸部1bの断面形状は矩形となり、180°の時は凸部1bが全くない平らな状態となる。GaN層によって凸部1bを埋めるためには、テーパ角θが少なくとも90°以上であることが必要である。
略多角形とは、三角形又は六角形を指し、幾何学的に完全な多角形である必要はなく、加工上の理由等から角や辺に丸みを帯びている多角形も含めるものとする。凸部1bの平面形状を、三角形又は六角形に成形することにより、GaN層の成長安定面に対してほぼ平行な面に頂点を有し、且つ、GaN層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とすることが出来る。
また凸部1b平面形状の別形態として、凸部1b全体が曲面で形成されることで頂部及び側部の区別がなく、平坦面が存在しない曲面形状を有することが、前記光取出効率の向上とのGaN層(2乃至5)の横方向成長時間の短縮という点からより好ましく、凸部1bが図3(a)に示すように半球形であることが更に好ましい。従って、凸部1bの各部位における曲率は0より大きく、凸部1bと基板1aとが連続する箇所を除いて角部は存在しない。また、上述した図3(a)、図4(c)、および図6にそれぞれ示した基板1aと凸部1bは、図6Aに示すような変形例を有していてもよい。図6A(a)と(b)に示す変形例は、凸部1b全体が曲面で形成される場合においてその曲面が途中で変曲点を有し、その変曲点の前後で頂部の曲面の曲率とは逆の符号の曲率を有する曲面1fを有する。また、図6A(c)に示す変形例は、一部に側部1cを有し、その側部1cの前後で頂部の曲面の曲率とは逆の符号の曲率を有する曲面1fを有する。この変形例においては、基板1aから凸部1bにかけてなだらかに連続するので、GaN層の成長が促され、さらに成長時間を短縮することが可能となる。なお、図4(a)の凸部1bにも、同様に曲面1fを形成してもよい。
更に凸部1bの平面形状は、図3(b)に示すように円形か、又は、図4(b)及び(d)に示すように楕円形であることが好ましい。しかし円形に形成することにより、複数の凸部1b,1b,…による光の反射・屈折・減衰等が互いに相互作用(例えば干渉)を起こしても、その相互作用に方向性が無く、光が全方向に均一に発せられるため、光取出効率の高い発光素子8を作製することが出来る。従って、円形の平面形状の凸部1bの方がより好ましい。また、平面形状を円形又は楕円形に設定することで、誘電体層の後述するパターニング工程を容易化することが可能となる。
基板1a表面に形成される全ての凸部1bは、同じ大きさ、形状が望ましいが、凸部1b毎に大きさ、形状、又は前記曲率に少し差があっても良い。また凸部1bの配列形態にも制限は無く、格子状配列構造のように規則的なピッチによる配列形態であっても良いし、不規則なピッチでの配列形態であっても良い。或いは、凸部1bの平面形状として円形又は楕円形と、略多角形形状を、1つの基板1a面上に併用しても良い。
しかし凸部1bのパターンはその大きさ、高さ、形状、ピッチが均一に、周期的に基板1aの表面に形成されることが望ましい。その周期構造から凸部1bの一部が抜けてしまったりすると、基板1a上に作製した発光素子の素子間の光出力バラつきが発生する。そのため、均一なピッチで凸部1bが形成されるべき基板1aの表面箇所に、凸部1bのパターンが形成されていない箇所(凸部1bのパターンの欠損箇所)の全数は、均一なピッチで凸部1bのパターンが形成される場合の、基板1aの表面におけるパターンの全数に対して、0%以上50%以下の範囲内であることが望ましい。このような構成により、同じ基板1a上に作製した発光素子8の素子間における光出力のバラつきを低減することができる。前記基板1aの表面におけるパターンの全数に対する、前記パターンの欠損箇所の全数の割合(前記パターンの欠損箇所の全数/前記基板1aの表面におけるパターンの全数)を、「パターンロス」と以後、必要に応じて記載する。パターンロスの割合が50%を超えると、基板1a表面における凸部1bの数がGaN層を横方向成長させるために不十分となり、GaN層へ結晶欠陥が導入されやすくなる。
更に、パターンロスの割合を0%以上から30%以下の範囲で作製することにより、GaN層をより横方向成長させやすくなり、結晶欠陥が導入されにくくなるため、発光素子の静電耐圧の収率を改善できるようになり、より好ましい。更に、パターンロスの割合を0%以上15%以下の範囲で作製することにより、n-GaN層成膜時の表面粗さを低減し、その後のInGaN発光層形成時のIn取り込み量を基板1a面内で均一にすることができるため、発光素子の波長バラつきをより低減できるようになり、より好ましい。
以上のような基板1の面上に形成された、凸部1b及び基板1a上に、2つ以上のGaN層2乃至5及びp型電極6とn型電極層7を形成することで、発光素子8を製造する。p型電極6はp型GaNコンタクト層5上に金属電極と共に形成され、n型電極層7はn-GaN層2上のInGaN発光層3が形成されていない箇所に形成される。2つ以上のGaN層とは、例えば図1に示すように、n型GaNコンタクト層(n-GaN層)2、InGaN発光層(活性層)3、p型AlGaNクラッド層4、及びp型GaNコンタクト層5が挙げられるが、この構造に限定されない。少なくともn型導電性を有する層、p型導電性を有する層、これらの間に挟まれた発光層を有する3−5族窒化化合物半導体の層からなる構成のものが好ましい。活性層3としては、Inx Gay Alz N(但し、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表される3−5族窒化化合物半導体からなる層が好ましい。
前記基板1上に形成させる3−5族窒化化合物半導体は、GaN層に限定されず、AlN層またはInN層の何れか一層を、少なくとも含むように変更しても良い。具体的には、AlN等からなるバッファ層を基板1上に形成した上でn-GaN層2を形成することが挙げられる。なお前記バッファ層には、GaNからなる層を用いても良い。
次に基板1の製造方法を、図8〜図11を参照しながら説明する。図8は、本実施形態の前記製造方法に係る一つの形態である、フォトリソグラフィ法で感光剤を含有する誘電体で構成した凸部の製造工程を示す模式図である。図9は、本実施形態の前記製造方法に係る他の形態である、インプリント法の製造工程を示す模式図である。図10は、本実施形態の前記製造方法に係る他の形態である、インクジェット法の製造工程を示す模式図である。
図8(a)、図9(a)、図10(a)に示すように、まず平坦な基板1aを用意し、次に図8(b)、図9(b)、図10(b)に示すように、感光剤を含有し、感光性を有する誘電体1eを基板1a面上に形成し、誘電体1eをパターン形成して、所望のパターンの誘電体からなる前記凸部1bを基板1a面上に形成する。図8及び図9に示す製造方法においては、誘電体1eは一定の厚みの膜として形成され、図10の製造方法においては、複数の凸形状に形成される。なお、基板1aが平坦とは、誘電体1eをパターン形成する基板1aの表面が鏡面状態であることを指し、表面粗さRaで1nm以下程度である。また、所望のパターンとは、島状の凸部1bからなるパターンを指す。
感光剤を含有する誘電体をパターン形成することで、前記凸部1bからなる所望のパターンを基板1a面上に形成することが出来るので、フォトレジスト膜(凸部1b形成膜のエッチング用マスク)を成膜すること無く基板1a面上にパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う基板1の低コスト化が実現される。
更に、前記誘電体1eとして前記シロキサン樹脂組成物を例に取り、個々の工程毎に詳細に説明する。以下、基板1aがサファイア製(以下、適宜「サファイア基板1a」と記す)の場合を例に取り、説明を進める。
前記図8(a)、図9(a)、図10(a)の前工程として、サファイア基板1aをUV/O3洗浄し、その後水洗いし、脱水ベークを行う。更に、サファイア基板1aにHMDS(ヘキサメチルジシラザン)工程を施し、ベークを行い、図8(a)、図9(a)、図10(a)に示すように、平坦な基板としてサファイア基板1aを用意する。
次に図8(b)又は図9(b)においては、そのサファイア基板1aの面上にシロキサン樹脂組成物をスピナーによって均一に塗布する。
シロキサン樹脂組成物を凸部1bの形成材料に用いることで、被覆性が良好であるため、基板1a表面に均一な厚み又は高さでむらの無い誘電体を形成することが出来る。更に他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化収縮が小さいため、所望通りの高さと大きさ及びピッチで凸部1bを基板1a面上に容易に形成することが可能となる。またシロキサン樹脂組成物は、他の樹脂、酸化チタン含有樹脂、酸化ジルコニウム含有樹脂、アルミナ含有樹脂と比較して硬化後にクラックが生じ難いため、凸部の誘電体中に空隙が発生しにくく、GaN層(2乃至5)の成長時に凸部1bとGaN層の界面に隙間(ボイド)が発生しにくくなる。従って、発光素子8の電気特性の悪化を防ぐことが出来る。
シロキサン樹脂組成物を基板1a面上に形成した後に、そのシロキサン樹脂組成物から前記所望のパターンを基板1a面上に形成する方法は、幾つかあり、例えば、前記のフォトリソグラフィ法、インプリント法、及びインクジェット法の3つの方法が挙げられる。
フォトリソグラフィ法の工程は以下の通りである。前記の通り、誘電体1eを基板1aの面上に塗布することで、誘電体1eの膜を基板1aの面上に形成する(図8(b)参照)。その後、誘電体1eの膜を基板1a面上に形成した基板1aをプリベークし、次に図8(c)に示すように、マスク10を用いて誘電体1eの膜を所望のパターンに露光する。更に、露光した誘電体1eを現像し(図8(d)参照)、現像した誘電体1eをポストベークする。更に図8(e)に示すように、ポストベーク後に誘電体1eをアニーリングし、所望のパターンの誘電体1e(図8(e)の時点で、誘電体1eは凸部1bとなる)を基板1a面上に形成させる。なお、上記例では、現像した誘電体1eをポストベークした後誘電体1eをアニーリングしたが、これに限定されず、ポストベークを行わずに現像した誘電体1eをそのままアニーリングしてもよい。
インプリント法の工程は以下の通りである。前記の通り、誘電体1eを基板1aの面上に塗布することで、誘電体1eの膜を基板1aの面上に形成する(図9(b)参照)。その後、モールド11を誘電体1eの膜に押し付けて前記誘電体を光照射によって硬化させる(図9(c)参照)。次に、誘電体1eをポストベークし(図9(d)参照)、更に図9(e)に示すように、ポストベーク後に誘電体1eをアニーリングし、所望のパターンの誘電体1e(図9(e)の時点で、誘電体1eは凸部1bとなる)を基板1a面上に形成させる。
インクジェット法の工程は以下の通りである。前記のようなスピナーによるシロキサン樹脂組成物の塗布に換えて、誘電体1eをノズル12から直接、基板1a面上に直所望のパターンでパターン形成する(図10(b)参照)。次に、誘電体1eを面上に形成した基板1aをプリベークし、更に誘電体1eを露光後にポストベークする(図10(c)参照)。更に図10(d)に示すように、ポストベーク後に誘電体1eをアニーリングし、所望のパターンの誘電体1e(図10(d)の時点で、誘電体1eは凸部1bとなる)を基板1a面上に形成させる。なお、インプリント法またはインクジェット法でも、ポストベークを行わずに、誘電体1eをそのままアニーリングしてもよい。
フォトリソグラフィ法における、露光の光源としては、微細なパターンを形成するとの観点から、高圧水銀灯のg線(波長 436nm)、h線(波長405nm)、i線(波長365nm)、KrFエキシマレーザー(波長248nm)、ArFエキシマレーザー(波長193nm)などが好ましい。また、誘電体1eの膜としてはポジ型と、ネガ型があるが、パターンの微細化、すなわち解像度が高い点、さらには、ポストベーク時、アニーリング時にリフローがかかりやすく、パターンの形状が丸くなりやすいという点でポジ型が好ましい。ポジ型の場合、露光後、ベークせず、現像する必要がある。露光後、60℃以上でベークした場合、露光部のシロキサンが縮合反応し、現像液に対する溶解性が低下、パターンを形成することができず、好ましくない。
ポジ型感光性シロキサンには、感光剤として、ナフトキノンジアジド−5−スルホン酸エステルが好ましく用いられる。
露光装置はパターンの微細化が可能との観点から、縮小投影露光手法が可能な装置が好ましい。
また、フォトリソグラフィ法での現像液には、シロキサン樹脂組成物を溶解する薬液が使用され、有機溶剤の場合と、有機または無機アルカリの場合がある。しかしながら、水酸化カリウム(KOH)などの無機アルカリでは後工程への混入を避けられないとの観点から、有機アルカリであるTMAH(Tetra-methyl-ammonium-hydroxyde)が最も好ましい。
前記の通り、フォトリソグラフィ法、インプリント法、インクジェット法共に、誘電体1eのパターン形成後に、更に誘電体1eをポストベークする。ポストベークにより、基板1a及び誘電体1eに付着したリンス液が加熱によって除去される。更にポストベーク後に誘電体1eをアニーリングし、所望のパターンの誘電体1eを基板1a面上に形成する。
ポストベークを100℃以上400℃以下の温度範囲で行うことにより、誘電体1eの流動性を高めることが可能となる為、誘電体1eのパターンの全体又は、頂部/側部の一部を丸めて曲面状に成形することが可能となり、発光素子8の光取出効率を向上させることが可能となる。更に、断面形状が台形形状又は矩形形状の凸部(例えば凸部109)と比較すると、曲面状に成形された凸部1bは、GaN層(2乃至5)などの成膜時にGaN層の横方向成長時間が短くなるので、GaN層の成長時間を短縮することが可能となる。なお、100℃未満では、誘電体1eの流動性が不充分となり、誘電体1eのパターンの全体又は、頂部/側部の一部を曲面状に成形することが出来なくなる。また、400℃超では、誘電体1eの流動性が大きくなり、所望の解像度パターンが得られない。
所望のパターン形成後の誘電体1eにアニーリングを施すことで、フォトレジスト膜(凸部1b形成膜のエッチング用マスク)を成膜すること無く基板1a面上に所望のパターンを、任意の側面形状に成形することが可能となる。更に、感光剤の成分をアニーリングにより除去することで、GaN層(2乃至5)などの発光素子8への有機成分の混入を防ぐことができる。なお感光剤成分の除去とは、アニーリングにより感光剤が液化され、蒸発により除去されることを指す。
更に、所望のパターン形成にフォトリソグラフィ法を用いることにより、フォトレジスト膜(即ち、凸部1b形成膜のエッチング用マスク)を成膜すること無く基板1a面上にパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う基板1の低コスト化が実現される。更に、フォトリソグラフィ法工程の時間が短いので、所望のパターンを面上に有する基板1を、短時間で作製することが出来る。
インプリント法について更に詳述する。モールド11材としては、例えば石英製等のように紫外線の透過率の良い材料を用いれば良い。石英モールドの作成方法は、先ず石英を用意し、次に石英基板上にレジストを塗布し、通常のフォトリソグラフィ法または電子線描画法により島状のパターンを露光し現像する。次に、Alを100nm程度蒸着し、リフトオフし、更にAlをマスクとしてCHF3(三フッ化メタン)を用いたRIE(Reactive Ion Etching:反応性イオンエッチング)装置で石英を所定の深さまでエッチング加工を行う。所定の深さとは、凸部1bの高さと同一とする。エッチング加工後に残った不要なAlはリン酸で除去し、最後に純水で洗浄し乾燥させ、石英モールドを完成させる。
このようなモールド11を、誘電体1eに押しつけたまま、モールド11を通して紫外線を照射して誘電体1eを硬化させる。この時紫外線を照射する方向はモールド11側からとしても良いし、サファイア基板1aが透明体であるので、サファイア基板1a側から紫外線を照射しても構わない。なお、基板1a側から紫外線を照射する場合は、モールド11の材料は必ずしも透明体である必要は無いので、石英以外の材質、例えばシリコンなどの不透明体を用いても構わない。また、透明な材料としてサファイアをモールド11に使うことも出来る。
なお、モールド11を誘電体1eに押しつけた時に、各々の誘電体1e内に気泡が取り込まれないように、真空雰囲気中で行っても良い。なお、ここではインプリント法として光ナノインプリント法による例を示したが、この他に熱によって誘電体1eを硬化させる熱ナノインプリント法を用いることも出来る。
島状の誘電体1eを硬化後にモールド11を引き離し、モールド11の凸部に相当する部分(島状の誘電体1e以外の部分)に残った、不要な誘電体を酸素RIE装置により除去する。
以上のように、所望のパターン形成にナノインプリント法を用いることにより、簡便な設備でしかも低コストに基板1a面上に所望の大きさ、ピッチ、高さの凸部1bのパターンを形成することが出来る。この誘電体パターンはその後の工程で完全に除去せずに、誘電体で形成された突起を残してデバイスを作り、この突起は最終製品まで永久に残ることが好ましい。
又、所望のパターン形成にインクジェット法を用いることにより、直接、パターン形成することが可能となるため、凸部1bのパターンの種類の自由度を高められる。この誘電体パターンはその後の工程で完全に除去せずに、誘電体で形成された突起を残してデバイスを作り、この突起は最終製品まで永久に残ることが好ましい。
なお、上記のフォトリソグラフィ法、インプリント法、及びインクジェット法のうち、最も汎用性が高いという点で、フォトリソグラフィ法が好ましい。誘電体パターンはその後の工程で完全に除去せずに、誘電体で形成された突起を残してデバイスを作り、この突起は最終製品まで永久に残ることが好ましい。
更にアニーリングを、700℃以上1700℃以下の温度範囲で行うことにより、凸部1bの感光剤成分を除去することが出来るため、GaN層(2乃至5)などの発光素子8への有機成分の混入を防止することが出来る。更に、凸部1b上でのGaN層の成長発生の防止、或いは成長発生を困難とすることも可能となる。凸部1b上でのGaN層の成長を抑制することにより、FACELOの成長モードを実現することが出来る為、転位密度が減少したGaN層を形成することが可能となる。さらに、アニーリング後の凸部1bに耐熱性をもたせることが出来るためにより、n-GaN層の成膜時の成膜温度(約1000℃)下においても凸部1bの形状および物性を保つことができる。なお、700℃未満では、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とすることが出来なくなる。また1700℃超では、凸部1bの主要成分であるSiO2、TiO2、ZrO2、Al2O3のいずれかの融点を超えてしまい、凸部1bの形状の歪みを招くおそれがあるため、好ましくない。
また、アニーリングの温度範囲を1000℃超から1700℃以下の温度範囲に設定することにより、パターンに含まれる不純物を低減し、デバイス特性への影響を低減できるようになるため、より好ましい。更に、アニーリングの温度範囲を1100℃以上から1700℃以下の温度範囲に設定することにより、基板1aとパターンとの密着性を向上させることが出来る為、より好ましい。基板1aとパターンとの密着性の向上により、パターン抜けを防止することが可能となり、作製した発光素子の波長バラつき、輝度バラつきなどの収率への悪影響を低減することができる。
次に、発光素子8の製造方法について説明する。これまで説明した製造方法により製造された、所望のパターンを面上に有する基板1をまず用意し、凸部1b及び基板1a上に、GaN層、AlN層、InN層の少なくとも一層を形成することで、発光素子8を製造する。
図1に示すGaN層2乃至5は、例えばエピタキシャル成長法等の公知の方法で成長させれば良いし、又は、GaN層2乃至5の各層毎に異なる成膜方法および/または成膜条件を採用して成膜しても良い。エキタピシャル成長とは、ホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。成膜法としては他にメッキ法などの液相成膜法も挙げられるが、スパッタリング法やCVD法(Chemical Vapor Deposition)などの気相成膜法を用いることが好ましい。更に、発光素子8の製造を目的として3−5族窒化化合物半導体層などの半導体層を成膜する場合、MOCVD法(Metal Organic Chemical Vapor Deposition)、MOVPE法(Metal Organic Vapor Phase Epitaxy)、HVPE法(Hydride vapor phase epitaxy)、MBE法(Molecular Beam Epitaxy)などの気相成膜法を利用することがより好ましい。基板1bに用いる材料がサファイアなどの無機材料の場合、各半導体層を構成する材料も、金属材料、金属酸化物材料、無機半導体材料などの無機材料とすることが好ましく、全ての層がこれらの無機材料から構成されることが望ましい。但し、MOCVD法を成膜法として用いた場合、半導体層の無機材料中に有機金属由来の有機物を含有させても良い。
まず、サファイア製の基板1の凸部1b側の面上に、GaNまたはAlNからなるバッファ層を成膜し、n-GaN層2、InGaN発光層(活性層)3、p型AlGaNクラッド層4、及びp型GaNコンタクト層5をこの順に成膜形成する。その後、所定の後加工を行うことで発光素子8を得る。
凸部1bは誘電体で構成されるので、凸部1b表面に特定の面方位の結晶面が露出している訳では無く、n-GaN層2の成長の始点となる核が生成しにくい。即ち、凸部1bの側部では特定の面方位の結晶面が露出していないため、凸部1b側部からのGaN層の結晶成長は抑制される。また、凸部1bの少なくとも一部(例えば頂部)は曲面状に形成され平らな部分がほとんど無いか非常に狭いため、GaN層が成長しない。しかし基板1の面上には特定の面方位の結晶面が全面に露出しているので(例えば、サファイアのC面等)、GaNの核が生成しやすくn-GaN層2が成長していく。
従って、図11(a)に示すように、n-GaN層2の成長は凸部1bの間の基板1a表面、即ち凸部1bではない平坦部から始まり、n-GaN層2の厚さが厚くなるに伴い、n-GaN層2は横方向(水平方向)に成長し、図11(b)に示すように凸部1bの側部及び頂部を覆っていく。最終的にn-GaN層2の厚みが凸部1bの高さ以上になると、基板1aの表面と凸部1bのパターンは図11(c)に示すようにn-GaN層2で覆われ、平面方向から見ると、平らなn-GaN層2の表面が観察されるだけとなる。
従って、凸部1bの側部はn-GaN層2の横方向成長領域となるので、凸部1bの側部からの転位発生を防止することが可能となる。更に凸部1bの少なくとも一部(例えば頂部)を曲面状に形成することにより、平らな部分がほとんど無いか非常に狭く出来る。従って、凸部1bからのn-GaN層2の成長を抑制又は防止出来るので、凸部1b付近のn-GaN層2内の転位発生も防止出来る。以上により、平坦な基板上に成長させたGaN層よりも貫通転位の数を少なくすることが出来る。
更に、GaNまたはAlNからなるバッファ層を形成することにより、n-GaN層2の膜厚方向における膜質や膜厚ばらつきなどを防止することが出来る。
更に、GaN層3乃至5を公知方法で成膜後、p型電極6を電子ビーム蒸着法により形成する。更にn-GaN層2上のInGaN発光層3が形成されていない箇所に、ICP-RIEを使ってエッチング加工を行ってn-GaN層2を露出させる。そして露出したn-GaN層2の上にTi/Alの積層構造からなるn型電極層7を、電子ビーム蒸着法により形成し、p型電極6の上にTi/Alからなるp型の金属電極9を形成して、発光素子8を作製した。なお、p型電極6及びn型電極層7には、Ni、Au、Pt、Pd、Rh等の金属を用いても良い。
凸部1bが基板1aの表面上に形成されることによって、各凸部1bで光散乱効果が得られる。従って、発光素子8内部で吸収されてしまう光の一部を、基板1a及びInGaN発光層3の外部に取り出すことが可能となり、発光素子8の光取出効率を向上させることが出来る。
更に、感光剤を含有する誘電体をパターン形成することで、凸部1bからなる所望のパターンを基板1a面上に形成することが出来るので、フォトレジスト膜(凸部1b形成膜のエッチング用マスク)を成膜すること無く基板1a面上にパターンを形成することが可能となる。従って工程数の削減と工程の容易化、及び工程数削減に伴う発光素子8の低コスト化が実現されると共に、前記光取出効率が向上された発光素子8を製造することが出来る。
又、更に誘電体からなる凸部1bのパターンをマスクにして、基板1a表面をドライエッチングまたはウェットエッチング処理することにより、基板1a表面に直接、島状パターンを形成しても良い。
以下に、実施例1を挙げて本発明を説明するが、本発明は以下の実施例1にのみ限定されるものではない。
(実施例1)
−製造方法−
まず、基板表面がC面で且つ表面粗さRa1nmの鏡面状態とされた、平坦なサファイア基板を用意した。そのサファイア基板を5分間UV/O3洗浄し、その後水洗いし、ホットプレートにより130℃で3分間脱水ベークを行う。更に、脱水ベーク後のサファイア基板表面にHMDS(hexamethyldisilazane:ヘキサメチルジシラザン)薬液をスピナーにより、300rpmで10秒間更に700rpmで10秒間の2段階の工程で塗布した。その後、サファイア基板をホットプレートにより120℃で50秒間ベークした。
次にGaNの屈折率2.4よりも屈折率が小さく、且つ感光剤として、ナフトキノンジアジド−5−スルホン酸エステルを含有する誘電体として、シロキサン樹脂組成物からなる膜をサファイア基板面上に、スピナーにより700rpmで10秒間更に1500rpmで30秒間の2段階の工程で形成した。その結果、厚さ1.55μmのシロキサン樹脂組成物膜が形成された。なおシロキサン樹脂組成物には、東レ(株)製ポジ型感光性シロキサンER-S2000(プリベーク膜の屈折率1.52(632.8nm) プリズムカプラー法)を採用した。
本実施例では、前記シロキサン樹脂組成物膜から所望のパターンをサファイア基板面上に形成する方法として、フォトリソグラフィ法を採用した。シロキサン樹脂組成物膜が面上に形成されたサファイア基板を、ホットプレートにより110℃で3分間プリベークし、次にシロキサン樹脂組成物膜をパターン露光した。本実施例では、凸部の平面形状は円形で、その円形の直径が4.9μm、且つ凸部間のピッチが6.0μmのパターンを形成するようにポジ用マスクを作成して、シロキサン樹脂組成物膜を露光した。露光の光源には、光照射エネルギーがi-line換算で65mJ/cm2である、g,h,i線からなるブロード光を用いた(g線=436nm、h線=405nm、i線=365nm)。また、シロキサン樹脂組成物膜としてはポジ型とし、露光装置にはコンタクト露光装置を用いた。
更に、露光したシロキサン樹脂組成物膜を現像した。現像液には2.38wt%-TMAHを用い、その現像液に60秒間シロキサン樹脂組成物膜を浸すことで行った。その後、サファイア基板及び現像したシロキサン樹脂組成物を230℃で3分間ホットプレートにてポストベークした。
更にポストベーク後にサファイア基板上の現像したシロキサン樹脂組成物を、大気雰囲気中で1000℃1時間アニーリングして、所望のパターン及び側面形状の凸部をサファイア基板の面上に形成した。
−凸部−
以上の工程により製造された、凸部を確認したところ、下記のようなパターン及びSiO2含有の凸部が確認された。
平面形状:円形
円形の直径:4.9μm
高さ:0.47μm
ピッチ:6.0μm
側面形状:全体が曲面で形成された曲面形状(図12及び図13参照)
凸部のパターンロスの割合:10%
(実施例2)
−製造方法−
シロキサン樹脂組成物である東レ(株)製ポジ型感光性シロキサンER-S2000を、東レ(株)製ポジ型感光性酸化チタン含有シロキサンER-S3000に変更した他は、実施例1と同様にして、所望のパターン及び側面形状の凸部をサファイア基板の面上に形成した。
プリベーク膜の屈折率1.78(632.8nm) プリズムカプラー法を採用した。
−凸部−
以上の工程により製造された、凸部を確認したところ、下記のようなパターン及びTiO2含有の凸部が確認された。
平面形状:円形
円形の直径:4.9μm
高さ:1.00μm
ピッチ:6.0μm
側面形状:全体が曲面で形成された曲面形状(図12及び図13参照)
凸部のパターンロスの割合:12%
(実施例3)
−製造方法−
シロキサン樹脂組成物である東レ(株)製ポジ型感光性シロキサンER-S2000を、東レ(株)製ポジ型感光性酸化ジルコニウム含有シロキサンER-S3100に変更した他は、実施例1と同様にして、所望のパターン及び側面形状の凸部をサファイア基板の面上に形成した。プリベーク膜の屈折率1.64(632.8nm) プリズムカプラー法を採用した。
−凸部−
以上の工程により製造された、凸部を確認したところ、下記のようなパターン及びZrO2含有の凸部が確認された。
平面形状:円形
円形の直径:4.9μm
高さ:1.50μm
ピッチ:6.0μm
側面形状:全体が曲面で形成された曲面形状(図12及び図13参照)
凸部のパターンロスの割合:14%
(比較例)
以下に比較例を説明する。比較例では、SiO2膜をプラズマCVD法で成膜し、その後SiO2膜上にフォトレジスト膜を形成し、実施例1と同様に前記フォトレジスト膜を露光、現像して、実施例1記載のパターンのように前記フォトレジスト膜をパターン形成した。パターン形成したフォトレジスト膜をマスクにして、SiO2膜のドライエッチングを行った。
出来上がった凸部のパターン及びSiO2含有量を確認したところ、実施例1の凸部と同様な結果が得られた。
<評価>
実施例1及び比較例について、凸部形成までの所要工程数とリードタイムを評価した。その結果、実施例1の所要工程数は8、リードタイムは70分との評価結果が得られた。一方、比較例の所要工程数は9、リードタイムは110分であった。以上の評価結果から、本実施例が工程数の削減及びリードタイム短縮を実現可能であることが確認された。大量生産の場合や基板が大口径になった場合には、比較例では、SiO2膜の成膜工程やSiO2膜のドライエッチング工程の装置サイズによってウェハ処理枚数が限定されてしまい、更にリードタイムの差が顕著になる。
上述した基板及び発光素子は、以下の装置や機器等に適用できる。たとえば、当該発光素子を備えることにより、図14に示すように、照明100のための光源101や機器等の組み込み光源として適用できる。これらの光源は、当該発光素子がV族元素の内の窒素(N)で構成される場合、特に青色の可視光から紫外光に好適なため、青色の可視光や紫外光を発光させるために必要な機器等に利用できる。たとえば、青色光(短波長)を発するための照明、信号機、投光器、内視鏡などの光源、カラーディスプレイ200の三原色の1つの光源201(図15参照)、光ピックアップのための光源、及び紫外光は発するための殺菌庫、冷蔵庫などの光源として利用できる。また、蛍光塗料の塗布面と組み合わせて白色や電球色を生成することで、蛍光灯などの照明機器(例えば、植物育成用照明)、ディスプレイのバックライト、車両用の灯火、プロジェクタ、カメラ用フラッシュなどの光源として利用できる。もちろん、本願の発光素子は、窒化物系の化合物半導体に限定されるものではないので、その適用範囲も上記に限定されるものではないことはいうまでもない。
また、図16に示すように、本願の基板は、発光素子としてだけではなく、様々な方向からの光を受光する受光素子として、フォトダイオードの基板、太陽電池や太陽光発電パネル300の基板301として利用することができる。
なお、本発明は、例示した実施例や適用例に限定するものではなく、特許請求の範囲の各項に記載された内容から逸脱しない範囲の構成による実施が可能である。すなわち、本発明は、主に特定の実施形態に関して特に図示され、かつ説明されているが、本発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、数量、その他の詳細な構成において、当業者が様々な変形を加えることができるものである。
1 所望のパターンを面上に有する基板
1a 基板
2b 凸部
2 n型GaNコンタクト層(n-GaN層)
3 InGaN発光層(活性層)
4 p型AlGaNクラッド層
5 p型GaNコンタクト層
6 p型電極
7 n型電極層
8 LED発光素子
9 金属電極
10 マスク
11 モールド
12 ノズル
13 台形形状の凸部
14 矩形形状の凸部
100 照明装置
101 光源(発光素子)
200 ディスプレイ装置
201 光源(発光素子)
300 太陽電池
301 基板

Claims (23)

  1. 平坦な基板を用意し、
    感光剤を含有する誘電体を前記基板面上に形成し、
    前記誘電体をパターン形成して、所望のパターンの前記誘電体を前記基板面上に形成する、
    基板の製造方法。
  2. 前記誘電体のパターン形成後に前記誘電体をアニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することを特徴とする、請求項1記載の基板の製造方法。
  3. 前記誘電体のパターン形成後であって前記アニーリング前に前記誘電体をポストベークすることを特徴とする、請求項2記載の基板の製造方法。
  4. 前記ポストベークを100℃以上400℃以下の温度範囲で行うことを特徴とする、請求項3記載の基板の製造方法。
  5. 前記アニーリングを700℃以上1700℃以下の温度範囲で行うことを特徴とする、請求項2乃至4の何れかに記載の基板の製造方法。
  6. 前記誘電体がシロキサン樹脂組成物、酸化チタン含有シロキサン樹脂組成物、酸化ジルコニウム含有シロキサン樹脂組成物、アルミナ含有シロキサン樹脂組成物のいずれかであることを特徴とする、請求項1乃至5の何れかに記載の基板の製造方法。
  7. 前記誘電体を前記基板面上に塗布することで、前記誘電体を前記基板面上に形成し、
    次に、前記誘電体を前記基板面上に形成した前記基板をプリベークし、
    次に、マスクを用いて前記誘電体を所望の前記パターンに露光し、
    次に、露光した前記誘電体を現像し、
    前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することを特徴とする、請求項2乃至6の何れかに記載の基板の製造方法。
  8. 前記誘電体を、所望の前記パターンで前記基板面上に直接パターン形成し、
    次に、前記誘電体を前記基板面上に形成した前記基板をプリベークし、
    次に、前記誘電体を露光し、
    前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することを特徴とする、請求項2乃至6の何れかに記載の基板の製造方法。
  9. 前記誘電体を前記基板面上に塗布することで、前記誘電体を前記基板面上に形成し、
    次に、モールドを前記誘電体に押し付けて前記誘電体を硬化させ、
    前記誘電体を前記アニーリングし、所望の前記パターンの前記誘電体を前記基板面上に形成することを特徴とする、請求項2乃至6の何れかに記載の基板の製造方法。
  10. 請求項1乃至9の何れかに記載の、基板を用意し、
    前記パターンをマスクにして、前記基板の表面をエッチング処理し、前記基板の表面に所望の前記パターンを形成することを特徴とする、基板の製造方法。
  11. 請求項1乃至10の何れかに記載の基板を用意し、
    凸部及び前記基板上に、GaN層、AlN層、InN層の少なくとも一層を形成し、
    発光素子を製造する発光素子の製造方法。
  12. 基板の平坦な面上に、島状の凸部からなるパターンを有し、前記凸部が誘電体から構成されることを特徴とする基板。
  13. 前記凸部の少なくとも一部が、曲面状であることを特徴とする、請求項12に記載の基板。
  14. 前記凸部を構成する誘電体が、SiO2、TiO2、ZrO2、Al2O3のいずれかを主要成分とすることを特徴とする、請求項12又は13に記載の基板。
  15. 前記凸部は、全体が曲面であって、頂部及び側部の区別がなく、平坦面が存在しない曲面形状を有することを特徴とする、請求項12乃至14の何れかに記載の基板。
  16. 前記凸部は半球形であることを特徴とする、請求項15に記載の基板。
  17. 前記凸部の平面形状が円形又は楕円形であることを特徴とする、請求項12乃至16の何れかに記載の基板。
  18. 請求項12乃至17の何れかに記載の前記基板において、
    前記基板の表面に所望の前記パターンを有することを特徴とする基板。
  19. 請求項12乃至17の何れかに記載の前記基板において、
    前記基板の表面に均一なピッチで前記パターンを有し、且つ前記ピッチの前記表面箇所に前記パターンが形成されていない前記パターンの欠損箇所が、前記ピッチで形成される場合の前記表面における前記パターンの全数に対して、0%以上50%以下であることを特徴とする基板。
  20. 請求項12乃至19の何れかに記載の基板と、前記凸部及び前記基板上に形成された、GaN層、AlN層、InN層の少なくとも一層を含む発光素子。
  21. 請求項20に記載の発光素子を備える光源。
  22. 請求項20に記載の発光素子を備えるディスプレイ。
  23. 請求項12乃至19の何れかに記載の基板を備える太陽電池。
JP2015056823A 2015-03-19 2015-03-19 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置 Pending JP2018110137A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015056823A JP2018110137A (ja) 2015-03-19 2015-03-19 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置
TW105107155A TW201703291A (zh) 2015-03-19 2016-03-09 基板與其製造方法、發光元件與其製造方法以及具有該基板或發光元件之裝置
PCT/JP2016/058322 WO2016148190A1 (ja) 2015-03-19 2016-03-16 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015056823A JP2018110137A (ja) 2015-03-19 2015-03-19 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置

Publications (1)

Publication Number Publication Date
JP2018110137A true JP2018110137A (ja) 2018-07-12

Family

ID=56920046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015056823A Pending JP2018110137A (ja) 2015-03-19 2015-03-19 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置

Country Status (3)

Country Link
JP (1) JP2018110137A (ja)
TW (1) TW201703291A (ja)
WO (1) WO2016148190A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2747132C1 (ru) * 2020-08-21 2021-04-28 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления нитридного светоизлучающего диода
JP2022551340A (ja) * 2019-12-19 2022-12-08 ルミレッズ リミテッド ライアビリティ カンパニー 高密度テクスチャを有する発光ダイオード(led)装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085424A (ja) * 2016-11-22 2018-05-31 セイコーエプソン株式会社 光電変換素子及びその製造方法
KR102484809B1 (ko) * 2018-10-02 2023-01-05 재팬 사이언스 앤드 테크놀로지 에이전시 헤테로에피택셜 구조체와 그 제조 방법, 헤테로에피택셜 구조를 포함하는 금속 적층체와 그 제조 방법, 및 나노 갭 전극과 나노 갭 전극의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260163A (en) * 1992-05-07 1993-11-09 E. I. Du Pont De Nemours And Company Photoenhanced diffusion patterning for organic polymer films
JP4106972B2 (ja) * 2002-06-06 2008-06-25 Jsr株式会社 感光性誘電体形成用組成物、誘電体および電子部品
JP4218339B2 (ja) * 2002-12-24 2009-02-04 パナソニック株式会社 プラズマディスプレイパネルの製造方法
JP2004273671A (ja) * 2003-03-07 2004-09-30 Kyocera Chemical Corp 積層セラミックコンデンサの内部電極用材料
JP3804016B2 (ja) * 2003-05-23 2006-08-02 富士フイルムエレクトロニクスマテリアルズ株式会社 無機材料膜、無機材料膜構造物、およびその製造方法並びに転写フィルム
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4925651B2 (ja) * 2005-11-29 2012-05-09 京セラ株式会社 光インプリント用スタンパおよびそれを用いた発光装置の製造方法
KR101071450B1 (ko) * 2006-12-22 2011-10-10 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
DE112009004715B4 (de) * 2009-04-29 2019-03-21 Hexasolution Co., Ltd. Verfahren zur Substratherstellung, bei dem Oxidkügelchen-Muster ausgebildet werden
JP2011091374A (ja) * 2009-09-11 2011-05-06 Samco Inc サファイア基板のエッチング方法
CN102472964B (zh) * 2009-09-29 2013-08-07 东丽株式会社 正型感光性树脂组合物、使用其的固化膜及光学设备
JP4718652B2 (ja) * 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022551340A (ja) * 2019-12-19 2022-12-08 ルミレッズ リミテッド ライアビリティ カンパニー 高密度テクスチャを有する発光ダイオード(led)装置
JP7325641B2 (ja) 2019-12-19 2023-08-14 ルミレッズ リミテッド ライアビリティ カンパニー 高密度テクスチャを有する発光ダイオード(led)装置
RU2747132C1 (ru) * 2020-08-21 2021-04-28 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления нитридного светоизлучающего диода

Also Published As

Publication number Publication date
TW201703291A (zh) 2017-01-16
WO2016148190A1 (ja) 2016-09-22

Similar Documents

Publication Publication Date Title
CN110729282B (zh) 一种Micro-LED显示芯片及其制备方法
JP5054366B2 (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
WO2016148190A1 (ja) 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
JP5306779B2 (ja) 発光素子及びその製造方法
WO2015041007A1 (ja) 基板とその製造方法、及び発光素子とその製造方法、及びその基板又は発光素子を有する装置
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
KR101233768B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
TW200847482A (en) Pyramidal photonic crystal light emitting device
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
CN101281948A (zh) 薄膜型光子晶格结构GaN基发光二极管的制备方法
JP2007208244A (ja) 窒化ガリウム系発光ダイオード素子の製造方法
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR20100011835A (ko) 고효율 발광 다이오드용 기판의 제조방법
JP2015129057A (ja) 凹凸構造を有する結晶基板
JP2016072619A (ja) 凸構造を有する基板の製造方法および凸構造を有する基板
TWI527265B (zh) 適用於發光二極體之圖形化基板及其製造方法
US20190172975A1 (en) Semiconductor light-emitting element and method for producing same
KR101063110B1 (ko) 표면에 패턴이 형성된 사파이어 기판 제조방법
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
CN114864774B (zh) 图形化衬底的制备方法及具有空气隙的led外延结构
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
TWI511330B (zh) 具透光錐結構之圖形化基板及其製造方法