JP2018107858A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2018107858A JP2018107858A JP2016249705A JP2016249705A JP2018107858A JP 2018107858 A JP2018107858 A JP 2018107858A JP 2016249705 A JP2016249705 A JP 2016249705A JP 2016249705 A JP2016249705 A JP 2016249705A JP 2018107858 A JP2018107858 A JP 2018107858A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- bus bar
- module
- power
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
Abstract
【課題】内部構造が異なる複数のモジュールを接続する際に配線インダクタンスを低減しながら小型化することができる電力変換装置を提供する。【解決手段】直列に接続される第1コンデンサC1及び第2コンデンサC2と、複数の端子を一面に配置した複数の第1パワー半導体モジュールPM11〜PM13と、複数の端子を一面に配置した複数の第2パワー半導体モジュールPM21〜PM23と、第1コンデンサ及び第2コンデンサと複数の各モジュールとを接続する積層ブスバーLBとを備えている。第1パワー半導体モジュール及び第2パワー半導体モジュールは、互いの出力端子同士が各端子の配列方向で対向するように配置され、積層ブスバーは、第1パワー半導体モジュール及び第2パワー半導体モジュールの出力端子同士を接続する出力ブスバーBac(U)〜Bac(W)を中間ブスバーBmに形成した開口部28u〜28w内に絶縁して保持している。【選択図】図5
Description
本発明は、内蔵素子構成が異なる複数のパワー半導体モジュールを接続して構成される電力変換装置に関する。
この種の電力変換装置として、例えば、直流電源となる電解コンデンサと、還流ダイオードが逆並列接続された第1のIGBTと、同様に還流ダイオードが逆並列接続された第2のIGBTとを直列接続して一つのパッケージ内に収容した2in1構成のIGBTモジュールと、双方向に電流を流す特性を有する双方向スイッチをパッケージ内に収容した1つ又は複数の双方向スイッチモジュールとにより1相分の電力変換回路を構成した3レベル電力変換装置が提案されている(例えば、特許文献1参照)。
この特許文献1に記載の従来技術では、1相分の電力変換回路を構成するIGBTモジュール及び双方スイッチモジュールが平板状の積層導体で電気的に接続されている。この積層導体は、P導体及びN導体と、これらP導体及びN導体間に配置された3分割又は2分割された双方向スイッチ用の配線導体とで3層配線構造とされている。
この特許文献1に記載の従来技術では、1相分の電力変換回路を構成するIGBTモジュール及び双方スイッチモジュールが平板状の積層導体で電気的に接続されている。この積層導体は、P導体及びN導体と、これらP導体及びN導体間に配置された3分割又は2分割された双方向スイッチ用の配線導体とで3層配線構造とされている。
上述した特許文献1に記載の従来技術では、双方向スイッチ用の配線導体を同一平面で分割して3層構造とすることで少ない層数の配線構造で、直流電源とモジュール間の配線インダクタンスを低減することができるとともに、小型で安価な3レベル電力変換装置を実現できる。
しかしながら、上記従来技術では、出力アームを1つのIGBTモジュールと、1つ又は2つの双方向性スイッチ部とで構成し、これらを並列に接続する場合には問題がないが、電流容量を増やすために出力アームを複数のIGBTモジュールと複数の双方向性スイッチ部とで構成する場合には、複数のIGBTモジュールと複数の双方向性スイッチ部とを並列に接続するには、各導体の幅を広くせざるを得ず、小型化の要求に応えることができないという課題がある。
しかしながら、上記従来技術では、出力アームを1つのIGBTモジュールと、1つ又は2つの双方向性スイッチ部とで構成し、これらを並列に接続する場合には問題がないが、電流容量を増やすために出力アームを複数のIGBTモジュールと複数の双方向性スイッチ部とで構成する場合には、複数のIGBTモジュールと複数の双方向性スイッチ部とを並列に接続するには、各導体の幅を広くせざるを得ず、小型化の要求に応えることができないという課題がある。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、内部構造が異なる複数のモジュールを接続する際に配線インダクタンスを低減しながら小型化することができる電力変換装置を提供することを目的としている。
上記目的を達成するために、本発明に係る電力変換装置の一態様は、直流電源に直列に接続される第1コンデンサ及び第2コンデンサと、第1半導体デバイス及び第2半導体デバイスの直列回路を内蔵し、正極端子、負極端子及び出力端子を一面に配置した複数の第1パワー半導体モジュールと、双方向半導体デバイスを内蔵し、中間端子及び出力端子を一面に配置した複数の第2パワー半導体モジュールと、第1コンデンサ及び第2コンデンサの端子と複数の第1パワー半導体モジュール及び複数の第2パワー半導体モジュールの各端子とを接続する積層ブスバーとを備え、第1パワー半導体モジュール及び第2パワー半導体モジュールは、互いの出力端子同士が各端子の配列方向で対向するように配置され、積層ブスバーは、第1コンデンサ及び第1パワー半導体モジュールの正極端子を直流電源の正極に接続する正極ブスバーと、第2コンデンサ及び第1パワー半導体モジュールの負極端子を直流電源の負極に接続する負極ブスバーと、第1コンデンサ及び第2コンデンサの接続点と第2パワー半導体モジュールの中間端子とを接続する中間ブスバーとをそれぞれ絶縁材を介して積層して構成され、第1パワー半導体モジュール及び第2パワー半導体モジュールの出力端子同士を接続する出力ブスバーを中間ブスバーに形成した開口部内に絶縁して保持している。
本発明の一態様によれば、第1パワー半導体モジュール及び第2パワー半導体モジュールを、互いの出力端子同士が各端子の配列方向で対向するように配置した状態で、直流電源、第1コンデンサ及び第2コンデンサ、第1パワー半導体モジュール及び第2パワー半導体モジュールの各端子を接続する積層ブスバーを構成する中間ブスバーに形成した開口部内に出力ブスバーを絶縁保持したので、3層構造を維持しながら全体的な構成を小型化することができる。
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
まず、本発明の一の態様を表す電力変換装置の一実施形態について説明する。
先ず、本発明を適用し得る第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2について説明する。
第1パワー半導体モジュールPM1は、図6に示すように、上アームAUを構成する第1半導体デバイスSD1及び下アームALを構成する第2半導体デバイスSD2を直列に接続した2in1モジュールで構成されている。ここで、第1半導体デバイスSD1は、絶縁ゲートバイポーラトランジスタ(IGBT)やパワーMOSFET等の半導体スイッチング素子Q1とこのスイッチング素子Q1と逆並列に接続された還流ダイオードD1とで構成されている。
先ず、本発明を適用し得る第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2について説明する。
第1パワー半導体モジュールPM1は、図6に示すように、上アームAUを構成する第1半導体デバイスSD1及び下アームALを構成する第2半導体デバイスSD2を直列に接続した2in1モジュールで構成されている。ここで、第1半導体デバイスSD1は、絶縁ゲートバイポーラトランジスタ(IGBT)やパワーMOSFET等の半導体スイッチング素子Q1とこのスイッチング素子Q1と逆並列に接続された還流ダイオードD1とで構成されている。
同様に、第2半導体デバイスSD2も、絶縁ゲートバイポーラトランジスタ(IGBT)やパワーMOSFET等のスイッチング素子Q2とこのスイッチング素子Q2と逆並列に接続された還流ダイオードD2とで構成されている。
この第1パワー半導体モジュールPM1は、図1〜図3に示すように、前述した第1半導体デバイスSD1及び第2半導体デバイスSD2とこれらを電気的に接続する配線基板(図示せず)とをモールド樹脂で覆ったモールド成形品とされている。
また、第1パワー半導体モジュールPM1は、おもて面に一端側から他端側に向かって、直流電源の正極に接続されるピン状の一対の正極端子Tpと、直流電源の負極に接続される負極端子Tnと、負荷に接続される交流出力端子Tacとがその順に同一の端子間距離を保って配置されている。
この第1パワー半導体モジュールPM1は、図1〜図3に示すように、前述した第1半導体デバイスSD1及び第2半導体デバイスSD2とこれらを電気的に接続する配線基板(図示せず)とをモールド樹脂で覆ったモールド成形品とされている。
また、第1パワー半導体モジュールPM1は、おもて面に一端側から他端側に向かって、直流電源の正極に接続されるピン状の一対の正極端子Tpと、直流電源の負極に接続される負極端子Tnと、負荷に接続される交流出力端子Tacとがその順に同一の端子間距離を保って配置されている。
さらに、正極端子Tpの負極端子Tnとは反対側に第1半導体デバイスSD1及び第2半導体デバイスSD2に個別にゲート信号を供給するゲート端子Tgが形成されている。ここで、正極端子Tp、負極端子Tn及び交流出力端子Tacのそれぞれは、幅方向に所定間隔を保って突出形成された2本のピン状端子で構成されている。
また、第2パワー半導体モジュールPM2は、図6に示すように、2つの逆阻止IGBTQ3及びQ4を逆並列に接続した双方向半導体デバイスSD3で構成されている。この第2パワー半導体モジュールPM2は、図1〜図3に示すように、逆阻止IGBTQ3及びQ4と、これらを電気的に接続する配線基板とをモールド樹脂で覆うモールド成形品とされている。
また、第2パワー半導体モジュールPM2は、図6に示すように、2つの逆阻止IGBTQ3及びQ4を逆並列に接続した双方向半導体デバイスSD3で構成されている。この第2パワー半導体モジュールPM2は、図1〜図3に示すように、逆阻止IGBTQ3及びQ4と、これらを電気的に接続する配線基板とをモールド樹脂で覆うモールド成形品とされている。
また、第2パワー半導体モジュールPM2は、おもて面の一端側に中間端子Tmが突出形成され、他端側に交流出力端子Tacが突出形成され、中間端子Tmの交流出力端子Tacとは反対側に逆阻止IGBTQ3及びQ4に個別にゲート信号を供給するゲート端子Tgが突出形成されている。ここで、中間端子Tm及び交流出力端子Tacのそれぞれは、幅方向の中央部に突出形成された1本のピン状端子で構成されている。
第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2は、同一の大きさに形成され、第2パワー半導体モジュールPM2の中間端子Tm及び交流出力端子Tacが第1パワー半導体モジュールPM1の正極端子Tp及び交流出力端子Tacに対応する位置に形成されている。
第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2は、裏面に、内部の半導体デバイスの発熱を外部に放熱する放熱板を配置することが望ましい。
第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2は、同一の大きさに形成され、第2パワー半導体モジュールPM2の中間端子Tm及び交流出力端子Tacが第1パワー半導体モジュールPM1の正極端子Tp及び交流出力端子Tacに対応する位置に形成されている。
第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2は、裏面に、内部の半導体デバイスの発熱を外部に放熱する放熱板を配置することが望ましい。
次に、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2を使用した3レベル三相電力変換装置について説明する。
この3レベル三相電力変換装置10は、図6に示すように、直流電源11の正極に接続された正極ラインLpと直流電源11の負極に接続された負極ラインLnとの間に、第1コンデンサC1及び第2コンデンサC2の直列回路、U相出力アームUA、V相出力アームVA及びW相出力アームWAが並列に接続されている。
この3レベル三相電力変換装置10は、図6に示すように、直流電源11の正極に接続された正極ラインLpと直流電源11の負極に接続された負極ラインLnとの間に、第1コンデンサC1及び第2コンデンサC2の直列回路、U相出力アームUA、V相出力アームVA及びW相出力アームWAが並列に接続されている。
U相出力アームUA、V相出力アームVA及びW相出力アームWAの基本的構成は、図6に示すように、1組の第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2で構成される。
すなわち、第1パワー半導体モジュールPM1は、正極ラインLp及び負極ラインLn間に、第1半導体デバイスSD1及び第2半導体デバイスSD2が接続されている。また、第2パワー半導体モジュールPM2は、双方向半導体デバイスSD3が第1半導体デバイスSD1及び第2半導体デバイスSD2の接続点と第1コンデンサC1及び対2コンデンサC2の接続点との間に接続されている。
すなわち、第1パワー半導体モジュールPM1は、正極ラインLp及び負極ラインLn間に、第1半導体デバイスSD1及び第2半導体デバイスSD2が接続されている。また、第2パワー半導体モジュールPM2は、双方向半導体デバイスSD3が第1半導体デバイスSD1及び第2半導体デバイスSD2の接続点と第1コンデンサC1及び対2コンデンサC2の接続点との間に接続されている。
そして、各U相出力アームUA、V相出力アームVA及びW相出力アームWAの夫々は、負荷が必要とする負荷電流が1組の第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2で賄えない場合に、必要な負荷電流を確保するために、図7に示すように、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2をそれぞれ複数組例えば3組ずつ並列に接続する構成とされている。
このように、U相出力アームUA、V相出力アームVA及びW相出力アームWAの夫々を複数組の第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2で構成する場合には、図1に示すように、冷却フィンや冷却ピンで構成される冷却体21上に3組の第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を配置する。
このように、U相出力アームUA、V相出力アームVA及びW相出力アームWAの夫々を複数組の第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2で構成する場合には、図1に示すように、冷却フィンや冷却ピンで構成される冷却体21上に3組の第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を配置する。
ここで、冷却体21は、アルミニウムや銅等の熱伝導率の高い金属部材で成形されている。この冷却体21は、モジュール載置板部21aと、このモジュール載置板部21aのモジュール載置面21bとは反対側に下方に突出して形成された多数の放熱フィン21cとで構成されている。
モジュール載置板部21aには、図3に示すように、モジュール載置面21bに3組の第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM22を位置決めする浅い深さの左右方向に3個の凹部21dが前後2列に計6個形成されている。
モジュール載置板部21aには、図3に示すように、モジュール載置面21bに3組の第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM22を位置決めする浅い深さの左右方向に3個の凹部21dが前後2列に計6個形成されている。
U相出力アームUAは、図2に拡大して図示するように、前列の凹部21dには、左から第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21及び第1パワー半導体モジュールPM12がその順に互いの側面が所定間隔を保って対向するように並列に配置されて第1モジュール列Mr1が構成されている。
また、後列の凹部21dには、左から第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23がその順に互いの側面が所定間隔を保って対向するように並列に配置されて第2モジュール列Mr2が構成されている。
また、後列の凹部21dには、左から第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23がその順に互いの側面が所定間隔を保って対向するように並列に配置されて第2モジュール列Mr2が構成されている。
ここで、第1モジュール列Mr1の第1パワー半導体モジュールPM11及びPM12はゲート端子Tgが前端側となり、交流出力端子Tacが後端側となるように配置されている。また、第1モジュール列Mr1の第2パワー半導体モジュールPM21はゲート端子が前端側となり、交流出力端子Tacが後端側となるように配置されている。
第2モジュール列Mr2の第1パワー半導体モジュールPM13は、ゲート端子Tgが後端側となり、交流出力端子Tacが前端側となるように配置されている。また、第2モジュール列Mr2の第2パワー半導体モジュールPM22及びPM23は、ゲート端子Tgが後端側となり、交流出力端子Tacが前端側となるように配置されている。
第2モジュール列Mr2の第1パワー半導体モジュールPM13は、ゲート端子Tgが後端側となり、交流出力端子Tacが前端側となるように配置されている。また、第2モジュール列Mr2の第2パワー半導体モジュールPM22及びPM23は、ゲート端子Tgが後端側となり、交流出力端子Tacが前端側となるように配置されている。
したがって、冷却体21のモジュール載置板部21aに、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23が、前後方向で第1パワー半導体モジュールPM11〜PM13に対して、第2パワー半導体モジュールPM21〜PM23が互いに対向するように、平面から見て互い違いに千鳥配列に配置されている。
V相出力アームVA及びW相出力アームWAも、U相出力アームUAと同様の配列を有する第1モジュール列Mr1及び第2モジュール列Mr2を備えており、前後方向で第1パワー半導体モジュールPM11〜PM13に対して、第2パワー半導体モジュールPM21〜PM23が互いに対向するように、平面から見て互い違いに千鳥配列に配置されている。
V相出力アームVA及びW相出力アームWAも、U相出力アームUAと同様の配列を有する第1モジュール列Mr1及び第2モジュール列Mr2を備えており、前後方向で第1パワー半導体モジュールPM11〜PM13に対して、第2パワー半導体モジュールPM21〜PM23が互いに対向するように、平面から見て互い違いに千鳥配列に配置されている。
そして、U相出力アームUAにおける第1パワー半導体モジュールPM11〜PM13の各端子Tp、Tn及びTacが、図4に示すように、正極ブスバーBp、負極ブスバーBn及び交流出力ブスバーBac(U)に電気的に接続され、第2パワー半導体モジュールPM21〜PM23の各端子Tm及びTacが中間ブスバーBm及び交流出力ブスバーBac(U)に電気的に接続されている。
V相出力アームVA及びW相出力アームWAにおいても第1パワー半導体モジュールPM11〜PM13の各端子Tp、Tn及びTacが、正極ブスバーBp、負極ブスバーBn及び交流出力ブスバーBac(V)及びBac(W)に電気的に接続され、第2パワー半導体モジュールPM21〜PM23の各端子Tm及びTacが中間ブスバーBm及び交流出力ブスバーBac(V)及びBac(W)に電気的に接続されている。
V相出力アームVA及びW相出力アームWAにおいても第1パワー半導体モジュールPM11〜PM13の各端子Tp、Tn及びTacが、正極ブスバーBp、負極ブスバーBn及び交流出力ブスバーBac(V)及びBac(W)に電気的に接続され、第2パワー半導体モジュールPM21〜PM23の各端子Tm及びTacが中間ブスバーBm及び交流出力ブスバーBac(V)及びBac(W)に電気的に接続されている。
ここで、正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmのそれぞれは、図5に示すように、U相出力アームUA、V相出力アームVA及びW相出力アームWAの冷却体21を覆う大きさのモジュール接続用平板部25と、このモジュール接続用平板部25の後端部から上方に折り曲げられたコンデンサ接続用折り曲げ部26とで断面L字状に構成されている。
そして、U相出力アームUA及びV相出力アームVA及びW相出力アームWA上に、下側から負極ブスバーBn、中間ブスバーBm及び正極ブスバーBpの順にそれぞれの間に絶縁材としての絶縁フィルム27を介して積層して図5(a)に示す積層ブスバーとしてのラミネートブスバーLBが構成されている。
そして、U相出力アームUA及びV相出力アームVA及びW相出力アームWA上に、下側から負極ブスバーBn、中間ブスバーBm及び正極ブスバーBpの順にそれぞれの間に絶縁材としての絶縁フィルム27を介して積層して図5(a)に示す積層ブスバーとしてのラミネートブスバーLBが構成されている。
ここで、正極ブスバーBpのモジュール接続用平板部25には、第1パワー半導体モジュールPM11〜PM13の正極端子Tpに対応する位置に形成された嵌挿孔が正極端子Tpを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が負極端子Tn、交流出力端子Tac及び中間端子Tmと接触することなく挿通する大きさに設定されている。
負極ブスバーBnのモジュール接続用平板部25は、第1パワー半導体モジュールPM11〜PM13の負極端子Tnに対応する位置に形成された嵌挿孔が負極端子Tnを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が正極端子Tp、交流出力端子Tac及び中間端子Tmと接触することなく挿通する大きさに設定されている。
負極ブスバーBnのモジュール接続用平板部25は、第1パワー半導体モジュールPM11〜PM13の負極端子Tnに対応する位置に形成された嵌挿孔が負極端子Tnを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が正極端子Tp、交流出力端子Tac及び中間端子Tmと接触することなく挿通する大きさに設定されている。
中間ブスバーBmのモジュール接続用平板部25は、第2パワー半導体モジュールPM21〜PM23の中間端子Tmに対応する位置に形成された嵌挿孔が中間端子Tmを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が正極端子Tp、負極端子Tn、及び交流出力端子Tacと接触することなく挿通する大きさに設定されている。
交流出力ブスバーBac1(U)〜Bac1(W)及びBac2(U)〜Bac2(W)は、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の交流出力端子Tacに対応する位置に形成された嵌挿孔が各交流出力端子Tacを嵌挿して電気的に接続される大きさに設定されている。
交流出力ブスバーBac1(U)〜Bac1(W)及びBac2(U)〜Bac2(W)は、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の交流出力端子Tacに対応する位置に形成された嵌挿孔が各交流出力端子Tacを嵌挿して電気的に接続される大きさに設定されている。
さらに、正極ブスバーBp、中間ブスバーBm及び負極ブスバーBnのコンデンサ接続用折り曲げ部26は、これらの順に間に絶縁材としての絶縁フィルム27を介して積層されている。これら正極ブスバーBp、中間ブスバーBm及び負極ブスバーBnのコンデンサ接続用折り曲げ部26は、これらの順に高さが高くなるように設定されている。
そして、正極ブスバーBpのコンデンサ接続用折り曲げ部26には、例えばアルミ電解コンデンサで構成される複数の第1コンデンサC1の正極端子tcp1を嵌挿して電気的に接続する貫通孔が形成されている。
そして、正極ブスバーBpのコンデンサ接続用折り曲げ部26には、例えばアルミ電解コンデンサで構成される複数の第1コンデンサC1の正極端子tcp1を嵌挿して電気的に接続する貫通孔が形成されている。
中間ブスバーBmのコンデンサ接続用折り曲げ部26には、第1コンデンサC1の正極端子tcp1を接触することなく挿通する貫通孔と、第1コンデンサC1の負極端子tcn1と同様に例えばアルミ電解コンデンサで構成される複数の第2コンデンサC2の正極端子tcp2とを嵌挿して電気的に接続する貫通孔とが形成されている。
負極ブスバーBnのコンデンサ接続用折り曲げ部26には、第1コンデンサC1の正極端子tcp1及び負極端子tcn1と第2コンデンサC2の正極端子tcp2とを接触することなく挿通する貫通孔と、第2コンデンサC2の負極端子tcn2を嵌挿して電気的に接続する貫通孔とが形成されている。
負極ブスバーBnのコンデンサ接続用折り曲げ部26には、第1コンデンサC1の正極端子tcp1及び負極端子tcn1と第2コンデンサC2の正極端子tcp2とを接触することなく挿通する貫通孔と、第2コンデンサC2の負極端子tcn2を嵌挿して電気的に接続する貫通孔とが形成されている。
また、交流出力ブスバーBac(U)、Bac(V)及びBac(W)は、図5(b)に示すように、中間ブスバーBmの第1パワー半導体モジュールPM11〜PM13の出力端子Tac及び第2パワー半導体モジュールPM21〜PM23の出力端子Tacに対応する位置に各出力端子Tacを囲むように形成された例えば長方形状の開口部28u、28v及び28w内に絶縁配置されている。
すなわち、交流出力ブスバーBac(U)は、図1に示すように、長方形状の導電性平板で構成され、前端側に第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21及び第1パワー半導体モジュールPM12の出力端子Tacを嵌挿する嵌挿孔29fが形成されている。また、交流出力ブスバーBac(U)は、後端側に第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23の出力端子Tacを嵌挿する嵌挿孔29rが形成されている。
すなわち、交流出力ブスバーBac(U)は、図1に示すように、長方形状の導電性平板で構成され、前端側に第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21及び第1パワー半導体モジュールPM12の出力端子Tacを嵌挿する嵌挿孔29fが形成されている。また、交流出力ブスバーBac(U)は、後端側に第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23の出力端子Tacを嵌挿する嵌挿孔29rが形成されている。
交流出力ブスバーBac(V)及びBac(W)も、交流出力ブスバーBac(U)と同様に、長方形状の導電性平板で構成され、前端側に第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21及び第1パワー半導体モジュールPM12の出力端子Tacを嵌挿する嵌挿孔29fが形成されている。また、交流出力ブスバーBac(U)は、後端側に第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23の出力端子Tacを嵌挿する嵌挿孔29rが形成されている。
そして、ラミネートブスバーLBは、絶縁フィルム27上に、負極ブスバーBnを載置し、この負極ブスバーBn上に絶縁フィルムを介して中間ブスバーBmを載置し、この中間ブスバーBmの開口部28u、28v及び28w内に、所定間隔を開けて交流出力ブスバーBac(U)、Bac(V)及びBac(W)を載置する。さらに、中間ブスバーBm及び交流出力ブスバーBac(U)、Bac(V)及びBac(W)上に、絶縁フィルム27を介して正極ブスバーBpを載置し、さらに、正極ブスバーBp上に絶縁フィルム27を載置する。この状態で、上下方向から加熱圧接することにより、絶縁フィルム27を熱溶着させてラミネートブスバーLBを構成する。このように、ラミネートブスバーLBを形成することにより、中間ブスバーBmの開口部28u、28v及び28w内に、交流出力ブスバーBac(U)、Bac(V)及びBac(W)が周囲を絶縁フィルム27で絶縁封止された状態で固定される。
なお、ラミネートブスバーは、上記のように一括して構成するものに代えて、ブスバーごとにラミネートブスバーを個別に構成したものを順に積層してもよい。
なお、ラミネートブスバーは、上記のように一括して構成するものに代えて、ブスバーごとにラミネートブスバーを個別に構成したものを順に積層してもよい。
すなわち、負極ブスバーBnを絶縁フィルム27で挟み込み、この状態で上下方向から加熱圧接することにより、絶縁フィルム27を熱溶着させて負極ブスバーBnからなるラミネートブスバーを構成する。また、中間ブスバーBmの開口部28u、28v及び28w内に、所定間隔を開けて交流出力ブスバーBac(U)、Bac(V)及びBac(W)を配置したものを絶縁フィルム27で挟み込み、この状態で上下方向から加熱圧接することにより、絶縁フィルム27を熱溶着させて中間ブスバーBmおよび交流出力ブスバーBac(U)、Bac(V)及びBac(W)からなるラミネートブスバーを構成する。さらに、正極ブスバーBpを絶縁フィルム27で挟み込み、この状態で上下方向から加熱圧接することにより、絶縁フィルム27を熱溶着させて正極ブスバーBpからなるラミネートブスバーを構成する。このように個別に構成した「負極ブスバーBnからなるラミネートブスバー」「中間ブスバーBmおよび交流出力ブスバーBac(U)、Bac(V)及びBac(W)からなるラミネートブスバー」「正極ブスバーBpからなるラミネートブスバー」を順に積層してもよい。
なお、熱溶着と同時に、又は熱溶着後に第1パワー半導体モジュールPM11〜PM13の各端子Tp、Tn及びTac、第2パワー半導体モジュールPM21〜PM23の各端子Tm、Tacを嵌合する嵌合孔を塞ぐ絶縁フィルム27を除去する。
そして、上記構成を有するラミネートブスバーLBが、U相出力アームUA、V相出力アームVA及びW相出力アームWA上に、各端子を挿通するように装着されている。なお、正極ブスバーBp及び負極ブスバーBnについては図1に示すように前端側から突出する直流電源の正極及び負極に接続される外部ブスバーを接続する接続部Bop及びBonが形成されている。各交流出力ブスバーBac(U)〜Bac(W)についてはラミネートブスバーLBの上面から突出する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の出力端子Tacの何れか1つに外部出力ブスバー(図示せず)が電気的に接続される。
そして、上記構成を有するラミネートブスバーLBが、U相出力アームUA、V相出力アームVA及びW相出力アームWA上に、各端子を挿通するように装着されている。なお、正極ブスバーBp及び負極ブスバーBnについては図1に示すように前端側から突出する直流電源の正極及び負極に接続される外部ブスバーを接続する接続部Bop及びBonが形成されている。各交流出力ブスバーBac(U)〜Bac(W)についてはラミネートブスバーLBの上面から突出する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の出力端子Tacの何れか1つに外部出力ブスバー(図示せず)が電気的に接続される。
このように、U相出力アームUA、V相出力アームVA及びW相出力アームWA上にラミネートブスバーLBを装着することにより、3組の第1パワー半導体モジュールPM11〜PM13の正極端子Tp、負極端子Tn及び交流出力端子Tacを正極ブスバーBp、負極ブスバーBn及び交流出力ブスバーBacで電気的に接続し、第2パワー半導体モジュールPM21〜PM23の中間端子Tm及び交流出力端子Tacを中間ブスバーBm及び交流出力ブスバーBacで電気的に接続することにより、図7に示すU相出力アームUA、V相出力アームVA及びW相出力アームWAを個別に形成できる。
そして、U相出力アームUA、V相出力アームVA及びW相出力アームWAは、アーム毎に、第1パワー半導体モジュールPM11〜PM13は第1半導体スイッチング素子Q1及び第2半導体スイッチング素子Q2対する個別のゲート信号によって同時に駆動され、第2パワー半導体モジュールPM21〜PM23も第3半導体スイッチング素子Q3及び第4半導体スイッチング素子Q4が個別のゲート信号によって同時に駆動される。
例えば、U相出力アームUAの動作は、第1動作モード、第2動作モード、第3動作モード及び第4動作モードの4つの動作モードが順に繰り返されることにより、交流電流が負荷に出力される。
例えば、U相出力アームUAの動作は、第1動作モード、第2動作モード、第3動作モード及び第4動作モードの4つの動作モードが順に繰り返されることにより、交流電流が負荷に出力される。
第1動作モードは、出力電流が0である状態で、第2パワー半導体モジュールPM21〜PM23の第3半導体スイッチング素子Q3をスイッチング制御して正の中間電流値まで増加させ、次いで第1パワー半導体モジュールPM11〜PM13の第1半導体スイッチング素子Q1をスイッチング制御して正側の最大電流値まで増加させた後正の中間電流値まで減少させる。
第2動作モードは、正の中間電流値から第2パワー半導体モジュールPM21〜PM23の第3半導体スイッチング素子Q3をスイッチング制御して正の出力電流を0近傍まで減少させ、第3半導体スイッチング素子Q3のスイッチング制御を停止したときに、第1パワー半導体モジュールPM11〜PM13の第2半導体スイッチング素子Q2の還流ダイオードD2を通って負荷側に還流電流が流れ、出力電流が0に復帰する。
第2動作モードは、正の中間電流値から第2パワー半導体モジュールPM21〜PM23の第3半導体スイッチング素子Q3をスイッチング制御して正の出力電流を0近傍まで減少させ、第3半導体スイッチング素子Q3のスイッチング制御を停止したときに、第1パワー半導体モジュールPM11〜PM13の第2半導体スイッチング素子Q2の還流ダイオードD2を通って負荷側に還流電流が流れ、出力電流が0に復帰する。
第3動作モードでは、第2パワー半導体モジュールPM21〜PM23の第4半導体スイッチング素子Q4をスイッチング制御して負の中間電流値まで増加させ、次いで第1パワー半導体モジュールPM11〜PM13の第2半導体スイッチング素子Q2をスイッチング制御して負側の最大電流値まで増加させた後負の中間電流値まで減少させる。
第4動作モードは、負の中間電流値から第2パワー半導体モジュールPM21〜PM23の第4半導体スイッチング素子Q4をスイッチング制御して負の出力電流を0近傍まで減少させ、第4半導体スイッチング素子Q4のスイッチング制御を停止したときに、第1パワー半導体モジュールPM11〜PM13の第2半導体スイッチング素子Q2の還流ダイオードD1を通って電源側に還流電流が流れ、出力電流が0に復帰する。
第4動作モードは、負の中間電流値から第2パワー半導体モジュールPM21〜PM23の第4半導体スイッチング素子Q4をスイッチング制御して負の出力電流を0近傍まで減少させ、第4半導体スイッチング素子Q4のスイッチング制御を停止したときに、第1パワー半導体モジュールPM11〜PM13の第2半導体スイッチング素子Q2の還流ダイオードD1を通って電源側に還流電流が流れ、出力電流が0に復帰する。
このように、第1動作モードから第4動作モードまでを繰り返し行なうことにより、図8に示すように3レベルの交流出力電流を形成することができる。
V相出力アームVA及びW相出力アームWAについてもU相出力アームUAに対して120°及び240°遅れた同様の制御を行なうことにより、3レベルの三相出力電流を出力することができる。
したがって、上記第1の実施形態によると、冷却体21のモジュール載置板部21aのモジュール載置面21bに形成された凹部21dに第1パワー半導体モジュールPM11〜PM13と第2パワー半導体モジュールPM21〜PM23とを千鳥状に配置している。このため、例えば互いに隣接する第1パワー半導体モジュールPM11と第2パワー半導体モジュールPM21とで、1組のU相アームを構成することができる。
V相出力アームVA及びW相出力アームWAについてもU相出力アームUAに対して120°及び240°遅れた同様の制御を行なうことにより、3レベルの三相出力電流を出力することができる。
したがって、上記第1の実施形態によると、冷却体21のモジュール載置板部21aのモジュール載置面21bに形成された凹部21dに第1パワー半導体モジュールPM11〜PM13と第2パワー半導体モジュールPM21〜PM23とを千鳥状に配置している。このため、例えば互いに隣接する第1パワー半導体モジュールPM11と第2パワー半導体モジュールPM21とで、1組のU相アームを構成することができる。
この構成とすることにより、スイッチング動作における一巡ループは、図9に示すように、上アームスイッチング動作時では、第1コンデンサC1→第1半導体スイッチング素子Q1→第4半導体スイッチング素子Q4→第1コンデンサC1の経路となり、下アームスイッチング動作時では、第2コンデンサC2→第3半導体スイッチング素子Q3→第2半導体スイッチング素子Q2→第2コンデンサC2の経路となる。これら両経路の配線インダクタンスを小さくすることができ、半導体スイッチング素子Q1〜Q4のターンオフ時のサージ電圧や半導体スイッチング素子Q1及びQ2と逆並列に接続された還流ダイオードD1及びD2の逆回復時のサージ電圧を低減することができる。
また、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を千鳥状に配列することで、例えばU相出力アームUA及びW相出力アームWAのように、メインモジュールとなる第1パワー半導体モジュールPM13と第1コンデンサC1及び第2コンデンサC2との間の配線長さを最短とすることができ、結果配線インダクタンスの低減が可能となる。
因みに、従来例と同じように第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を配置する場合には、第1コンデンサC1及び第2コンデンサC2と第1パワー半導体モジュールPM11〜PM13との間に第2パワー半導体モジュールPM21〜PM23が配置されることにより、第1コンデンサC1及び第2コンデンサC2と第1パワー半導体モジュールPM11〜PM13との配線長さは第2パワー半導体モジュールPM21〜PM23の長さ分長くなり、配線インダクタンスが増加してしまう。
因みに、従来例と同じように第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を配置する場合には、第1コンデンサC1及び第2コンデンサC2と第1パワー半導体モジュールPM11〜PM13との間に第2パワー半導体モジュールPM21〜PM23が配置されることにより、第1コンデンサC1及び第2コンデンサC2と第1パワー半導体モジュールPM11〜PM13との配線長さは第2パワー半導体モジュールPM21〜PM23の長さ分長くなり、配線インダクタンスが増加してしまう。
また、冷却体21上に第1モジュール列Mr1及び第2モジュール列Mr2を形成して、第1パワー半導体モジュールPM11〜PM13と第2パワー半導体モジュールPM21〜PM23とを端子配列方向に対向するように配置しているので、第1パワー半導体モジュール及び第2パワー半導体モジュールを複数接続する場合でも各出力アームUA〜WAの幅を狭くすることができる。
さらに、U相アームUA、V相アームVA及びW相アームWAを構成する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の主回路電極を、ラミネートブスバーLBで接続している。このラミネートブスバーLBは、それぞれモジュール接続用平板部25を有する正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmを、絶縁フィルム27を介して積層して構成されている。このため、少なくとも正極ブスバーBp及び負極ブスバーBnの幅を広くすることができるので、各ブスバーBp、Bnの自己インダクタンスを低減することができる。しかも、正極ブスバーBpと負極ブスバーBnとは流れる電流の方向が逆方向となるので、発生する磁束をキャンセルすることができ、相間インダクタンスを負値として全体の配線インダクタンスをより低減することができる。
さらに、U相アームUA、V相アームVA及びW相アームWAを構成する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の主回路電極を、ラミネートブスバーLBで接続している。このラミネートブスバーLBは、それぞれモジュール接続用平板部25を有する正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmを、絶縁フィルム27を介して積層して構成されている。このため、少なくとも正極ブスバーBp及び負極ブスバーBnの幅を広くすることができるので、各ブスバーBp、Bnの自己インダクタンスを低減することができる。しかも、正極ブスバーBpと負極ブスバーBnとは流れる電流の方向が逆方向となるので、発生する磁束をキャンセルすることができ、相間インダクタンスを負値として全体の配線インダクタンスをより低減することができる。
また、U相出力アームUA〜W相出力アームWAの交流出力ブスバーBac(U)〜Bac(W)は、中間ブスバーBmに形成された開口部28u〜28w内に絶縁配置されているので、ラミネートブスバーLBを全体として3層構造とすることができ、ラミネートブスバーLBの厚み及び重量を低減することができ、ラミネートブスバーLBを小型且つ軽量化することができる。
このとき、中間ブスバーBmには、開口部28u〜28wを形成することにより、これら開口部28u〜28w位置での電流通路となる断面積が小さくなり、自己インダクタンスが大きくなる。しかしながら、中間ブスバーBmは、図9に示すように、上アームスイッチング動作時の実線図示の一巡ループと、下アームスイッチング動作時の点線図示の一巡ループとの双方に関与しており、両一巡ループのバランスを保って安定した動作を確保することができる。
このとき、中間ブスバーBmには、開口部28u〜28wを形成することにより、これら開口部28u〜28w位置での電流通路となる断面積が小さくなり、自己インダクタンスが大きくなる。しかしながら、中間ブスバーBmは、図9に示すように、上アームスイッチング動作時の実線図示の一巡ループと、下アームスイッチング動作時の点線図示の一巡ループとの双方に関与しており、両一巡ループのバランスを保って安定した動作を確保することができる。
因みに、正極ブスバーBp又は負極ブスバーBnに開口部を形成して、これら開口内に交流出力ブスバーBac(U)〜Bac(W)を絶縁配置することもできるが、この場合には、開口部を形成することにより、自己インダクタンスの増加分が上アームスイッチング動作時の一巡ループ又は下アームスイッチング動作時の一巡ループの一方のみに作用することから、上アームスイッチング動作時の一巡ループ及びは下アームスイッチング動作時の一巡ループのバランスが崩れることになり、安定した動作を確保できなくなる。
また、冷却体21上に、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23が千鳥配列されているので、装置力率が高いときには、千鳥状に配置された第1パワー半導体モジュールPM11〜PM13がより発熱し、装置力率が低いときには、同じく千鳥状に配置された第2パワー半導体モジュールPM21〜PM23がより発熱する。このため、同時に発熱するパワー半導体モジュール間の距離を長く取ることができ、冷却体上で発熱するパワー半導体モジュールを分散させることで、パワー半導体モジュールに内蔵される半導体デバイスの温度上昇を抑制することができる。したがって、隣接する第1パワー半導体モジュール及び第2パワー半導体モジュール間の距離を短くすることができ、冷却体21を小さくして最適な設計を行なうことができる。
なお、上記第1の実施形態では、U相出力アームUA、V相出力アームVA及びW相出力アームWAのそれぞれについて第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を同一の千鳥配列とした場合について説明したが、これに限定されるものではない。
例えば、V相出力アームVAの第1モジュール列Mr1と第2モジュール列Mr2とを前後入れ替えることにより、図10に示すように、U相出力アームUA、V相出力アームVA及びW相出力アームWAを並べたときに、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を全体で千鳥配列とすることができる。
例えば、V相出力アームVAの第1モジュール列Mr1と第2モジュール列Mr2とを前後入れ替えることにより、図10に示すように、U相出力アームUA、V相出力アームVA及びW相出力アームWAを並べたときに、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を全体で千鳥配列とすることができる。
また、上記第1の実施形態では、第1パワー半導体モジュールPM11〜PM13と第2パワー半導体モジュールPM21〜PM23とを冷却体21上に千鳥配置する場合について説明したが、これに限定されるものではなく、冷却体21のコンデンサ配置側に第2パワー半導体モジュールPM21〜PM23を、交流出力端子Tacをコンデンサ配置側とは反対側として配置し、コンデンサとは反対側に第1パワー半導体モジュールPM11〜PM13を交流出力端子Tacが第2パワー半導体モジュールPM21〜PM23の交流出力端子Tacと対向するように配置するようにしてもよい。
この場合に、ラミネートブスバーLBを、図11(a)及び(b)に示すように、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の各主回路電極に合わせた穴形状とすることにより、上記第1の実施形態と同様に配線インダクタンスをより低減させる効果を得ることができる。
また、上記第1の実施形態では、本発明を3レベル三相電力変換装置10に適用した場合について説明したが、これに限定されるものではなく、本発明は、3レベル単相電力変換装置にも適用することができる。
また、上記第1の実施形態では、本発明を3レベル三相電力変換装置10に適用した場合について説明したが、これに限定されるものではなく、本発明は、3レベル単相電力変換装置にも適用することができる。
この3レベル単相電力変換装置30は、図12及び図13に示すように、前述した3レベル三相電力変換装置10の一相分(例えばW相)の出力アームを省略して例えばU相出力アームUAを第1出力アームFAとし、V相出力アームVAを第2出力アームSAとしてこれら2組の出力アームを並列に接続してHブリッジ回路を構成する。
第1出力アームFA及び第2出力アームSAのそれぞれは、前述した第1の実施形態の図7と同様に、複数の第1パワー半導体モジュールPM11〜PM13と複数の第2パワー半導体モジュールPM21〜PM23とで構成する。
第1出力アームFA及び第2出力アームSAのそれぞれは、前述した第1の実施形態の図7と同様に、複数の第1パワー半導体モジュールPM11〜PM13と複数の第2パワー半導体モジュールPM21〜PM23とで構成する。
そして、図12に示すように、第1出力アームFAは、冷却体21の前列に左側から第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21、第1パワー半導体モジュールPM12の順に配置し、後列に第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13、第2パワー半導体モジュールPM23の順に配置する。
また、第1出力アームFA及び第2出力アームSAの第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23をラミネートブスバーLBの積層正極ブスバーBp、負極ブスバーBn、中間ブスバーBm及び交流出力ブスバーBac(F)及びBac(S)で接続する。
また、第1出力アームFA及び第2出力アームSAの第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23をラミネートブスバーLBの積層正極ブスバーBp、負極ブスバーBn、中間ブスバーBm及び交流出力ブスバーBac(F)及びBac(S)で接続する。
ここで、交流出力ブスバーBac(F)及びBac(S)は、前述した第1の実施形態と同様に、中間ブスバーBmの第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の出力端子Tacに対応する位置に形成された開口部28f及び28s内に絶縁フィルム27で絶縁保持されている。各交流出力ブスバーBac(F)及びBac(S)には、出力端子Tacを嵌挿する嵌挿孔が形成されている。各交流出力ブスバーBac(F)及びBac(S)のそれぞれは、図示しないがラミネートブスバーLBのおもて面から突出する出力端子Tacの何れかに外部の出力用ブスバーが接続される。
この3レベル単相電力変換装置30でも、前述した第1の実施形態における一相分を省略して3レベル三相交流出力に代えて3レベル単相交流出力が得られる他は、第1出力アームFA及び第2出力アームSAを構成する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の配置が第1実施形態と同じ千鳥配列であるので、第1の実施形態と同様の作用効果を得ることができる。
この3レベル単相電力変換装置30でも、前述した第1の実施形態における一相分を省略して3レベル三相交流出力に代えて3レベル単相交流出力が得られる他は、第1出力アームFA及び第2出力アームSAを構成する第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23の配置が第1実施形態と同じ千鳥配列であるので、第1の実施形態と同様の作用効果を得ることができる。
次に、本発明に係る電力変換装置の第2の実施形態について図14〜図17を伴って説明する。
この第2の実施形態では、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を千鳥配列とする前述した第1の実施形態において、スナバ回路を内蔵するスナバ回路内蔵チップを接続するようにしたものである。
すなわち、第2の実施形態では、U相出力アームUA、V相出力アームVA及びW相出力アームWAの各アームについて、配設方向に互いに隣接する第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2間にスナバ回路を内蔵するスナバ回路内蔵チップ31が接続されている。この第2の実施形態では、V相出力アームVAを例にとって説明する。なお、図14では、ラミネートブスバーLBを二点鎖線の仮想線で表している。
この第2の実施形態では、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23を千鳥配列とする前述した第1の実施形態において、スナバ回路を内蔵するスナバ回路内蔵チップを接続するようにしたものである。
すなわち、第2の実施形態では、U相出力アームUA、V相出力アームVA及びW相出力アームWAの各アームについて、配設方向に互いに隣接する第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2間にスナバ回路を内蔵するスナバ回路内蔵チップ31が接続されている。この第2の実施形態では、V相出力アームVAを例にとって説明する。なお、図14では、ラミネートブスバーLBを二点鎖線の仮想線で表している。
スナバ回路内蔵チップ31は、4端子の半導体チップであり、図14に示すように、第1正負極端子tpn1及び第2正負極端子tpn2と第1中間端子tm1及び第2中間端子tm2とを備えている。第1正負極端子tpn1は、第1パワー半導体モジュールPM1の正極端子Tp及び負極端子Tnの一方に電気的に接続される。第2正負極端子tpn2は第1パワー半導体モジュールPM1の正極端子Tp及び負極端子Tnの他方に電気的に接続される。第1中間端子tm1及び第2中間端子tm2は、何れか一方が第2パワー半導体モジュールPM2の中間端子Tmに電気的に接続される。
スナバ回路内蔵チップ31に内蔵されるスナバ回路のとしては、図15に示すC型スナバ回路32、図16に示すRCD型スナバ回路33を適用できるが、C型スナバ回路又はRCDスナバ回路に限定されるものではなく、他の種々のスナバ回路を適用できる。
C型スナバ回路32は、図15に示すように、第1正負極端子tpn1及び第1中間端子tm1間に接続された第1スナバコンデンサCs1と、第2正負極端子tpn2及び第2中間端子tm2間に接続された第2スナバコンデンサCs2とを備えている。また、C型スナバ回路32は、第1中間端子tm1及び第2中間端子tm2間が直接電気的に接続されている。
C型スナバ回路32は、図15に示すように、第1正負極端子tpn1及び第1中間端子tm1間に接続された第1スナバコンデンサCs1と、第2正負極端子tpn2及び第2中間端子tm2間に接続された第2スナバコンデンサCs2とを備えている。また、C型スナバ回路32は、第1中間端子tm1及び第2中間端子tm2間が直接電気的に接続されている。
RCD型スナバ回路33は、図16に示すように、第1正負極端子tpn1及び第1中間端子tm1間に直列に接続された第1スナバコンデンサCs1及び第1スナバ抵抗Rs1と、第1スナバ抵抗Rs1と並列に接続された第1スナバダイオードDs1とを備えている。第1スナバダイオードDs1は、アノードが第1正負極端子tpn1及び第1スナバ抵抗Rs1の接続点に接続され、カソードが第1スナバ抵抗Rs1及び第1スナバコンデンサCs1の接続点に接続されている。
また、RCD型スナバ回路33は、第2正負極端子tpn2及び第2中間端子tm2間に直列に接続された第2スナバコンデンサCs2及び第2スナバ抵抗Rs2と、第2スナバ抵抗Rs2と並列に接続された第2スナバダイオードDs2とを備えている。第2スナバダイオードDs2は、アノードが第2中間端子tm2及び第2スナバ抵抗Rs2の接続点に接続され、カソードが第2スナバ抵抗Rs2及び第2スナバコンデンサCs2の接続点に接続されている。
さらに、RCD型スナバ回路33は、第1中間端子tm1及び第2中間端子tm2間が直接電気的に接続されている。
また、RCD型スナバ回路33は、第2正負極端子tpn2及び第2中間端子tm2間に直列に接続された第2スナバコンデンサCs2及び第2スナバ抵抗Rs2と、第2スナバ抵抗Rs2と並列に接続された第2スナバダイオードDs2とを備えている。第2スナバダイオードDs2は、アノードが第2中間端子tm2及び第2スナバ抵抗Rs2の接続点に接続され、カソードが第2スナバ抵抗Rs2及び第2スナバコンデンサCs2の接続点に接続されている。
さらに、RCD型スナバ回路33は、第1中間端子tm1及び第2中間端子tm2間が直接電気的に接続されている。
そして、図14に示すように、V相出力アームVAを構成する前列の第1パワー半導体モジュールPM11と第2パワー半導体モジュールPM21及びPM23との間に4つのスナバ回路内蔵チップ31が例えば半田付けによって接続される。
すなわち、第1パワー半導体モジュールPM11及び第2パワー半導体モジュールPM21間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM11の負極端子Tnに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM11の正極端子Tpに電気的に接続し、第2中間端子tm2を第2パワー半導体モジュールPM21の中間端子Tmに接続している。第2中間端子tm2は非接続状態とされている。
すなわち、第1パワー半導体モジュールPM11及び第2パワー半導体モジュールPM21間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM11の負極端子Tnに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM11の正極端子Tpに電気的に接続し、第2中間端子tm2を第2パワー半導体モジュールPM21の中間端子Tmに接続している。第2中間端子tm2は非接続状態とされている。
同様に、第1パワー半導体モジュールPM12及び第2パワー半導体モジュールPM21間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM12の正極端子Tpに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM12の負極端子Tnに電気的に接続し、第1中間端子tm1を第2パワー半導体モジュールPM21の中間端子Tmに接続している。第2中間端子tm2は隣接するスナバ回路内蔵チップ31の第2中間端子tm2上に絶縁部材を介して配置され非接続状態とされている。
また、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM22間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM13の負極端子Tnに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM13の正極端子Tpに電気的に接続し、第2中間端子tm2を第2パワー半導体モジュールPM22の中間端子Tmに接続している。第1中間端子tm1は非接続状態とされている。
さらに、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM13の正極端子Tpに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM13の負極端子Tnに電気的に接続し、第1中間端子tm1を第2パワー半導体モジュールPM23の中間端子Tmに接続している。第2中間端子tm1は非接続状態とされている。
さらに、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23間には、スナバ回路内蔵チップ31が、第1正負極端子tpn1を第1パワー半導体モジュールPM13の正極端子Tpに電気的に接続し、第2正負極端子tpn2を第1パワー半導体モジュールPM13の負極端子Tnに電気的に接続し、第1中間端子tm1を第2パワー半導体モジュールPM23の中間端子Tmに接続している。第2中間端子tm1は非接続状態とされている。
この第2の実施形態によると、前述した第1の実施形態と同様に、冷却体21上に、第1パワー半導体モジュールPM11〜PM13及び第2パワー半導体モジュールPM21〜PM23が千鳥配列とされている。このため、第1モジュール列Mr1では、第1パワー半導体モジュールPM11、第2パワー半導体モジュールPM21及び第1パワー半導体モジュールPM12が互いの側面を対向させて順に整列されている。また、第2モジュール列Mr2では、第2パワー半導体モジュールPM22、第1パワー半導体モジュールPM13及び第2パワー半導体モジュールPM23が互いの側面を対向させて順に配列されている。
そして、スナバ回路内蔵チップ31が第1正負極端子tpn1及び第2正負極端子tpn2と第1中間端子tm1及び第2中間端子tm2とを備えた4端子のチップ構成とされている。
したがって、第2の実施形態では、第1の実施形態の効果に加えて、隣接する第1パワー半導体モジュールPM1と第2パワー半導体モジュールPM2との間にスナバ回路内蔵チップ31を実装する実装面積を確保することができる。しかも、スナバ回路内蔵チップ31と第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2との間の配線距離を最短距離として配線インダクタンスを小さくすることができる。このため、3レベル電力変換装置の構成を小型化することができるとともに、高効率化が可能となる。
したがって、第2の実施形態では、第1の実施形態の効果に加えて、隣接する第1パワー半導体モジュールPM1と第2パワー半導体モジュールPM2との間にスナバ回路内蔵チップ31を実装する実装面積を確保することができる。しかも、スナバ回路内蔵チップ31と第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2との間の配線距離を最短距離として配線インダクタンスを小さくすることができる。このため、3レベル電力変換装置の構成を小型化することができるとともに、高効率化が可能となる。
因みに、従来例のように、第1パワー半導体モジュールPM1と第2パワー半導体モジュールPM2とを分離して配列する場合には、図17に示すように、スナバ回路内蔵チップを接続する場合に、4端子のスナバ回路内蔵チップを適用することができず、2端子のスナバ回路内蔵チップ41を2組並列に配置し、これらスナバ回路内蔵チップ41をブスバー42及び43を使用して第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2間に接続する必要がある。
つまり、スナバ回路内蔵チップ41を、第1パワー半導体モジュールPM1の外側位置と第2パワー半導体モジュールPM2の外側位置との一番目に距離の長い位置間と、第1パワー半導体モジュールPM1の中間位置と第2パワー半導体モジュールPM2の外側位置の二番目に距離の長い位置間とにそれぞれブスバー42及び43を介して接続することになる。このため、スナバ回路内蔵チップ41の実装面積が大きくなり、3レベル電力変換装置の小型化が困難となる。また、配線寄生インダクタンスが大きくなって、スナバ回路によるサージ電圧抑制が効きづらくなり、スイッチング動作の高速化によって素子損失を低減させることが難しく、3レベル電力変換装置を高効率化することが困難であるという問題がある。
これに対して、上記第2の実施形態では、隣接する平行に配置された第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2間にスナバ回路内蔵チップを配置することが可能であり、上記従来例の問題点を解決することができる。
これに対して、上記第2の実施形態では、隣接する平行に配置された第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2間にスナバ回路内蔵チップを配置することが可能であり、上記従来例の問題点を解決することができる。
以上、本発明の第1及び第2の実施形態について説明してきたが、本発明はこれらに限定されずに種々の変更、改良を行うことができる。
例えば、ラミネートブスバーLBの積層順序は、下側から負極ブスバーBn、中間ブスバーBm及び正極ブスバーBpとする場合に限らず、正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmを任意の順序で間に絶縁材を介在させて積層することができる。
例えば、ラミネートブスバーLBの積層順序は、下側から負極ブスバーBn、中間ブスバーBm及び正極ブスバーBpとする場合に限らず、正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmを任意の順序で間に絶縁材を介在させて積層することができる。
また、U相出力アームUA及びW相出力アームWAとV相出力アームVAにおける第1パワー半導体モジュールPM11〜PM13と第2パワー半導体モジュールPM21〜PM23との配列を第1モジュール列Mr1と第2モジュール列とを前後入れ替えて逆配列とするようにしてもよく。
また、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2に内蔵する半導体スイッチング素子Q1〜Q4としては、IGBTに限らずMOSFETを適用することができるとともに、スイッチング素子Q1〜Q4は、Siで構成する場合に限らず少なくとも一部の半導体スイッチング素子をSiCやGaNその他のワイドバンドギャップ半導体からなるパワー半導体デバイスで構成するようにしてもよい。
また、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2に内蔵する半導体スイッチング素子Q1〜Q4としては、IGBTに限らずMOSFETを適用することができるとともに、スイッチング素子Q1〜Q4は、Siで構成する場合に限らず少なくとも一部の半導体スイッチング素子をSiCやGaNその他のワイドバンドギャップ半導体からなるパワー半導体デバイスで構成するようにしてもよい。
また、第2パワー半導体モジュールPM2に内蔵する双方向半導体デバイスSD3は、逆阻止半導体スイッチング素子Q3及びQ4で構成する場合に限らず、図18に示すように、双方向半導体スイッチング素子Q3′及びダイオードD3の直列回路と、この直列回路と並列に接続された双方向半導体スイッチング素子Q4′及びダイオードD4の直列回路とで構成してもよい。この場合、双方向半導体スイッチング素子Q3′とダイオードD4とを並列に接続し、双方向半導体スイッチング素子Q4′とダイオードD3とを並列に接続する。
また、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2は、同一の大きさに形成する場合に限定されるものではなく、互いに異なる大きさに形成することもできる。
また、出力アームを構成する第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2の接続組数は3組に限定されるものではなく、2組又は4組以上とすることができるができる。
また、ラミネートブスバーLBは、上記実施形態のように、複数相に跨がって形成する必要はなく、相毎に分割して構成することもできる。ラミネートブスバーLBを構成する正極ブスバーBp、中間ブスバーBm及び負極ブスバーBnは平板状に形成する場合に限らず、格子状に形成したり、相毎に帯状に形成したりすることもできる。
また、出力アームを構成する第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2の接続組数は3組に限定されるものではなく、2組又は4組以上とすることができるができる。
また、ラミネートブスバーLBは、上記実施形態のように、複数相に跨がって形成する必要はなく、相毎に分割して構成することもできる。ラミネートブスバーLBを構成する正極ブスバーBp、中間ブスバーBm及び負極ブスバーBnは平板状に形成する場合に限らず、格子状に形成したり、相毎に帯状に形成したりすることもできる。
さらに、正極ブスバーBp、負極ブスバーBn及び中間ブスバーBmのそれぞれは、モジュール接続用平板部25と、このモジュール接続用平板部25の後端部から上方に折り曲げられたコンデンサ接続用折り曲げ部26とで断面L字状に構成されているものを示したが、コンデンサ接続用折り曲げ部26を上方に折り曲げずに、モジュール接続用平板部25とコンデンサ接続用折り曲げ部26とが同一平面になるようにしてもよい。この場合、コンデンサC1,C2を冷却体21の隣に配置し、各コンデンサの正負端子と各ブスバーが電気的に接続される。
また、本発明は3レベル電力変換装置に限定されるものではなく、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2を組み合わせた出力アームを有する他の4レベル以上のマルチレベル電力変換装置にも適用することができる。
また、本発明は3レベル電力変換装置に限定されるものではなく、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2を組み合わせた出力アームを有する他の4レベル以上のマルチレベル電力変換装置にも適用することができる。
10…3レベル三相電力変換装置、UA…U相出力アーム、VA…V相出力アーム、WA…W相出力アーム、PM1,PM11〜PM13…第1パワー半導体モジュール、PM2,PM21〜PM23…第2パワー半導体モジュール、Tp…正極端子、Tn…負極端子、Tac…出力端子、Tm…中間端子、21…冷却体、Mr1…第1モジュール列、Mr2…第2モジュール列、Bp…正極ブスバー、Bn…負極ブスバー、Bm…中間ブスバー、Bac1(U)〜Bac1(W),Bac2(U)〜Bac(W)…交流出力ブスバー、25…モジュール接続用平板部、26…コンデンサ接続用折り曲げ部、27…絶縁フィルム、28u〜28w…開口部、29f,29r…嵌挿孔、C1…第1コンデンサ、C2…第2コンデンサ、30…3レベル単相電力変換装置、31…スナバ回路内蔵チップ、tpn1…第1正負極端子、tpn2…第2正負極端子、tm1…第1中間端子、tm2…第2中間端子、32…C型スナバ回路、33…RCD型スナバ回路
Claims (9)
- 直流電源に直列に接続される第1コンデンサ及び第2コンデンサと、
第1半導体デバイス及び第2半導体デバイスの直列回路を内蔵し、正極端子、負極端子及び出力端子を一面に配置した複数の第1パワー半導体モジュールと、
双方向半導体デバイスを内蔵し、中間端子及び出力端子を一面に配置した複数の第2パワー半導体モジュールと、
前記第1コンデンサ及び前記第2コンデンサの端子と複数の前記第1パワー半導体モジュール及び複数の前記第2パワー半導体モジュールの各端子とを接続する積層ブスバーとを備え、
前記第1パワー半導体モジュール及び前記第2パワー半導体モジュールは、互いの出力端子同士が各端子の配列方向で対向するように配置され、
前記積層ブスバーは、前記第1コンデンサ及び前記第1パワー半導体モジュールの正極端子を前記直流電源の正極に接続する正極ブスバーと、前記第2コンデンサ及び前記第1パワー半導体モジュールの負極端子を前記直流電源の負極に接続する負極ブスバーと、前記第1コンデンサ及び前記第2コンデンサの接続点と前記第2パワー半導体モジュールの中間端子とを接続する中間ブスバーとをそれぞれ絶縁材を介して積層して構成され、
前記第1パワー半導体モジュール及び前記第2パワー半導体モジュールの出力端子同士を接続する出力ブスバーを前記中間ブスバーに形成した開口部内に絶縁して保持した
ことを特徴する電力変換装置。 - 前記中間ブスバーは、前記正極ブスバー及び前記負極ブスバー間に配置されていることを特徴とする請求項1に記載の電力変換装置。
- 前記積層ブスバーは、ラミネートブスバーで構成されていることを特徴とする請求項1に記載の電力変換装置。
- 前記第1パワー半導体モジュールと前記第2パワー半導体モジュールとは冷却体の取付面にそれぞれ千鳥配列されていることを特徴とする請求項1に記載の電力変換装置。
- 前記冷却体の取付面に、前記第1パワー半導体モジュールと前記第2パワー半導体モジュールとを交互に整列させた第1モジュール列と、該第1モジュール列の前記第1パワー半導体モジュールと対向する位置に前記第2パワー半導体モジュールを配置し、前記第2パワー半導体モジュールと対向する位置に前記第1パワー半導体モジュールを配置した第2モジュール列とを配置したことを特徴とする請求項1に記載の電力変換装置。
- 冷却体の取付面に、複数の前記第1パワー半導体モジュールを整列配置した第1モジュール列と、該第1モジュール列の前記第1パワー半導体モジュールと対向する位置に複数の前記第2パワー半導体モジュールを整列配置した第2モジュール列とを配置したことを特徴とする請求項1に記載の電力変換装置。
- 前記第1パワー半導体モジュール及び前記第2パワー半導体モジュールで構成される出力アームを3組接続して3レベル三相インバータを構成したことを特徴とする請求項1に記載の電力変換装置。
- 前記出力アームは、前記第1パワー半導体モジュール及び前記第2パワー半導体モジュールを複数並列に接続して構成されていることを特徴とする請求項7に記載の電力変換装置。
- 前記第1半導体デバイス、前記第2半導体デバイス及び前記双方向半導体デバイスの少なくとも1つは、ワイドバンドギャップ半導体素子を含んで構成されていることを特徴とする請求項1に記載の電力変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016249705A JP2018107858A (ja) | 2016-12-22 | 2016-12-22 | 電力変換装置 |
US15/790,805 US10079552B2 (en) | 2016-12-22 | 2017-10-23 | Power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016249705A JP2018107858A (ja) | 2016-12-22 | 2016-12-22 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018107858A true JP2018107858A (ja) | 2018-07-05 |
Family
ID=62630243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016249705A Pending JP2018107858A (ja) | 2016-12-22 | 2016-12-22 | 電力変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10079552B2 (ja) |
JP (1) | JP2018107858A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200108608A (ko) * | 2019-03-11 | 2020-09-21 | 주식회사 만도 | 전력 변환 장치 |
JP2022068929A (ja) * | 2020-10-23 | 2022-05-11 | 富士電機株式会社 | 電力変換装置 |
US20220165627A1 (en) * | 2020-11-23 | 2022-05-26 | Cree Fayetteville, Inc. | Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems |
US11742332B2 (en) | 2019-12-06 | 2023-08-29 | Wolfspeed, Inc. | Methods and systems for matching both dynamic and static parameters in dies, discretes, and/or modules, and methods and systems based on the same |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143679A (ja) * | 2016-02-12 | 2017-08-17 | 三菱電機株式会社 | パワーモジュール |
JP6573025B2 (ja) * | 2016-04-08 | 2019-09-11 | 東芝三菱電機産業システム株式会社 | マルチレベル電力変換装置 |
JP6820825B2 (ja) * | 2017-11-09 | 2021-01-27 | 三菱電機株式会社 | 半導体装置及びその駆動方法 |
JP7110772B2 (ja) * | 2018-07-06 | 2022-08-02 | 株式会社デンソー | 電力変換器 |
JP6981379B2 (ja) * | 2018-07-31 | 2021-12-15 | 株式会社デンソー | 電力変換装置 |
US10651761B2 (en) * | 2018-09-14 | 2020-05-12 | Hamilton Sundstrand Corporation | Power converters with segregated switch and drive modules |
CN111130361B (zh) * | 2020-01-10 | 2021-01-08 | 全球能源互联网研究院有限公司 | 基于碳化硅器件中点箝位型三电平单相桥臂的叠层母排 |
US11108336B1 (en) | 2020-03-17 | 2021-08-31 | Hamilton Sundstrand Corporation | Power converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365424A (en) * | 1991-07-10 | 1994-11-15 | Kenetech Windpower, Inc. | High power laminated bus assembly for an electrical switching converter |
CA2780434C (en) | 2009-11-17 | 2015-10-06 | Mitsubishi Electric Corporation | 3-level power conversion apparatus |
JP5269259B2 (ja) * | 2011-02-10 | 2013-08-21 | 三菱電機株式会社 | 電力変換装置 |
CN103368359B (zh) * | 2012-04-11 | 2016-04-13 | 台达电子工业股份有限公司 | 变流器功率单元及其母线排 |
JP6072492B2 (ja) * | 2012-10-09 | 2017-02-01 | 日立オートモティブシステムズ株式会社 | コンデンサモジュール及び電力変換装置 |
-
2016
- 2016-12-22 JP JP2016249705A patent/JP2018107858A/ja active Pending
-
2017
- 2017-10-23 US US15/790,805 patent/US10079552B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200108608A (ko) * | 2019-03-11 | 2020-09-21 | 주식회사 만도 | 전력 변환 장치 |
KR102651841B1 (ko) * | 2019-03-11 | 2024-03-27 | 에이치엘만도 주식회사 | 전력 변환 장치 |
US11742332B2 (en) | 2019-12-06 | 2023-08-29 | Wolfspeed, Inc. | Methods and systems for matching both dynamic and static parameters in dies, discretes, and/or modules, and methods and systems based on the same |
JP2022068929A (ja) * | 2020-10-23 | 2022-05-11 | 富士電機株式会社 | 電力変換装置 |
JP7074175B2 (ja) | 2020-10-23 | 2022-05-24 | 富士電機株式会社 | 電力変換装置 |
US20220165627A1 (en) * | 2020-11-23 | 2022-05-26 | Cree Fayetteville, Inc. | Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems |
Also Published As
Publication number | Publication date |
---|---|
US10079552B2 (en) | 2018-09-18 |
US20180183350A1 (en) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018107858A (ja) | 電力変換装置 | |
JP2018085858A (ja) | 電力変換装置 | |
KR101522089B1 (ko) | 반도체 장치 | |
US7881086B2 (en) | Power conversion device and fabricating method for the same | |
JP2018107857A (ja) | 電力変換装置 | |
US8045352B2 (en) | Power converter | |
CN100524737C (zh) | 功率模块、相脚和三相变换器 | |
US11538794B2 (en) | Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member | |
US8836103B2 (en) | Semiconductor unit | |
JP5218541B2 (ja) | スイッチングモジュール | |
JP5132175B2 (ja) | 電力変換装置 | |
JP2016158358A (ja) | 半導体モジュール | |
JP6591556B2 (ja) | 電力変換装置 | |
JP2004208411A (ja) | ハーフブリッジ回路用半導体モジュール | |
US20210407875A1 (en) | Semiconductor device | |
US20220319976A1 (en) | Three-level power module | |
JP6234393B2 (ja) | 電力用半導体装置および電力変換装置 | |
JP4356434B2 (ja) | 3レベルインバータ回路 | |
JP2014096412A (ja) | 半導体モジュール | |
JP2021141221A (ja) | 半導体モジュール | |
JP6493171B2 (ja) | 電力変換装置 | |
JP2014192976A (ja) | 半導体装置 | |
WO2022107439A1 (ja) | パワー半導体モジュール | |
JP5924163B2 (ja) | インバータ装置 | |
CN112152471A (zh) | 用于电源装置的集成功率单元 |