JP2018092168A - 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置 - Google Patents

二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置 Download PDF

Info

Publication number
JP2018092168A
JP2018092168A JP2017229779A JP2017229779A JP2018092168A JP 2018092168 A JP2018092168 A JP 2018092168A JP 2017229779 A JP2017229779 A JP 2017229779A JP 2017229779 A JP2017229779 A JP 2017229779A JP 2018092168 A JP2018092168 A JP 2018092168A
Authority
JP
Japan
Prior art keywords
electrode
layer
light emitting
drain electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017229779A
Other languages
English (en)
Other versions
JP6542864B2 (ja
Inventor
▲ジュン▼ 碩 李
Joon-Suk Lee
▲じゅん▼ 碩 李
世 ▲ジュン▼ 金
Se Jun Kim
世 ▲ジュン▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2018092168A publication Critical patent/JP2018092168A/ja
Application granted granted Critical
Publication of JP6542864B2 publication Critical patent/JP6542864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

【課題】コンタクトホールが占める面積を減らす。【解決手段】本発明は下部電極と上部電極の間に絶縁膜が位置するディスプレイ装置に関するもので、コンタクトホールの形成なしに、下部電極に近くに位置する絶縁膜が前記下部電極の一部側面を露出させる。【選択図】 図１

Description

本発明は互いに異なる層に位置する二つの電極を電気的に連結するためのコンタクトホールが多数の絶縁膜を貫通するディスプレイ装置に関するものである。
一般に、モニター、ＴＶ、ノートブック型ＰＣ、デジタルカメラなどの電子器機は映像を具現するためのディスプレイ装置を含む。例えば、ディスプレイ装置は液晶表示装置及び有機発光表示装置を含むことができる。
ディスプレイ装置は多数の画素領域を含むことができる。各画素領域は互いに異なる色を具現できる。例えば、ディスプレイ装置は、青色を示す青色画素領域、赤色を示す赤色画素領域、緑色を示す緑色画素領域、及び白色を示す白色画素領域を含むことができる。
ディスプレイ装置は、各画素領域を独立に駆動するために、多様な信号配線及び薄膜トランジスタを含むことができる。ディスプレイ装置は、各画素領域の集積度を高めるために、薄膜トランジスタと信号配線を積層することができる。例えば、ディスプレイ装置は、互いに異なる層に位置する二つの電極を多数の絶縁膜を貫通するコンタクトホールを介して連結することができる。
しかし、ディスプレイ装置において、コンタクトホールは、工程マージンなどを考慮して、相対的に上側に位置する絶縁膜に、相対的に下側に位置する絶縁膜より大きい面積で形成されることができる。これにより、前記ディスプレイ装置では積層された絶縁膜を貫通するコンタクトホールの面積によって集積度が低下するという問題点がある。
特開２０１５−００２１７７
本発明が解決しようとする課題は、集積度を低下させることなく薄膜トランジスタ及び信号配線を積層することができるディスプレイ装置を提供することである。
本発明が解決しようとする他の課題は、互いに異なる層に位置する電極を連結するためのコンタクトホールを小さくすることが可能なディスプレイ装置を提供することである。
本発明が解決しようとする課題は前述した課題に限定されない。ここで言及しない課題は下記の記載から通常の技術者に明らかに理解可能であろう。
これらの課題を達成するための本発明のディスプレイ装置は、下部基板上に位置する第１オーバーコート層を含む。第１オーバーコート層は第１コンタクトホールを含む。下部基板と第１オーバーコート層の間には薄膜トランジスタが位置する。薄膜トランジスタは第１オーバーコート層の第１コンタクトホールと重畳する端部を有するドレイン電極を含む。ドレイン電極の端部はアンダーカット領域を含む。薄膜トランジスタと第１オーバーコート層の間には下部保護膜が位置する。下部保護膜はドレイン電極の端部の側面を部分的に露出する。第１オーバーコート層上には発光構造物が位置する。発光構造物は第１オーバーコート層の第１コンタクトホールを介して薄膜トランジスタと電気的に連結される。
ドレイン電極のアンダーカット領域と重畳する下部保護膜はドレイン電極の端部の外側に位置する下部保護膜から離隔することができる。
ドレイン電極は第１ドレイン電極及び第２ドレイン電極を含むことができる。第２ドレイン電極は第１ドレイン電極と下部保護膜の間に位置することができる。第２ドレイン電極の側面は第１ドレイン電極の側面より第１オーバーコート層の第１コンタクトホールの内側に近くに位置することができる。
下部保護膜は第１ドレイン電極の側面を露出することができる。
第２ドレイン電極は第１ドレイン電極に対してエッチング選択比を有することができる。
第２ドレイン電極は第１ドレイン電極よりエッチング速度が遅い物質を含むことができる。
第１オーバーコート層と発光構造物の間には連結電極を配置することができる。連結電極は第１オーバーコート層の第１コンタクトホールの内側に延伸可能である。連結電極と発光構造物の間には第２オーバーコート層を配置することができる。第２オーバーコート層は連結電極と重畳する第２コンタクトホールを含むことができる。発光構造物は連結電極及び第２コンタクトホールを介して薄膜トランジスタと電気的に連結されることができる。
第１オーバーコート層と第２オーバーコート層の間には補助電極を配置できる。補助電極は連結電極から離隔できる。第２オーバーコート層は補助電極と重畳する貫通ホールを含むことができる。発光構造物は、第２コンタクトホールを介して連結電極と連結される下部発光電極、貫通ホールを介して補助電極と連結される上部発光電極、及び下部発光電極と上部発光電極の間に配置される有機発光層を含むことができる。
本発明が解決しようとする他の課題を達成するための本発明の技術的思想によるディスプレイ装置は、第１電極層及び第２電極層を有する第１電極を含む。第２電極層は第１電極層上に位置する。第２電極層は第１電極層の外側に位置するチップ（ｔｉｐ）領域を含む。第１電極上には上部絶縁膜が位置する。上部絶縁膜は第２電極層のチップ領域の側面と重畳するコンタクトホールを含む。上部絶縁膜上には第２電極が位置する。第２電極は上部絶縁膜のコンタクトホールを介して第１電極の第１電極層の側面と連結される。第１電極と上部絶縁膜の間には下部絶縁膜が位置する。下部絶縁膜は第１電極の第１電極層の側面を露出する。
第２電極上には発光層を配置することができる。発光層上には第３電極を配置することができる。
第２電極層の厚さは第１電極層の厚さより小さくてもよい。
第２電極層の側面は正テーパー状を有し得る。第１電極における第１電極層のチップ領域の端部は逆テーパー状を有し得る。
半導体パターンのチャネル領域と重畳するゲート電極をさらに含むことができる。半導体パターンとゲート電極の間にはゲート絶縁膜を配置することができる。第１電極と同一層にはソース電極を配置することができる。ソース電極は半導体パターンのソース領域と連結されることができる。第１電極は半導体パターンのドレイン領域と連結されることができる。
本発明の技術的思想によるディスプレイ装置は、相対的に下側に位置する電極の端部にアンダーカット領域を形成することで、前記電極の近くに位置する絶縁膜を部分的に切ることができる。これにより、本発明のディスプレイ装置では、二つの電極間に積層された絶縁膜のうち、相対的に下側に位置する電極の近くに配置される絶縁膜にコンタクトホールを形成する工程を省略することができる。すなわち、本発明の技術的思想によるディスプレイ装置では、二つの電極の間に積層された絶縁膜を貫通するコンタクトホールの面積を減らすことができる。よって、本発明のディスプレイ装置では集積度を向上させられる。
本発明の実施例によるディスプレイ装置を概略的に示した図である。 図１のＰ領域を拡大した図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示した図である。 それぞれ本発明の他の実施例によるディスプレイ装置を示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。 本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。
本発明の目的と技術的構成及びこれによる作用効果についての詳細な事項は本発明の実施例を示している図面に基づく以下の詳細な説明によってもっと明らかに理解可能であろう。ここで、本発明の実施例は当業者に本発明の技術的思想を充分に伝達するために提供するものなので、本発明は以下で説明する実施例に限定されず、他の形態に具体化することができる。
また、明細書全般にわたって同じ参照符号で示した部分は同一の構成要素を意味し、図面において層又は領域の長さと厚さは便宜上誇張して表現することもできる。また、第１構成要素が第２構成要素“上”にあると記載する場合、第１構成要素が第２構成要素と直接接触する上側に位置する場合だけではなく、第１構成要素と第２構成要素の間に第３構成要素が位置する場合も含む。
ここで、第１、第２などの用語は多様な構成要素を説明するためのもので、一つの構成要素を他の構成要素と区別する目的で使う。ただ、本発明の技術的思想を逸脱しない範疇内では第１構成要素と第２構成要素は当業者の便宜によって任意に名付けられることができる。
本発明の明細書で使用する用語はただ特定の実施例を説明するために使われるもので、本発明を限定しようとする意図ではない。例えば、単数で表現した構成要素は文脈上明白に単数のみを意味しない限り、複数の構成要素を含む。また、本発明の明細書で、“含む”又は“有する”などの用語は明細書上に記載した特徴、数字、段階、動作、構成要素、部分品又はこれらの組合せが存在することを指定しようとするものであり、一つ又はそれ以上の他の特徴、数字、段階、動作、構成要素、部品又はこれらの組合せの存在又は付加の可能性を前もって排除しないものと理解されなければならない。
さらに、特に他の定義がない限り、技術的又は科学的な用語を含めて、ここで使う全ての用語は本発明が属する技術分野で通常の知識を有する者に一般的に理解されるものと同一の意味がある。一般的に使われる辞書に定義されているような用語は関連技術の文脈上有する意味と一致する意味があるものと解釈されなければならなく、本発明の明細書で他に定義しない限り、理想的又は過度に形式的な意味と解釈されない。
図１は本発明の実施例によるディスプレイ装置を概略的に示した図である。図２は図１のＰ領域を拡大した図である。
図１及び図２を参照すると、本発明の実施例によるディスプレイ装置は、下部基板１００、薄膜トランジスタ２００、下部保護膜１２０、下部オーバーコート層１３０、連結電極３１０、上部オーバーコート層１４０及び発光構造物５００を含むことができる。例えば、本発明の実施例によるディスプレイ装置は自己発光型ディスプレイ装置であってもよい。
下部基板１００は薄膜トランジスタ２００及び発光構造物５００を支持することができる。下部基板１００は絶縁性物質を含むことができる。下部基板１００は透明な物質を含むことができる。例えば、下部基板１００はガラス又はプラスチックを含むことができる。
薄膜トランジスタ２００は下部基板１００上に配置することができる。例えば、薄膜トランジスタ２００は、半導体パターン２１０、ゲート絶縁膜２２０、ゲート電極２３０、層間絶縁膜２４０、ソース電極２５０及びドレイン電極２６０を含むことができる。
半導体パターン２１０は下部基板１００の近くに配置することができる。半導体パターン２１０は半導体物質を含むことができる。例えば、半導体パターン２１０は非晶質シリコン又は多結晶シリコンを含むことができる。半導体パターン２１０は酸化物半導体物質を含むことができる。例えば、半導体パターン２１０はＩＧＺＯを含むことができる。
半導体パターン２１０は、ソース領域、ドレイン領域及びチャネル領域を含むことができる。チャネル領域はソース領域とドレイン領域の間に配置され得る。チャネル領域の伝導率（ｃｏｎｄｕｃｔｉｖｉｔｙ）はソース領域の伝導率及びドレイン領域の伝導率より低くてもよい。例えば、ソース領域及びドレイン領域は導電型不純物を含むことができる。
本発明の実施例によるディスプレイ装置は下部基板１００と薄膜トランジスタ２００の半導体パターン２１０が直接接触するものとして説明される。
しかし、本発明の他の実施例によるディスプレイ装置は、下部基板１００と薄膜トランジスタ２００の間に位置するバッファー絶縁膜をさらに含むことができる。バッファー絶縁膜は絶縁性物質を含むことができる。例えば、バッファー絶縁膜はシリコン酸化物を含むことができる。
ゲート絶縁膜２２０は半導体パターン２１０上に配置され得る。ゲート絶縁膜２２０は絶縁性物質を含むことができる。例えば、ゲート絶縁膜２２０はシリコン酸化物及び／又はシリコン窒化物を含むことができる。ゲート絶縁膜２２０はＨｉｇｈ−Ｋ物質を含むことができる。例えば、ゲート絶縁膜２２０はハフニウム酸化物（ＨｆＯ）又はチタン酸化物（ＴｉＯ）を含むことができる。ゲート絶縁膜２２０は多重層構造であり得る。
ゲート電極２３０はゲート絶縁膜２２０上に配置され得る。ゲート電極２３０は半導体パターン２１０のチャネル領域と重畳することができる。ゲート電極２３０はゲート絶縁膜２２０によって半導体パターン２１０から絶縁されることができる。例えば、ゲート絶縁膜２２０はゲート電極２３０と垂直に整列する側面を含むことができる。ゲート絶縁膜２２０の側面はゲート電極２３０の側面と連続することができる。
ゲート電極２３０は導電性物質を含むことができる。例えば、ゲート電極２３０は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のような金属を含むことができる。ゲート電極２３０は多重層構造であり得る。
層間絶縁膜２４０は半導体パターン２１０及びゲート電極２３０上に位置することができる。層間絶縁膜２４０は半導体パターン２１０の外側に延伸可能である。半導体パターン２１０及びゲート電極２３０は層間絶縁膜２４０によって覆われることができる。
層間絶縁膜２４０は絶縁性物質を含むことができる。例えば、層間絶縁膜２４０はシリコン酸化物を含むことができる。
ソース電極２５０は層間絶縁膜２４０上に配置され得る。ソース電極２５０は半導体パターン２１０のソース領域と電気的に連結されることができる。例えば、層間絶縁膜２４０は半導体パターン２１０のソース領域を露出するコンタクトホールを含むことができる。
ソース電極２５０は多重層構造であり得る。例えば、ソース電極２５０は、順に積層された下部ソース電極２５１、中間ソース電極２５２及び上部ソース電極２５３を含むことができる。下部ソース電極２５１、中間ソース電極２５２及び上部ソース電極２５３は導電性物質を含むことができる。例えば、下部ソース電極２５１、中間ソース電極２５２及び上部ソース電極２５３は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タングステン（Ｗ）のような金属を含むことができる。中間ソース電極２５２は下部ソース電極２５１及び上部ソース電極２５３より高い伝導率を有することができる。上部ソース電極２５３は下部ソース電極２５１と同一の物質を含むことができる。
ドレイン電極２６０は層間絶縁膜２４０上に配置され得る。ドレイン電極２６０はソース電極２５０から離隔することができる。ドレイン電極２６０は半導体パターン２１０のドレイン領域と電気的に連結されることができる。例えば、前記層間絶縁膜２４０は半導体パターン２１０のドレイン領域を露出するコンタクトホールを含むことができる。
ドレイン電極２６０は多重層構造であり得る。ドレイン電極２６０の構造はソース電極２５０の構造と同一であり得る。例えば、ドレイン電極２６０は、順に積層された下部ドレイン電極２６１、中間ドレイン電極２６２及び上部ドレイン電極２６３を含むことができる。下部ドレイン電極２６１、中間ドレイン電極２６２及び上部ドレイン電極２６３は導電性物質を含むことができる。例えば、下部ドレイン電極２６１、中間ドレイン電極２６２及び上部ドレイン電極２６３は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タングステン（Ｗ）のような金属を含むことができる。中間ドレイン電極２６２は下部ドレイン電極２６１及び上部ドレイン電極２６３より高い伝導率を有することができる。上部ドレイン電極２６３は下部ドレイン電極２６１と同一の物質を含むことができる。
上部ドレイン電極２６３は中間ドレイン電極２６２から外側に伸びるチップ領域２６３ｔを含むことができる。ドレイン電極２６２の側面２６２ｓは、上部ドレイン電極２６３のチップ領域２６３ｔの側面２６３ｓより半導体パターン２１０のチャネル領域に近くに配置することができる。上部ドレイン電極２６３のチップ領域２６３ｔを含む端部はドレイン電極２６２と重畳しなくてもよい。上部ドレイン電極２６３の端部は中間ドレイン電極２６２及び上部ドレイン電極２６３のチップ領域２６３ｔによるアンダーカット領域ＵＣを含むことができる。
上部ドレイン電極２６３は中間ドレイン電極２６２に対してエッチング選択比を有することができる。上部ドレイン電極２６３のエッチング速度は中間ドレイン電極２６２のエッチング速度とは異なる速度にする。例えば、上部ドレイン電極２６３は中間ドレイン電極２６２よりエッチング速度の遅い物質を含むことができる。中間ドレイン電極２６２の側面２６２ｓは正テーパー状を有し得る。上部ドレイン電極２６３のチップ領域２６３ｔの側面２６３ｓは逆テーパー状を有し得る。
下部ドレイン電極２６１のエッチング速度は中間ドレイン電極２６２のエッチング速度より遅くてもよい。例えば、下部ドレイン電極２６１のエッチング速度は上部ドレイン電極２６３のエッチング速度と同一であり得る。下部ドレイン電極２６１は上部ドレイン電極２６３のチップ領域２６３ｔと重畳する領域を含むことができる。下部ドレイン電極２６１の側面２６１ｓは中間ドレイン電極２６２の外側に位置することができる。例えば、下部ドレイン電極２６１の側面２６１ｓは正テーパー状を有し得る。
本発明の実施例によるディスプレイ装置はゲート電極２３０、ソース電極２５０及びドレイン電極２６０の間に層間絶縁膜２４０が位置する薄膜トランジスタ２００を含むものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、ゲート電極２３０、ソース電極２５０及びドレイン電極２６０の間にゲート絶縁膜２２０及び半導体パターン２１０が配置され得る薄膜トランジスタ２００を含むことができる。
下部保護膜１２０は薄膜トランジスタ２００上に配置され得る。下部保護膜１２０はソース電極２５０及びドレイン電極２６０の外側方向に延伸可能である。例えば、下部保護膜１２０は薄膜トランジスタ２００のソース電極２５０及びドレイン電極２６０の外側で層間絶縁膜２４０と直接接触することができる。
下部保護膜１２０は絶縁性物質を含むことができる。例えば、下部保護膜１２０はシリコン酸化物及び／又はシリコン窒化物を含むことができる。下部保護膜１２０は多重層構造であり得る。
下部保護膜１２０はドレイン電極２６０のチップ領域２６３ｔによって部分的に切れることができる。例えば、ドレイン電極２６０のアンダーカット領域ＵＣと重畳する下部保護膜１２０はドレイン電極２６０のチップ領域２６３ｔを含む端部の外側に位置する下部保護膜１２０から離隔できる。下部ドレイン電極２６１の側面２６１ｓ及び中間ドレイン電極２６２の側面２６２ｓは下部保護膜１２０によって露出できる。
下部オーバーコート層１３０は下部保護膜１２０上に配置され得る。下部オーバーコート層１３０は薄膜トランジスタ２００による段差を除去できる。例えば、下部オーバーコート層１３０の上面は下部基板１００の表面に平行であり得る。
下部オーバーコート層１３０は絶縁性物質を含むことができる。例えば、下部オーバーコート層１３０は有機絶縁物質を含むことができる。下部オーバーコート層１３０は硬化性物質を含むことができる。例えば、下部オーバーコート層１３０は熱硬化性樹脂を含むことができる。
下部オーバーコート層１３０は上部ドレイン電極２６３のチップ領域２６３ｔの側面２６３ｓと重畳する下部コンタクトホール１３０ｈを含むことができる。上部ドレイン電極２６３のチップ領域２６３ｔの側面２６３ｓは中間ドレイン電極２６２の側面２６２ｓより下部コンタクトホール１３０ｈの内側に近くに配置され得る。下部コンタクトホール１３０ｈはドレイン電極２６０のアンダーカット領域ＵＣと連結されてもよい。例えば、下部コンタクトホール１３０ｈは下部保護膜１２０によって覆われなかった下部ドレイン電極２６１の側面２６１ｓ及び中間ドレイン電極２６２の側面２６２ｓを露出できる。
連結電極３１０は下部オーバーコート層１３０上に配置され得る。連結電極３１０は下部コンタクトホール１３０ｈの内側に延伸可能である。連結電極３１０は下部コンタクトホール１３０ｈを介して薄膜トランジスタ２００と連結されてもよい。例えば、連結電極３１０は下部保護膜１２０及び下部コンタクトホール１３０ｈによって露出した下部ドレイン電極２６１の側面２６１ｓ及び中間ドレイン電極２６２の側面２６２ｓと直接接触することができる。
連結電極３１０は導電性物質を含むことができる。例えば、連結電極３１０は、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などの金属を含むことができる。連結電極３１０は多重層構造であり得る。例えば、連結電極３１０は下部連結電極３１１及び下部連結電極３１１上に位置する上部連結電極３１２を含むことができる。
本発明の実施例によるディスプレイ装置は、薄膜トランジスタ２００上に位置する下部保護膜１２０が薄膜トランジスタ２００のドレイン電極２６０のアンダーカット領域ＵＣによってドレイン電極２６０の側面２６１ｓ、２６２ｓ、２６３ｓを部分的に露出できる。これにより、本発明の実施例によるディスプレイ装置では、下部保護膜１２０及び下部オーバーコート層１３０によって離隔した薄膜トランジスタ２００のドレイン電極２６０と連結電極３１０を連結するために、下部保護膜１２０を貫通するコンタクトホールが不要であり得る。すなわち、本発明の実施例によるディスプレイ装置では、連結電極３１０をドレイン電極２６０と連結するために、下部オーバーコート層１３０を貫通する下部コンタクトホール１３０ｈは、コンタクトホール間の整列のための工程マージンを考慮せずに形成できる。よって、本発明の実施例によるディスプレイ装置では、互いに異なる層に位置するドレイン電極２６０と連結電極３１０を連結するための下部コンタクトホール１３０ｈの大きさが減少することができる。
上部オーバーコート層１４０は下部オーバーコート層１３０及び連結電極３１０上に配置され得る。連結電極３１０は下部オーバーコート層１３０と上部オーバーコート層１４０の間に配置され得る。上部オーバーコート層１４０前記連結電極３１０による段差を除去できる。例えば、上部オーバーコート層１４０の上面は下部基板１００の表面に平行であり得る。
上部オーバーコート層１４０は絶縁性物質を含むことができる。例えば、上部オーバーコート層１４０は有機絶縁物質を含むことができる。上部オーバーコート層１４０は硬化性物質を含むことができる。上部オーバーコート層１４０は下部オーバーコート層１３０とは違う物質を含むことができる。
上部オーバーコート層１４０は連結電極３１０と重畳する上部コンタクトホール１４１ｈを含むことができる。例えば、上部オーバーコート層１４０の上部コンタクトホール１４１ｈは連結電極３１０の上面上に配置され得る。
本発明の実施例によるディスプレイ装置は連結電極３１０と上部オーバーコート層１４０の間に位置する連結クラッド層４１０をさらに含むことができる。連結クラッド層４１０は後続工程による連結電極３１０の損傷を防止できる。例えば、連結クラッド層４１０は連結電極３１０を覆うことができる。
連結クラッド層４１０は導電性物質を含むことができる。連結クラッド層４１０は反応性の低い物質を含むことができる。例えば、連結クラッド層４１０はＩＴＯ及びＩＺＯなどの透明導電性物質を含むことができる。
発光構造物５００は特定の色を具現化可能である。例えば、発光構造物５００は、順に積層された下部発光電極５１０、有機発光層５２０及び上部発光電極５３０を含むことができる。例えば、本発明の実施例によるディスプレイ装置は有機発光層５２０を含む有機発光表示装置であり得る。
発光構造物５００は薄膜トランジスタ２００によって制御可能である。例えば、発光構造物５００の下部発光電極５１０は薄膜トランジスタ２００のドレイン電極２６０と電気的に連結できる。発光構造物５００は上部オーバーコート層１４０上に配置することができる。下部発光電極５１０は上部オーバーコート層１４０の上部コンタクトホール１４１ｈの内側に延伸可能である。下部発光電極５１０は上部コンタクトホール１４１ｈ及び連結電極３１０を介してドレイン電極２６０と連結できる。
下部発光電極５１０は導電性物質を含むことができる。下部発光電極５１０は反射率の高い物質を含むことができる。例えば、下部発光電極５１０はアルミニウム（Ａｌ）及び銀（Ａｇ）のような金属を含むことができる。下部発光電極５１０は多重層構造であり得る。例えば、下部発光電極５１０はＩＴＯ及びＩＺＯなどの透明導電性物質を含む透明電極の間に反射率の高い物質を含む反射電極を配置する構造であり得る。
有機発光層５２０は下部発光電極５１０と上部発光電極５３０間の電圧差に対応する輝度の光を生成することができる。例えば、有機発光層５２０は有機発光物質を含む発光物質層（Ｅｍｉｔｔｉｎｇ Ｍａｔｅｒｉａｌ Ｌａｙｅｒ；ＥＭＬ）を含むことができる。有機発光層５２０は発光効率を高めることができる多重層構造であり得る。例えば、有機発光層５２０は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｐｏｒｔ Ｌａｙｅｒ；ＨＴＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＥＴＬ）及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＥＩＬ）の少なくとも一つをさらに含むことができる。
本発明の実施例によるディスプレイ装置は発光構造物５００が有機発光物質の有機発光層５２０を含むものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は発光構造物５００が無機発光物質又はハイブリッド発光物質の発光層５２０を含むことができる。
上部発光電極５３０は導電性物質を含むことができる。上部発光電極５３０は下部発光電極５１０とは違う物質を含むことができる。例えば、上部発光電極５３０は透明電極であり得る。これにより、本発明の実施例によるディスプレイ装置は有機発光層５２０によって生成された光を上部発光電極５３０を介して放出できる。
本発明の実施例によるディスプレイ装置は隣接した画素領域の発光構造物５００の間を絶縁するためのバンク絶縁膜１５０をさらに含むことができる。例えば、バンク絶縁膜１５０は各発光構造物５００の下部発光電極５１０の縁部を覆うことができる。有機発光層５２０及び上部発光電極５３０はバンク絶縁膜１５０によって露出した前記下部発光電極５１０の表面上に積層されることができる。バンク絶縁膜１５０は絶縁性物質を含むことができる。例えば、バンク絶縁膜１５０はベンゾシクロブテン（ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）又はフォトアクリル（ｐｈｏｔｏ−ａｃｒｙｌ）などの有機絶縁物質を含むことができる。下部オーバーコート層１３０及び上部オーバーコート層１４０はバンク絶縁膜１５０とは違う物質を含むことができる。
本発明の実施例によるディスプレイ装置は上部発光電極５３０の電圧降下による輝度不均一を防止するための補助電極３２０をさらに含むことができる。例えば、補助電極３２０は下部オーバーコート層１３０と上部オーバーコート層１４０の間に配置され得る。上部オーバーコート層１４０は補助電極３２０と重畳する貫通ホール１４２ｈをさらに含むことができる。補助電極３２０は連結電極３１０から離隔できる。
補助電極３２０は導電性物質を含むことができる。例えば、補助電極３２０は、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などの金属を含むことができる。補助電極３２０の構造は連結電極３１０の構造と同一であり得る。例えば、補助電極３２０は多重層構造であり得る。補助電極３２０は下部補助電極３２１及び下部補助電極３２１上に位置する上部補助電極３２２を含むことができる。
本発明の実施例によるディスプレイ装置は補助電極３２０と上部オーバーコート層１４０の間に位置する補助クラッド層４２０をさらに含むことができる。補助クラッド層４２０は補助電極３２０を覆うことができる。補助クラッド層４２０は導電性物質を含むことができる。例えば、補助クラッド層４２０は連結クラッド層４１０と同一の物質を含むことができる。補助クラッド層４２０はＩＴＯ及びＩＺＯのような透明導電性物質を含むことができる。
有機発光層５２０及び上部発光電極５３０はバンク絶縁膜１５０上に延伸可能である。本発明の実施例によるディスプレイ装置は、上部発光電極５３０が補助電極３２０と電気的に連結され得る空間を備える隔壁６００をさらに含むことができる。例えば、有機発光層５２０の一部領域は隔壁６００によって他の領域から分離されることができる。上部発光電極５３０は有機発光層５２０の隔壁６００によって分離された領域間の空間を介して補助電極３２０と電気的に連結されることができる。隔壁６００の垂直長はバンク絶縁膜１５０の垂直厚より大きくできる。例えば、隔壁６００は下部隔壁６１０及び下部隔壁６１０上に位置する上部隔壁６２０を含むことができる。下部隔壁６１０及び上部隔壁６２０は絶縁性物質を含むことができる。例えば、下部隔壁６１０はバンク絶縁膜１５０と同一の物質を含むことができる。上部隔壁６２０は下部隔壁６１０とは違う物質を含むことができる。例えば、上部隔壁６２０はシリコン酸化物及び／又はシリコン窒化物を含むことができる。
本発明の実施例によるディスプレイ装置は、補助電極３２０とバンク絶縁膜１５０の間に配置される中間電極５５０をさらに含むことができる。例えば、中間電極５５０は上部オーバーコート層１４０の貫通ホール１４２ｈを介して補助電極３２０と連結されることができる。隔壁６００は中間電極５５０と重畳され得る。例えば、有機発光層５２０は隔壁６００によって中間電極５５０の一部領域を露出できる。バンク絶縁膜１５０は中間電極５５０の縁部を覆うことができる。隔壁６００はバンク絶縁膜１５０の間に配置され得る。上部発光電極５３０は隔壁６００によって有機発光層５２０が形成されない中間電極５５０の一部領域と接触することができる。上部発光電極５３０は中間電極５５０を介して補助電極３２０と電気的に連結され得る。中間電極５５０は導電性物質を含むことができる。例えば、中間電極５５０は下部発光電極５１０と同一の物質を含むことができる。中間電極５５０は多重層構造であり得る。例えば、中間電極５５０の構造は下部発光電極５１０の構造と同一であり得る。
本発明の実施例によるディスプレイ装置は下部基板１００と対向する上部基板７００をさらに含むことができる。例えば、上部基板７００は発光構造物５００上に配置され得る。上部基板７００は絶縁性物質を含むことができる。上部基板７００は透明な物質を含むことができる。例えば、上部基板７００はガラス又はプラスチックを含むことができる。
本発明の実施例によるディスプレイ装置は、各画素領域の発光構造物５００が同じ色を具現化可能である。例えば、各画素領域の発光構造物５００は白色有機発光層５２０を含むことができる。本発明の実施例によるディスプレイ装置は、上部基板７００上に位置するブラックマトリックス７１０及びカラーフィルター７２０をさらに含むことができる。これにより、本発明の実施例によるディスプレイ装置は、同じ色を具現化する発光構造物５００が配置される各画素領域が、互いに異なる色を示すことができる。
本発明の実施例によるディスプレイ装置は、下部基板１００と上部基板７００の間を満たす充填材８００をさらに含むことができる。充填材８００は外部衝撃による発光構造物５００の損傷を防止できる。例えば、充填材８００は発光構造物５００、ブラックマトリックス７１０及びカラーフィルター７２０の間で延伸可能である。
本発明の実施例によるディスプレイ装置は発光構造物５００が充填材８００と直接接触するものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、発光構造物５００と充填材８００の間に位置する上部保護膜をさらに含むことができる。上部保護膜は外部水分などが発光構造物５００に浸透することを防止できる。上部保護膜は多重層構造であり得る。例えば、上部保護膜は無機物質を含む無機膜及び有機物質を含む有機膜が積層された構造であり得る。
結果として、本発明の実施例によるディスプレイ装置は、ドレイン電極２６０と連結電極３１０の間に位置する絶縁膜のうち、ドレイン電極２６０の近くに配置される下部保護膜１２０がコンタクトホールを含まないので、下部保護膜１２０と連結電極３１０の間に位置する下部オーバーコート層１３０を貫通する下部コンタクトホール１３０ｈの面積を減少することができる。したがって、本発明の実施例によるディスプレイ装置は集積度を向上できる。例えば、本発明の実施例によるディスプレイ装置が、各画素領域が発光領域と透過領域を含む透明ディスプレイ装置であれば、各画素領域において発光領域の面積を減らすとともに透過領域の面積を増やすことによって全体的な透明性を向上することができる。
本発明の実施例によるディスプレイ装置は薄膜トランジスタ２００のドレイン電極２６０が３重層構造であるものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、薄膜トランジスタ２００のドレイン電極２６０がアンダーカット領域ＵＣの形成のために多様な構造を有することができる。例えば、図３に示したように、本発明の他の実施例によるディスプレイ装置は、薄膜トランジスタ２００のドレイン電極２６０が第１ドレイン電極２６４、及び第１ドレイン電極２６４上に配置され、第１ドレイン電極２６４より外側方向に伸びる領域を有する第２ドレイン電極２６５を含むことができる。したがって、本発明の他の実施例によるディスプレイ装置では、コンタクトホールの面積を効率的に減少することができる。
本発明の実施例によるディスプレイ装置は薄膜トランジスタ２００が連結電極３１０を介して発光構造物５００の下部発光電極５１０と電気的に連結されるものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、発光構造物５００の下部発光電極５１０が多様な方式で薄膜トランジスタ２００と電気的に連結することができる。例えば、図５に示したように、本発明の他の実施例によるディスプレイ装置は、発光構造物５００の下部発光電極５１０が下部オーバーコート層１３０の下部コンタクトホール１３０ｈを介して薄膜トランジスタ２００のドレイン電極２６０と直接接触することができる。したがって、本発明の他の実施例によるディスプレイ装置では集積度を効果的に向上することができる。
図５ａ〜図５ｊは本発明の実施例によるディスプレイ装置の形成方法を順次示した図である。
図１、図２及び図５ａ〜図５ｊに基づいて本発明の実施例によるディスプレイ装置の形成方法を説明する。まず、図５ａに示したように、本発明の実施例によるディスプレイ装置の形成方法は、下部基板１００上に半導体パターン２１０を形成する段階、半導体パターン２１０上にゲート絶縁膜２２０及びゲート電極２３０を形成する段階、半導体パターン２１０及びゲート電極２３０上に層間絶縁膜２４０を形成する段階、層間絶縁膜２４０に半導体パターン２１０の一部領域を露出するコンタクトホールを形成する段階、層間絶縁膜２４０上にコンタクトホールを介して半導体パターン２１０と連結される第１導電性物質層２０１を形成する段階、第１導電性物質層２０１上に第２導電性物質層２０２を形成する段階、及び第２導電性物質層２０２上に第３導電性物質層２０３を形成する段階を含むことができる。
第３導電性物質層２０３は、第２導電性物質層２０２に対してエッチング選択比を有する導電性物質で形成されることができる。例えば、第３導電性物質層２０３は第２導電性物質層２０２よりエッチング速度が遅い導電性物質で形成されることができる。１導電性物質層２０１は第２導電性物質層２０２に対してエッチング選択比を有する導電性物質で形成されることができる。例えば、第１導電性物質層２０１は第２導電性物質層２０２よりエッチング速度が遅い導電性物質で形成されることができる。第１導電性物質層２０１は第３導電性物質層２０３と同一の物質で形成されることができる。
図５ｂを参照すると、本発明の実施例によるディスプレイ装置の形成方法は、第３導電性物質層２０３上にハーフトーン領域ＨＴ、及びハーフトーン領域ＨＴより厚いフルトーン領域ＦＴを含むマスクパターン９１１、９２１を形成する段階を含むことができる。
マスクパターン９１１、９２１は、半導体パターン２１０の一側領域を露出するコンタクトホールと重畳する第１マスクパターン９１１、及び半導体パターン２１０の他側領域を露出するコンタクトホールと重畳する第２マスクパターン９２１を含むことができる。例えば、第１マスクパターン９１１によって覆われた半導体パターン２１０の一側領域は半導体パターン２１０のドレイン領域であり得る。例えば、第２マスクパターン９２１によって覆われた半導体パターン２１０の他側領域は半導体パターン２１０のソース領域であり得る。ゲート電極２３０は第１マスクパターン９１１と第２マスクパターン９２１の間に位置することができる。ゲート電極２３０と重畳する半導体パターン２１０の領域はチャネル領域であり得る。
第１マスクパターン９１１のハーフトーン領域ＨＴは第２マスクパターン９２１に向かう端部に配置され得る。第２マスクパターン９２１のハーフトーン領域ＨＴは第１マスクパターン９１１に向かう端部及び第１マスクパターン９１１と対向する端部に配置され得る。第１マスクパターン９１１の第２マスクパターン９２１と対向する端部は第１マスクパターン９１１のフルトーン領域ＦＴであり得る。
マスクパターン９１１、９２１を形成する段階はハーフトーンマスクを用いることができる。例えば、マスクパターン９１１、９２１のハーフトーン領域ＨＴはハーフトーンマスクによって部分的に露光される領域であり得る。
図５ｃに示したように、本発明の実施例によるディスプレイ装置は、層間絶縁膜２４０上に予備ソース電極２５０ｐ及び予備ドレイン電極２６０ｐを形成する段階を含むことができる。
予備ソース電極２５０ｐ及び予備ドレイン電極２６０ｐを形成する段階は、マスクパターン９１１、９２１を用いて前記第３導電性物質層２０３、第２導電性物質層２０２及び第１導電性物質層２０１を順次エッチングする段階を含むことができる。例えば、予備ソース電極２５０ｐは、下部予備ソース電極２５１ｐ、中間予備ソース電極２５２ｐ及び上部予備ソース電極２５３ｐを含むことができる。例えば、予備ドレイン電極２６０ｐは、下部予備ドレイン電極２６１ｐ、中間予備ドレイン電極２６２ｐ及び上部予備ドレイン電極２６３ｐを含むことができる。
第２導電性物質層２０２は第１導電性物質層２０１及び第３導電性物質層２０３よりエッチング速度が速いので、中間予備ソース電極２５２ｐの側面及び中間予備ドレイン電極２６２ｐの側面は相対的に内側に位置することができる。例えば、上部予備ドレイン電極２６３ｐは、中間予備ドレイン電極２６２ｐの外側に伸びる第１予備ドレインチップ領域９１１ｔ及び第２予備ドレインチップ領域９１２ｔを含むことができる。上部予備ドレイン電極２６３ｐの第１予備ドレインチップ領域９１１ｔは上部予備ソース電極２５３ｐに向かうことができる。上部予備ドレイン電極２６３ｐの第２予備ドレインチップ領域９１２ｔは上部予備ドレイン電極２６３ｐの第１予備ドレインチップ領域９１１ｔと対向することができる。例えば、上部予備ソース電極２５３ｐは、中間予備ソース電極２５２ｐの外側に伸びる第１予備ソースチップ領域９２１ｔ及び第２予備ソースチップ領域９２２ｔを含むことができる。上部予備ソース電極２５３ｐの第１予備ソースチップ領域９２１ｔは上部予備ドレイン電極２６３ｐに向かうことができる。上部予備ソース電極２５３ｐの前記第２予備ソースチップ領域９２２ｔは上部予備ソース電極２５３ｐの第１予備ソースチップ領域９２１ｔと対向することができる。下部予備ソース電極２５１ｐ及び下部予備ドレイン電極２６１ｐはそれぞれ中間予備ソース電極２５２ｐ及び中間予備ドレイン電極２６２ｐの外側に位置する領域を含むことができる。
下部予備ソース電極２５１ｐの側面、中間予備ソース電極２５２ｐの側面、下部予備ドレイン電極２６１ｐの側面及び中間予備ドレイン電極２６２ｐの側面は正テーパー状を有することができる。中間予備ソース電極２５２ｐ及び中間予備ドレイン電極２６２ｐが相対的に速く除去されることによって、上部予備ソース電極２５３ｐ及び上部予備ドレイン電極２６３ｐは上面より速く下面をエッチングすることができる。第１予備ソースチップ領域９２１ｔの側面及び第２予備ソースチップ領域９２２ｔの側面は逆テーパー状を有することができる。第１予備ドレインチップ領域９１１ｔの側面及び第２予備ドレインチップ領域９１２ｔの側面は逆テーパー状を有することができる。
図５ｄに示したように、本発明の実施例によるディスプレイ装置の形成方法は、予備ドレイン電極２６０ｐ上に位置する第３マスクパターン９１２及び予備ソース電極２５０ｐ上に位置する第４マスクパターン９２２を形成する段階を含むことができる。
第３マスクパターン９１２及び第４マスクパターン９２２を形成する段階は、第１マスクパターン９１１のハーフトーン領域ＨＴ及び第２マスクパターン９２１のハーフトーン領域ＨＴを除去する段階を含むことができる。例えば、第３マスクパターン９１２及び第４マスクパターン９２２を形成する段階は、マスクパターン９１１、９２１をアッシング（ａｓｈｉｎｇ）する段階を含むことができる。
第３マスクパターン９１２は上部予備ドレイン電極２６３ｐの第１予備ドレインチップ領域９１１ｔを露出できる。第３マスクパターン９１２は上部予備ドレイン電極２６３ｐの第２予備ドレインチップ領域９１２ｔを覆うことができる。上部予備ドレイン電極２６３ｐの第２予備ドレインチップ領域９１２ｔは第３マスクパターン９１２によって覆われ得る。第４マスクパターン９２２は上部予備ソース電極２５３ｐの第１予備ソースチップ領域９２１ｔ及び第２予備ソースチップ領域９２２ｔを露出できる。
図５ｅに示したように、本発明の実施例によるディスプレイ装置の形成方法は、前記層間絶縁膜２４０上にソース電極２５０及びドレイン電極２６０を形成して薄膜トランジスタ２００を完成する段階を含むことができる。
ソース電極２５０及びドレイン電極２６０を形成する段階は、第３マスクパターン９１２及び第４マスクパターン９２２によって露出したチップ領域９１１ｔ、９２１ｔ、９２２ｔを除去する工程を含むことができる。ソース電極２５０は、順に積層された下部ソース電極２５１、中間ソース電極２５２及び上部ソース電極２５３を含むことができる。ソース電極２５０は半導体パターン２１０のソース領域と連結され得る。ドレイン電極２６０は、順に積層された下部ドレイン電極２６１、中間ドレイン電極２６２及び上部ドレイン電極２６３を含むことができる。ドレイン電極２６０は半導体パターン２１０のドレイン領域と連結され得る。
第３マスクパターン９１２及び第４マスクパターン９２２によって露出したチップ領域９１１ｔ、９２１ｔ、９２２ｔを除去する工程によってチップ領域９１１ｔ、９２１ｔ、９２２ｔが配置された上部ソース電極２５３の側面及び上部ドレイン電極２６３の側面はそれぞれ中間ソース電極２５２の側面及び中間ドレイン電極２６２の側面と連続することができる。互いに向き合う上部ソース電極２５３の側面及び上部ドレイン電極２６３の側面は正テーパー状を有し得る。上部ドレイン電極２６３と対向する上部ソース電極２５３の側面は正テーパー状を有し得る。
第４マスクパターン９２２によって覆われた第２予備ドレインチップ領域９１２ｔは除去されなくてもよい。ドレイン電極２６０の上部ドレイン電極２６３はソース電極２５０と対向する端部に位置するチップ領域２６３ｔを含むことができる。ドレイン電極２６０のチップ領域２６３ｔの側面は逆テーパー状を有し得る。
図５ｆに示したように、本発明の実施例によるディスプレイ装置の形成方法は、第３マスクパターン９１２及び第４マスクパターン９２２を除去する段階を含むことができる。
図５ｇに示したように、本発明の実施例によるディスプレイ装置の形成方法は、ソース電極２５０及びドレイン電極２６０が形成された下部基板１００上に下部保護膜１２０を形成する段階を含むことができる。
下部保護膜１２０はステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が相対的に良くない工程で形成されることができる。例えば、下部保護膜１２０を形成する段階は熱蒸着（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）工程を含むことができる。下部保護膜１２０はドレイン電極２６０のチップ領域２６３ｔによってドレイン電極２６０の側面を部分的に露出できる。例えば、下部保護膜１２０は上部ドレイン電極２６３のチップ領域２６３ｔと重畳する中間ドレイン電極２６２の側面及び下部ドレイン電極２６１の側面を露出できる。
図５ｈに示したように、本発明の実施例によるディスプレイ装置の形成方法は、下部保護膜１２０上に下部コンタクトホール１３０ｈを含む下部オーバーコート層１３０を形成する段階を含むことができる。
下部コンタクトホール１３０ｈを含む下部オーバーコート層１３０を形成する段階は、下部保護膜１２０上に下部オーバーコート層１３０を形成する段階、及び下部オーバーコート層１３０に上部ドレイン電極２６３のチップ領域２６３ｔの側面と重畳する下部コンタクトホール１３０ｈを形成する段階を含むことができる。下部保護膜１２０及び下部コンタクトホール１３０ｈは上部ドレイン電極２６３のチップ領域２６３ｔに近くに位置する中間ドレイン電極２６２の側面を露出できる。
図５ｉに示したように、本発明の実施例によるディスプレイ装置の製造方法は、前記下部オーバーコート層１３０上に連結電極３１０、補助電極３２０、連結クラッド層４１０及び補助クラッド層４２０を形成する段階を含むことができる。
補助電極３２０は連結電極３１０と同時に形成され得る。例えば、連結電極３１０及び補助電極３２０を形成する工程は、下部オーバーコート層１３０上に下部導電性物質層及び上部導電性物質層を順に形成する段階、及び積層された下部導電性物質層と上部導電性物質層をパターニングする段階を含むことができる。積層された下部導電性物質層と上部導電性物質層は下部オーバーコート層１３０の下部コンタクトホール１３０ｈを満たすことができる。連結電極３１０は下部オーバーコート層１３０の下部コンタクトホール１３０ｈを満たす下部導電性物質層及び上部導電性物質層を含むことができる。補助電極３２０は連結電極３１０から離隔することができる。
補助クラッド層４２０は連結クラッド層４１０と同時に形成することができる。例えば、連結クラッド層４１０及び補助クラッド層４２０を形成する段階は、連結電極３１０及び補助電極３２０上にクラッド物質層を形成する段階、及びクラッド物質層をパターニングする段階を含むことができる。連結クラッド層４１０は連結電極３１０を覆うことができる。補助クラッド層４２０は補助電極３２０を覆うことができる。補助クラッド層４２０は連結クラッド層４１０から離隔することができる。
図５ｊに示したように、本発明の実施例によるディスプレイ装置の形成方法は、連結クラッド層４１０及び補助クラッド層４２０上に上部コンタクトホール１４１ｈ及び貫通ホール１４２ｈを含む上部オーバーコート層１４０を形成する段階、上部オーバーコート層１４０上に上部コンタクトホール１４１ｈを介して連結電極３１０と電気的に連結される下部発光電極５１０及び貫通ホール１４２ｈを介して補助電極３２０と電気的に連結される中間電極５５０を形成する段階、下部発光電極５１０の縁部及び中間電極５５０の縁部を覆うバンク絶縁膜１５０を形成する段階、及びバンク絶縁膜１５０によって露出した中間電極５５０の表面上に隔壁６００を形成する段階を含むことができる。
隔壁６００を形成する段階は、バンク絶縁膜１５０と同時に中間電極５５０の表面を部分的に露出する下部隔壁６１０を形成する段階、及び下部隔壁６１０上に上部隔壁６２０を形成する段階を含むことができる。
図１及び図２ａに示したように、本発明の実施例によるディスプレイ装置の形成方法は、バンク絶縁膜１５０及び隔壁６００が形成された下部基板１００上に有機発光層５２０及び上部発光電極５３０を順次形成して発光構造物５００を完成する段階を含むことができる。
有機発光層５２０は相対的にカバレッジが良くない工程で形成することができる。例えば、有機発光層５２０を形成する段階は熱蒸着（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）工程を含むことができる。有機発光層５２０は隔壁６００によって中間電極５５０の一部領域を露出できる。
上部発光電極５３０は相対的にカバレッジが良い工程で形成することができる。例えば、上部発光電極５３０を形成する段階は、スパッタリング工程を含むことができる。上部発光電極５３０は有機発光層５２０によって露出した中間電極５５０と直接接触することができる。
本発明の実施例によるディスプレイ装置の形成方法は、発光構造物５００が形成された下部基板１００をブラックマトリックス７１０及びカラーフィルター７２０が形成された上部基板７００と合着する工程を含むことができる。
下部基板１００と上部基板７００を合着する工程は、発光構造物５００、ブラックマトリックス７１０及びカラーフィルター７２０の間に充填材８００を満たす段階を含むことができる。
本発明の実施例によるディスプレイ装置の形成方法は、薄膜トランジスタ２００上に下部保護膜１２０を形成する工程によって薄膜トランジスタ２００のドレイン電極２６０の側面が部分的に露出するので、下部保護膜１２０にコンタクトホールを形成する工程を省略することができる。したがって、本発明の実施例によるディスプレイ装置の形成方法は、下部保護膜１２０上に形成される下部オーバーコート層１３０の下部コンタクトホール１３０ｈによって下部保護膜１２０が覆われなかったドレイン電極２６０の側面を露出することにより、下部保護膜１２０及び下部オーバーコート層１３０によって離隔したドレイン電極２６０と連結電極３１０を電気的に連結するコンタクトホールの形成工程を単純化することができる。また、本発明の実施例によるディスプレイ装置の形成方法は、下部オーバーコート層１３０の下部コンタクトホール１３０ｈをコンタクトホールの整列のための工程マージンを考慮せずに形成することができるので、下部コンタクトホール１３０ｈを相対的に小さなサイズに形成することができる。したがって、本発明の実施例によるディスプレイ装置の形成方法は、製造コスト及び時間を節減し、集積化することが可能となる。
１１０ 下部基板
１２０ 下部保護膜
１３１ 下部オーバーコート層
１３２ 上部オーバーコート層
２００ 薄膜トランジスタ
２６０ ドレイン電極
２６１ 下部ドレイン電極
２６２ 中間ドレイン電極
２６３ 上部ドレイン電極
２６３ｔ 上部チップ（ｕｐｐｅｒ ｔｉｐ）
３００ 連結電極
４００ 補助電極
５００ 発光構造物

Claims (13)

  1. 下部基板上に位置し、第１コンタクトホールを含む第１オーバーコート層、
    前記下部基板と前記第１オーバーコート層の間に位置し、前記第１コンタクトホールと重畳する端部を有するドレイン電極を含む薄膜トランジスタ、
    前記薄膜トランジスタと前記第１オーバーコート層の間に位置し、前記ドレイン電極の前記端部の側面を部分的に露出する下部保護膜、及び
    前記第１オーバーコート層上に位置し、前記第１コンタクトホールを介して前記薄膜トランジスタと電気的に連結される発光構造物を含み、
    前記ドレイン電極の前記端部はアンダーカット領域を含む、ディスプレイ装置。
  2. 前記ドレイン電極の前記アンダーカット領域と重畳する前記下部保護膜は前記ドレイン電極の前記端部の外側に位置する前記下部保護膜から離隔する、請求項１に記載のディスプレイ装置。
  3. 前記ドレイン電極は、第１ドレイン電極、及び前記第１ドレイン電極と前記下部保護膜の間に位置する第２ドレイン電極を含み、
    前記第２ドレイン電極の側面は前記第１ドレイン電極の側面より前記第１コンタクトホールの内側に近くに位置する、請求項１に記載のディスプレイ装置。
  4. 前記下部保護膜は前記第１ドレイン電極の側面を露出する、請求項３に記載のディスプレイ装置。
  5. 前記第２ドレイン電極は前記第１ドレイン電極に対してエッチング選択比を有する、請求項３に記載のディスプレイ装置。
  6. 前記第２ドレイン電極は前記第１ドレイン電極よりエッチング速度が遅い物質を含む、請求項５に記載のディスプレイ装置。
  7. 前記第１オーバーコート層と前記発光構造物の間に配置され、前記第１コンタクトホールの内側に延伸する連結電極、及び
    前記連結電極と前記発光構造物の間に配置され、前記連結電極と重畳する第２コンタクトホールを含む第２オーバーコート層をさらに含み、
    前記発光構造物は前記連結電極及び前記第２コンタクトホールを介して前記薄膜トランジスタと電気的に連結される、請求項１に記載のディスプレイ装置。
  8. 前記第１オーバーコート層と前記第２オーバーコート層の間に配置され、前記連結電極から離隔する補助電極をさらに含み、
    前記第２オーバーコート層は前記補助電極と重畳する貫通ホールをさらに含み、
    前記発光構造物は、前記第２コンタクトホールを介して前記連結電極と連結される下部発光電極、前記貫通ホールを介して前記補助電極と連結される上部発光電極、及び前記下部発光電極と前記上部発光電極の間に配置される有機発光層を含む、請求項７に記載のディスプレイ装置。
  9. 第１電極層及び前記第１電極層上に位置し、前記第１電極層の外側に位置するチップ（ｔｉｐ）領域を有する第２電極層を含む第１電極、
    前記第１電極上に位置し、前記第２電極層の前記チップ領域の側面と重畳するコンタクトホールを含む上部絶縁膜、
    前記上部絶縁膜上に位置し、前記コンタクトホールを介して前記第１電極層の側面と連結される第２電極、及び
    前記第１電極と前記上部絶縁膜の間に配置され、前記第１電極層の前記側面を露出する下部絶縁膜を含む、ディスプレイ装置。
  10. 前記第２電極上に位置する有機発光層、及び
    前記発光層上に位置する第３電極をさらに含む、請求項９に記載のディスプレイ装置。
  11. 前記第２電極層の厚さは前記第１電極層の厚さより小さい、請求項９に記載のディスプレイ装置。
  12. 前記第２電極層の側面は正テーパー状を有し、前記第１電極層の前記チップ領域の端部は逆テーパー状を有する、請求項９に記載のディスプレイ装置。
  13. 半導体パターンのチャネル領域と重畳するゲート電極、
    前記半導体パターンと前記ゲート電極の間に配置されるゲート絶縁膜、及び
    前記第１電極と同一層に配置され、前記半導体パターンのソース領域と連結されるソース電極をさらに含み、
    前記第１電極は前記半導体パターンのドレイン領域と連結される、請求項９に記載のディスプレイ装置。
JP2017229779A 2016-11-30 2017-11-30 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置 Active JP6542864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160161609A KR20180061903A (ko) 2016-11-30 2016-11-30 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR10-2016-0161609 2016-11-30

Publications (2)

Publication Number Publication Date
JP2018092168A true JP2018092168A (ja) 2018-06-14
JP6542864B2 JP6542864B2 (ja) 2019-07-10

Family

ID=60515189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229779A Active JP6542864B2 (ja) 2016-11-30 2017-11-30 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置

Country Status (6)

Country Link
US (1) US10516011B2 (ja)
EP (1) EP3331016A1 (ja)
JP (1) JP6542864B2 (ja)
KR (1) KR20180061903A (ja)
CN (1) CN108122929B (ja)
TW (1) TWI662339B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009645A (ja) * 2018-07-09 2020-01-16 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法、並びに有機ｅｌ表示装置、電子機器
US10879327B2 (en) 2018-07-09 2020-12-29 Joled Inc. Organic EL display panel and method of manufacturing the same, organic EL display device and electronic apparatus

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
KR102405695B1 (ko) * 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110476200B (zh) * 2017-03-29 2021-11-16 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
KR101976832B1 (ko) * 2017-11-06 2019-05-10 엘지디스플레이 주식회사 표시장치
CN109166897A (zh) * 2018-09-03 2019-01-08 京东方科技集团股份有限公司 透明显示面板、其制备方法及显示装置
KR20200036451A (ko) * 2018-09-28 2020-04-07 엘지디스플레이 주식회사 표시장치
KR20200049336A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN109950283B (zh) * 2019-03-25 2021-11-19 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法
CN110112205B (zh) * 2019-06-18 2021-04-09 京东方科技集团股份有限公司 显示基板及其制造方法、有机发光二极管显示装置
CN110911461B (zh) * 2019-11-26 2023-06-06 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US11126221B2 (en) * 2019-11-28 2021-09-21 Innolux Corporation Transparent display device
CN111106261B (zh) 2019-12-06 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210101353A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법
KR20220042815A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
CN112331801B (zh) * 2020-10-30 2023-11-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法和显示装置
KR20220073316A (ko) 2020-11-26 2022-06-03 엘지디스플레이 주식회사 표시장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214326A (ja) * 1998-01-29 1999-08-06 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
JP2001516153A (ja) * 1997-09-05 2001-09-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｃｖｄバリア層を有するボーダーレスバイア
JP2005141213A (ja) * 2000-01-25 2005-06-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
US20120086881A1 (en) * 2010-10-12 2012-04-12 Jeong-Oh Kim Array substrate for liquid crystal display device and fabrication method thereof
US20140253850A1 (en) * 2013-03-07 2014-09-11 Innolux Corporation Liquid Crystal Display Panel and Liquid Crystal Display Device Containing the Same
US20140312323A1 (en) * 2013-04-23 2014-10-23 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2015015475A (ja) * 2003-06-16 2015-01-22 株式会社半導体エネルギー研究所 発光装置
US20160020422A1 (en) * 2014-07-16 2016-01-21 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160190225A1 (en) * 2014-12-29 2016-06-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011111529A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101318595B1 (ko) * 2010-08-03 2013-10-15 샤프 가부시키가이샤 박막 트랜지스터 기판

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516153A (ja) * 1997-09-05 2001-09-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｃｖｄバリア層を有するボーダーレスバイア
JPH11214326A (ja) * 1998-01-29 1999-08-06 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
JP2005141213A (ja) * 2000-01-25 2005-06-02 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2015015475A (ja) * 2003-06-16 2015-01-22 株式会社半導体エネルギー研究所 発光装置
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
US20120086881A1 (en) * 2010-10-12 2012-04-12 Jeong-Oh Kim Array substrate for liquid crystal display device and fabrication method thereof
US20140253850A1 (en) * 2013-03-07 2014-09-11 Innolux Corporation Liquid Crystal Display Panel and Liquid Crystal Display Device Containing the Same
US20140312323A1 (en) * 2013-04-23 2014-10-23 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US20160020422A1 (en) * 2014-07-16 2016-01-21 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160190225A1 (en) * 2014-12-29 2016-06-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009645A (ja) * 2018-07-09 2020-01-16 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法、並びに有機ｅｌ表示装置、電子機器
US10879327B2 (en) 2018-07-09 2020-12-29 Joled Inc. Organic EL display panel and method of manufacturing the same, organic EL display device and electronic apparatus

Also Published As

Publication number Publication date
TWI662339B (zh) 2019-06-11
US20180151647A1 (en) 2018-05-31
KR20180061903A (ko) 2018-06-08
EP3331016A1 (en) 2018-06-06
CN108122929A (zh) 2018-06-05
US10516011B2 (en) 2019-12-24
TW201821883A (zh) 2018-06-16
JP6542864B2 (ja) 2019-07-10
CN108122929B (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
JP6542864B2 (ja) 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置
US10224383B2 (en) Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same
JP6571750B2 (ja) 連結クラッド電極を含む有機発光表示装置
KR102443703B1 (ko) 표시 장치 및 이의 제조 방법
US10937838B2 (en) Organic light emitting display device
US10529790B2 (en) Organic light-emitting diode display and method of manufacturing the same with no cladding process
KR102447049B1 (ko) 대면적 미러 표시 장치 및 이의 제조 방법
KR102392708B1 (ko) 보조 전극을 포함하는 디스플레이 장치
TW201826546A (zh) 具有發光結構的顯示裝置
KR20200042752A (ko) 발광 소자를 포함하는 디스플레이 장치
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
KR20180061902A (ko) 발광 영역 및 투과 영역을 포함하는 유기 발광 표시 장치
KR102511044B1 (ko) 블랙 매트릭스를 포함하는 디스플레이 장치
KR102567323B1 (ko) 차광 패턴을 포함하는 디스플레이 장치
KR102634180B1 (ko) 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
KR20160039092A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US20170345879A1 (en) Organic light-emitting display device having bank insulating layer
US20230209919A1 (en) Display apparatus having a light-emitting device
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
KR20210086472A (ko) 벤딩 영역을 가로지르는 연결 전극을 포함하는 디스플레이 장치
KR102537439B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101960390B1 (ko) 박막 트랜지스터를 포함하는 디스플레이 장치
KR20180062719A (ko) 적층된 도전층들 사이에 위치하는 절연막을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6542864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250