JP2018060908A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018060908A
JP2018060908A JP2016197086A JP2016197086A JP2018060908A JP 2018060908 A JP2018060908 A JP 2018060908A JP 2016197086 A JP2016197086 A JP 2016197086A JP 2016197086 A JP2016197086 A JP 2016197086A JP 2018060908 A JP2018060908 A JP 2018060908A
Authority
JP
Japan
Prior art keywords
pad
terminal portion
lead
semiconductor device
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016197086A
Other languages
English (en)
Other versions
JP6842270B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016197086A priority Critical patent/JP6842270B2/ja
Publication of JP2018060908A publication Critical patent/JP2018060908A/ja
Application granted granted Critical
Publication of JP6842270B2 publication Critical patent/JP6842270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体素子に設けられた電極パッドにおけるボンディングワイヤの接続不良を防止し、信頼性の確保を図ることが可能な半導体装置を提供する。【解決手段】 電極パッド111aが設けられた素子表面111を有する半導体素子11と、素子表面111と同方向を向く第1パッド表面211を有する第1パッド部21と、第1方向Xに対して傾斜し、かつ第1パッド部21につながる第1中間部23とを含む第1リード2と、素子表面111と同方向を向き、かつ半導体素子11が搭載される第2パッド表面311を有する第2パッド部31と、第1方向Xに対して傾斜し、かつ第2パッド部31につながる第2中間部33とを含む第2リード3と、半導体素子11を覆う封止樹脂6と、を備え、第1中間部23および第2中間部33は、ともに封止樹脂6の内部に位置し、厚さ方向Zにおいて、第1パッド表面211の位置が第2パッド表面311の位置に等しい。【選択図】 図4

Description

本発明は、Al層を含む電極パッドが設けられた半導体素子をリードに搭載した半導体装置に関する。
従来、電極パッドが設けられた半導体素子を、金属製のリードの一部であるパッドに搭載し、電極パッドおよび当該パッドが含まれるリードとは離間して配置されたリードを接続するボンディングワイヤを備えた半導体装置が普及している。このような半導体装置においては、特許文献1に開示されているように、電極パッドの表面はAl層によって構成され、当該電極パッドにAuから構成されるボンディングワイヤが接続されることが比較的多い。
このように表面がAl層によって構成された電極パッドにボンディングワイヤを接続したとき、特許文献1の図7に示すようなパッケージ構造である場合、電極パッドにおいてボンディングワイヤの接続不良が発生する場合があることを発明者によって確認された。特許文献1の図7に示すようなパッケージ構造は、リードの厚さ方向において、半導体素子が搭載されるパッド(チップ搭載部)の表面の位置と、ボンディングワイヤが接続されるリード(インナーリード)の表面の位置とが異なる構成となっている。また、表面がAl層によって構成された電極パッドにボンディングワイヤを接続する場合、超音波で電極パッドを振動させて不動態膜を破壊しつつボンディングワイヤを接続する必要がある。
このようなパッケージ構造において超音波で電極パッドを振動させたとき、当該超音波が半導体素子を介してリードに伝達し、リードが大きく振動しやすくなる特性がある。ボンディングワイヤを形成する工程では、半導体素子が搭載されたリードをヒートブロックに配置して、当該リードを加熱しつつボンディングワイヤを形成することが一般的である。リードの厚さ方向において、各々のリードの表面の位置が異なると、ヒートブロックの加工が複雑となり、かつ工作精度が低下する。このため、当該リードとヒートブロックとの間に隙間が生じることによって、リードが大きく振動しやすくなる。リードが大きく振動すると半導体素子により大きな振動が発生し、電極パッドとボンディングワイヤとの間に空隙などが形成されやすくなることから、ボンディングワイヤの接続不良が発生するものと考えられる。したがって、ボンディングワイヤの接続不良により半導体装置の信頼性の確保が困難となることが懸念される。
特開2013−187373号公報
本発明は上記事情に鑑み、半導体素子に設けられた電極パッドにおけるボンディングワイヤの接続不良を防止し、信頼性の確保を図ることが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、厚さ方向を向き、かつ電極パッドが設けられた素子表面を有する半導体素子と、前記半導体素子の前記素子表面と同方向を向く第1パッド表面を有する第1パッド部と、前記厚さ方向に直交する第1方向に延出する第1端子部と、前記第1方向に対して傾斜し、かつ前記第1パッド部および前記第1端子部を連結する第1中間部と、を含む第1リードと、前記半導体素子の前記素子表面と同方向を向き、かつ前記半導体素子が搭載される第2パッド表面を有する第2パッド部と、前記第1方向に延出する第2端子部と、前記第1方向に対して傾斜し、かつ前記第2パッド部および前記第2端子部を連結する第2中間部と、を含み、かつ前記厚さ方向および前記第1方向の双方に直交する第2方向に前記第1リードから離間して配置された第2リードと、前記電極パッドと前記第1パッド部の前記第1パッド表面とを接続する第1ボンディングワイヤと、前記半導体素子を覆う封止樹脂と、を備え、前記第1中間部および前記第2中間部は、ともに前記封止樹脂の内部に位置し、前記厚さ方向において、前記第1パッド部の前記第1パッド表面の位置が前記第2パッド部の前記第2パッド表面の位置に等しいことを特徴としている。
本発明の実施において好ましくは、前記電極パッドは、Al層を含む。
本発明の実施において好ましくは、前記第2パッド部には、前記第2パッド表面と同方向を向く突起表面を有し、かつ前記第2方向に延出する突起が形成され、前記厚さ方向において、前記突起表面の位置が前記第2パッド表面の位置に等しい。
本発明の実施において好ましくは、前記電極パッドと前記突起の前記突起表面とを接続する第2ボンディングワイヤを備える。
本発明の実施において好ましくは、前記突起は、前記半導体素子を挟んだ前記第2パッド部の両側にそれぞれ形成され、一方の前記突起に前記第2ボンディングワイヤが接続されている。
本発明の実施において好ましくは、前記第1パッド部の前記第1パッド表面と、前記第2パッド部の前記第2パッド表面と、前記突起の前記突起表面とを覆う内装めっき層を備える。
本発明の実施において好ましくは、前記内装めっき層は、Agから構成される。
本発明の実施において好ましくは、前記第1リードおよび前記第2リードは、ともに同一の材料から構成される。
本発明の実施において好ましくは、前記第1リードおよび前記第2リードは、ともにCuを主成分とし、かつNi、SnおよびPが含有された合金から構成される。
本発明の実施において好ましくは、前記第1リードは、一対の部材から構成され、かつ前記第2方向において前記第2端子部の両側に配置されている。
本発明の実施において好ましくは、前記半導体素子の前記素子表面と同方向を向く第3パッド表面を有する第3パッド部と、前記第1端子部が延出する方向とは反対方向に延出する第3端子部と、前記第1方向に対して傾斜し、かつ前記第3パッド部および前記第3端子部を連結する第3中間部と、を含み、かつ前記第1方向において、前記第2パッド部に対し各々の前記第1リードとは反対側に配置された一対の第3リードを備える。
本発明の実施において好ましくは、前記第3リードは、前記第1リードおよび前記第2リードと同一の材料から構成される。
本発明の実施において好ましくは、前記第3リードの形状は、前記第1リードの形状に等しい。
本発明の実施において好ましくは、前記厚さ方向において、前記第3パッド部の前記第3パッド表面の位置が前記第2パッド部の前記第2パッド表面の位置に等しい。
本発明の実施において好ましくは、前記第3中間部は、前記封止樹脂の内部に位置している。
本発明の実施において好ましくは、前記電極パッドと前記第3パッド部の前記第3パッド表面とを接続する第3ボンディングワイヤを備える。
本発明の実施において好ましくは、前記半導体素子に形成された回路には、オペアンプを含む。
本発明の実施において好ましくは、前記第1端子部および前記第2端子部は、ともに前記封止樹脂から外部に露出している。
本発明の実施において好ましくは、前記第1端子部は、前記第1パッド部の前記第1パッド表面と同方向を向く第1端子部表面を有し、前記第2端子部は、前記第2パッド部の前記第2パッド表面と同方向を向く第2端子部表面を有し、前記厚さ方向において、前記第1端子部表面の位置が前記第2端子部表面の位置に等しい。
本発明の実施において好ましくは、前記第1端子部は、前記第1端子部表面とは反対側を向く第1端子部裏面を有し、前記第2端子部は、前記第2端子部表面とは反対側を向く第2端子部裏面を有し、前記封止樹脂は、前記第1端子部裏面および前記第2端子部裏面と同方向を向く樹脂裏面を有し、前記厚さ方向において、前記第1端子部裏面および前記第1端子部裏面の位置がともに前記樹脂裏面の位置に等しい。
本発明の実施において好ましくは、外部に露出した前記第1端子部および前記第2端子部を覆う外装めっき層を備える。
本発明の実施において好ましくは、前記外装めっき層は、Snを主成分とする合金から構成される。
本発明の実施において好ましくは、前記封止樹脂は、電気絶縁性および熱硬化性を有する合成樹脂から構成される。
本発明の実施において好ましくは、前記封止樹脂は、エポキシ樹脂から構成される。
本発明にかかる半導体装置は、厚さ方向を向く素子表面に電極パッドが設けられた半導体素子と、素子表面と同方向を向く第1パッド表面を有する第1パッド部を含む第1リードとを備える。また、当該半導体装置は、半導体素子が搭載され、かつ素子表面と同方向を向く第2パッド表面を有する第2パッド部を含むとともに、第1リードから離間して配置された第2リードとを備える。厚さ方向Zにおいて、第1パッド部の第1パッド表面の位置が第2パッド部の第2パッド表面の位置に等しい構成となっている。このような構成をとることによって、第1ボンディングワイヤの形成の際、電極パッドに超音波を与えると第1パッド部および第2パッド部に発生する当該超音波に起因した振動が低減されるため、半導体素子に発生する振動が抑制される。よって、電極パッドに対して第1ボンディングワイヤを強固に接続し、電極パッドにおける第1ボンディングワイヤの接続不良を防止することができる。したがって、本発明にかかる半導体装置によれば、ボンディングワイヤの接続不良が防止され、信頼性の確保を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明にかかる半導体装置の平面図である。 図1に示す半導体装置の斜視図(封止樹脂および外装めっき層を省略)である。 図1に示す半導体装置の正面図である。 図1に示す半導体装置の正面図(封止樹脂を透過)である。 図1に示す半導体装置の底面図である。 図1に示す半導体装置の右側面図である。 図1に示す半導体装置の背面図である。 図1のVIII−VIII線に沿う断面図である。 図1のIX−IX線に沿う断面図である。 図1のX−X線に沿う断面図である。 図1のXI−XI線に沿う断面図である。 図1のXII−XII線に沿う断面図である。 図1に示す半導体装置の製造時の状態を示す断面図である。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
図1〜図12に基づき、本発明にかかる半導体装置A10について説明する。半導体装置A10は、半導体素子11、接合層12、第1リード2、第2リード3、第3リード4、複数のボンディングワイヤ5、封止樹脂6、内装めっき層71および外装めっき層72を備える。
図1は、半導体装置A10の平面図である。図2は、半導体装置A10の斜視図であり、理解の便宜上、封止樹脂6および外装めっき層72を省略して示している。図3は、半導体装置A10の正面図である。図4は、半導体装置A10の正面図であり、理解の便宜上、封止樹脂6を透過して示している。図5は、半導体装置A10の底面図である。図6は、半導体装置A10の右側面図である。図7は、半導体装置A10の背面図である。図8は、図1のVIII−VIII線に沿う断面図である。図9は、図1のIX−IX線(図1に示す一点鎖線)に沿う断面図である。図10は、図1のX−X線に沿う断面図である。図11は、図1のXI−XI線に沿う断面図である。図12は、図1のXII−XII線に沿う断面図である。なお、図4において、透過して示している封止樹脂6の外形を想像線(二点鎖線)で記載している。
これらの図に示す半導体装置A10は、スマートフォンやタブレットPCなどの電子機器の回路基板に表面実装される形式のものである。ここで、説明の便宜上、半導体装置A10の第1リード2、第2リード3および第3リード4の厚さ方向Z(以下、単に「厚さ方向Z」という。)に直交する方向を第1方向Xと、厚さ方向Zおよび第1方向Xの双方に直交する方向を第2方向Yと呼ぶ。たとえば図1および図2に示す平面図において、第1方向Xは平面図の上下方向、第2方向Yは平面図の左右方向である。本実施形態においては、封止樹脂6に覆われた半導体装置A10の部分の厚さ方向Z視(以下「平面視」という。)の形状は矩形状である。
半導体素子11は、半導体装置A10の機能の中枢となる部分である。図2に示すように、半導体素子11の平面視の形状は矩形状である。本実施形態にかかる半導体素子11に形成された回路には、オペアンプを含む。半導体素子11は、素子表面111、電極パッド111aおよび素子裏面112を有する。素子表面111は、厚さ方向Zにおいて後述する第2パッド部31(第2リード3)の第2パッド表面311と同方向を向く面である。素子表面111に電極パッド111aが複数設けられている。各々の電極パッド111aは、半導体素子11の内部に形成された回路に導通している。また、各々の電極パッド111aには、複数のボンディングワイヤ5のうちいずれか1本が接続されている。電極パッド111aは、Al層を含み、当該Al層が素子表面111から露出している。素子裏面112は、厚さ方向Zにおいて素子表面111とは反対側を向き、かつ第2パッド部31の第2パッド表面311と対向する面である。素子裏面112に接合層12が接している。なお、本実施形態においては、素子裏面112に電極パッド111aが設けられていないため、素子裏面112は第2パッド部31の第2パッド表面311に導通していない。
接合層12は、図2、図4、図8および図10〜図12に示すように、半導体素子11の素子裏面112と、第2パッド部31(第2リード3)の第2パッド表面311との間に介在する部分である。接合層12によって、半導体素子11はダイボンディングにより第2パッド部31の第2パッド表面311に搭載される。本実施形態にかかる接合層12は、たとえばAgを含むエポキシ樹脂を主剤とした合成樹脂(いわゆるAgペースト)からなる。
第1リード2、第2リード3および第3リード4は、半導体装置A10が実装される回路基板に接続されることによって、半導体素子11と当該回路基板との導電経路の一部を構成する導電部材である。第1リード2、第2リード3および第3リード4は、いずれも同一の材料から構成される。本実施形態にかかる当該材料は、Cuを主成分とし、かつNi、SnおよびPが含有された合金である。また、第1リード2、第2リード3および第3リード4は、半導体装置A10の製造においていずれも同一のリードフレームから構成される。
第1リード2は、図1および図2に示すように、第1パッド部21、第1端子部22および第1中間部23を含む。本実施形態にかかる第1リード2は、一対の部材から構成され、かつ第2方向Yにおいて後述する第2端子部32(第2リード3)の両側に配置されている。
図2、図9および図10に示すように、第1パッド部21は、平面視における形状が略矩形状であり、かつ封止樹脂6の内部に位置する部分である。第1パッド部21は、半導体素子11の素子表面111と同方向を向く第1パッド表面211を有する。第1パッド表面211に後述する第1ボンディングワイヤ51が接続され、第1リード2は、第1ボンディングワイヤ51を介して半導体素子11に導通している。厚さ方向Zにおいて、各々の第1パッド表面211の位置はともに等しい。また、第1パッド表面211は、内装めっき層71に覆われている。
図2、図6および図9に示すように、第1端子部22は、第1方向Xに延出する部分である。第1端子部22は、一部を除き封止樹脂6から外部に露出している。露出した第1端子部22は、外装めっき層72に覆われている。第1端子部22は、半導体装置A10の実装において回路基板に接続される部分である。第1端子部22は、第1端子部表面221および第1端子部裏面222を有する。第1端子部表面221は、第1パッド部21の第1パッド表面211と同方向を向く面である。第1端子部表面221は、封止樹脂6に覆われている一部を除いて外装めっき層72に覆われている。厚さ方向Zにおいて、各々の第1端子部表面221の位置はともに等しい。また、厚さ方向Zにおいて、第1端子部表面221は、第1パッド部21の第1パッド表面211よりも後述する封止樹脂6の樹脂裏面62の近傍に位置している。第1端子部裏面222は、第1端子部表面221とは反対側を向く面である。半導体装置A10の実装において、第1端子部裏面222は回路基板に対向する。第1端子部裏面222は、第1端子部表面221と異なり、全面が外装めっき層72に覆われている。
図2および図9に示すように、第1中間部23は、第1方向Xに対して傾斜し、かつ第1パッド部21および第1端子部22を連結する部分である。第1方向Xにおける第1中間部23の両端は、ともに屈曲した形状となっている。第1中間部23は、封止樹脂6の内部に位置する。
第2リード3は、図1および図2に示すように、第2パッド部31、第2端子部32および第2中間部33を含む。
図2、図4、図8および図10に示すように、第2パッド部31は、平面視における形状が略矩形状であり、かつ封止樹脂6の内部に位置する部分である。第2パッド部31は、半導体素子11の素子表面111と同方向を向き、かつ半導体素子11が搭載される第2パッド表面311を有する。このため、第2パッド表面311は、第1パッド部21(第1リード2)の第1パッド表面211と同方向を向く。第2パッド表面311の面積は、第1パッド部21の第1パッド表面211の面積よりも大である。また、厚さ方向Zにおいて、第1パッド表面211の位置が第1パッド部21の第1パッド表面211の位置に等しい。第2パッド表面311は、内装めっき層71に覆われている。
図2、図9および図11に示すように、第2パッド部31には、第2方向Yに延出する突起312が形成されている。本実施形態にかかる突起312は、第2方向Yにおいて半導体素子11を挟んだ第2パッド部31の両側にそれぞれ形成されている。各々の突起312は、第2パッド表面311と同方向を向く突起表面312aを有する。厚さ方向Zにおいて、各々の突起表面312aの位置が第2パッド表面311の位置に等しい。このため、突起表面312aは、第2パッド表面311と面一である。また、突起表面312aは、第2パッド表面311と同じく内装めっき層71に覆われている。本実施形態においては、一方の突起312の突起表面312aに後述する第2ボンディングワイヤ52が接続され、第2リード3は、第2ボンディングワイヤ52を介して半導体素子11に導通している。
図2、図3、図5および図8に示すように、第2端子部32は、第1方向Xに延出する部分である。第2端子部32は、一部を除き封止樹脂6から露出している。露出した第2端子部32は、外装めっき層72に覆われている。第2端子部32は、半導体装置A10の実装において回路基板に接続される部分である。第2端子部32は、第2端子部表面321および第2端子部裏面322を有する。第2端子部表面321は、第2パッド部31の第2パッド表面311と同方向を向く面である。第2端子部表面321は、封止樹脂6に覆われている一部を除いて外装めっき層72に覆われている。厚さ方向Zにおいて、第2端子部表面321の位置が第1端子部22(第1リード2)の第1端子部表面221の位置に等しい。第2端子部裏面322は、第2端子部表面321とは反対側を向く面である。半導体装置A10の実装において、第2端子部裏面322は回路基板に対向する。第2端子部裏面322は、第2端子部表面321と異なり、全面が外装めっき層72に覆われている。また、厚さ方向Zにおいて、第2端子部裏面322の位置が第1端子部22の第1端子部裏面222の位置に等しい。
図2および図8に示すように、第2中間部33は、第1方向Xに対して傾斜し、かつ第2パッド部31および第2端子部32を連結する部分である。第1方向Xにおける第2中間部33の両端は、ともに屈曲した形状となっている。第2中間部33は、第1中間部23(第1リード2)とともに封止樹脂6の内部に位置する。
第3リード4は、図1および図2に示すように、第3パッド部41、第3端子部42および第3中間部43を含む。本実施形態にかかる第3リード4は、第1方向Xにおいて、第2パッド部31(第2リード3)に対し各々の第1リード2とは反対側に配置された一対の部材から構成される。また、本実施形態にかかる第3リード4の形状は、第1リード2の形状に等しい。
図2、図9および図12に示すように、第3パッド部41は、平面視における形状が略矩形状であり、かつ封止樹脂6の内部に位置する部分である。第3パッド部41の形状は、第1パッド部21(第1リード2)の形状に等しい。第3パッド部41は、半導体素子11の素子表面111と同方向を向く第3パッド表面411を有する。このため、第3パッド表面411は、第1パッド部21の第1パッド表面211と同方向を向く。第3パッド表面411に後述する第3ボンディングワイヤ53が接続され、第3リード4は、第3ボンディングワイヤ53を介して半導体素子11に導通している。厚さ方向Zにおいて、各々の第3パッド表面411の位置が第2パッド部31(第2リード3)の第2パッド表面311の位置に等しい。また、第3パッド表面411は、内装めっき層71に覆われている。
図2、図6および図9に示すように、第3端子部42は、第1端子部22(第1リード2)および第2端子部32(第2リード3)が延出する方向とは反対方向の第1方向Xに延出する部分である。第3端子部42は、一部を除き封止樹脂6から外部に露出している。露出した第3端子部42は、外装めっき層72に覆われている。第3端子部42は、半導体装置A10の実装において回路基板に接続される部分である。また、第3端子部42の形状は、第1端子部22の形状に等しい。第3端子部42は、第3端子部表面421および第3端子部裏面422を有する。第3端子部表面421は、第3パッド部41の第3パッド表面411と同方向を向く面である。第3端子部表面421は、封止樹脂6に覆われている一部を除いて外装めっき層72に覆われている。厚さ方向Zにおいて、各々の第3端子部表面421の位置が第1端子部22の第1端子部表面221の位置に等しい。第3端子部裏面422は、第3端子部表面421とは反対側を向く面である。半導体装置A10の実装において、第3端子部裏面422は回路基板に対向する。第3端子部裏面422は、第3端子部表面421と異なり、全面が外装めっき層72に覆われている。
図2および図9に示すように、第3中間部43は、第1方向Xに対して傾斜し、第3パッド部41および第3端子部42を連結する部分である。第3中間部43の形状は、第1中間部23(第1リード2)の形状に等しく、第1方向Xにおける第3中間部43の両端は、ともに屈曲した形状となっている。第3中間部43は、第1中間部23および第2中間部33(第2リード3)とともに封止樹脂6の内部に位置する。
複数のボンディングワイヤ5は、図2に示すように、半導体素子11に設けられた電極パッド111aと第1リード2、第2リード3および第3リード4とを接続する導電部材である。このため、複数のボンディングワイヤ5は、半導体素子11と第1リード2、第2リード3および第3リード4との導電経路を構成している。複数のボンディングワイヤ5は、第1ボンディングワイヤ51、第2ボンディングワイヤ52および第3ボンディングワイヤ53を含む。
図2、図4および図10に示すように、第1ボンディングワイヤ51は、電極パッド111aと第1パッド部21(第1リード2)の第1パッド表面211とを接続する。本実施形態にかかる第1ボンディングワイヤ51の本数は2本である。図2、図4および図11に示すように、第2ボンディングワイヤ52は、電極パッド111aと突起312(第2リード3)の突起表面312aとを接続する。本実施形態にかかる第2ボンディングワイヤ52の本数は1本である。図2および図4に示すように、第3ボンディングワイヤ53は、電極パッド111aと第3パッド部41(第3リード4)の第3パッド表面411とを接続する。本実施形態にかかる第3ボンディングワイヤ53の本数は2本である。また、本実施形態にかかる第1ボンディングワイヤ51、第2ボンディングワイヤ52および第3ボンディングワイヤ53は、いずれもAuから構成される。なお、第1ボンディングワイヤ51、第2ボンディングワイヤ52および第3ボンディングワイヤ53は、Au以外にも、Cu、Alなどから構成されていてもよい。第1ボンディングワイヤ51、第2ボンディングワイヤ52および第3ボンディングワイヤ53は、いずれも一般的なワイヤボンディングにより形成される。
封止樹脂6は、図1および図3〜図12に示すように、第1リード2、第2リード3および第3リード4の各々一部ずつと、半導体素子11および複数のボンディングワイヤ5とを覆う部材である。封止樹脂6は、電気絶縁性および熱硬化性を有する合成樹脂から構成される。本実施形態にかかる当該合成樹脂は、黒色のエポキシ樹脂である。封止樹脂6は、たとえば金型を用いたトランスファ成形により形成される。封止樹脂6は、樹脂表面61、樹脂裏面62、一対の樹脂第1側面631および一対の樹脂第2側面632を有する。
図1、図3および図7に示すように、樹脂表面61は、第1端子部22(第1リード2)の第1端子部表面221、第2端子部32(第2リード3)の第2端子部表面321および第3端子部42(第3リード4)の第3端子部表面421と同方向を向く面である。図5に示すように、樹脂裏面62は、厚さ方向Zにおいて樹脂表面61とは反対側を向き、かつ第1端子部22の第1端子部裏面222、第2端子部32の第2端子部裏面322および第3端子部42の第3端子部裏面422と同方向を向く面である。樹脂裏面62から第1端子部裏面222、第2端子部裏面322および第3端子部裏面422が露出している。図3、図6および図7に示すように、厚さ方向Zにおいて、第1端子部裏面222、第2端子部裏面322および第3端子部裏面422の位置のいずれもが樹脂裏面62の位置に等しい。
図1、図3および図5〜図7に示すように、一対の樹脂第1側面631は、樹脂表面61と樹脂裏面62との間に位置するとともに、第1方向Xにおいて互いに離間し、かつ第1方向Xを向く面である。一方の樹脂第1側面631から半導体装置A10の外部に向かって、第1端子部22(第1リード2)および第2端子部32(第2リード3)が突出している。また、他方の樹脂第1側面631から半導体装置A10の外部に向かって、第3端子部42(第3リード4)が突出している。
図1、図3および図5〜図7に示すように、一対の樹脂第2側面632は、樹脂表面61と樹脂裏面62との間に位置するとともに、第2方向Yにおいて互いに離間し、かつ第2方向Yを向く面である。各々の樹脂第2側面632の第1方向Xにおける両端は、一対の樹脂第1側面631につながっている。
内装めっき層71は、図8〜図12に示すように、第1パッド部21(第1リード2)の第1パッド表面211と、第2パッド部31(第2リード3)の第2パッド表面311と、第3パッド部41(第3リード4)の第3パッド表面411とを覆う部分である。本実施形態においては、内装めっき層71は、これらに加えて突起312(第2リード3)の突起表面312aを覆っている。本実施形態にかかる内装めっき層71は、Agから構成される。内装めっき層71は、電解めっきにより形成される。
外装めっき層72は、図8および図9に示すように、封止樹脂6から半導体装置A10の外部に露出した、第1端子部22(第1リード2)と、第2端子部32(第2リード3)と、第3端子部42(第3リード4)とを覆う部分である。本実施形態にかかる外装めっき層72は、Snを主成分とする合金からなる。当該合金として具体的には、Sn−Sb系合金またはSn−Ag合金などの鉛フリーはんだである。外装めっき層72は、電解めっきにより形成される。
次に、半導体装置A10の作用効果について説明する。
半導体装置A10は、厚さ方向Zを向く素子表面111に電極パッド111aが設けられた半導体素子11と、素子表面111と同方向を向く第1パッド表面211を有する第1パッド部21を含む第1リード2とを備える。また、半導体装置A10は、半導体素子11が搭載され、かつ素子表面111と同方向を向く第2パッド表面311を有する第2パッド部31を含むとともに、第1リード2から離間して配置された第2リード3とを備える。厚さ方向Zにおいて、第1パッド部21の第1パッド表面211の位置が第2パッド部31の第2パッド表面311の位置に等しい構成となっている。
ここで、図13は、半導体装置A10の製造において、第1ボンディングワイヤ51を形成したときの状態を示す断面図である。第1リード2の第1パッド部21および第2リード3の第2パッド部31は、ともにヒートブロック81に配置されている。ヒートブロック81は、第1ボンディングワイヤ51を形成する際に、第1リード2および第2リード3を加熱する。ヒートブロック81は、厚さ方向Zに形成されたバキュームホール811を有し、バキュームホール811から空気を吸引することによって、第2パッド部31がヒートブロック81の一次接触面812に吸着されている。
第1リード2および第2リード3は、ともに同一のリードフレームから構成され、第1リード2および第2リード3は、当該リードフレームのタイバー(図示略)によって相互に連結されている。このため、第2パッド部31がヒートブロック81の一次接触面812に吸着されると、同時に第1パッド部21がヒートブロック81の二次接触面813に接触する。
半導体装置A10は、厚さ方向Zにおいて、第1パッド部21の第1パッド表面211の位置が第2パッド部31の第2パッド表面311の位置に等しい構成となっている。このため、厚さ方向Zおけるヒートブロック81の一次接触面812および二次接触面813の位置を、ともに等しく揃えることができる。従来のリードの形状に対応するため、厚さ方向Zにおいて一次接触面812の位置と二次接触面813の位置とに所定の差を設けたヒートブロック81の構成と比較して、工作精度などに起因したヒートブロック81の寸法誤差を低く抑えることができる。また、当該リードフレームにおいて、第2リード3に対する第1リード2の曲げ加工の誤差を極力抑えることができる。よって、当該リードフレームをヒートブロック81に配置してバキュームホール811から空気を吸引させたとき、一次接触面812に第2パッド部31を、二次接触面813に第1パッド部21を、それぞれ隙間なく密着させることができる。そして、第1ボンディングワイヤ51の形成の際、電極パッド111aに超音波を与えると第1パッド部21および第2パッド部31に発生する当該超音波に起因した振動が低減されるため、半導体素子11に発生する振動が抑制される。よって、電極パッド111aに対して第1ボンディングワイヤ51を強固に接続し、電極パッド111aにおける第1ボンディングワイヤ51の接続不良を防止することができる。したがって、半導体装置A10によれば、ボンディングワイヤの接続不良が防止され、信頼性の確保を図ることが可能となる。
第2パッド部31には、第2パッド表面311と同方向を向く突起表面312aを有し、第2方向Yに延出する突起312が形成されている。厚さ方向Zにおいて、突起表面312aの位置が第2パッド表面311の位置に等しい構成となっている。
このような構成をとることによって、図13に示される第2パッド部31が吸着されるヒートブロック81の一次接触面812を、厚さ方向Zにおける位置が一定に設定された一様な平坦面とすることができる。また、突起312の形成にあたって、厚さ方向Zに対する第2パッド部31の曲げ加工が不要となる。よって、一次接触面812に第2パッド部31および突起312を、ともに隙間なく密着させることができる。そして、第2ボンディングワイヤ52の形成の際、電極パッド111aに超音波を与えると第2パッド部31および突起312に発生する当該超音波に起因した振動が低減されるため、半導体素子11に発生する振動が抑制される。したがって、電極パッド111aに対して第2ボンディングワイヤ52を強固に接続し、電極パッド111aにおける第2ボンディングワイヤ52の接続不良を防止することができる。
半導体装置A10は、半導体素子11の素子表面111と同方向を向く第3パッド表面411を有する第3パッド部41を含み、かつ第1方向Xにおいて、第2パッド部31に対し第1リード2とは反対側に配置された第3リード4を備える。厚さ方向Zにおいて、第3パッド表面411の位置が第2パッド部31の第2パッド表面311の位置に等しい構成となっている。
本実施形態にかかる第3リード4は、第1リード2と同一の形状である。また、第2リード3および第3リード4は、ともに同一のリードフレームから構成され、第3リード4は、タイバーおよびセクションバー(図示略)を介して第2リード3と相互に連結されている。このため、図13に示す状態と同じく、第2パッド部31がヒートブロック81の一次接触面812に吸着されると、同時に第3パッド部41がヒートブロック81の二次接触面813に接触する。
厚さ方向Zにおいて、第3パッド部41の第3パッド表面411の位置が第2パッド部31の第2パッド表面311の位置に等しい構成とすることによって、第1リード2の第1パッド部21の場合と同一の効果を得ることができる。すなわち、厚さ方向Zおけるヒートブロック81の一次接触面812および二次接触面813の位置を、ともに等しく揃えることができる。また、当該リードフレームにおいて、第3リード4の曲げ加工の精度が第1リード2と同一に設定されるため、第2リード3に対する第3リード4の曲げ加工の誤差を極力抑えることができる。よって、一次接触面812に第2パッド部31を、二次接触面813に第3パッド部41を、それぞれ隙間なく密着させることができる。そして、第3ボンディングワイヤ53の形成の際、電極パッド111aに超音波を与えると第2パッド部31および第3パッド部41に発生する当該超音波に起因した振動が低減されるため、半導体素子11に発生する振動が抑制される。したがって、電極パッド111aに対して第3ボンディングワイヤ53を強固に接続し、電極パッド111aにおける第3ボンディングワイヤ53の接続不良を防止することができる。
半導体装置A10は、第1パッド部21の第1パッド表面211と、第2パッド部31の第2パッド表面311と、突起312の突起表面312aと、第3パッド部41の第3パッド表面411とを覆う内装めっき層71を備える。このような構成をとることによって、半導体素子11の搭載時およびボンディングワイヤ5の接続時の熱衝撃から、第1パッド部21、第2パッド部31、突起312および第3パッド部41を内装めっき層71により保護することができる。
半導体装置A10は、封止樹脂6から露出した第1端子部22、第2端子部32および第3端子部42の各々の部分を覆う外装めっき層72を備える。たとえばリフローによるはんだ接合によって半導体装置A10を回路基板に表面実装させる際に、外装めっき層72により第1端子部22、第2端子部32および第3端子部42とはんだとの付着状態を良好にすることができる。あわせて、外装めっき層72は、はんだ接合により第1端子部22、第2端子部32および第3端子部42が侵食されることを防止する効果がある。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A10:半導体装置
11:半導体素子
111:素子表面
111a:電極パッド
112:素子裏面
12:接合層
2:第1リード
21:第1パッド部
211:第1パッド表面
22:第1端子部
221:第1端子部表面
222:第1端子部裏面
23:第1中間部
3:第2リード
31:第2パッド部
311:第2パッド表面
312:突起
312a:突起表面
32:第2端子部
321:第2端子部表面
322:第2端子部裏面
33:第2中間部
4:第3リード
41:第3パッド部
411:第3パッド表面
42:第3端子部
421:第3端子部表面
422:第3端子部裏面
43:第3中間部
5:ボンディングワイヤ
51:第1ボンディングワイヤ
52:第2ボンディングワイヤ
53:第3ボンディングワイヤ
6:封止樹脂
61:樹脂表面
62:樹脂裏面
631:樹脂第1側面
632:樹脂第2側面
71:内装めっき層
72:外装めっき層
81:ヒートブロック
811:バキュームホール
812:一次接触面
813:二次接触面
Z:厚さ方向
X:第1方向
Y:第2方向

Claims (24)

  1. 厚さ方向を向き、かつ電極パッドが設けられた素子表面を有する半導体素子と、
    前記半導体素子の前記素子表面と同方向を向く第1パッド表面を有する第1パッド部と、前記厚さ方向に直交する第1方向に延出する第1端子部と、前記第1方向に対して傾斜し、かつ前記第1パッド部および前記第1端子部を連結する第1中間部と、を含む第1リードと、
    前記半導体素子の前記素子表面と同方向を向き、かつ前記半導体素子が搭載される第2パッド表面を有する第2パッド部と、前記第1方向に延出する第2端子部と、前記第1方向に対して傾斜し、かつ前記第2パッド部および前記第2端子部を連結する第2中間部と、を含み、かつ前記厚さ方向および前記第1方向の双方に直交する第2方向に前記第1リードから離間して配置された第2リードと、
    前記電極パッドと前記第1パッド部の前記第1パッド表面とを接続する第1ボンディングワイヤと、
    前記半導体素子を覆う封止樹脂と、を備え、
    前記第1中間部および前記第2中間部は、ともに前記封止樹脂の内部に位置し、
    前記厚さ方向において、前記第1パッド部の前記第1パッド表面の位置が前記第2パッド部の前記第2パッド表面の位置に等しいことを特徴とする、半導体装置。
  2. 前記電極パッドは、Al層を含む、請求項1に記載の半導体装置。
  3. 前記第2パッド部には、前記第2パッド表面と同方向を向く突起表面を有し、かつ前記第2方向に延出する突起が形成され、
    前記厚さ方向において、前記突起表面の位置が前記第2パッド表面の位置に等しい、請求項2に記載の半導体装置。
  4. 前記電極パッドと前記突起の前記突起表面とを接続する第2ボンディングワイヤを備える、請求項3に記載の半導体装置。
  5. 前記突起は、前記半導体素子を挟んだ前記第2パッド部の両側にそれぞれ形成され、一方の前記突起に前記第2ボンディングワイヤが接続されている、請求項4に記載の半導体装置。
  6. 前記第1パッド部の前記第1パッド表面と、前記第2パッド部の前記第2パッド表面と、前記突起の前記突起表面とを覆う内装めっき層を備える、請求項4または5に記載の半導体装置。
  7. 前記内装めっき層は、Agから構成される、請求項6に記載の半導体装置。
  8. 前記第1リードおよび前記第2リードは、ともに同一の材料から構成される、請求項2ないし7のいずれかに記載の半導体装置。
  9. 前記第1リードおよび前記第2リードは、ともにCuを主成分とし、かつNi、SnおよびPが含有された合金から構成される、請求項8に記載の半導体装置。
  10. 前記第1リードは、一対の部材から構成され、かつ前記第2方向において前記第2端子部の両側に配置されている、請求項8または9に記載の半導体装置。
  11. 前記半導体素子の前記素子表面と同方向を向く第3パッド表面を有する第3パッド部と、前記第1端子部が延出する方向とは反対方向に延出する第3端子部と、前記第1方向に対して傾斜し、かつ前記第3パッド部および前記第3端子部を連結する第3中間部と、を含み、かつ前記第1方向において、前記第2パッド部に対し各々の前記第1リードとは反対側に配置された一対の第3リードを備える、請求項10に記載の半導体装置。
  12. 前記第3リードは、前記第1リードおよび前記第2リードと同一の材料から構成される、請求項11に記載の半導体装置。
  13. 前記第3リードの形状は、前記第1リードの形状に等しい、請求項12に記載の半導体装置。
  14. 前記厚さ方向において、前記第3パッド部の前記第3パッド表面の位置が前記第2パッド部の前記第2パッド表面の位置に等しい、請求項11ないし13のいずれかに記載の半導体装置。
  15. 前記第3中間部は、前記封止樹脂の内部に位置している、請求項14に記載の半導体装置。
  16. 前記電極パッドと前記第3パッド部の前記第3パッド表面とを接続する第3ボンディングワイヤを備える、請求項14または15に記載の半導体装置。
  17. 前記半導体素子に形成された回路には、オペアンプを含む、請求項16に記載の半導体装置。
  18. 前記第1端子部および前記第2端子部は、ともに前記封止樹脂から外部に露出している、請求項1ないし17のいずれかに記載の半導体装置。
  19. 前記第1端子部は、前記第1パッド部の前記第1パッド表面と同方向を向く第1端子部表面を有し、
    前記第2端子部は、前記第2パッド部の前記第2パッド表面と同方向を向く第2端子部表面を有し、
    前記厚さ方向において、前記第1端子部表面の位置が前記第2端子部表面の位置に等しい、請求項18に記載の半導体装置。
  20. 前記第1端子部は、前記第1端子部表面とは反対側を向く第1端子部裏面を有し、
    前記第2端子部は、前記第2端子部表面とは反対側を向く第2端子部裏面を有し、
    前記封止樹脂は、前記第1端子部裏面および前記第2端子部裏面と同方向を向く樹脂裏面を有し、
    前記厚さ方向において、前記第1端子部裏面および前記第1端子部裏面の位置がともに前記樹脂裏面の位置に等しい、請求項19に記載の半導体装置。
  21. 外部に露出した前記第1端子部および前記第2端子部を覆う外装めっき層を備える、請求項18ないし20のいずれかに記載の半導体装置。
  22. 前記外装めっき層は、Snを主成分とする合金から構成される、請求項21に記載の半導体装置。
  23. 前記封止樹脂は、電気絶縁性および熱硬化性を有する合成樹脂から構成される、請求項1ないし22のいずれかに記載の半導体装置。
  24. 前記封止樹脂は、エポキシ樹脂から構成される、請求項23に記載の半導体装置。
JP2016197086A 2016-10-05 2016-10-05 半導体装置 Active JP6842270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016197086A JP6842270B2 (ja) 2016-10-05 2016-10-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016197086A JP6842270B2 (ja) 2016-10-05 2016-10-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2018060908A true JP2018060908A (ja) 2018-04-12
JP6842270B2 JP6842270B2 (ja) 2021-03-17

Family

ID=61910138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016197086A Active JP6842270B2 (ja) 2016-10-05 2016-10-05 半導体装置

Country Status (1)

Country Link
JP (1) JP6842270B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252382A (ja) * 1999-02-26 2000-09-14 Sanyo Electric Co Ltd 半導体装置
JP2001244400A (ja) * 2000-02-29 2001-09-07 Nippon Mining & Metals Co Ltd リードフレームおよびリードフレーム用銅合金
JP2006512778A (ja) * 2003-01-03 2006-04-13 ジーイーエム サービシズ インコーポレーティッド 横方向伝導装置用の空間効率パッケージ
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008300671A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252382A (ja) * 1999-02-26 2000-09-14 Sanyo Electric Co Ltd 半導体装置
JP2001244400A (ja) * 2000-02-29 2001-09-07 Nippon Mining & Metals Co Ltd リードフレームおよびリードフレーム用銅合金
JP2006512778A (ja) * 2003-01-03 2006-04-13 ジーイーエム サービシズ インコーポレーティッド 横方向伝導装置用の空間効率パッケージ
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008300671A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP6842270B2 (ja) 2021-03-17

Similar Documents

Publication Publication Date Title
JP2010016030A (ja) 電子部品
JP2019192751A (ja) 半導体装置
US20050280018A1 (en) Light-emitting diode
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2020038914A (ja) 半導体装置
JP5458517B2 (ja) 電子部品
JP5201085B2 (ja) 半導体装置
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP6842270B2 (ja) 半導体装置
JP3225369U (ja) 半導体素子パッケージ
JP7144112B2 (ja) 半導体装置
KR102163037B1 (ko) 적층 세라믹 커패시터 조립체
JP2009158769A (ja) 半導体装置
JP2007199049A (ja) 半導体装置
KR20150139190A (ko) 소자 및 소자 패키지
JP2014146846A (ja) チップ型発光素子
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP5804762B2 (ja) 圧電デバイス
JP2019050297A (ja) 半導体装置
JPH11251497A (ja) 電子回路モジュール
JP2012227320A (ja) 半導体装置
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP4609478B2 (ja) 蓋体フレーム及びその製造方法
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2007234683A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210219

R150 Certificate of patent or registration of utility model

Ref document number: 6842270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250