JP2018048113A - アルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法 - Google Patents

アルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法 Download PDF

Info

Publication number
JP2018048113A
JP2018048113A JP2017159059A JP2017159059A JP2018048113A JP 2018048113 A JP2018048113 A JP 2018048113A JP 2017159059 A JP2017159059 A JP 2017159059A JP 2017159059 A JP2017159059 A JP 2017159059A JP 2018048113 A JP2018048113 A JP 2018048113A
Authority
JP
Japan
Prior art keywords
film
aluminum
forming
aluminum compound
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017159059A
Other languages
English (en)
Other versions
JP7140476B2 (ja
Inventor
圭 熙 朴
Gyu-Hee Park
圭 熙 朴
載 順 林
Jae-Soon Lim
載 順 林
侖 廷 チョ
Youn Joung Cho
侖 廷 チョ
銘 雲 金
Myong Woon Kim
銘 雲 金
相 益 李
Soeki Ri
相 益 李
聖 徳 李
Sung Duck Lee
聖 徳 李
晟 佑 趙
Seiyu Cho
晟 佑 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
DNF Co Ltd
Original Assignee
Samsung Electronics Co Ltd
DNF Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, DNF Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2018048113A publication Critical patent/JP2018048113A/ja
Application granted granted Critical
Publication of JP7140476B2 publication Critical patent/JP7140476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/06—Aluminium compounds
    • C07F5/061—Aluminium compounds with C-aluminium linkage
    • C07F5/062—Al linked exclusively to C
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/06—Aluminium compounds
    • C07F5/061—Aluminium compounds with C-aluminium linkage
    • C07F5/064—Aluminium compounds with C-aluminium linkage compounds with an Al-Halogen linkage
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/06—Aluminium compounds
    • C07F5/061—Aluminium compounds with C-aluminium linkage
    • C07F5/065—Aluminium compounds with C-aluminium linkage compounds with an Al-H linkage
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】アルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法の提供。
【解決手段】薄膜の形成時、優秀な段差被覆性及び熱安定性を有しながら揮発性が高く、優秀な工程安定性及び量産性を提供できる、熱分解温度が、３５０〜５５０℃である化学式Ｉで表されるアルミニウム化合物であって、
Figure 2018048113

（Ｒ１〜Ｒ８は各々独立してＨ、ハロゲン原子、Ｃ１−Ｃ７置換又は非置換のアルキル基、Ｃ２−Ｃ７置換又は非置換のアルケニル基、Ｃ２−Ｃ７置換又は非置換のアルキニル基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族又は脂環式の炭化水素基）
【選択図】図１

Description

本発明は、アルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法に係り、特に、常温で液体であるアルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法に関する。
電子技術の発達によって、最近、半導体素子のダウンスケーリング（ｄｏｗｎ−ｓｃａｌｉｎｇ）が急速に進められており、それにより、電子素子を構成するパターンの構造がより複雑化、且つ微細化している。それに伴い、アルミニウムを含む薄膜の形成時、熱安定性を確保することにより、複雑、且つ微細な三次元構造の表面上に均一厚の薄膜を形成できる原料化合物の開発が必要である。
本発明の技術的思想が解決しようとする技術的課題は、アルミニウムを含む薄膜を形成するための原料化合物として、アルミニウムを含む薄膜の形成時、優秀な段差被覆性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）、及び熱安定性を有しながら、揮発性が高く、優秀な工程安定性及び量産性を提供できるアルミニウム化合物を提供することである。
本発明が解決しようとする他の技術的課題は、優秀な段差被覆性、工程安定性、及び量産性を提供できるアルミニウム含有薄膜形成方法と、優秀な電気的特性を提供できる集積回路素子の製造方法とを提供することである。
本発明の技術的思想による一様態によるアルミニウム化合物は、次の化学式Ｉで表示される。
Figure 2018048113
 化学式Ｉで、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子、ハロゲン原子、Ｃ１−Ｃ７（炭素原子数１乃至７の）置換又は非置換のアルキル（ａｌｋｙｌ）基、Ｃ２−Ｃ７置換又は非置換のアルケニル（ａｌｋｅｎｙｌ）基、Ｃ２−Ｃ７置換又は非置換のアルキニル（ａｌｋｙｎｙｌ）基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族（ａｒｏｍａｔｉｃ）又は脂環式（ａｌｉｃｙｃｌｉｃ）の炭化水素基である。
本発明の技術的思想による一様態による薄膜形成方法においては、前記化学式Ｉのアルミニウム化合物を使用して、基板上にアルミニウム含有膜を形成する。
本発明の技術的思想による一様態による集積回路素子の製造方法においては、基板上に下部構造物を形成し、前記化学式Ｉのアルミニウム化合物を使用して、３００乃至６００℃の温度下で、前記下部構造物上にアルミニウム含有膜を形成する。
本発明の技術的思想によるアルミニウム化合物は、常温で液体状態でありながら、熱的安定性に非常にすぐれ、揮発性が高く、取り扱い及び輸送が容易である。従って、高集積化された集積回路素子製造のための薄膜形成材料としての使用に適する。また、薄膜内に炭素残渣のような所望しない異物が残留する現象が抑制され、高品質のアルミニウム含有膜を形成できる。本発明の技術的思想によれば、工程安定性及び量産性の側面において、有利な工程条件を利用し、高品質のアルミニウム含有膜を形成でき、それを利用して、優秀な電気的特性を提供する集積回路素子を製造できる。
本発明の技術的思想による実施例による薄膜形成方法について説明するためのフローチャートである。 本発明の技術的思想による実施例によって、アルミニウム含有膜を形成するための例示的な方法について具体的に説明するためのフローチャートである。
本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。 本発明の技術的思想による実施例による集積回路素子の製造方法を実行するために、工程順序によって図示した断面図である。
図３Ｇ及び図３Ｈに例示したゲート誘電膜の代わりに採用可能な他のゲート誘電膜の例示的な構造を示す断面図である。 図３Ｇ及び図３Ｈに例示したゲート誘電膜の代わりに採用可能な他のゲート誘電膜の例示的な構造を示す断面図である。 図３Ｇ及び図３Ｈに例示したゲート誘電膜の代わりに採用可能な他のゲート誘電膜の例示的な構造を示す断面図である。
本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。
本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するために、工程順序によって図示した断面図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための図面であり、集積回路素子の平面図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための図面であり、図２８の集積回路素子の斜視図である。 本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための図面であり、図２８のＸ−Ｘ’線断面及びＹ−Ｙ’線断面構成を示す断面図である。
本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための斜視図である。 本発明の技術的思想によるアルミニウム化合物のＤＳＣ（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ）分析結果を示したグラフである。 本発明の技術的思想によるアルミニウム化合物の熱重量分析（ＴＧＡ：ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｉｃ ａｎａｌｙｓｉｓ）した結果を示したグラフである。 本発明の技術的思想によるアルミニウム化合物の温度変化による蒸気圧を測定した結果を示したグラフである。 本発明の技術的思想による薄膜形成方法によって得られたアルミニウム酸化膜の蒸着率を評価した結果を示したグラフである。 本発明の技術的思想による薄膜形成方法によって得られたアルミニウム酸化膜の濃度組成分析のためのＸＰＳ（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）深さ方向元素分析（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）結果を示したグラフである。
以下、添付図面を参照し、本発明の実施例について詳細に説明する。図面上の同一構成要素については、同一参照符号を使用し、それらに係わる重複説明は省略する。本明細書で使用される用語「常温」は、約２０乃至２８℃であり、季節によっても異なる。
本発明の技術的思想によるアルミニウム化合物は、次の一般的な化学式Ｉで表示される。
Figure 2018048113
 化学式Ｉで、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子、ハロゲン原子、Ｃ１−Ｃ７（炭素原子数１乃至７の）置換又は非置換のアルキル（ａｌｋｙｌ）基、Ｃ２−Ｃ７置換又は非置換のアルケニル（ａｌｋｅｎｙｌ）基、Ｃ２−Ｃ７置換又は非置換のアルキニル（ａｌｋｙｎｙｌ）基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族（ａｒｏｍａｔｉｃ）又は脂環式（ａｌｉｃｙｃｌｉｃ）の炭化水素基である。
一実施例において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８のうち少なくとも一部は、ハロゲン原子、例えば、フッ素原子で置換された炭化水素基である。他の一実施例において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々炭素原子及び水素原子のみを含む官能基である。前記アルキル基は、直鎖状、分枝状又は環状のアルキル基である。直鎖状アルキル基の例としては、メチル基、エチル基、プロピル基、ブチル基などを含むが、それらに限定されない。分枝状アルキル基の例としては、ｔ−ブチル基を含むが、それに限定されない。環状アルキル基の例としては、シクロプロピル基、シクロペンチル基、シクロヘキシル基などを含むが、それらに限定されない。
化学式Ｉのアルミニウム化合物は、熱分解温度が約３５０乃至５５０℃である。
半導体素子においてアルミニウム含有膜が多様な用途に利用されており、アルミニウム含有膜の膜特性により、半導体素子の製品信頼性が左右され得る。例えば、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を利用してアルミニウム酸化膜を形成する場合、アルミニウム前駆体として使用されるアルミニウム化合物を気化させる必要がある。また、優秀な薄膜特性を有するアルミニウム酸化膜を形成するためには、ＡＬＤ工程温度を比較的高く設定する必要がある。
このとき、アルミニウム前駆体として使用されるアルミニウム化合物の熱安定性が低い場合、比較的高温、例えば、約４００℃以上の温度でＡＬＤ工程を遂行する間、アルミニウム化合物が熱分解される場合がある。その結果、ＡＬＤに必要な自己制限的反応（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）の代わりに、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）反応が主に起きる。それにより、所望の膜特性を有するアルミニウム酸化物が得られなくなる。かような問題を防止するために、ＡＬＤ工程時の温度を低く設定する場合、不純物の無い良質薄膜特性、及び高い縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）で要求される段差被覆（ｓｔｅｐ ｃｏｖｅｒａｇｅ）特性を満足させることができない。
本願発明の技術的思想によるアルミニウム化合物の熱分解温度は、約３５０乃至５５０℃と比較的高い。従って、本願発明の技術的思想によるアルミニウム化合物を利用して、約４００℃以上の温度でＡＬＤ工程を遂行しても、ＡＬＤ蒸着特性を満足させられる。また、比較的高温工程でアルミニウム含有膜を形成することが可能であり、その結果として得られたアルミニウム含有膜内において、望まざる不純物残留を防止できる。従って、アルミニウム含有膜の膜特性を改善でき、高い縦横比においても、段差被覆特性を向上できる。
また、本願発明の技術的思想によるアルミニウム化合物は、ＡＬＤ工程遂行に十分な揮発性を示し、融点が比較的低く、常温で液状である。従って、集積回路素子の製造工程に使用されるとき、取り扱いが容易であり、ＡＬＤ蒸着法による薄膜形成用原料として適する。
一実施例において、化学式Ｉにおいて、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基であり、Ｒ２、Ｒ３、Ｒ４、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子又はＣ１−Ｃ７アルキル基である。
一例において、本発明の技術的思想による実施例によるアルミニウム化合物は、化学式ＩＩで表示される。
Figure 2018048113
 化学式ＩＩで、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基である。
例えば、本発明の技術的思想によるアルミニウム化合物は、化学式ＩＩＩで表示される。
Figure 2018048113
図１は、本発明の技術的思想による実施例による薄膜形成方法について説明するためのフローチャートである。
図１の工程Ｐ１２において、基板を準備する。
図１の工程Ｐ１４において、化学式Ｉ（一般式Ｉ）のアルミニウム化合物を含む薄膜形成用原料を使用して、前記基板上にアルミニウム含有膜を形成する。一実施例において、工程Ｐ１４で使用される薄膜形成用原料に含まれるアルミニウム化合物は、常温で液体である。一実施例において、工程Ｐ１４で使用されるアルミニウム化合物は、熱分解温度が約３５０乃至５５０℃である。一実施例において、前記アルミニウム化合物は、化学式Ｉの構造を有する。
一例において、前記薄膜形成用原料は、本発明の技術的思想による実施例によるアルミニウム化合物のうち少なくとも１つのアルミニウム化合物を含み、他の金属化合物及び半金属化合物を含まない。他の例において、前記薄膜形成用原料は、本発明の技術的思想によるアルミニウム化合物に加え、所望金属を含む化合物、又は半金属を含む化合物（以下、「他の前駆体」とする）を含む。更に他の例において、前記薄膜形成用原料は、本発明の技術的思想によるアルミニウム化合物以外に、有機溶剤又は求核剤（親核性試薬）（ｎｕｃｌｅｏｐｈｉｌｉｃ＿ｒｅａｇｅｎｔ）を含む。
本発明の技術的思想による薄膜形成方法において、薄膜形成用原料として使用される他の前駆体の例を挙げれば、水素化物、水酸化物、ハロゲン化物、アジ化物（ａｚｉｄｅ）、アルキル、アルケニル、シクルロアルキル、アリル、アルキニル、アミノ、ジアルキルアミノアルキル、モノアルキルアミノ、ジアルキルアミノ、ジアミノ、ジ（シリル−アルキル）アミノ、ジ（アルキル−シリル）アミノ、ジシリルアミノ、アルコキシ、アルコキシアルキル、ヒドラジド、ホスフィド、ニトリル、ジアルキルアミノアルコキシ、アルコキシアルキルジアルキルアミノ、シロキシ、ジケトネート、シクルロペンタジエニル、シリル、ピラゾレート、グアニジネート、ホスホグアニジネート、アミジネート、ホスホアミジネート、ケトイミネート、ジケトイミネート、カルボニル及びホスホアミジネートをリガンド（ｌｉｇａｎｄ）として有する化合物から選択される１種又は２種以上のＳｉ化合物又は金属化合物を挙げることができる。
本発明の技術的思想による薄膜形成方法において、薄膜形成用原料として使用される他の前駆体に含まれる金属として、Ｔｉ、Ｔａ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｓｃ、Ｙ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓｂ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂなどがあるが、本発明の技術的思想は、前述の例示金属に限定されない。
本発明の技術的思想によるアルミニウム化合物を含む薄膜形成用原料は、ＡＬＤ工程に適切に使用され、本発明の技術的思想によるアルミニウム化合物は、集積回路素子製造に必要な薄膜形成工程において、ＡＬＤ工程に必要なＡｌ前駆体として使用される。
本発明の技術的思想による一部実施例による薄膜形成方法においては、化学式Ｉの構造を有するアルミニウム化合物を使用して、蒸着装置の反応チャンバ内で、アルミニウム含有膜を形成する。例えば、アルミニウム含有膜を形成するために、約３００乃至６００℃の温度で維持される反応チャンバ内に、前記アルミニウム化合物を供給する。前記反応チャンバの圧力は、約１０Ｐａ乃至大気圧に維持される。
一実施例において、前記アルミニウム含有膜を形成するために、前記アルミニウム化合物が単独で基板上に供給される。他の一実施例において、前記アルミニウム含有膜を形成するために、アルミニウムとは異なる金属を含む前駆体化合物、反応性ガス、及び有機溶剤のうち少なくとも一つと、前記アルミニウム化合物との混合物からなる多成分原料を基板上に供給する。前記供給ガスが反応チャンバ内部で１回供給される時間は、約０．１秒乃至約１００秒間維持される。
本発明の技術的思想による薄膜形成方法によって、窒化アルミニウム膜を形成する場合、前記反応性ガスは、ＮＨ３、モノアルキルアミン（ｍｏｎｏ−ａｌｋｙｌ ａｍｉｎｅ）、ジアルキルアミン（ｄｉ−ａｌｋｙｌ ａｍｉｎｅ）、トリアルキルアミン（ｔｒｉ−ａｌｋｙｌ ａｍｉｎｅ）、有機アミン化合物、ヒドラジン化合物（ｈｙｄｒａｚｉｎｅ ｃｏｍｐｏｕｎｄ）、及びそれらの組み合わせのうちから選択される。
本発明の技術的思想による薄膜形成方法によって酸化アルミニウム膜を形成する場合、前記反応性ガスは、Ｏ２、Ｏ３、プラズマＯ２、Ｈ２Ｏ、ＮＯ２、ＮＯ、Ｎ２Ｏ（ｎｉｔｒｏｕｓ ｏｘｉｄｅ）、ＣＯ２、Ｈ２Ｏ２、ＨＣＯＯＨ、ＣＨ３ＣＯＯＨ、（ＣＨ３ＣＯ）２Ｏ、及びそれらの組み合わせのうちから選択される酸化性ガスである。
他の一実施例において、前記反応性ガスは、還元性ガス、例えば、Ｈ２である。
前記アルミニウム化合物及び前記反応性ガスは、前記基板上に、同時に又は順次に供給される。
本発明の技術的思想による実施例による薄膜形成方法において、薄膜を形成するための基板は、（ａ）シリコン基板、（ｂ）ＳｉＮ、ＴｉＮ、ＴａＮ、ＴｉＯ、ＴｉＮ、ＲｕＯ、ＺｒＯ、ＨｆＯ、ＬａＯなどのセラミックス基板、（ｃ）ガラス基板、（ｄ）ルテニウムなどの金属基板、などからなる。
図２は、本発明の技術的思想による実施例によって、アルミニウム含有膜を形成するための例示的な方法について具体的に説明するためのフローチャートである。図２を参照し、図１の工程Ｐ１４によってアルミニウム含有膜をＡＬＤ工程で形成する方法について更に詳細に説明する。
図２を参照すれば、工程Ｐ１４Ａにおいて、アルミニウム化合物を含むソースガスを気化させる。前記アルミニウム化合物は、化学式Ｉの構造を有するアルミニウム化合物からなる。
工程Ｐ１４Ｂにおいて、反応チャンバ内部を約３００乃至６００℃の温度に維持しながら、工程Ｐ１４Ａによって気化されたソースガスを基板上に供給し、前記基板上にＡｌソース吸着層を形成する。即ち、前記気化されたソースガスを前記基板上に供給することにより、前記基板上に前記気化されたソースガスの化学吸着層（ｃｈｅｍｉｓｏｒｂｅｄ ｌａｙｅｒ）及び物理吸着層（ｐｈｙｓｉｓｏｒｂｅｄ ｌａｙｅｒ）を含む吸着層が形成される。
工程Ｐ１４Ｃにおいて、反応チャンバ内部を約３００乃至６００℃の温度に維持しながら、前記基板上にパージ（ｐｕｒｇｅ）ガスを供給し、前記基板上の不要な副産物を除去する。前記パージガスとして、例えば、Ａｒ、Ｈｅ、Ｎｅなどの不活性ガス、又はＮ２ガスなどを使用する。
工程Ｐ１４Ｄにおいて、チャンバ内部を約３００乃至６００℃の温度に維持しながら、基板上に形成された前記Ａｌソース吸着層上に反応性ガスを供給する。
アルミニウム含有膜として、窒化アルミニウム膜を形成する場合、前記反応性ガスは、ＮＨ３、モノアルキルアミン、ジアルキルアミン、トリアルキルアミン、有機アミン化合物、ヒドラジン化合物、及びそれらの組み合わせのうちから選択される。アルミニウム含有膜として、酸化アルミニウム膜を形成する場合、前記反応性ガスは、Ｏ２、Ｏ３、プラズマＯ２、Ｈ２Ｏ、ＮＯ２、ＮＯ、Ｎ２Ｏ、ＣＯ２、Ｈ２Ｏ２、ＨＣＯＯＨ、ＣＨ３ＣＯＯＨ、（ＣＨ３ＣＯ）２Ｏ、及びそれらの組み合わせのうちから選択される酸化性ガスでもる。他の一実施例において、前記反応性ガスは、還元性ガス、例えば、Ｈ２である。
工程Ｐ１４Ｅにおいて、前記基板上にパージガスを供給し、前記基板上の不要な副産物を除去する。
工程Ｐ１４Ｅを遂行した後、前記アルミニウム含有膜をアニーリングする工程を遂行する。前記アニーリングは、工程Ｐ１４Ｂ乃至工程Ｐ１４Ｅで適用した工程温度より更に高い温度下で行われる。例えば、前記アニーリングは、約５００乃至１，１５０℃の範囲内で選択される温度下で行われる。一実施例において、前記アニーリングは、窒素雰囲気下で行われる。前述のように、アニーリング工程を遂行することにより、アルミニウム含有膜が稠密化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）され、膜内の不純物が除去されることにより、膜特性が向上する。例えば、図２の工程によって、アルミニウム含有膜として、酸化アルミニウム膜を形成した場合、前記アニーリング工程によって酸化アルミニウム膜が稠密化され、酸化アルミニウム膜が収縮（ｓｈｒｉｎｋ）され、それによって、前記酸化アルミニウム膜の密度が上昇する。
図２を参照して説明したアルミニウム含有膜の形成方法は、ただ例示に過ぎず、本発明の技術的思想の範囲内で多様な変形及び変更が可能である。
本発明の技術的思想による薄膜形成方法によって、基板上にアルミニウム含有膜を形成するために、化学式Ｉの構造を有するアルミニウム化合物を、他の前駆体、反応性ガス、キャリアガス、及びパージガスのうち少なくとも一つと共に、又は順次に基板上に供給する。一実施例において、前記アルミニウム化合物は、前述の化学式ＩＩで表示され、このとき、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基である。また、例えば、前記アルミニウム化合物は、前述の化学式ＩＩＩで表示される。
本発明の技術的思想によって、ＡＬＤ工程を利用してアルミニウム含有膜を形成する場合、所望厚のアルミニウム含有膜を制御するために、ＡＬＤサイクル回数を調節する。
例えば、ＡＬＤ工程を利用してアルミニウム含有膜を形成するとき、プラズマ、光、電圧などのエネルギーを印加する。かようにエネルギーを印加する時点は、多様に選択される。例えば、アルミニウム化合物を含むソースガスを反応チャンバ内部に導入するとき、前記ソースガスを基板上に吸着させるとき、パージガスによる排気工程時、反応性ガスを反応チャンバ内部に導入するとき、又はそれら各々の時点の間で、プラズマ、光、電圧などのエネルギーを印加できる。
本発明の技術的思想による薄膜形成方法において、化学式Ｉの構造を有するアルミニウム化合物を使用して、アルミニウム含有膜を形成した後、不活性雰囲気下、酸化性雰囲気下、又は還元性雰囲気下でアニーリングする工程を更に含む。また、更に、前記アルミニウム含有膜の表面に形成された段差を埋め込むために、必要によっては、前記アルミニウム含有膜に対してリフロー（ｒｅｆｌｏｗ）工程を遂行する。前記アニーリング工程及びリフロー工程は、各々約２００乃至１，１５０℃の範囲内で選択される温度条件下で遂行されるが、前述の例示温度に限定されない。
本発明の技術的思想による薄膜形成方法によれば、本発明の技術的思想によるアルミニウム化合物、前記アルミニウム化合物と共に使用される他の前駆体、反応性ガス、及び薄膜形成工程条件を適切に選択することにより、多様なアルミニウム含有膜を形成できる。
一実施例において、本発明の技術的思想による薄膜形成方法によって形成されたアルミニウム含有膜は例えば、Ａｌ２Ｏ３に代表される酸化アルミニウム膜、ＡｌＮに代表される窒化アルミニウム膜、アルミニウム合金膜、アルミニウム合金を含む複合酸化膜などからなる。一実施例において、前記複合酸化膜は、炭素原子を含む。前記複合酸化膜内に含まれる炭素原子は、化学式Ｉに例示したアルミニウム化合物内に含まれた炭素原子に由来する。前記複合酸化膜は、ＴｉとＡｌとの複合酸化膜、ＴａとＡｌとの複合酸化膜などからなるが、本発明の技術的思想は、前述の例示に限定されない。
本発明の技術的思想による薄膜形成方法によって製造されたアルミニウム含有膜は、多様な用途に使用される。一例において、前記アルミニウム含有膜は、三次元ＣＴＦ（ｃｈａｒｇｅ ｔｒａｐ ｆｌａｓｈ）セルに含まれたゲート誘電膜のトンネルバリア、トランジスタのゲート、銅配線のような金属配線に含まれる導電性バリア膜、キャパシタの誘電膜、可変抵抗メモリ素子の電極、液晶用バリア金属膜、薄膜太陽電池用部材、半導体設備用部材、ナノ構造体などに使用されるが、前記アルミニウム含有膜の用途は、前述の例示に限定されない。
図３乃至図１０は、本発明の技術的思想による実施例による、集積回路素子の製造方法を工程順序に従って示した断面図である。以下に、図３乃至図１０を参照し、垂直構造の不揮発性メモリ素子を構成する集積回路素子１００（図１０）のメモリセルアレイの製造方法について説明する。
図３を参照すれば、基板１１０上に、エッチング停止用絶縁膜１２２を形成し、エッチング停止用絶縁膜１２２上に、複数の犠牲層Ｐ１２４、及び複数の絶縁層１２６を１層ずつ交互に積層する。最上部の絶縁層１２６の厚みは、他の絶縁層１２６の厚みより更に厚くともよい。
基板１１０は例えば、Ｓｉ、Ｇｅのような半導体元素、又はＳｉＣ、ＧａＡｓ、ＩｎＡｓ、及びＩｎＰのような化合物半導体を含む。基板１１０は、半導体基板と、前記半導体基板上に形成された少なくとも１層の絶縁膜、又は少なくとも１つの導電領域を含む構造物を含む。
エッチング停止用絶縁膜１２２、及び複数の絶縁層１２６は、絶縁物質、例えば、シリコン酸化物を含む。複数の犠牲層Ｐ１２４は、前記エッチング停止用絶縁膜１２２、及び複数の絶縁層１２６に対して、互いに異なるエッチング選択比を有する物質からもなる。例えば、複数の犠牲層Ｐ１２４は、窒化シリコン膜、酸窒化シリコン膜、ポリシリコン膜又はポリシリコンゲルマニウム膜を含む。
図４を参照すれば、複数の絶縁層１２６、複数の犠牲層Ｐ１２４及びエッチング停止用絶縁膜１２２を貫通して基板１１０を露出させる複数のチャネルホール１３０を形成する。
図５を参照すれば、複数のチャネルホール１３０各々の内壁を順に覆う電荷保存膜１３２及びトンネル絶縁膜１３４を形成し、トンネル絶縁膜１３４を覆うチャネル領域１４０を形成する。
電荷保存膜１３２は例えば、窒化シリコン膜からなる。トンネル絶縁膜１３４は例えば、酸化シリコン膜からなる。チャネル領域１４０は、半導体膜、例えば、Ｓｉ膜からなる。チャネル領域１４０は、チャネルホール１３０内部を完全には充填しない。チャネルホール１３０において、チャネル領域１４０上に残っている空間は、絶縁膜１４２で充填される。
その後、複数のチャネルホール１３０内において、電荷保存膜１３２、トンネル絶縁膜１３４、チャネル領域１４０及び絶縁膜１４２を一部除去し、複数のチャネルホール１３０に、各々上部空間を設け、前記上部空間を導電パターン１５０で充填することができる。導電パターン１５０は例えば、ドーピングされたポリシリコンからなる。導電パターン１５０は、ドレイン領域として利用される。
図６を参照すれば、複数の絶縁層１２６、複数の犠牲層Ｐ１２４及びエッチング停止用絶縁膜１２２を貫通して基板１１０を露出させる複数の開口１６０を形成する。
複数の開口１６０は、各々ワードラインカット領域でもある。
図７を参照すれば、複数の開口１６０から複数の犠牲層Ｐ１２４を除去し、複数の絶縁層１２６各々の間に一つずつ配置される複数のゲート空間ＧＳを設ける。複数のゲート空間ＧＳを介して、電荷保存膜１３２が露出される。
図８を参照すれば、複数のゲート空間ＧＳの内壁を覆うブロッキング絶縁膜１３６を形成する。
ブロッキング絶縁膜１３６は例えば、アルミニウム酸化膜からなる。ブロッキング絶縁膜１３６を形成するために、図１又は図２を参照して説明した薄膜形成方法を利用する。一実施例において、ブロッキング絶縁膜１３６を形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、化学式Ｉのアルミニウム化合物、例えば、化学式ＩＩのアルミニウム化合物を、複数の開口１６０を介して供給する。前記ＡＬＤ工程は、約３００乃至６００℃の範囲内で選択される第１温度下で遂行される。前記アルミニウム酸化膜を形成した後、前記第１温度より高い第２温度下で、前記アルミニウム酸化膜をアニーリングし、前記アルミニウム酸化膜を稠密化する。前記第２温度は、約５００乃至１，１５０℃の範囲内で選択される。
図９を参照すれば、複数のゲート空間ＧＳにおいて、ブロッキング絶縁膜１３６によって包囲される残りの空間を充填するゲート電極用導電層を形成した後、複数の開口１６０内において、複数の絶縁層１２６各々の側壁が露出されるように、前記ブロッキング絶縁膜１３６及びゲート電極用導電層を一部除去し、複数のゲート空間ＧＳ内に、ブロッキング絶縁膜１３６及びゲート電極１６４が残るようにする。
チャネル領域１４０と前記ゲート電極１６４との間において、チャネル領域１４０から順に形成されたトンネル絶縁膜１３４、電荷保存膜１３２及びブロッキング絶縁膜１３６は、ゲート誘電膜１３８を構成する。
一実施例において、ゲート電極１６４は、前記ブロッキング絶縁膜１３６に接する第１導電性バリア膜と、前記第１導電性バリア膜上に形成された第１導電膜とを含む。前記第１導電性バリア膜は、導電性金属窒化物、例えば、ＴｉＮ又はＴａＮからなる。前記第１導電膜は、導電性ポリシリコン、金属、金属シリサイド、又はそれらの組み合わせからなる。
ブロッキング絶縁膜１３６は例えば、炭素残渣のような望まざる異物がないアルミニウム酸化膜からなる。図８を参照して説明したように、アルミニウム酸化膜（１３６）をアニーリングして稠密化することにより、ゲート空間ＧＳを充填するゲート電極１６４構成物質の損傷などの問題を防止できる。
それは、もしもアルミニウム酸化膜（１３６）をアニーリングして稠密化しない場合、図９の工程において、複数の絶縁層１２６各々の側壁が露出されるようにブロッキング絶縁膜１３６の一部及びゲート電極１６４用導電層の一部を除去する間に、ブロッキング絶縁膜１３６がエッチング雰囲気に過多に露出されて過剰に消耗するか、又は、複数のゲート空間ＧＳの入口側において、ブロッキング絶縁膜１３６がエッチング雰囲気によって、所望よりも過剰に除去されてしまう、からである。
ブロッキング絶縁膜１３６及びゲート電極１６４が、複数のゲート空間ＧＳ内にだけ残るようになった後、複数の開口１６０を介して、基板１１０が露出される。複数の開口１６０を介して露出される基板１１０に不純物を注入し、基板１１０に複数の共通ソース領域１６８を形成することができる。
図１０を参照すれば、複数の開口１６０の内部側壁に絶縁スペーサ１７２を形成し、複数の開口１６０の内部空間を導電性プラグ１７４で充填する。
一実施例において、絶縁スペーサ１７２は例えば、酸化シリコン膜、窒化シリコン膜、又はそれらの組み合わせからなる。導電性プラグ１７４は、絶縁スペーサ１７２に接する第２導電性バリア膜と、複数の開口１６０内において、前記第２導電性バリア膜に包囲される空間を充填する第２導電膜と、を含んでもよい。前記第２導電性バリア膜は、導電性金属窒化物、例えば、ＴｉＮ又はＴａＮからなり、前記第２導電膜は、金属、例えば、タングステンからなる。
複数の導電性プラグ１７４上に、複数の第１コンタクト１８２を形成し、複数の第１コンタクト１８２上に、複数の第１導電層１８４を形成する。複数の第１コンタクト１８２、及び複数の第１導電層１８４は、各々金属、金属窒化物、又はそれらの組み合わせからなる。
複数の導電パターン１５０上に、複数の第２コンタクト１９２、及び複数のビットライン１９４が形成される。複数の第２コンタクト１９２、及び複数のビットライン１９４は、各々金属、金属窒化物、又はそれらの組み合わせからなる。
図３乃至図１０を参照して説明した本発明の技術的思想による実施例による方法によって形成された集積回路素子１００の製造方法によれば、アルミニウム酸化物からなるブロッキング絶縁膜１３６を形成するためのＡＬＤ工程において、本発明の技術的思想によるアルミニウム化合物を使用することにより、前記ＡＬＤ工程時、原料化合物として要求される特性、例えば、高い熱安定性、低い融点、高い蒸気圧、液状での輸送可能性、気化容易性を確保できる。従って、本発明の技術的思想によるアルミニウム化合物を使用して、所望の特性を有するブロッキング絶縁膜１３６を容易に形成できる。また、比較的大きい縦横比を有する深いホールに対して、均一な段差被覆性を有するブロッキング絶縁膜１３６が得られる。
図１１乃至図１３は、図３乃至図１０を参照して説明した集積回路素子１００の製造方法において、図９及び図１０に例示したゲート誘電膜１３８の代わりに採用可能な他のゲート誘電膜１３８Ａ，１３８Ｂ，１３８Ｃの例示的な構造を示す断面図である。
一実施例において、図１０に例示した集積回路素子１００は、ゲート誘電膜１３８の代わりに、図１１に例示したゲート誘電膜１３８Ａを含む。ゲート誘電膜１３８Ａは、ゲート空間ＧＳ内で、ゲート電極１６４のうちチャネル領域１４０に対面する表面と、絶縁膜１２６に対面する表面とを覆うように形成される。ゲート誘電膜１３８Ａは、ゲート空間ＧＳにおいて、チャネル領域１４０とゲート電極１６４との間の領域において、チャネル領域１４０から順に形成されたトンネル絶縁膜１３４Ａ、電荷保存膜１３２Ａ及びブロッキング絶縁膜１３６Ａを含む。ブロッキング絶縁膜１３６Ａは、図８を参照し、ブロッキング絶縁膜１３６の形成方法について説明したような方法によって形成される。
他の一実施例において、図１０に例示した集積回路素子１００は、ゲート誘電膜１３８の代わりに、図１２に例示したゲート誘電膜１３８Ｂを含む。ゲート誘電膜１３８Ｂは、ゲート空間ＧＳ内で、ゲート電極１６４のうちチャネル領域１４０に対面する表面を覆うように、ゲート空間ＧＳにおいて、ゲート電極１６４とチャネル領域１４０との間の領域に介在される。ゲート誘電膜１３８Ｂは、チャネル領域１４０とゲート電極１６４との間で、チャネル領域１４０から順に形成されたトンネル絶縁膜１３４Ｂ、電荷保存膜１３２Ｂ及びブロッキング絶縁膜１３６Ｂを含む。ブロッキング絶縁膜１３６Ｂは、図８を参照し、ブロッキング絶縁膜１３６の形成方法について説明したのと類似の方法によって形成される。
更に他の一実施例において、図１０に例示した集積回路素子１００は、ゲート誘電膜１３８の代わりに、図１３に例示したゲート誘電膜１３８Ｃを含む。ゲート誘電膜１３８Ｃは、ゲート電極１６４のうちチャネル領域１４０に対面する表面を覆うように、ゲート電極１６４とチャネル領域１４０との間に介在され、チャネルホール１３０内において、チャネル領域１４０の長手方向に沿って、チャネル領域１４０と平行に延長される。ゲート誘電膜１３８Ｃは、チャネルホール１３０内部において、チャネル領域１４０とゲート電極１６４との間の領域で、チャネル領域１４０から順に形成されたトンネル絶縁膜１３４Ｃ、電荷保存膜１３２Ｃ及びブロッキング絶縁膜１３６Ｃを含んでもよい。前記ブロッキング絶縁膜１３６Ｃは、図８を参照し、ブロッキング絶縁膜１３６の形成方法について説明したのと類似の方法によって形成される。
図１１乃至図１３に例示したトンネル絶縁膜１３４Ａ，１３４Ｂ，１３４Ｃ、電荷保存膜１３２Ａ，１３２Ｂ，１３２Ｃ及びブロッキング絶縁膜１３６Ａ，１３６Ｂ，１３６Ｃに係わる更に詳細な構成は、図３乃至図１０を参照し、トンネル絶縁膜１３４、電荷保存膜１３２及びブロッキング絶縁膜１３６について説明したところと概して同一である。
図１４乃至図２３は、本発明の技術的思想による他の実施例による集積回路素子２００（図２３）の製造方法について説明するために、工程順序によって図示した断面図である。
図１４を参照すれば、複数の活性領域ＡＣを含む基板１１０上に、層間絶縁膜２２０を形成した後、層間絶縁膜２２０を貫通し、複数の活性領域ＡＣに連結される複数の導電領域２２４を形成する。
複数の活性領域ＡＣは、複数の素子分離領域２１２によって定義される。層間絶縁膜２２０は例えば、シリコン酸化膜を含む。複数の導電領域２２４は例えば、ポリシリコン、金属、導電性金属窒化物、金属シリサイド、又はそれらの組み合わせからなる。
図１５を参照すれば、層間絶縁膜２２０、及び複数の導電領域２２４を覆う絶縁層２２８を形成する。
絶縁層２２８は、エッチング停止層として使用される。絶縁層２２８は、層間絶縁膜２２０、及び後続工程で形成されるモールド膜２３０（図１６）に対してエッチング選択比を有する絶縁物質からなる。一実施例において、絶縁層２２８は、シリコン窒化物、シリコン酸窒化物、又はそれらの組み合わせからなる。
図１６を参照すれば、絶縁層２２８上に、モールド膜２３０を形成する。モールド膜２３０は例えば、酸化膜からなる。一実施例において、モールド膜２３０は、支持膜（図示せず）を含む。前記支持膜は、モールド膜２３０に対してエッチング選択比を有する物質から形成される。
図１７を参照すれば、モールド膜２３０上に、犠牲膜２４２及びマスクパターン２４４を順に形成する。
犠牲膜２４２は例えば、酸化膜からなる。犠牲膜２４２は、モールド膜２３０に含まれた支持膜を保護する役割を行う。マスクパターン２４４は例えば、酸化膜、窒化膜、ポリシリコン膜、フォトレジスト膜、又はそれらの組み合わせからなる。マスクパターン２４４によって、キャパシタの下部電極が形成される領域が定義される。
図１８を参照すれば、マスクパターン２４４をエッチングマスクとして利用し、絶縁層２２８をエッチング停止層として利用し、犠牲膜２４２及びモールド膜２３０を乾式エッチングし、複数のホールＨ１を限定する犠牲パターン２４２Ｐ及びモールドパターン２３０Ｐを形成する。このとき、オーバエッチングによって、前記絶縁層２２８もエッチングされ、複数の導電領域２２４を露出させる絶縁パターン２２８Ｐが形成される。
図１９を参照すれば、図１８の結果物からマスクパターン２４４を除去した後、複数のホールＨ１各々の内部側壁と、絶縁パターン２２８Ｐの露出表面と、複数のホールＨ１各々の内部で露出される複数の導電領域２２４の表面と、犠牲パターン２４２Ｐの露出表面と、を覆う下部電極形成用導電膜２５０を形成する。
下部電極形成用導電膜２５０は、複数のホールＨ１各々の内部空間が一部残るように、複数のホールＨ１の側壁にコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成される。
下部電極形成用導電膜２５０は例えば、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、又はそれらの組み合わせからなる。例えば、下部電極形成用導電膜２５０は、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣｏ（（Ｌａ，Ｓｒ）ＣｏＯ３）、又はそれらの組み合わせからなる。前記下部電極形成用導電膜２５０を形成するために、ＣＶＤ工程、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ＣＶＤ）工程、又はＡＬＤ工程を利用する。
図２０を参照すれば、下部電極形成用導電膜２５０の上部を部分的に除去し、下部電極形成用導電膜２５０を複数の下部電極ＬＥに分離する。
複数の下部電極ＬＥを形成するために、モールドパターン２３０Ｐの上面が露出されるまで、下部電極形成用導電膜２５０の上部側一部と、犠牲パターン２４２Ｐ（図１９）とをエッチバック又はＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程を利用して除去する。
図２１を参照すれば、モールドパターン２３０Ｐを除去し、複数のシリンダ状の下部電極ＬＥの外壁面を露出させる。
図２２を参照すれば、複数の下部電極ＬＥ上に、誘電膜２６０を形成する。
誘電膜２６０は、複数の下部電極ＬＥの露出表面をコンフォーマルに覆うように形成される。誘電膜２６０は、アルミニウム酸化膜を含むように形成される。誘電膜２６０は、ＡＬＤ工程によっても形成される。誘電膜２６０を形成するために、図１又は図２を参照して説明した本発明の技術的思想による薄膜形成方法を利用できる。
一実施例において、誘電膜２６０は、アルミニウム酸化膜の単一膜からもなる。他の一実施例において、誘電膜２６０は、少なくとも１層のアルミニウム酸化膜と、タンタル酸化膜及びジルコニウム酸化膜のうちから選択される少なくとも１層の高誘電膜との組み合わせからなる。
誘電膜２６０を構成するアルミニウム酸化膜をＡＬＤ工程によって形成するために、Ａｌソースとして、化学式Ｉによるアルミニウム化合物、例えば、化学式ＩＩによるアルミニウム化合物を使用する。誘電膜２６０を形成するためのＡＬＤ工程は、約３００乃至６００℃の範囲内で遂行される。誘電膜２６０を形成した後、約５００乃至１，１５０℃の温度下で、誘電膜２６０をアニーリングする。
図２３を参照すれば、誘電膜２６０上に、上部電極ＵＥを形成する。下部電極ＬＥ、誘電膜２６０及び上部電極ＵＥによって、キャパシタ２７０が構成される。
上部電極ＵＥは例えば、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、又はそれらの組み合わせからなる。上部電極ＵＥを形成するために、ＣＶＤ工程、ＭＯＣＶＤ工程、ＰＶＤ又はＡＬＤ工程を利用する。
図１４乃至図２３を参照して説明した集積回路素子２００の製造方法において、シリンダ型下部電極ＬＥの代わりに、内部空間がないピラー（ｐｉｌｌａｒ）型下部電極を形成することもでき、その場合誘電膜２６０は、前記ピラー型下部電極上に形成される。
図１４乃至図２３を参照して説明した本発明の技術的思想による実施例による集積回路素子２００の製造方法において、キャパシタ２７０は、キャパシタンスを増大させるために、三次元電極構造を有する下部電極ＬＥを含む。デザインルール縮小によるキャパシタンス減少を補償するために、三次元構造の下部電極ＬＥの縦横比は、増大している。ＡＬＤ工程によって、前記下部電極ＬＥ上に、誘電膜２６０を形成する際に、本発明の技術的思想による実施例による集積回路素子２００の製造方法によれば、誘電膜２６０形成に必要なアルミニウム化合物を、比較的大きい縦横比を有する三次元構造物の下部まで容易に供給でき、それによって、比較的大きい縦横比を有する下部電極ＬＥ上に、良好な段差被覆性を有する誘電膜２６０を形成できる。
図２４乃至図２７は、本発明の技術的思想による更に他の実施例による集積回路素子３００（図２７）の製造方法について説明するために、工程順序によって示した断面図である。
図２４を参照すれば、基板１１０上に、導電パターン３１２を形成し、導電パターン３１２上に、ホール３１４Ｈが形成された層間絶縁膜パターン３１４を形成する。ホール３１４Ｈを介して、導電パターン３１２の一部が露出される。
導電パターン３１２は、ソース／ドレイン領域、ゲート電極、又は配線層である。層間誘電層（絶縁膜）パターン３１４は、酸化シリコン膜、窒化シリコン膜、又はそれらの組み合わせからなる単一層又は多重層によって形成される。
図２５を参照すれば、ホール３１４Ｈの内壁を覆うように、導電パターン３１２の露出表面、及び層間絶縁膜パターン３１４の露出表面の上に、導電性バリア膜３２０を形成する。
導電性バリア膜３２０は例えば、窒化アルミニウム膜からなる。導電性バリア膜３２０を形成するために、ＡＬＤ工程を利用する。導電性バリア膜３２０を形成するために、図１又は図２を参照して説明した本発明の技術的思想による薄膜形成方法を利用する。前記導電性バリア膜３２０を構成する窒化アルミニウム膜をＡＬＤ工程によって形成するために、Ａｌソースとして、化学式Ｉによるアルミニウム化合物、例えば、より具体的には化学式ＩＩによるアルミニウム化合物を使用する。導電性バリア膜３２０を形成するためのＡＬＤ工程は、約３００乃至６００℃の範囲内で遂行される。導電性バリア膜３２０を形成した後、約５００乃至１，１５０℃の温度下で、前記導電性バリア膜３２０をアニーリングする。
図２６を参照すれば、導電性バリア膜３２０上に、ホール３１４Ｈ（図２５）を充填するに十分な厚みの配線層３３０を形成する。
配線層３３０は例えば、金属、例えば、タングステン、又は銅からなる。
図２７を参照すれば、エッチバック、ＣＭＰ、又はそれらの組み合わせを利用して、前記導電性バリア膜３２０及び配線層３３０のうち不要な部分を除去し、ホール３１４Ｈ（図２５）内にのみ、前記導電性バリア膜３２０及び配線層３３０が残るようにする。
図２４乃至図２７を参照して説明した集積回路素子３００の製造方法によれば、導電性バリア膜３２０を構成する窒化アルミニウム膜内での不純物含量を顕著に減らし、膜質にすぐれる導電性バリア膜３２０を提供することにより、集積回路素子３００の信頼性を向上できる。
図２８乃至図３０は、本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための図面であり、図２８は、集積回路素子４００の平面図であり、図２９は、図２８の集積回路素子４００の斜視図であり、図３０は、図２８のＸ−Ｘ’線断面及びＹ−Ｙ’線断面の構成を示す断面図である。
図２８乃至図３０を参照すれば、集積回路素子４００は、基板１１０から突出されたフィン型（ｆｉｎ−ｔｙｐｅ）活性領域ＦＡを含む。
フィン型活性領域ＦＡは、一方向（図２８及び図２９においてＹ方向）に沿って延長される。基板１１０上には、フィン型活性領域ＦＡの下部側壁を覆う素子分離膜４０２が形成されている。フィン型活性領域ＦＡは、素子分離膜４０２上にフィン状に突出されている。一実施例において、素子分離膜４０２は、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、又はそれらの組み合わせからなる。
基板１１０上において、フィン型活性領域ＦＡ上には、ゲート構造体４２０がフィン型活性領域ＦＡの延長方向に交差する方向（Ｘ方向）に延長される。フィン型活性領域ＦＡにおいて、ゲート構造体４２０の両側には、１対のソース／ドレイン領域４３０が形成される。
１対のソース／ドレイン領域４３０は、フィン型活性領域ＦＡから、エピタキシャル成長された半導体層を含み得る。即ち、１対のソース／ドレイン領域４３０の各々は例えば、エピタキシャル成長された複数のＳｉＧｅ層を含む埋め込みＳｉＧｅ構造、エピタキシャル成長されたＳｉ層、又はエピタキシャル成長されたＳｉＣ層からなる。１対のソース／ドレイン領域４３０の形状は、図２９に例示した形状に限定されず、多様な形状を有し得る。
フィン型活性領域ＦＡとゲート構造体４２０とが交差する部分において、ＭＯＳトランジスタＴＲが形成される。ＭＯＳトランジスタＴＲは、フィン型活性領域ＦＡの上面及び両側面においてチャネルが形成される三次元構造のＭＯＳトランジスタからなる。このようなＭＯＳトランジスタＴＲは、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタを構成する。
図３０に示したように、ゲート構造体４２０は、フィン型活性領域ＦＡの表面から順に形成されたインタフェース層４１２、高誘電膜４１４、第１金属含有層４２６Ａ、第２金属含有層４２６Ｂ及びギャップフィル金属層４２８を含む。ゲート構造体４２０において、第１金属含有層４２６Ａ、第２金属含有層４２６Ｂ及びギャップフィル金属層４２８は、ゲート電極４２０Ｇを構成する。
ゲート構造体４２０の両側面には、絶縁スペーサ４４２が形成される。絶縁スペーサ４４２は、層間絶縁膜４４４によって覆われている。インタフェース層４１２は、フィン型活性領域ＦＡの表面を覆うように形成され、酸化膜、窒化膜又は酸窒化膜などの絶縁物質から形成される。高誘電膜４１４は、シリコン酸化膜より誘電定数が大きい物質からなる。例えば、高誘電膜４１４は、約１０乃至２５の誘電定数を有する。高誘電膜４１４は、金属酸化物又は金属酸窒化物からなる。
第１金属含有層４２６Ａは、Ｐ型仕事関数導電物質、例えば、ＴｉＮからなる。第２金属含有層４２６Ｂは、Ｎ型仕事関数導電物質、例えば、Ｔｉ又はＴａを含むＡｌ化合物を含み得、ＮＭＯＳトランジスタに必要なＮ型金属含有層を形成する。第２金属含有層４２６Ｂは、炭素原子を含むＡｌ含有膜を含む場合もある。例えば、第２金属含有層４２６Ｂは、ＴｉＡｌＣ、ＴｉＡｌＣＮ、ＴａＡｌＣ、ＴａＡｌＣＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、又はそれらの組み合わせを含み得る。
第２金属含有層４２６Ｂを形成するために、図１又は図２を参照して説明した薄膜形成方法を利用する。第２金属含有層４２６Ｂを形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、化学式Ｉによるアルミニウム化合物、より具体的には例えば、化学式ＩＩによるアルミニウム化合物を使用する。第２金属含有層４２６Ｂを形成するためのＡＬＤ工程は、約３００乃至６００℃の範囲内で遂行される。一実施例において、第２金属含有層４２６Ｂを形成した後、第２金属含有層４２６Ｂを、約５００乃至１，１５０℃の温度下でアニーリングする。
第２金属含有層４２６Ｂは、第１金属含有層４２６Ａと共に、ゲート構造体４２０の仕事関数を調節し、ゲート構造体４２０の閾値電圧が調節される。
ギャップフィル金属層４２８は、ＲＭＧ（ｒｅｐｌａｃｅｍｅｎｔ ｍｅｔａｌ ｇａｔｅ）工程によって、ゲート構造体４２０を形成するとき、第２金属含有層４２６Ｂ上の残るゲート空間を充填するように形成される。第２金属含有層４２６Ｂを形成した後、前記第２金属含有層４２６Ｂ上部に残っているゲート空間がない場合、第２金属含有層４２６Ｂ上にギャップフィル金属層４２８が形成されずに省略できる。ギャップフィル金属層４２８は例えば、Ｗ、ＴｉＮ又はＴａＮなどの金属窒化物、Ａｌ、金属炭化物、金属シリサイド、金属アルミニウム炭化物、金属アルミニウム窒化物、若しくは金属シリコン窒化物を含む。
図２８乃至図３０を参照して説明した本発明の技術的思想による実施例による集積回路素子４００の製造にあたり、第２金属含有層４２６Ｂを形成するために、本発明の技術的思想によるアルミニウム化合物を利用することにより、集積回路素子４００の信頼性を向上できる。
図８は、本発明の技術的思想による更に他の実施例による集積回路素子の製造方法について説明するための斜視図である。図８に例示した集積回路素子５００は、可変抵抗メモリ素子を構成する。
図８を参照すれば、集積回路素子５００は、基板１１０上に形成された層間絶縁膜５０２、層間絶縁膜５０２上に順に形成された複数の第１電極ライン５１０、複数の第２電極ライン５２０、及び複数の可変抵抗メモリセルＭＣを含む。
層間絶縁膜５０２は例えば、酸化シリコン膜、窒化シリコン膜、又はそれらの組み合わせからなる。
複数の第１電極ライン５１０は、基板１１０上において、第１方向（Ｘ方向）に相互に平行に延長される。複数の第２電極ライン５２０は、複数の第１電極ライン５１０上において、第１方向と交差する第２方向（Ｙ方向）に相互に平行に延長される。複数の第１電極ライン５１０、及び複数の第２電極ライン５２０のうちいずれか一つは、複数のワードラインであり、他の一つは、複数のビットラインである。
複数の第１電極ライン５１０及び第２電極ライン５２０は、各々、例えば金属、導電性金属窒化物、導電性金属酸化物、又はそれらの組み合わせからなる。例えば、複数の第１電極ライン５１０及び第２電極ライン５２０は、各々Ａｌ、ＴｉＡｌＮ、又はそれらの組み合わせからなる。複数の第１電極ライン５１０及び第２電極ライン５２０を形成するために、図１又は図２を参照して説明した薄膜形成方法を利用する。一実施例において、複数の第１電極ライン５１０及び第２電極ライン５２０を形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、化学式Ｉによるアルミニウム化合物、特に例えば、化学式ＩＩによるアルミニウム化合物を使用する。前記ＡＬＤ工程は、約３００乃至６００℃の範囲内で選択される第１温度下で遂行される。
複数の第１電極ライン５１０及び第２電極ライン５２０は、導電性バリア膜（図示せず）を更に含み得る。前記導電性バリア膜は例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、又はそれらの組み合わせからなる。
複数のメモリセルＭＣは、複数の第１電極ライン５１０と、複数の第２電極ライン５２０との間であって、それらが交差する部分に配置される。複数のメモリセルＭＣは、第１方向及び第２方向に互いに離隔して配置される。複数のメモリセルＭＣは例えば、各々下部電極層５４２、選択素子層５４４、中間電極層５４６、加熱電極層５５２、可変抵抗層５５４及び上部電極層５５６を含む。
可変抵抗層５５４は、加熱時間によって、非晶質（ａｍｏｒｐｈｏｕｓ）状態と結晶質（ｃｒｙｓｔａｌｌｉｎｅ）状態との間で可逆的に変化する相変化物質を含む。例えば、可変抵抗層５５４は、可変抵抗層５５４の両端に印加される電圧によって発生するジュール熱（Ｊｏｕｌｅ ｈｅａｔ）によって、その相が可逆的に変化し、かような相変化によって抵抗が変化する物質を含む。具体的には、前記相変化物質は、非晶質相では高抵抗状態になり、結晶質相では低抵抗状態になる。
高抵抗状態を「０」で、低抵抗状態を「１」と定義することにより、可変抵抗層５５４にデータが保存される。可変抵抗層５５４は、例えば相変化物質として、カルコゲナイド物質を含む。例えば、可変抵抗層５５４は、Ｇｅ−Ｓｂ−Ｔｅ（ＧＳＴ）を含む。可変抵抗層５５４は、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）のうちから選択された少なくとも１つの不純物を更に含み得る。前記不純物によって、集積回路素子５００の駆動電流を変更できる。また、可変抵抗層５５４は、金属を更に含み得る。可変抵抗層５５４が遷移金属酸化物を含む場合、集積回路素子５００は、ＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ ＲＡＭ）になり得る。
選択素子層５４４は、電流の流れを制御できる電流調整層である。選択素子層５４４は、選択素子層５４４の両端にかかった電圧の大きさによって抵抗が変化する物質層を含む。例えば、選択素子層５４４は、オボニック閾値スイッチング（ＯＴＳ、ｏｖｏｎｉｃ ｔｈｒｅｓｈｏｌｄ ｓｗｉｔｃｈｉｎｇ）物質を含む。選択素子層５４４は、ＯＴＳ物質として、例えばカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）スイッチング物質を含む。
加熱電極層５５２は、中間電極層５４６と可変抵抗層５５４との間で、可変抵抗層５５４と接するように配置される。加熱電極層５５２は、セット動作又はリセット動作において、可変抵抗層５５４を加熱する機能を行う。加熱電極層５５２は、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴａＡｌＮ、ＴａＮ、ＷＳｉ、ＷＮ、ＴｉＷ、ＭｏＮ、ＮｂＮ、ＴｉＢＮ、ＺｒＳｉＮ、ＷＳｉＮ、ＷＢＮ、ＺｒＡｌＮ、ＭｏＡｌＮ、ＴｉＡｌ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＷＯＮ、ＴａＯＮ、Ｃ、ＳｉＣ、ＳｉＣＮ、ＣＮ、ＴｉＣＮ、ＴａＣＮ、又はそれらの組み合わせからなる高融点金属、又はそれらの窒化物からなる。
下部電極層５４２、中間電極層５４６、及び上部電極層５５６は、各々Ａｌ、ＴｉＡｌＮ、又はそれらの組み合わせからなる。下部電極層５４２、中間電極層５４６、及び上部電極層５５６のうち少なくとも一つは、図１又は図２を参照して説明した薄膜形成方法を利用して形成される。一実施例において、下部電極層５４２、中間電極層５４６、及び上部電極層５５６のうち少なくとも一つを形成するために、ＡＬＤ工程を利用する。このとき、Ａｌソースとして、化学式Ｉによるアルミニウム化合物、例えば具体的には、化学式ＩＩによるアルミニウム化合物を使用する。前記ＡＬＤ工程は、約３００乃至６００℃の範囲内で選択される第１温度下で遂行される。
複数の第１電極ライン５１０各々の間には、第１絶縁層５７２が配置される。複数のメモリセルＭＣ各々の間には、第２絶縁層５７４が配置される。複数の第２電極ライン５２０各々の間には、第３絶縁層５７６が配置される。
次に、本発明の技術的思想による実施例によるアルミニウム化合物の具体的な合成例、及び薄膜形成方法について説明する。しかし、本発明の技術的思想は、以下の例に限定されない。
例１
化学式ＩＩＩのアルミニウム化合物［（ＣＨ ３ ）Ｎ（ＣＨ ２ ＣＨ ２ ＣＨ ２ ） ２ Ａｌ（ＣＨ ３ ）］の合成
メチルジクロロアルミニウム（４１ｇ、０．３７ｍｏｌ）を溶融した後、これに対して常温で３−マグネシウムクロロ−Ｎ−（３−マグネシウムプロピル）−Ｎ−メチルプロパン−１−アミン（４００ｍｌ、１Ｎ）のＴＨＦ（ｔｅｔｒａｈｙｄｒｏｆｕｒａｎ）溶液を投入し、常温で１７時間撹拌した。反応が終わった後、減圧下で、溶媒及び揮発性副生成物を除去した後、減圧蒸溜（３２℃、０．５４ｔｏｒｒ）し、化学式１の化合物３５ｇを得た（収率６１％）。
（分析）
１Ｈ−ＮＭＲ（ｓｏｌｖｅｎｔ：ｂｅｎｚｅｎｅ−ｄ６，ｐｐｍ） δ −０．５１（３Ｈ，ｓ，ＣＨ３Ａｌ）， ０．１８（４Ｈ，ｔ，ＣＨ２ＡｌＣＨ２）， １．６１（４Ｈ，ｍ，ＣＨ２ＣＨ２ＡｌＣＨ２ＣＨ２）， １．７９（３Ｈ，ｓ，ＣＨ３Ｎ）， １．８２（２Ｈ，ｍ，ＣＨＮＣＨ）， ２．０８（２Ｈ，ｍ，ＣＨ’ＮＣＨ’）
評価
化学式ＩＩＩのアルミニウム化合物の特性評価
図９は、例１で得られた化学式ＩＩＩのアルミニウム化合物のＤＳＣ（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ）分析結果を示したグラフである。
図９の結果から分かるように、化学式ＩＩＩのアルミニウム化合物は、約４００℃まで熱分解ピークが観察されず、約４０５℃で熱分解が発生するということを確認した。
比較例として、ＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ）に対して、同一方法でＤＳＣ分析した結果、約２３７℃で熱分解が発生するということを確認した。それにより、化学式ＩＩＩのアルミニウム化合物の熱的安定性が非常に優秀であるということが分かる。
図３３は、化学式ＩＩＩのアルミニウム化合物１０ｍｇを、アルゴン雰囲気で、１０℃／ｍｉｎの昇温条件で、熱重量分析（ＴＧＡ：ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｉｃ ａｎａｌｙｓｉｓ）した結果を示したグラフである。
図３３において、縦軸は、温度上昇による重量損失百分率を示す。図３３から分かるように、化学式ＩＩＩのアルミニウム化合物は、迅速な気化特性を有し、約１７０℃近辺で熱分解による残留物質なしに、９９％以上気化された。
図３４は、化学式ＩＩＩのアルミニウム化合物の温度変化による蒸気圧を測定した結果を示したグラフである。
図３４の結果において、５０℃において、約１Ｔｏｒｒレベルの蒸気圧が確認された。
例２
アルミニウム酸化膜の形成
例１で合成した化学式ＩＩＩのアルミニウム化合物を原料にして、ＡＬＤ工程によって、シリコン基板上に、アルミニウム酸化膜を形成した。このとき、反応性ガスとして、オゾンガスを使用し、パージガスとしてアルゴンを使用した。アルミニウム酸化膜を形成する間、基板の温度は、３５０乃至６００℃を維持した。
アルミニウム酸化膜を形成するために、次のような一連の工程（１）乃至工程（４）を１サイクルにして、２００サイクルを反復した。
工程（１）：アルミニウム化合物の容器（ｃａｎｉｓｔｅｒ）加熱温図８０℃下で気化させたアルミニウム化合物の蒸気を、８秒間反応チャンバ内に導入し、３５０乃至６００℃に維持される基板上に堆積させる工程
工程（２）：３，０００ｓｃｃｍの流量で供給されるアルゴンガスを利用して１０秒間パージし、未反応原料を除去する工程
工程（３）：反応チャンバ内に、反応性ガスであるオゾンガスを、３００ｓｃｃｍの流量で１４秒間導入して反応させる工程
工程（４）：３，０００ｓｃｃｍの流量で供給されるアルゴンガスを利用して１０秒間パージし、未反応原料を除去する工程
図３５は、例２において、アルミニウム酸化膜の蒸着成長率の基板温度依存性を評価した結果を示したグラフである。
図３５の結果において、３５０乃至５５０℃までの蒸着率は、約０．９２乃至１．１７Å／サイクルであり、６００℃での蒸着率は、約１．８１Å／サイクルであった。それにより、ＡＬＤウィンドウ（ｗｉｎｄｏｗ）区間は、約３５０乃至５５０℃であると確認された。
前記結果から、化学式ＩＩＩのアルミニウム化合物を利用して、アルミニウム酸化膜を蒸着するとき、薄膜成長速度が一定であるＡＬＤ挙動を示すということを確認し、約３５０乃至５５０℃の比較的広いＡＬＤウィンドウを確保でき、優秀な熱的安定性を有するということを確認した。
図３６は、例２において、基板温度を３５０℃及び５５０℃に維持する条件下で得られたアルミニウム酸化膜の濃度組成分析のためのＸＰＳ（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）深さ方向元素分析（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）結果を示したグラフである。
基板温度が３５０℃及び５５０℃であるとき、得られたアルミニウム酸化膜内の炭素原子は、約１原子％未満しか検出されず、前駆体分解による不純物が発生していないということを確認した。
以上、本発明について、望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されるものではなく、本発明の技術的思想及び範囲内において、当分野で当業者によって、さまざまな変形及び変更が可能であろう。
本発明の、アルミニウム化合物、及びそれを利用した薄膜形成方法、並びに集積回路素子の製造方法は、例えば、半導体素子関連の技術分野に効果的に適用可能である。
１００，２００ 集積回路素子
１１０ 基板
１２２ エッチング停止用絶縁膜
Ｐ１２４ 犠牲層
１２６ 絶縁層
１３０ チャネルホール
１３２、１３２Ａ、１３２Ｂ、１３２Ｃ 電荷保存膜
１３４、１３４Ａ、１３４Ｂ、１３４Ｃ トンネル絶縁膜
１３６、１３６Ａ、１３６Ｂ、１３６Ｃ ブロッキング絶縁膜、アルミニウム酸化膜
１３８、１３８Ａ、１３８Ｂ、１３８Ｃ ゲート誘電膜
１４０ チャネル領域
１４２ 絶縁膜
１５０ 導電パターン
１６０ 開口
１６４ ゲート電極
１６８ 共通ソース領域
１７２ 絶縁スペーサ
１７４ 導電性プラグ
１８２ 第１コンタクト
１８４ 第１導電層
１９２ 第２コンタクト
１９４ ビットライン
２００ 集積回路素子
２１２ 素子分離領域
２２０ 層間絶縁膜
２２４ 導電領域
２２８ 絶縁層
２２８Ｐ 絶縁層パターン
２３０ モールド膜
２３０Ｐ モールド膜パターン
２４２ 犠牲膜
２４２Ｐ 犠牲膜パターン
２４４ マスクパターン
２５０ 下部電極形成用導電膜
２６０ 誘電膜
２７０ キャパシタ
３００ 集積回路素子
３１２ 導電パターン
３１４ 層間誘電層パターン
３１４Ｈ ホール
３２０ 導電性バリア膜
３３０ 配線層
４００ 集積回路素子
４０２ 素子分離膜
４１２ インタフェース層
４１４ 高誘電膜
４２０ ゲート構造体
４２０Ｇ ゲート電極
４２６Ａ 第１金属含有層
４２６Ｂ 第２金属含有層
４２８ ギャップフィル金属層
４３０ ソース／ドレイン領域
４４２ 絶縁スペーサ
４４４ 層間絶縁膜
５００ 集積回路素子
５０２ 層間絶縁膜
５１０ 第１電極ライン
５２０ 第２電極ライン
５４２ 下部電極層
５４４ 選択素子層
５４６ 中間電極層
５５２ 加熱電極層
５５４ 可変抵抗層
５５６ 上部電極層
５７２ 第１絶縁層
５７４ 第２絶縁層
５７６ 第３絶縁層
ＡＣ 活性領域
ＦＡ フィン型活性領域
ＧＳ ゲート空間
Ｈ１ ホール
ＬＥ 下部電極
ＭＣ メモリセル
ＴＲ ＭＯＳトランジスタ
ＵＥ 上部電極

Claims (25)

  1. 次の化学式Ｉにより表示されるアルミニウム化合物であって
    Figure 2018048113
     化学式Ｉにおいて、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子、ハロゲン原子、Ｃ１−Ｃ７（炭素原子数１乃至７の）置換又は非置換のアルキル基、Ｃ２−Ｃ７置換又は非置換のアルケニル基、Ｃ２−Ｃ７置換又は非置換のアルキニル基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族又は脂環式の炭化水素基であることを特徴とするアルミニウム化合物。
  2. 熱分解温度が３５０乃至５５０℃であることを特徴とする請求項１に記載のアルミニウム化合物。
  3. Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基であり、
    Ｒ２、Ｒ３、Ｒ４、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子又はＣ１−Ｃ７アルキル基であることを特徴とする請求項１に記載のアルミニウム化合物。
  4. 次の化学式ＩＩにより表示されるアルミニウム化合物であって、
    Figure 2018048113
     化学式ＩＩにおいて、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基であることを特徴とする請求項１に記載のアルミニウム化合物。
  5. 化学式ＩＩＩにより表示されることを特徴とする請求項１に記載のアルミニウム化合物。
    Figure 2018048113
  6. 次の化学式Ｉにより表示されるアルミニウム化合物を使用して、基板上にアルミニウム含有膜を形成する段階を含む薄膜形成方法であって、
    Figure 2018048113
     化学式Ｉにおいて、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子、ハロゲン原子、Ｃ１−Ｃ７置換又は非置換のアルキル基、Ｃ２−Ｃ７置換又は非置換のアルケニル基、Ｃ２−Ｃ７置換又は非置換のアルキニル基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族又は脂環式炭化水素基であることを特徴とする薄膜形成方法。
  7. 前記アルミニウム化合物は、熱分解温度が３５０乃至５５０℃であることを特徴とする請求項６に記載の薄膜形成方法。
  8. 前記アルミニウム化合物は、化学式ＩＩで表示される薄膜形成方法であって、
    Figure 2018048113
     化学式ＩＩにおいて、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基であることを特徴とする請求項６に記載の薄膜形成方法。
  9. 前記アルミニウム含有膜を形成する段階は、３００乃至６００℃の温度下で遂行されることを特徴とする請求項６に記載の薄膜形成方法。
  10. 前記アルミニウム含有膜を形成する段階は、
    前記基板上に、前記アルミニウム化合物及び反応性ガスを同時に又は順次に供給する段階を含むことを特徴とする請求項６に記載の薄膜形成方法。
  11. 前記反応性ガスは、ＮＨ３、モノアルキルアミン、ジアルキルアミン、トリアルキルアミン、有機アミン化合物、ヒドラジン化合物、及びそれらの組み合わせのうちから選択されることを特徴とする請求項１０に記載の薄膜形成方法。
  12. 前記反応性ガスは、Ｏ２、Ｏ３、プラズマＯ２、Ｈ２Ｏ、ＮＯ２、ＮＯ、Ｎ２Ｏ（ｎｉｔｒｏｕｓ ｏｘｉｄｅ）、ＣＯ２、Ｈ２Ｏ２、ＨＣＯＯＨ、ＣＨ３ＣＯＯＨ、（ＣＨ３ＣＯ）２Ｏ、及びそれらの組み合わせのうちから選択されることを特徴とする請求項１０に記載の薄膜形成方法。
  13. 前記アルミニウム含有膜を形成する段階は、
    前記アルミニウム化合物を含むソースガスを気化させる段階と、
    前記気化されたソースガスを、前記基板上に供給し、前記基板上にＡｌソース吸着層を形成する段階と、
    前記Ａｌソース吸着層上に反応性ガスを供給する段階と、を含むことを特徴とする請求項６に記載の薄膜形成方法。
  14. 前記アルミニウム含有膜は、酸化アルミニウム膜、窒化アルミニウム膜、炭素を含むアルミニウム合金膜、又は窒素を含むアルミニウム合金膜であることを特徴とする請求項６に記載の薄膜形成方法。
  15. 基板上に下部構造物を形成する段階と、
    次の化学式Ｉにより表されるアルミニウム化合物を使用して、３００乃至６００℃の温度下で、前記下部構造物上に、アルミニウム含有膜を形成する段階と、を含む集積回路素子の製造方法であって、
    Figure 2018048113
     化学式Ｉにおいて、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、及びＲ８は、各々独立して、水素原子、ハロゲン原子、Ｃ１−Ｃ７置換又は非置換のアルキル基、Ｃ２−Ｃ７置換又は非置換のアルケニル基、Ｃ２−Ｃ７置換又は非置換のアルキニル基、若しくは、Ｃ４−Ｃ２０置換又は非置換の、芳香族又は脂環式炭化水素基であることを特徴とする集積回路素子の製造方法。
  16. 前記アルミニウム化合物は、熱分解温度が３５０乃至５５０℃であることを特徴とする請求項１５に記載の集積回路素子の製造方法。
  17. 前記アルミニウム化合物は、化学式ＩＩで表示される薄膜形成方法であって、
    Figure 2018048113
     化学式ＩＩにおいて、Ｒ１及びＲ５は、各々独立して、Ｃ１−Ｃ７アルキル基であることを特徴とする請求項１５に記載の薄膜形成方法。
  18. 前記アルミニウム含有膜を形成する段階は、前記下部構造物上に、酸化アルミニウム膜、窒化アルミニウム膜、炭素を含むアルミニウム合金膜、又は窒素を含むアルミニウム合金膜を形成する段階を含むことを特徴とする請求項１５に記載の集積回路素子の製造方法。
  19. 前記下部構造物を形成する段階は、
    前記基板上に、前記基板と平行に延長される複数の絶縁層と、複数の犠牲層とを相互に１層積層する段階と、
    前記複数の犠牲層、及び複数の絶縁層を貫通する開口を形成する段階と、
    前記開口を介して、前記複数の犠牲層を除去し、前記複数の絶縁層各々の間に一つずつ配置される複数のゲート空間を設ける段階と、を含み、
    前記アルミニウム含有膜を形成する段階は、
    ３００乃至６００℃の範囲内で選択される第１温度下で、前記開口を介して、前記複数のゲート空間に、前記アルミニウム化合物を供給し、前記複数のゲート空間内に、アルミニウム酸化膜を形成する段階を含むことを特徴とする請求項１５に記載の集積回路素子の製造方法。
  20. 前記アルミニウム酸化膜を形成した後、前記第１温度より高い第２温度下で、前記アルミニウム酸化膜をアニーリングし、前記アルミニウム酸化膜を稠密化する段階を更に含むことを特徴とする請求項１９に記載の集積回路素子の製造方法。
  21. 前記アルミニウム酸化膜を形成した後、前記アルミニウム酸化膜上で、前記複数のゲート空間を充填する複数のゲート電極を形成する段階を含むことを特徴とする請求項１９に記載の集積回路素子の製造方法。
  22. 前記基板上に、下部電極、誘電膜及び上部電極を含むキャパシタを形成する段階を更に含み、
    前記下部構造物を形成する段階は、前記基板上に、前記下部電極を形成する段階を含み、
    前記アルミニウム含有膜を形成する段階は、前記誘電膜を形成するために、前記下部電極の表面を覆うアルミニウム酸化膜を形成する段階を含むことを特徴とする請求項１５に記載の集積回路素子の製造方法。
  23. 前記下部構造物を形成する段階は、
    前記基板の一部をエッチングし、前記基板から上部に突出するフィン型活性領域を形成する段階と、
    前記フィン型活性領域の上に高誘電膜を形成する段階と、を含み、
    前記アルミニウム含有膜を形成する段階は、
    前記アルミニウム化合物と、アルミニウムではない他の金属を含む金属化合物とを使用して、前記高誘電膜を挟み、前記フィン型活性領域の上面及び両側壁を覆う金属含有層を形成する段階を含み、
    前記金属含有層は、ＴｉＡｌＣ、ＴｉＡｌＣＮ、ＴａＡｌＣ、ＴａＡｌＣＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、又はそれらの組み合わせを含むことを特徴とする請求項１５に記載の集積回路素子の製造方法。
  24. 前記基板上で、前記基板の上面に平行な第１方向に延長される複数の第１電極ラインと、前記複数の第１電極ライン上で、前記基板の上面に平行であり、前記第１方向と異なる第２方向に延長される複数の第２電極ラインと、前記複数の第１電極ラインと前記複数の第２電極ラインとの間で、前記複数の第１電極ラインと前記複数の第２電極ラインとが交差する部分に配置される複数の可変抵抗メモリセルと、を含むメモリ素子を製造する段階を更に含み、
    前記アルミニウム含有膜を形成する段階は、前記アルミニウム化合物を使用して、前記複数の第１電極ライン、又は前記複数の第２電極ラインを形成する段階を含むことを特徴とする請求項１５に記載の集積回路素子の製造方法。
  25. 前記アルミニウム含有膜は、Ａｌ、ＴｉＡｌＮ、又はそれらの組み合わせを含むことを特徴とする請求項２４に記載の集積回路素子の製造方法。
JP2017159059A 2016-09-13 2017-08-22 アルミニウム化合物を利用した薄膜形成方法、並びに集積回路素子の製造方法 Active JP7140476B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160118210A KR102627458B1 (ko) 2016-09-13 2016-09-13 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
KR10-2016-0118210 2016-09-13

Publications (2)

Publication Number Publication Date
JP2018048113A true JP2018048113A (ja) 2018-03-29
JP7140476B2 JP7140476B2 (ja) 2022-09-21

Family

ID=61560764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017159059A Active JP7140476B2 (ja) 2016-09-13 2017-08-22 アルミニウム化合物を利用した薄膜形成方法、並びに集積回路素子の製造方法

Country Status (5)

Country Link
US (1) US10224200B2 (ja)
JP (1) JP7140476B2 (ja)
KR (1) KR102627458B1 (ja)
CN (1) CN107814817A (ja)
TW (1) TWI731109B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10991435B2 (en) * 2017-09-29 2021-04-27 Intel Corporation Vertical flash memory cell with selector for fast read
US10714494B2 (en) * 2017-11-23 2020-07-14 Macronix International Co., Ltd. 3D memory device with silicon nitride and buffer oxide layers and method of manufacturing the same
JP7401928B2 (ja) 2018-07-30 2023-12-20 ユーピー ケミカル カンパニー リミテッド アルミニウム化合物及びこれを使用したアルミニウム含有膜の形成方法
KR20200080478A (ko) 2018-12-26 2020-07-07 삼성전자주식회사 알루미늄 화합물 및 이를 이용한 반도체 소자의 제조 방법
US10847578B1 (en) * 2019-07-03 2020-11-24 Windbond Electronics Corp. Three-dimensional resistive memories and methods for forming the same
US11319449B2 (en) * 2019-12-20 2022-05-03 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Area selective deposition of metal containing films
KR20220156718A (ko) * 2021-05-18 2022-11-28 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
CN113772704A (zh) * 2021-09-13 2021-12-10 中山大学 一种二维氧化铝粉的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500520A (ja) * 1987-08-08 1990-02-22 メルク・パテント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 有機金属化合物
JPH07503660A (ja) * 1992-12-01 1995-04-20 メルク　パテント　ゲゼルシャフト　ミット　ベシュレンクテル　ハフトング 配位触媒システム
JP2012049539A (ja) * 2010-08-25 2012-03-08 Samsung Electronics Co Ltd セルストリングの製造方法及びこれを含む不揮発性メモリ装置の製造方法
JP2016141631A (ja) * 2015-01-30 2016-08-08 日本アルキルアルミ株式会社 トリメチルアルミニウム−ジメチルアルミニウムハイドライド組成物の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457173A (en) 1990-10-09 1995-10-10 Lanxide Technology Company, Lp Polymer precursors for aluminum nitride
KR970010591A (ko) * 1995-08-24 1997-03-27 한승준 썬 바이저의 경고라벨 부착방법
DE10010796A1 (de) * 2000-03-08 2001-09-13 Merck Patent Gmbh Katalysatorsysteme für die Ziegler-Natta-Olefin-Polymerisation
TW548239B (en) 2000-10-23 2003-08-21 Asm Microchemistry Oy Process for producing aluminium oxide films at low temperatures
CN1798866A (zh) * 2003-06-05 2006-07-05 液体空气乔治洛德方法利用和研究的具有监督和管理委员会的有限公司 用氨基铝前体形成含铝薄膜的方法
JP2007507902A (ja) 2003-09-30 2007-03-29 アヴィザ テクノロジー インコーポレイテッド 原子層堆積による高誘電率誘電体の成長
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
KR100696858B1 (ko) 2005-09-21 2007-03-20 삼성전자주식회사 유기 알루미늄 전구체 및 이를 이용한 금속배선 형성방법
KR100724084B1 (ko) 2005-11-16 2007-06-04 주식회사 유피케미칼 디알킬아미도디하이드로알루미늄 화합물을 이용한 박막증착방법
KR100756388B1 (ko) 2006-06-02 2007-09-10 (주)디엔에프 알루미늄증착 전구체 및 그의 제조방법
KR101367141B1 (ko) 2007-08-03 2014-02-25 삼성전자주식회사 유기 금속 전구체, 이를 이용한 박막의 형성 방법 및 금속배선의 제조 방법
WO2012097146A1 (en) * 2011-01-14 2012-07-19 W. R. Grace & Co.-Conn. Process of making modified metallocene catalyst, catalyst produced and use thereof
JP6065840B2 (ja) 2011-11-02 2017-01-25 宇部興産株式会社 トリス（ジアルキルアミド）アルミニウム化合物及び当該アルミニウム化合物を用いるアルミニウム含有薄膜の製造方法
US8927059B2 (en) 2011-11-08 2015-01-06 Applied Materials, Inc. Deposition of metal films using alane-based precursors
JP5843318B2 (ja) 2012-02-14 2016-01-13 株式会社Adeka Ａｌｄ法用窒化アルミニウム系薄膜形成用原料及び該薄膜の製造方法
US9255324B2 (en) 2012-08-15 2016-02-09 Up Chemical Co., Ltd. Aluminum precursor composition
US8835273B2 (en) 2012-09-19 2014-09-16 Intermolecular, Inc. High temperature ALD process of metal oxide for DRAM applications
KR102123996B1 (ko) * 2013-02-25 2020-06-17 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
KR102093226B1 (ko) 2013-05-20 2020-03-25 (주)디엔에프 규소함유 유기 금속 전구체 화합물, 이의 제조방법 및 이를 이용한 금속-규소 산화물 박막의 제조 방법
US20150146341A1 (en) 2013-11-27 2015-05-28 GlobalFoundries, Inc. ALD dielectric films with leakage-reducing impurity layers
KR102251989B1 (ko) 2014-03-10 2021-05-14 삼성전자주식회사 유기 금속 전구체 및 이를 이용한 박막 형성 방법
KR20160082321A (ko) 2014-12-31 2016-07-08 주식회사 유진테크 머티리얼즈 알루미늄 박막 증착용 전구체 및 이를 이용한 박막 증착 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500520A (ja) * 1987-08-08 1990-02-22 メルク・パテント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 有機金属化合物
JPH07503660A (ja) * 1992-12-01 1995-04-20 メルク　パテント　ゲゼルシャフト　ミット　ベシュレンクテル　ハフトング 配位触媒システム
JP2012049539A (ja) * 2010-08-25 2012-03-08 Samsung Electronics Co Ltd セルストリングの製造方法及びこれを含む不揮発性メモリ装置の製造方法
JP2016141631A (ja) * 2015-01-30 2016-08-08 日本アルキルアルミ株式会社 トリメチルアルミニウム−ジメチルアルミニウムハイドライド組成物の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF CRYSTAL GROWTH, vol. 107(1-4), JPN6021021704, 1991, pages 309 - 313, ISSN: 0004523197 *
ZEITSCHRIFT FUER ANORGANISCHE UND ALLGEMEINE CHEMIE, vol. 627(8), JPN6021021706, 2001, pages 1915 - 1920, ISSN: 0004523198 *

Also Published As

Publication number Publication date
TW201829430A (zh) 2018-08-16
CN107814817A (zh) 2018-03-20
KR20180029736A (ko) 2018-03-21
US20180076024A1 (en) 2018-03-15
JP7140476B2 (ja) 2022-09-21
KR102627458B1 (ko) 2024-01-19
US10224200B2 (en) 2019-03-05
TWI731109B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
JP7140476B2 (ja) アルミニウム化合物を利用した薄膜形成方法、並びに集積回路素子の製造方法
US10651031B2 (en) Tantalum compound
EP1675194B1 (en) Germanium precursor and method of manufacturing a GST thin layer
JP7017328B2 (ja) Ａｌｄ薄膜形成用アルミニウム化合物
KR100871692B1 (ko) 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
US8525244B2 (en) Germanium compound, semiconductor device fabricated using the same, and methods of forming the same
US20090275198A1 (en) Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
US10259836B2 (en) Methods of forming thin film and fabricating integrated circuit device using niobium compound
JP2018090586A (ja) スズ化合物、その合成方法、ａｌｄ用スズ前駆体化合物、及びスズ含有物質膜の形成方法
JP2021136451A (ja) キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
WO2010120459A2 (en) Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US20220380390A1 (en) Silicon compounds and methods of manufacturing integrated circuit device using the same
US20210040130A1 (en) Niobium compound and method of forming thin film
CN111362979A (zh) 铝化合物以及使用其制造半导体器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220908

R150 Certificate of patent or registration of utility model

Ref document number: 7140476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150