JP2018011048A - Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method - Google Patents

Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2018011048A
JP2018011048A JP2017112873A JP2017112873A JP2018011048A JP 2018011048 A JP2018011048 A JP 2018011048A JP 2017112873 A JP2017112873 A JP 2017112873A JP 2017112873 A JP2017112873 A JP 2017112873A JP 2018011048 A JP2018011048 A JP 2018011048A
Authority
JP
Japan
Prior art keywords
workpiece
defect
bonding
defect detection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017112873A
Other languages
Japanese (ja)
Other versions
JP6505776B2 (en
JP2018011048A5 (en
Inventor
悠 田井
Yu Tai
悠 田井
篤正 上林
Atsumasa Kambayashi
篤正 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Machinery Inc
Original Assignee
Canon Machinery Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Machinery Inc filed Critical Canon Machinery Inc
Priority to MYPI2019000211A priority Critical patent/MY202139A/en
Priority to SG11201900112TA priority patent/SG11201900112TA/en
Priority to CN201780041948.3A priority patent/CN109564172B/en
Priority to PCT/JP2017/023932 priority patent/WO2018008512A1/en
Priority to TW106122419A priority patent/TWI725208B/en
Publication of JP2018011048A publication Critical patent/JP2018011048A/en
Publication of JP2018011048A5 publication Critical patent/JP2018011048A5/en
Application granted granted Critical
Publication of JP6505776B2 publication Critical patent/JP6505776B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a defect detector and a defect detection method, capable of stably detecting the presence or absence of defects such as cracks, and also to provide a die bonder and a bonding method.SOLUTION: Defects are detected which are formed in a coating layer in a work piece equipped with a variable density layer having a variable density pattern, and a coating layer covering the variable density pattern of the variable density layer. Illumination light irradiated from an illuminator has a wavelength whose strength of light made incident on an imaging device by being reflected or scattered from the coating layer is larger than that of the light made incident on the imaging device by being reflected from at least the variable density layer. For this reason, this illumination light reduces influence on the variable density pattern of the variable density layer.SELECTED DRAWING: Figure 1

Description

本発明は、ウェハ、このウェハから切断されて個片化されたチップ等のワークに形成されるクラックを検出する欠陥検出装置、欠陥検出方法、ダイボンダ、ボンディング方法、関し、さらには、ウェハ、半導体チップ、半導体製造方法、および半導体装置製造方法に関するものである。   The present invention relates to a defect detection device, a defect detection method, a die bonder, a bonding method, a wafer, a semiconductor, and a defect detection device for detecting a crack formed on a workpiece such as a wafer, a chip cut from the wafer and separated into pieces. The present invention relates to a chip, a semiconductor manufacturing method, and a semiconductor device manufacturing method.

チップ(半導体チップ)に発生したクラックを検出する検出装置としては、従来から種々提案されている(特許文献1〜特許文献3)。特許文献1では、半導体表面の画像を撮像手段によって撮像し、検出手段によってこの撮像手段から出力される複数のカラー信号の相関係数を求め、これら相関係数より半導体表面の欠陥を検出するものである。このため、変色・汚れ等の欠陥を検出することができるというものである。   Conventionally, various detection devices for detecting cracks generated in a chip (semiconductor chip) have been proposed (Patent Documents 1 to 3). In Patent Document 1, an image of a semiconductor surface is picked up by an image pickup means, a correlation coefficient of a plurality of color signals output from the image pickup means is obtained by a detection means, and a defect on the semiconductor surface is detected from these correlation coefficients. It is. For this reason, defects such as discoloration and dirt can be detected.

特許文献2では、主面側を封止する樹脂層が形成されたウェハの裏面側から、光軸を前記ウェハの主面に交差させて赤外光線を照射し、その反射光を受光しつつ撮像することによりウェハ内部に発生したクラックを検出するものである。すなわち、ダイシングにより個片化したウェハの裏面側から赤外光線を照射することにより、赤外光線をウェハに透過させることができ、ウェハ内部に生じたクラックの界面で乱反射した赤外光線の反射光を受光しつつこれを結像することによって、ウェハ内部に生じたクラックを顕像化することができるというものである。   In Patent Document 2, from the back surface side of the wafer on which the resin layer for sealing the main surface side is formed, the optical axis is intersected with the main surface of the wafer and irradiated with infrared rays, and the reflected light is received. By detecting an image, a crack generated in the wafer is detected. That is, by irradiating infrared rays from the back side of the wafer separated by dicing, the infrared rays can be transmitted to the wafer, and the reflected infrared rays diffusely reflected at the interface of the cracks generated inside the wafer. By forming an image while receiving light, a crack generated inside the wafer can be visualized.

特許文献3では、半導体チップからの弾性波を検出することによって、半導体チップの変形およびクラックの発生を検出するものである。   In patent document 3, the deformation | transformation of a semiconductor chip and generation | occurrence | production of a crack are detected by detecting the elastic wave from a semiconductor chip.

特開平6−82377号公報JP-A-6-82377 特開2008−45965号公報JP 2008-45965 A 特開2015−170746号公報JP2015-170746 A

ところで、ワークとして、図13に示すように、配線パターンを配線パターン層1と、配線パターン層上にある被覆層2とを備えた半導体チップ3の場合がある。このような場合、照明光がこのワークの表面に入射された場合、照明光は、被覆層2の表面にて反射され、被覆層2を透過し、被覆層2に吸収され、被覆層2で散乱され、また、配線パターン層1から反射されたりする。   By the way, as shown in FIG. 13, the work may be a semiconductor chip 3 having a wiring pattern layer 1 and a coating layer 2 on the wiring pattern layer. In such a case, when the illumination light is incident on the surface of the workpiece, the illumination light is reflected by the surface of the coating layer 2, passes through the coating layer 2, is absorbed by the coating layer 2, and It is scattered and reflected from the wiring pattern layer 1.

このため、被覆層2の上面に形成された割れ等クラックを特許文献1等に記載された検出装置では検出しにくかった。また、特許文献2に記載の方法では、ウェハの裏面側から赤外光線を照射することにより、赤外光線をウェハに透過させて、ウェハ内部に生じたクラックを顕像化することができるというものであり、ウェハの表面のクラックを検出することができない。特許文献3では、半導体チップからの弾性波を検出して、クラックが発生しているか否か検出するものである。このため、クラックの位置の検出はできない。   For this reason, it was difficult to detect cracks such as cracks formed on the upper surface of the coating layer 2 with the detection device described in Patent Document 1 and the like. Further, in the method described in Patent Document 2, by irradiating infrared rays from the back side of the wafer, the infrared rays can be transmitted through the wafer, and a crack generated inside the wafer can be visualized. And cracks on the surface of the wafer cannot be detected. In Patent Document 3, an elastic wave from a semiconductor chip is detected to detect whether or not a crack has occurred. For this reason, the position of the crack cannot be detected.

本発明は、上記課題に鑑みて、撮像装置の観察画像上に濃淡層の濃淡パターンの影響を少なくしてワークに形成されたクラック等の欠陥の有無等を安定して検出することができる欠陥検出装置及び検出方法を提供する。また、クラック等の欠陥の有無等を安定して検出することが可能なダイボンダ及びボンディング方法を提供する。   In view of the above problems, the present invention is capable of stably detecting the presence or absence of defects such as cracks formed on a workpiece by reducing the influence of the shading pattern of the shading layer on the observation image of the imaging device. A detection device and a detection method are provided. In addition, a die bonder and a bonding method capable of stably detecting the presence or absence of defects such as cracks are provided.

本発明の欠陥検出装置は、半導体製造工程に由来する濃淡パターンのある濃淡層と、この濃淡層の濃淡パターンを覆う被覆層とを備えたワークにおける被覆層に形成された欠陥を検出する欠陥検出装置であって、前記ワークに対して照明を行う照明器と、この照明器にて照明された前記ワークの観察部位を観察する撮像装置とを有する観察機構を備え、前記照明器から照射される照明光は、少なくとも濃淡層から反射し前記撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長であり、前記濃淡層の濃淡パターンの影響を低くした光である。ここで、半導体製造工程に由来する濃淡パターンとは、半導体製造工程によって形成されるものであり、例えば、配線パターンにより生じるパターン、酸化や窒化したSiとこれらSiと異なるSiとを有することにより生じるパターン等がある。また、濃淡パターンの影響を低くするとは、欠陥を観察する際のこれらの濃淡パターンを消す乃至薄く映って欠陥の観察を損な
わない場合をいう。すなわち、本欠陥検出装置にて用いる光では、この光以外の光を用いたときよりも濃淡パターンによって生じる輝度コントラストが低くなることである。
The defect detection apparatus of the present invention is a defect detection that detects defects formed in a coating layer in a workpiece having a gray layer having a gray pattern derived from a semiconductor manufacturing process and a coating layer covering the gray pattern of the gray layer. The apparatus includes an observation mechanism including an illuminator that illuminates the workpiece and an imaging device that observes an observation site of the workpiece illuminated by the illuminator, and is irradiated from the illuminator. The illumination light has a wavelength at which the intensity of light reflected or scattered from the coating layer and incident on the imaging device is greater than light reflected from at least the gray layer and incident on the imaging device. Light with a low impact. Here, the shading pattern derived from the semiconductor manufacturing process is formed by the semiconductor manufacturing process, and is generated, for example, by having a pattern generated by a wiring pattern, oxidized or nitrided Si, and Si different from these Si. There are patterns. Further, reducing the influence of the light and shade pattern means a case where these light and shade patterns at the time of observing the defect are erased or thinly reflected and the observation of the defect is not impaired. In other words, the light used in the present defect detection apparatus has a lower luminance contrast caused by the shading pattern than when light other than this light is used.

本発明の欠陥検出装置によれば、照明器から照射される照明光は、少なくとも濃淡層から反射し前記撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長であるので、被覆層から反射又は散乱された光を映し出すことができ、濃淡パターンによって生じる輝度コントラストが低くなって、濃淡パターンの影響を低く(少なく)することができる。   According to the defect detection device of the present invention, the illumination light emitted from the illuminator is reflected or scattered from the coating layer and incident on the imaging device, rather than at least the light reflected from the shading layer and incident on the imaging device. Since the wavelength of the light is high, the light reflected or scattered from the coating layer can be projected, the luminance contrast caused by the light and shade pattern is lowered, and the influence of the light and shade pattern can be reduced (small).

被覆層は有機物層であり、また、その有機物層はポリイミド樹脂であるように設定できる。前記被覆層は膜厚が、1μm〜100μmであるように設定できる。被覆層は、単層から構成されても、2層以上の複数層から構成されてよい。被覆層が複数層から構成される場合、各層が同一材質、各層が異なる材質、又は複数層の所定の層が同一材質とされるものであってもよい。   The coating layer is an organic layer, and the organic layer can be set to be a polyimide resin. The coating layer can be set to have a thickness of 1 μm to 100 μm. The coating layer may be composed of a single layer or may be composed of two or more layers. When the coating layer is composed of a plurality of layers, each layer may be the same material, each layer may be a different material, or a plurality of predetermined layers may be the same material.

前記照明器の照明光のうち観察される波長が、450nm以下又は1000nm以上であるのが好ましい。このように、観察される波長が、450nm以下又は1000nm以上であれば、被覆層がポリイミド樹脂にて構成され、かつ、濃淡パターンのある濃淡層が配線パターンの影響を安定して低くすることができる。   The observed wavelength of the illumination light of the illuminator is preferably 450 nm or less or 1000 nm or more. Thus, if the observed wavelength is 450 nm or less or 1000 nm or more, the coating layer is made of polyimide resin, and the shading layer having the shading pattern can stably lower the influence of the wiring pattern. it can.

前記撮像装置は、前記照明器にて照明されたワークの観察部位を上方から観察する暗視野観察を行うものであり、前記ワークの欠陥は、開口部と傾斜面部の少なくともいずれか一方を有し、前記ワークに形成された欠陥の観察画像上の欠陥を大きくする観察を行うことができる。   The imaging apparatus performs dark field observation of observing the observation site of the workpiece illuminated by the illuminator from above, and the defect of the workpiece has at least one of an opening and an inclined surface portion. Observation of increasing the defect on the observation image of the defect formed on the workpiece can be performed.

このように設定することによって、濃淡パターンの影響を小さくし、かつ、ワークに形成された欠陥を大きくして観察したり、既存の装置では見えなかった欠陥を見えるようにできる。   By setting in this way, it is possible to reduce the influence of the shading pattern and observe the defect formed on the workpiece in a larger size, or to make the defect not visible with the existing apparatus visible.

前記暗視野観察において、照明器を周方向に沿って所定ピッチで複数個配設するものであっても、前記撮像装置の撮影軸を取り囲むリング状に、少なくとも1列以上配置された複数の発光部からなるリング照明であってもよい。このように、リング照明を用いれば、欠陥の傾斜面部の向き(回転角)に関係なく、欠陥(クラック)を拡大して観察することが
可能である。
In the dark field observation, even if a plurality of illuminators are arranged at a predetermined pitch along the circumferential direction, a plurality of light emission elements arranged in at least one row in a ring shape surrounding the imaging axis of the imaging device The ring illumination which consists of a part may be sufficient. As described above, if ring illumination is used, it is possible to enlarge and observe the defect (crack) regardless of the direction (rotation angle) of the inclined surface portion of the defect.

前記照明器の照明方向は、撮影軸とワークとが直交するように配置されているときに、ワークと照明軸とのなす角が50°〜85°であるように設定できる。このように、50°〜85°に設定することによって、大部分の発生する欠陥(クラック)に対応して拡大して観察することが可能である。   The illumination direction of the illuminator can be set so that the angle formed between the workpiece and the illumination axis is 50 ° to 85 ° when the imaging axis and the workpiece are arranged so as to be orthogonal to each other. As described above, by setting the angle to 50 ° to 85 °, it is possible to observe in an enlarged manner corresponding to most of the defects (cracks) generated.

ワークとして、その濃淡パターンを配線パターンが構成するウェハであったり、ウェハを個片化した個片体(半導体チップ)等であったりする。すなわち、ワークとしては、リードフレームや基板に搭載される個片体(パッケージされないもの、すなわち、個片体が
被覆されないもの)、複数の個片体で構成されるもの(単一の個片体を積み重ねたもの、複数の個片体の集合体)であってもよく、例えば、積層されたメモリチップ、SiP(System in Package)である。
The workpiece may be a wafer whose wiring pattern constitutes the shading pattern, or an individual piece (semiconductor chip) obtained by dividing the wafer. That is, as a workpiece, an individual piece mounted on a lead frame or a substrate (not packaged, that is, an individual piece not covered), or composed of a plurality of individual pieces (single piece For example, a stacked memory chip or SiP (System in Package) may be used.

本発明の欠陥検出方法は、濃淡パターンのある濃淡層と、この濃淡層の濃淡パターンを覆う被覆層とを備えたワークにおける被覆層に形成された欠陥を検出する欠陥検出方法であって、少なくとも前記濃淡層から反射し撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長である照明光を、前記ワークに対して照射し、前記濃淡層の濃淡パターンを、前記撮像装置にて、影響を低くしてワークを観察することができる。すなわち、本検出方法に用いる光では、この光以外の光を用いたときよりも濃淡パターンによって生じる輝度コントラストが低くなって、影響を低くしてワークを観察することができる。   The defect detection method of the present invention is a defect detection method for detecting defects formed in a coating layer in a workpiece comprising a gray layer having a gray pattern and a coating layer covering the gray pattern of the gray layer, Irradiating the work with illumination light having a wavelength that is greater than the intensity of the light reflected or scattered from the coating layer and incident on the imaging device than the light reflected from the gray layer and incident on the imaging device, It is possible to observe the workpiece while reducing the influence of the shading pattern of the shading layer with the imaging device. That is, with the light used in this detection method, the brightness contrast generated by the shading pattern is lower than when light other than this light is used, and the work can be observed with a lower influence.

本発明の欠陥検出方法によれば、照明光は、少なくとも濃淡層から反射し撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長であるので、被覆層から反射又は散乱された光を映し出すことができ、濃淡パターンの影響を低く(小さく)することができる。   According to the defect detection method of the present invention, the illumination light has a wavelength at which the intensity of the light that is reflected or scattered from the coating layer and incident on the imaging device is greater than the light that is reflected from at least the gray layer and incident on the imaging device. Therefore, the light reflected or scattered from the coating layer can be projected, and the influence of the shading pattern can be reduced (small).

欠陥検出方法として、前記欠陥検出装置を用いるものであってもよい。前記欠陥検出方法にて検出された欠陥が製品として不良か否かの判断基準を予め設定し、欠陥画像を判断基準によって、不良品か良品かの判断を行うものであってもよい。   As the defect detection method, the defect detection apparatus may be used. A criterion for determining whether or not the defect detected by the defect detection method is defective as a product may be set in advance, and the defect image may be determined based on the criterion for determining whether the defect is defective or non-defective.

また、ウェハ、半導体チップとして、欠陥検出方法にて欠陥が検出されず又は検出された欠陥が前記欠陥検出方法にて良品と判断されているものを提供できる。   Further, it is possible to provide a wafer or a semiconductor chip in which no defect is detected by the defect detection method or the detected defect is determined to be a non-defective product by the defect detection method.

半導体装置として、前記欠陥検出方法にて欠陥が検出されず又は検出された欠陥が前記欠陥検出方法にて良品と判断された個片体で構成されているものであってもよい。   As the semiconductor device, a defect may not be detected by the defect detection method, or the detected defect may be configured as a single piece that is determined to be a non-defective product by the defect detection method.

本発明のダイボンダは、ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするダイボンダであって、ピックアップポジションからボンディングポジションのいずれかの位置で、前記欠陥検出装置を配置したものである。   The die bonder of the present invention is a die bonder for picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position. The defect detection device is arranged at a position.

本発明のダイボンダによれば、ピックアップポジションからボンディングポジションのいずれかの位置で、ボンディングするワークにおけるクラック等の欠陥を検出することができる。すなわち、ボンディング動作中等にワーク(半導体チップ等)の欠陥(クラック)を検出し、不良品の出荷を防止できる。また、半導体チップ(ダイ)を積層(スタック)する製品の場合には歩溜まりを大きく改善することができる。例えば、不良チップの上にチップをボンディングしたり、良品チップが積層されている上に不良チップを積層すると、その積層体が不良となったり、製品のランクが下がったりする。   According to the die bonder of the present invention, it is possible to detect defects such as cracks in the workpiece to be bonded at any position from the pickup position to the bonding position. That is, it is possible to detect a defect (crack) of a workpiece (semiconductor chip or the like) during a bonding operation or the like, and prevent shipment of a defective product. In the case of a product in which semiconductor chips (die) are stacked, the yield can be greatly improved. For example, if a chip is bonded on a defective chip, or a defective chip is stacked on a non-defective chip, the stacked body becomes defective or the product rank is lowered.

前記ダイボンダにおいて、ピックアップポジションでの位置決め検出を可能とし、ボンディングポジションでの位置決め検出を可能とするようにできる。   In the die bonder, positioning detection at the pickup position can be performed, and positioning detection at the bonding position can be performed.

ダイボンダとして、ピックアップポジションとボンディングポジションとの間にワークが搬送される中間ステージを有し、この中間ステージにおいても前記請求項1〜請求項13のいずれか1項に記載の欠陥検出装置を配置したものであってよく、さらには、ピックアップポジション、ボンディングポジション、ピックアップポジションとボンディングポジションとの間の中間ステージの内少なくとも一つでの位置決め検出が可能であってもよい。   As a die bonder, it has an intermediate stage in which a work is conveyed between a pick-up position and a bonding position, and the defect detection device according to any one of claims 1 to 13 is arranged also in this intermediate stage. Further, it may be possible to detect positioning at at least one of a pickup position, a bonding position, and an intermediate stage between the pickup position and the bonding position.

本発明の第1のボンディング方法は、ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、ピックアップ前とピックアップ後の少なくともいずれか一方において、ワークに対して前記欠陥検出装置にて欠陥を検出するものである。   A first bonding method of the present invention is a bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position. The defect detection device detects a defect with respect to the workpiece at least one of before and after the pickup.

本発明の第2のボンディング方法は、ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、ピックアップポジションとボンディングポジョンとの間に中間ステージを有し、中間ステージへのワーク供給前と中間ステージからのワーク排出後の少なくともいずれか一方において、ワークに対して前記欠陥検出装置にて欠陥を検出するものである。   A second bonding method of the present invention is a bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position. , Having an intermediate stage between the pick-up position and the bonding position, and at least one of before the workpiece is supplied to the intermediate stage and after the workpiece is discharged from the intermediate stage, the defect detection device detects defects on the workpiece. It is to detect.

本発明の第3のボンディング方法は、ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、ボンディング前とボンディング後に少なくともいずれか一方において、ワークに対して前記欠陥検出装置にて欠陥を検出するものである。   A third bonding method of the present invention is a bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position. The defect detection apparatus detects a defect with respect to the workpiece at least one of before bonding and after bonding.

本発明の第4のボンディング方法は、ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、ボンディング工程へのワーク供給前と、ボンディング工程からのワーク排出後の少なくともいずれか一方において、前記記載の欠陥検出方法を用いた検査工程を行うものである。   A fourth bonding method of the present invention is a bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position. The inspection process using the defect detection method described above is performed at least one of before supplying the work to the bonding process and after discharging the work from the bonding process.

半導体製造方法は、前記欠陥検出方法を用いた検査工程を備え、さらに、ウェハを切断して個片化するダイシング工程と、個片化されてなる半導体チップを樹脂で封止するモールド封止工程の少なくともいずれか一方の工程を備えたものである。   The semiconductor manufacturing method includes an inspection process using the defect detection method, and further includes a dicing process for cutting the wafer into individual pieces, and a mold sealing process for sealing the semiconductor chips formed into individual pieces with a resin. It comprises at least one of the steps.

半導体装置製造方法は、複数の個片体からなる個片体集合体を備えた半導体装置を製造する半導体装置製造方法であって、1個の個片体又は所定数の個片体の集合体からなる被対象物と、この被対象物に集合すべき他の個片体の少なくともいずれか一方を前記陥検出方法を用いて検査するものである。   A semiconductor device manufacturing method is a semiconductor device manufacturing method for manufacturing a semiconductor device having an individual body assembly made up of a plurality of individual bodies, and is an assembly of one individual body or a predetermined number of individual bodies. And at least one of another object to be assembled to the object is inspected by using the depression detection method.

本発明では、被覆層から反射又は散乱された光を映し出すことができ、(濃淡パターンによって生じる輝度コントラストが低くなって、)濃淡パターンの影響を低く(小さく)することができるので、安定して欠陥(クラック)を検出することができる。しかも、照明光を設定するのみで、欠陥(クラック)を検出することができ、装置としても、既存の検出装置を用いることができ、低コスト化を図ることができる。   In the present invention, the light reflected or scattered from the coating layer can be projected, and the influence of the light and shade pattern can be reduced (smaller) (because the brightness contrast caused by the light and shade pattern is lowered), so that it is stable. Defects (cracks) can be detected. In addition, a defect (crack) can be detected only by setting illumination light, and an existing detection device can be used as the device, thereby reducing the cost.

本発明に係る欠陥検出装置の簡略図である。1 is a simplified diagram of a defect detection apparatus according to the present invention. ワークと照明器との関係を示す簡略図である。It is a simplified diagram showing the relationship between a work and an illuminator. 本発明に係る欠陥検出装置に用いるリング照明の簡略図である。It is a simplification figure of the ring illumination used for the defect detection apparatus which concerns on this invention. 本発明のダイボンダを用いたボンディング工程を示す略図である。It is the schematic which shows the bonding process using the die bonder of this invention. ウェハを示す簡略斜視図である。It is a simplified perspective view which shows a wafer. ワークを示し、(a)は被覆層が単層であるワークの要部拡大断面図であり、(b)は被覆層が2層であるワークの要部拡大断面図であり、(c)は被覆層が3層であるワークの要部拡大断面図である。(A) is the principal part expanded sectional view of the workpiece | work whose coating layer is a single layer, (b) is the principal part expanded sectional view of the workpiece | work with two coating layers, (c) is a workpiece | work. It is a principal part expanded sectional view of the workpiece | work whose coating layer is 3 layers. 光の透過率の説明図である。It is explanatory drawing of the transmittance | permeability of light. ワークに生じる欠陥(クラック)を示し、(a)はワークが切断された状態の簡略断面図であり、(b)は一対の切断端面の上面に傾斜面部が形成された状態の簡略断面図であり、(c)は一方の切断端面の上面に傾斜面部が形成された状態の簡略断面図であり、(d)は断面V字形状とされた状態の簡略断面図であり、(e)は断面直角三角形状とされた状態の簡略断面図であり、(f)は谷折れ状にワークが切断されて、一対の切断端面の上面に傾斜面部が形成された状態の簡略断面図であり、(g)は山折れ状にワークが切断されて、一方の切断端面の上面に傾斜面部が形成された状態の簡略断面図であり、(h)は谷折れ状にワークが折れ曲がった状態の簡略断面図であり、(i)は山折れ状にワークが折れ曲がった状態の簡略断面図である。The defect (crack) which arises in a workpiece | work is shown, (a) is a simplified sectional view of the state by which the workpiece | work was cut | disconnected, (b) is a simplified sectional view of the state by which the inclined surface part was formed in the upper surface of a pair of cut end surface (C) is a simplified cross-sectional view in a state in which an inclined surface portion is formed on the upper surface of one of the cut end faces, (d) is a simplified cross-sectional view in a state of having a V-shaped cross section, (e) (F) is a simplified cross-sectional view in a state where a workpiece is cut in a valley shape and an inclined surface portion is formed on the upper surfaces of a pair of cut end faces; (G) is a simplified cross-sectional view of a state in which a workpiece is cut in a mountain fold shape and an inclined surface portion is formed on the upper surface of one cut end surface, and (h) is a simplified state in which the workpiece is bent in a valley fold shape. It is a sectional view, and (i) is a simplified section with the workpiece bent in a mountain fold shape. It is. 欠陥の傾斜面部の傾斜角と欠陥の傾斜面部の回転角と照明器の照明角度との関係を示し、(a)は傾斜面部の回転角が0°の状態の簡略斜視図であり、(b)は傾斜面部の回転角が20°の状態の簡略斜視図である。The relationship between the inclination angle of the defective inclined surface portion, the rotation angle of the defective inclined surface portion, and the illumination angle of the illuminator is shown, (a) is a simplified perspective view in a state where the rotation angle of the inclined surface portion is 0 °, (b ) Is a simplified perspective view in a state where the rotation angle of the inclined surface portion is 20 °. 欠陥の傾斜面部の回転角と見かけの傾斜角との関係を示すグラフ図である。It is a graph which shows the relationship between the rotation angle of the inclined surface part of a defect, and an apparent inclination angle. 明視野における輝度とピクセルサイズとの関係を示すグラフ図である。It is a graph which shows the relationship between the brightness | luminance in a bright field, and pixel size. 暗視野における輝度とピクセルサイズとの関係を示すグラフ図である。It is a graph which shows the relationship between the brightness | luminance in a dark field, and pixel size. ワークである半導体チップに照明光を照射させた状態の簡略断面図であるIt is a simplified cross-sectional view of a state in which illumination light is irradiated to a semiconductor chip that is a workpiece

以下本発明の実施の形態を図1〜図13に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

図1に本発明に係るワークの欠陥検出装置の簡略図を示し、この欠陥検出装置は、半導体ウェハ29(図5参照)、この半導体ウェハ29を個片化した半導体チップ21(図4参照)やダイ等のワークに形成されるクラック等の欠陥40(図8参照)の有無やその位置を検出するものである。   FIG. 1 shows a simplified diagram of a workpiece defect detection apparatus according to the present invention. This defect detection apparatus includes a semiconductor wafer 29 (see FIG. 5) and a semiconductor chip 21 obtained by dividing the semiconductor wafer 29 (see FIG. 4). The presence or absence and position of a defect 40 (see FIG. 8) such as a crack formed on a workpiece such as a die is detected.

ワークは、図6(a)(b)(c)に示すように、濃淡パターンである濃淡層11と、この濃淡層11の濃淡パターンを覆う被覆層12とを有するものである。この場合、被覆層12は、図6(a)では一層から構成され、図6(b)(c)では複数の層からなる。すなわち、図6(b)では、濃淡層側の第1層13(13a)とこの第1層13(13a)の上層の第2層13(13b)との2層からなり、図6(c)では、濃淡層側の第1層13(13a)とこの上の第2層13(13b)とこの上の第3層13(13c)とからなる。なお、濃淡パターンとして、配線パターンで構成することができ、配線パターンで構成した場合、濃淡層11を配線パターン層と呼ぶことができる。また、被覆層12としては、3層を越えて4層以上であってもよい。   As shown in FIGS. 6A, 6 </ b> B, and 6 </ b> C, the work includes a light / dark layer 11 that is a light / dark pattern and a covering layer 12 that covers the light / dark pattern of the light / dark layer 11. In this case, the coating layer 12 is composed of a single layer in FIG. 6A, and is composed of a plurality of layers in FIGS. 6B and 6C. That is, in FIG. 6 (b), it consists of two layers of the first layer 13 (13a) on the dark and light layer side and the second layer 13 (13b) on the upper layer of the first layer 13 (13a). ) Comprises a first layer 13 (13a) on the dark and light layer side, a second layer 13 (13b) thereon, and a third layer 13 (13c) thereon. In addition, it can comprise with a wiring pattern as a light / dark pattern, and when comprised with a wiring pattern, the light / dark layer 11 can be called a wiring pattern layer. Further, the coating layer 12 may be four or more layers, exceeding three layers.

本願発明において、濃淡パターンとしては、半導体製造工程に由来するものであって、半導体製造工程によって形成されるものであり、例えば、配線パターンにより生じるパターン、酸化や窒化したSiとこれらSiと異なるSiとを有することにより生じるパターン等がある。このように、ワークの濃淡パターンは、半導体製造工程によって形成されるものであればよく、その基材は半導体であったり、ガラスであったり、高分子材料であったりする。なお、半導体製造前工程のプロセスとして、リソグラフィー(イオン打ち込みやエッチング等も含む)及び、成膜工程等がある。   In the present invention, the shading pattern is derived from the semiconductor manufacturing process and is formed by the semiconductor manufacturing process. For example, the pattern generated by the wiring pattern, oxidized or nitrided Si, and Si different from these Si There is a pattern or the like generated by having As described above, the shade pattern of the work may be formed by a semiconductor manufacturing process, and the base material thereof may be a semiconductor, glass, or a polymer material. Note that, as a pre-process for manufacturing a semiconductor, there are lithography (including ion implantation and etching), a film forming process, and the like.

被覆層12としては、例えば、シリコーン樹脂やポリイミド樹脂等で構成できる。また、図6(b)(c)に示すように、複数層を有する場合、各層が同一材質であっても、相違する材質であってもよい。すなわち、図6(a)に示すように、被覆層12が1層であれば、その材質をシリコーン樹脂やポリイミド樹脂等で構成でき、図6(b)に示すように、被覆層12が2層を有するものであれば、例えば、第1層13aをポリイミド樹脂とし、第2層13bをシリコーン樹脂としたり、第1層13aをシリコーン樹脂とし、第2層13bをポリイミド樹脂としたり、第1層13aと第2層13bとをポリイミド樹脂とし、第1層13aと第2層13bとをシリコーン樹脂としたりできる。図6(c)に示すように、3層以上を有する場合、すべての層をシリコーン樹脂又はポリイミド樹脂の同一材質としたり、すべての層を相違する材質としたり、任意の複数層を同一の材質として他の層を相違する材質としたりできる。また、各層13を同一種の樹脂を用いる場合であっても、特性等が相違するものを用いてもよい。   The coating layer 12 can be made of, for example, a silicone resin or a polyimide resin. In addition, as shown in FIGS. 6B and 6C, when a plurality of layers are provided, each layer may be made of the same material or different materials. That is, as shown in FIG. 6 (a), if the coating layer 12 is one layer, the material can be composed of a silicone resin, a polyimide resin, or the like. As shown in FIG. For example, the first layer 13a may be a polyimide resin, the second layer 13b may be a silicone resin, the first layer 13a may be a silicone resin, and the second layer 13b may be a polyimide resin. The layer 13a and the second layer 13b can be made of polyimide resin, and the first layer 13a and the second layer 13b can be made of silicone resin. As shown in FIG. 6C, when there are three or more layers, all the layers are made of the same material of silicone resin or polyimide resin, all the layers are made of different materials, or any plural layers are made of the same material. The other layers can be made of different materials. Moreover, even if it is a case where the same kind of resin is used for each layer 13, you may use the thing from which a characteristic etc. differ.

被覆層12の厚さ寸法として、例えば、図6(a)に示す単層であっても、図6(b)(c)に示すように、複数層であっても、例えば、1μm〜100μmであるように設定でき、より好ましくは、1μm〜20μm程度とすることができる。   The thickness dimension of the coating layer 12 may be, for example, a single layer shown in FIG. 6A or a plurality of layers as shown in FIGS. 6B and 6C, for example, 1 μm to 100 μm. More preferably, it can be set to about 1 μm to 20 μm.

欠陥検出装置は、図4と図5に示すようなダイボンダに配設される。ダイボンダは、ウェハ29(図5参照)から切り出されるチップ21をピックアップポジションPにてピップアップして、リードフレームなどの基板22のボンディングポジションQに移送(搭載)するものである。ウェハ29は、図1に示すように、ダイシング工程によって、多数のチップ21に分断(分割)される。このため、このチップ21は図5に示すようにマトリックス状に配列される。   The defect detection apparatus is disposed in a die bonder as shown in FIGS. In the die bonder, a chip 21 cut out from a wafer 29 (see FIG. 5) is pipped up at a pickup position P and transferred (mounted) to a bonding position Q of a substrate 22 such as a lead frame. As shown in FIG. 1, the wafer 29 is divided (divided) into a large number of chips 21 by a dicing process. For this reason, the chips 21 are arranged in a matrix as shown in FIG.

このダイボンダは、図4に示すように、コレット(吸着コレット)23を備える。このコレット23は、図示省略の移動機構にて、ピックアップポジションP上での矢印A方向の上昇および矢印B方向の下降と、ボンディングポジションQ上での矢印C方向の上昇および矢印D方向の下降と、ピックアップポジションPとボンディングポジションQとの間の矢印E、F方向の往復動とが可能とされる。移動機構は、例えばマイクロコンピュータ等にて構成される制御手段にて前記矢印A、B、C、D、E、Fの移動が制御される。なお、移動機構としては、シリンダ機構、ボールねじ機構、リニアモータ機構等の種々の機構にて構成することができる。   As shown in FIG. 4, the die bonder includes a collet (adsorption collet) 23. The collet 23 is moved by an unillustrated moving mechanism in the direction of arrow A and lowered in the direction of arrow B on the pickup position P, and in the direction of arrow C and lowered in the direction of arrow D on the bonding position Q. The reciprocation between the pickup position P and the bonding position Q in the directions of arrows E and F is possible. In the moving mechanism, the movement of the arrows A, B, C, D, E, and F is controlled by a control unit configured by, for example, a microcomputer. In addition, as a moving mechanism, it can comprise with various mechanisms, such as a cylinder mechanism, a ball screw mechanism, and a linear motor mechanism.

吸着コレット23はその下面に開口する吸着孔28を有するヘッド(吸着のノズル)24を備え、吸着孔28を介してチップ21が真空吸引され、このヘッド24の下端面(先端面)にチップ21が吸着する。この真空吸引(真空引き)が解除されれば、ヘッド24からチップ21が外れる。   The suction collet 23 includes a head (suction nozzle) 24 having a suction hole 28 opened on the lower surface thereof, and the chip 21 is vacuum-sucked through the suction hole 28, and the chip 21 is placed on the lower end surface (tip surface) of the head 24. Adsorbs. When this vacuum suction (evacuation) is released, the chip 21 is detached from the head 24.

また、多数のチップ21に分断(分割)されたウェハ29は、例えばXYθテーブル25(図5参照)上に配置され、このXYθテーブル25には突き上げピンを備えた突き上げ手段が配置される。すなわち、突き上げ手段によって、ピックアップしようとするチップ21を下方から突き上げ、粘着シートから剥離しやすくする。この状態で、下降してきた吸着コレット23にこのチップ21が吸着する。   Further, the wafer 29 divided (divided) into a large number of chips 21 is disposed on, for example, an XYθ table 25 (see FIG. 5), and the XYθ table 25 is provided with push-up means having push-up pins. That is, the chip 21 to be picked up is pushed up from below by the pushing-up means, and is easily peeled off from the adhesive sheet. In this state, the chip 21 is adsorbed to the adsorbing collet 23 that has been lowered.

すなわち、コレットをこのピックアップすべきチップ21の上方に位置させた後、矢印Bのようにコレット23を下降させてこのチップ21をピックアップする。その後、矢印Aのようにコレット23を上昇させる。   That is, after the collet is positioned above the chip 21 to be picked up, the collet 23 is lowered as shown by an arrow B to pick up the chip 21. Thereafter, the collet 23 is raised as shown by the arrow A.

次に、コレットを矢印E方向へ移動させて、このアイランド部の上方に位置させた後、コレットを矢印Dのように下降移動させて、このアイランド部にチップ21を供給する。また、アイランド部にチップを供給した後は、コレットを矢印Cのように上昇させた後、矢印Fのように、ピップアップ位置の上方の待機位置に戻す。   Next, the collet is moved in the direction of arrow E to be positioned above the island portion, and then the collet is moved downward as indicated by arrow D to supply the chip 21 to the island portion. After supplying the chip to the island portion, the collet is raised as indicated by arrow C and then returned to the standby position above the pip-up position as indicated by arrow F.

すなわち、コレット23を、順次、矢印A、E、D、C、F、Bのように移動させることによって、ピックアップ位置でチップ21をコレット23でピックアップし、このチップ21をボンディング位置でチップ21に実装することになる。   That is, the collet 23 is sequentially moved as indicated by arrows A, E, D, C, F, and B, whereby the chip 21 is picked up by the collet 23 at the pickup position, and the chip 21 is moved to the chip 21 at the bonding position. Will be implemented.

ところで、ピックアップ位置においては、ピックアップすべきチップの位置確認(位置検出)を行い、ボンディング位置においても、ボンディングすべきリードフレームのアイランドの位置確認(位置検出)を行う必要がある。このため、一般には、ピックアップ位置の上方位置に配設された確認用カメラにてピックアップすべきチップを観察し、コレット23をこのピックアップすべきチップの上方に位置させ、また、ボンディング位置の上方位置に配設された確認用カメラにてリードフレームのアイランドを観察し、コレット23をこのアイランドの上方に位置させる。   By the way, it is necessary to confirm the position of the chip to be picked up (position detection) at the pick-up position and to confirm the position (position detection) of the island of the lead frame to be bonded at the bonding position. For this reason, generally, a chip to be picked up is observed with a confirmation camera disposed above the pickup position, the collet 23 is positioned above the chip to be picked up, and the position above the bonding position is The island of the lead frame is observed with the confirmation camera arranged in the above, and the collet 23 is positioned above the island.

このため、このダイボンダでは、ピックアップ位置には、図1に示すような位置決め装置が配置される。この位置決め装置には、本発明にかかる欠陥検出装置が含まれる。位置決め装置は照明機構30を備える。照明機構30は、チップ21を観察するための撮像装置32と、このチップ21を照明する照明手段33とを備える。また、撮像装置32や照明手段33とは制御部34にて制御される。なお、撮像装置32は、カメラとレンズと有するものである。この場合のカメラとしては、CCDやCMOSイメージセンサ等から構成できる。すなわち、照明波長の光を画像化できるものであればよい。このため、可視光、紫外、赤外に感度を持ったものを用いてもよい。また、レンズとして、テレセントリックレンズやノンテレセントリックレンズ等で構成できる。   For this reason, in this die bonder, a positioning device as shown in FIG. 1 is arranged at the pickup position. This positioning device includes the defect detection device according to the present invention. The positioning device includes an illumination mechanism 30. The illumination mechanism 30 includes an imaging device 32 for observing the chip 21 and illumination means 33 for illuminating the chip 21. The imaging device 32 and the illumination unit 33 are controlled by the control unit 34. The imaging device 32 has a camera and a lens. The camera in this case can be composed of a CCD, a CMOS image sensor, or the like. In other words, any device that can image light having an illumination wavelength may be used. For this reason, you may use what has a sensitivity in visible light, ultraviolet, and infrared. Further, the lens can be constituted by a telecentric lens, a non-telecentric lens, or the like.

照明手段33は、図1に示すように、明視野用照明器35と暗視野用照明器36とを備える。明視野照明とは、測定対象物を照らす光線を光軸中心に沿って垂直に照明することをいう。暗視野照明とは、測定対象物を照らす光線を光軸中心ではなく、斜めから照射することをいう。すなわち、一般的に明視野は、直接光を観察するもので、その場合の照明方法は、直接光照明法という。本実施形態であれば、ワーク表面(例えば、半導体チップ表面:チップ表面)の正常部分が明るく観察され、欠陥部分が暗く観察される。また、暗視野は、散乱光を観察するもので、その場合の照明方法は散乱光照明法という。本実施形態であれば、チップ表面の正常部分は暗く観察され、欠陥部分が明るく観察される。ただし、本実施形態ではクラック開口部の反射光(直接光)を観察しているので厳密な暗視野の定義とは異なる。暗視野観察の構成をとっているというのが正しい表現となる。よって、チップ表面の大部分(正常部分)で反射された直接光を主に観察する方法を明視野、チップ表面の大部分(正常部分)で反射された直接光を観察せず、欠陥部(異常部)で散乱または反射された光を観察するものを暗視野とする。このため、暗視野照明では、明視野照明ではぼやけて見えなかった微細な構造、キズ等の欠陥を観察可能となる。   As shown in FIG. 1, the illumination unit 33 includes a bright field illuminator 35 and a dark field illuminator 36. Bright field illumination refers to illuminating a light beam that illuminates a measurement object vertically along the center of the optical axis. Dark field illumination refers to irradiating a light beam illuminating a measurement object from an oblique direction, not the center of the optical axis. That is, the bright field generally observes direct light, and the illumination method in that case is called a direct light illumination method. According to this embodiment, a normal part of the workpiece surface (for example, a semiconductor chip surface: chip surface) is observed brightly and a defective part is observed darkly. The dark field is for observing scattered light, and the illumination method in this case is called scattered light illumination method. In the present embodiment, the normal part on the chip surface is observed dark and the defective part is observed brightly. However, since the reflected light (direct light) at the crack opening is observed in the present embodiment, the definition is different from the strict dark field definition. The correct expression is the dark field observation configuration. Therefore, the method of mainly observing the direct light reflected by the most part (normal part) of the chip surface is a bright field, the direct light reflected by the most part (normal part) of the chip surface is not observed, and the defective part ( An object that observes light scattered or reflected at an abnormal part) is a dark field. For this reason, in the dark field illumination, it is possible to observe defects such as fine structures and scratches that were not blurred in the bright field illumination.

すなわち、本発明では、明視野照明は、照明した光が反射もしくは透過した直接光を観察するタイプの照明であって、背景に対する明暗変化を観察しようとするものであり、一般的には試料(ワーク)の明るい背景部分と暗い部分の様子を観察するものである。これに対して、暗視野照明は、散乱または反射された光を観察するタイプの照明であって、背景に対する明暗変化を観察しようとするものであり、試料(ワーク)の暗い背景部分と明るい部分の様子を観察するものである。   That is, in the present invention, bright field illumination is a type of illumination that observes direct light reflected or transmitted by the illuminated light, and is intended to observe a change in brightness against the background. Observe the bright background and dark parts of the workpiece. On the other hand, dark field illumination is a type of illumination that observes scattered or reflected light, and is intended to observe changes in brightness against the background. A dark background portion and a bright portion of a sample (work). Is to observe the situation.

なお、この暗視野用照明器36としては、図2に示すように、平行光を照射する発光部38を有するものであって、少なくともこの発光部38を1機有すればよいが、周方向に所定ピッチ(等ピッチであっても、不定ピッチであってもよい。)複数個配設したものであってもよい。このように、この実施形態では、平行光(光軸に平行な光線)を用いるように記載したが、照明光として、平行光に限るものではなく、平行光として呼ぶことができる範囲の略平行光であっても、さらには、平行光として呼ぶことができない範囲である放射角度が30°程度のものであってもよい。   As shown in FIG. 2, the dark field illuminator 36 includes a light emitting unit 38 that emits parallel light, and at least one light emitting unit 38 may be provided. A plurality of predetermined pitches (equal pitch or indefinite pitch) may be provided. As described above, in this embodiment, the parallel light (the light beam parallel to the optical axis) is described as being used. However, the illumination light is not limited to the parallel light, but is substantially parallel in a range that can be referred to as the parallel light. Even if it is light, the radiation angle which is a range which cannot be called as parallel light may be about 30 degrees.

ところで、ワークの欠陥40には、例えば、図8に示すような種々の形状のものがある。図8(a)では、ワークの被覆層12が切断されたものであり、図8(b)は一対の切断端面41,42の上端に傾斜面部S,Sが形成されたものであり、図8(c)は一方の切断端面の上端に傾斜面部Sが形成されたものである。また、図8(d)は断面V字形状の溝43が形成されたものであり、一対の傾斜面部Sが形成されている。図8(e)は断面直角三角形状とされた溝44が形成されたものであり、傾斜面部Sが形成されている。図8(f)は谷折れ状にワークの被覆層12が切断されて、一対の切断端面41,42の上端に傾斜面部S,Sが形成されたものであり、図8(g)は山折れ状にワークの被覆層12が切断されて、一方の切断端面41の上端に傾斜面部Sが形成されたものである。図8(h)は谷折れ状にワークの被覆層12が折れ曲がったものであり、折れ曲り線を介して傾斜面部S、Sが形成されたものであり、図8(i)は山折れ状にワークの被覆層12が折れ曲がったものであり、折れ曲り線を介して傾斜面部S、Sが形成されたものである。なお、この発明では、図8に示すような被覆層12の欠陥40(割れ、折れ曲がり、及び切断等)をワーク(ウエハや個片体等)の欠陥として検出することになる。   Incidentally, the workpiece defect 40 has, for example, various shapes as shown in FIG. In FIG. 8A, the coating layer 12 of the workpiece is cut, and in FIG. 8B, inclined surface portions S, S are formed at the upper ends of the pair of cut end surfaces 41, 42. In FIG. 8C, an inclined surface S is formed at the upper end of one of the cut end faces. FIG. 8D shows a groove 43 having a V-shaped cross section, and a pair of inclined surface portions S is formed. FIG. 8E shows a case where a groove 44 having a right-angled triangular cross section is formed, and an inclined surface portion S is formed. FIG. 8 (f) shows that the workpiece covering layer 12 is cut in a valley shape, and inclined surface portions S, S are formed at the upper ends of the pair of cut end faces 41, 42. FIG. 8 (g) The coating layer 12 of the workpiece is cut in a bent shape, and an inclined surface portion S is formed at the upper end of one cut end surface 41. FIG. 8 (h) shows a case where the coating layer 12 of the workpiece is bent in a valley shape, and inclined surface portions S and S are formed via the bent line, and FIG. 8 (i) shows a mountain shape. Further, the coating layer 12 of the workpiece is bent, and the inclined surface portions S and S are formed via the bent line. In the present invention, a defect 40 (cracking, bending, cutting, etc.) of the coating layer 12 as shown in FIG. 8 is detected as a defect of a workpiece (wafer, individual piece, etc.).

前記欠陥40の説明は、被覆層12が単層の場合であったが、被覆層12が複数層である場合、複数層のうち、いずれか1層にのみに欠陥40がある場合であっても、複数層の全部の層に欠陥40がある場合であっても、複数層の任意の層(例えば、被覆層12が3層であれば、いずれかの2層)に欠陥がある場合であってもよい。また、欠陥40は、各層においては、濃淡層対応面(裏面)と濃淡層反対応面(表面)と内部のいずれかに形成され、濃淡層対応面(裏面)から濃淡層反対応面(表面)に達するもの、濃淡層対応面(裏面)から内部(濃淡層反対応面(表面)に達しない部位)まで、濃淡層反対応面(表面)から内部(濃淡層対応面(裏面)に達しない部位)までのもの等がある。   The description of the defect 40 is a case where the coating layer 12 is a single layer, but when the coating layer 12 is a plurality of layers, the defect 40 is in only one of the plurality of layers. Even when all of the plurality of layers have defects 40, any layer of the plurality of layers (for example, any two layers if the coating layer 12 is three layers) is defective. There may be. Further, in each layer, the defect 40 is formed in any one of the gray layer corresponding surface (back surface), the dark layer anti-corresponding surface (front surface), and the inside, and the density layer corresponding surface (back surface) to the dark layer anti-corresponding surface (front surface). ), From the light / dark layer corresponding surface (back surface) to the inside (the part that does not reach the light / dark layer anti-corresponding surface (front surface)), from the light / dark layer anti-corresponding surface (front surface) to the inside (light / dark layer compatible surface (back surface)) There are things up to not part).

本発明に係る欠陥検出装置は、暗視野照明であって、図8(b)〜図8(i)に示すように、少なくとも傾斜面部Sを有する欠陥を検出するものである。また、暗視野用照明としては、図2に示すように、例えば、照明器36の照明方向は、撮影軸Lとワークとが直交するように配置されているときに、ワークと照明軸L1とのなす角(仰角)が所定角度となるように設定できる。なお、図例では、仰角として、60°、70°、及び80°の場合を示しているが、これに限るものではなく、50°〜85°の範囲で設定できる。   The defect detection apparatus according to the present invention is dark field illumination, and detects a defect having at least an inclined surface portion S as shown in FIGS. 8B to 8I. As the dark field illumination, as shown in FIG. 2, for example, when the illumination direction of the illuminator 36 is arranged so that the photographing axis L and the workpiece are orthogonal, the workpiece and the illumination axis L1. The angle (elevation angle) formed by can be set to a predetermined angle. In the example shown in the figure, the elevation angles are 60 °, 70 °, and 80 °. However, the present invention is not limited to this and can be set in the range of 50 ° to 85 °.

この場合、図1に示す欠陥検出装置は、例えば、ピックアップポジションPにて配置される。このため、この場合、ワークがウェハ29となる。ワークは回転テーブル25に載置された状態となって、図2に示すようにその軸心廻りに回転することになる。また、明視野照明を、ピックアップすべきチップの位置確認(位置検出)を行うことができる。   In this case, the defect detection apparatus shown in FIG. Therefore, in this case, the workpiece is the wafer 29. The work is placed on the rotary table 25 and rotates around its axis as shown in FIG. Moreover, the position confirmation (position detection) of the chip to be picked up can be performed with bright field illumination.

ところで、ワークに照明光を照射すれば、図6(a)(b)(c)に示すように、被覆層12の各層13(13a、13b、13c)において、反射したり、透過したり、吸収されたり、散乱したりする。さらには、濃淡パターン(配線パターン)で反射したりする。   By the way, if illumination light is applied to the workpiece, as shown in FIGS. 6A, 6B, and 6C, each layer 13 (13a, 13b, 13c) of the coating layer 12 reflects or transmits, Absorbed or scattered. Further, it is reflected by a shading pattern (wiring pattern).

しかしながら、被覆層12の欠陥40を検出するためには、被覆層12の欠陥40を有する層から反射光が撮像装置32に入光すればよい。このため、照明光としては、少なくとも濃淡層から反射し前記撮像装置32に入射する光よりも、前記被覆層12の欠陥40を有する層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長であり、前記濃淡層11の濃淡パターンの影響を低くした光であるのが好ましい。ここで、濃淡パターンの影響を低くするとは、欠陥を観察する際のこれらの濃淡パターンを消す乃至薄く映って欠陥の観察を損なわない場合をいう。すなわち、この光以外の光を用いたときよりも濃淡パターンによって生じる輝度コントラストが低くなることである。   However, in order to detect the defect 40 of the coating layer 12, the reflected light may enter the imaging device 32 from the layer having the defect 40 of the coating layer 12. Therefore, as the illumination light, the intensity of the light that is reflected or scattered from the layer having the defect 40 of the coating layer 12 and incident on the imaging device is greater than the light that is reflected from at least the gray layer and incident on the imaging device 32. It is preferable that the light has a large wavelength and the influence of the shading pattern of the shading layer 11 is reduced. Here, reducing the influence of the light and shade pattern means a case where these light and shade patterns when observing the defect are erased or thinly reflected so that the observation of the defect is not impaired. That is, the brightness contrast caused by the shading pattern is lower than when light other than this light is used.

この場合、被覆層12における光の透過率に基づいて照明光の波長を設定できる。透過率は、光学および分光法において、特定の波長の入射光が試料を通過する割合であらわされ、図7に示すように、入射光の放射発散度をI0とし、試料(被膜層12)を通過した光の放射発散度をIとしたときに、透過率Tは、次の数1で表される。 In this case, the wavelength of the illumination light can be set based on the light transmittance in the coating layer 12. The transmittance is expressed by the ratio of incident light having a specific wavelength passing through the sample in the optical and spectroscopic methods. As shown in FIG. 7, the radiation divergence of the incident light is I 0 , and the sample (coating layer 12) When the radiation divergence of the light that has passed through is I, the transmittance T is expressed by the following equation (1).

Figure 2018011048
濃淡パターンの影響を低くした光として、被覆層12における光の透過率は50%以下であればよい。具体的には、照明器の照明光のうち観察される波長が、前記被覆層12がポリイミド樹脂であれば、450nm以下又は1000nm以上とするのが好ましい。
Figure 2018011048
As the light having a reduced influence of the light and shade pattern, the light transmittance in the covering layer 12 may be 50% or less. Specifically, the observed wavelength of the illumination light from the illuminator is preferably 450 nm or less or 1000 nm or more if the coating layer 12 is a polyimide resin.

このため、照明光に前記したように、濃淡パターンの影響を低く(小さく)することができ、被覆層12から反射又は散乱された光を映し出すことができるので、安定して欠陥(クラック)40を検出することができる。しかも、照明光を設定するのみで、欠陥(クラック)40を検出することができ、装置としても、既存の検出装置を用いることができ、低コスト化を図ることができる。   For this reason, as described above, the influence of the shading pattern can be lowered (smaller) in the illumination light, and the light reflected or scattered from the coating layer 12 can be projected, so that the defect (crack) 40 can be stably formed. Can be detected. In addition, the defect (crack) 40 can be detected only by setting the illumination light, and the existing detection device can be used as the device, and the cost can be reduced.

このため、濃淡パターンの影響を小さくする目的であれば、明視野照明でもって、濃淡パターンの影響を小さくすることができ、被覆層12(実施形態では、被覆層12の表面)に形成された欠陥を検出することができる。このため、欠陥40として、傾斜面部Sを有さないものでも検出することができる。   For this reason, for the purpose of reducing the influence of the light and shade pattern, the influence of the light and shade pattern can be reduced with bright-field illumination, and the cover layer 12 (in the embodiment, the surface of the cover layer 12) is formed. Defects can be detected. For this reason, even the defect 40 having no inclined surface portion S can be detected.

しかしながら、欠陥が小さい場合等においては、濃淡パターンの影響を小さくしても欠陥を検出しにくい。このため、測定対象物(ワーク)を照らす光線を光軸中心ではなく、斜めから照射する暗視野照明を用いることになる。   However, when the defect is small, it is difficult to detect the defect even if the influence of the shading pattern is reduced. For this reason, the dark field illumination which irradiates the light beam which illuminates the measurement object (workpiece) from an oblique direction instead of the center of the optical axis is used.

暗視野照明では、図9に示すように、照明光が、撮像装置32の撮影軸Lよりも前記傾斜面部の下傾側から照射されるように設定すれば、撮影軸Lと平行に照射された場合に比べて、前記ワークに形成された欠陥40の観察画像上の欠陥画像を大きくして観察することができる。   In the dark field illumination, as shown in FIG. 9, if the illumination light is set so as to be irradiated from the lower inclined side of the inclined surface portion with respect to the imaging axis L of the imaging device 32, the illumination light is irradiated in parallel with the imaging axis L. Compared to the case, the defect image on the observation image of the defect 40 formed on the workpiece can be enlarged and observed.

この場合、傾斜面部Sの傾き(傾斜角)によって照明光の照明角度を決定することができる。すなわち、傾斜面部Sの傾斜角と仰角の面が同じ場合(図9の(a)に示すように、傾斜面部Sの回転角が0°の場合)、観測側NAの範囲に傾斜面部Sで反射した照明光が入るよう照明を照射する必要がある。傾斜面部Sが回転した場合、反射光の角度は見かけの傾斜角に応じて変化する。なお、傾斜角と反射光の関係は、傾斜がθ傾くと、反射光は2θ傾く。   In this case, the illumination angle of the illumination light can be determined by the inclination (inclination angle) of the inclined surface portion S. That is, when the inclined surface portion S has the same inclination angle and elevation surface (when the rotation angle of the inclined surface portion S is 0 ° as shown in FIG. 9A), the inclined surface portion S is within the range of the observation side NA. It is necessary to illuminate the reflected illumination light. When the inclined surface portion S rotates, the angle of the reflected light changes according to the apparent inclination angle. As for the relationship between the inclination angle and the reflected light, when the inclination is inclined by θ, the reflected light is inclined by 2θ.

傾斜角をαとし、回転角をβとしたときに、見かけの傾斜角をγとしたときに、この見かけの傾斜角γは次の数2で表すことができる。   When the inclination angle is α, the rotation angle is β, and the apparent inclination angle is γ, the apparent inclination angle γ can be expressed by the following equation (2).

Figure 2018011048
このため、例えば、図9(a)に示すように、α=10°とし、β=0°とした場合、γがαと同じ10°となる。また、図9(a)に示すように、α=10°とし、β=20°とした場合、数3に示すように、γが9.4°となる。なお、図10に、傾斜面部の傾斜角を10°としたときの回転角と見かけの傾斜角との関係を示している。
Figure 2018011048
Therefore, for example, as shown in FIG. 9A, when α = 10 ° and β = 0 °, γ is 10 °, which is the same as α. As shown in FIG. 9A, when α = 10 ° and β = 20 °, γ is 9.4 ° as shown in Equation 3. FIG. 10 shows the relationship between the rotation angle and the apparent inclination angle when the inclination angle of the inclined surface portion is 10 °.

Figure 2018011048
このように、傾斜面部Sを有する欠陥40が形成された場合、暗視野照明を行うともとに、ワークを回転させれば、傾斜面部Sの回転角がいずれの角度であっても、前記ワークに形成された欠陥40の観察画像上の欠陥画像を大きくして観察することができる。
Figure 2018011048
As described above, when the defect 40 having the inclined surface portion S is formed, the workpiece can be rotated regardless of the rotation angle of the inclined surface portion S by performing dark field illumination and rotating the workpiece. The defect image on the observation image of the defect 40 formed in the above can be enlarged and observed.

暗視野照明を行うことで欠陥を大きくして(太らせて)観察できる理由について説明する。明視野では、正常部分(チップ表面)の明るさをセンサのダイナミックレンジに収まるように設定する必要がある。また、欠陥部分の形状に依存して反射した散乱光や直接光の一部がカメラに入射する。そのため、欠陥部とのコントラストは小さくなる。しかしながら、暗視野の場合は、異常部(欠陥部)がダイナミックレンジを越えるような明るさに設定されても、正常部分(チップ表面)からの直接光はカメラに入射しないため正常部は明るくならない(正常部は欠陥部と比較すると、平坦であり、散乱は小さい)。よって異常部の明るさはダイナミックレンジ上限(または十分に大きい)として観察され、正常部の明るさはダイナミックレンジ下限(または十分に小さい)となり、高コントラストで欠陥を検出できることになる。ここで、欠陥が物体上の分解能(ピクセルサイズ)よりも小さい場合を考える。ピクセルサイズより欠陥が小さい場合、ピクセルの輝度は、欠陥部と正常部の面積比と各輝度値によって決まる。   The reason why the defect can be enlarged (thickened) by performing dark field illumination will be described. In bright field, it is necessary to set the brightness of the normal part (chip surface) to be within the dynamic range of the sensor. In addition, a part of the scattered light or direct light reflected depending on the shape of the defect part enters the camera. For this reason, the contrast with the defective portion becomes small. However, in the case of a dark field, even if the abnormal part (defective part) is set to a brightness that exceeds the dynamic range, the normal part does not become bright because direct light from the normal part (chip surface) does not enter the camera. (The normal part is flat and the scattering is small compared to the defective part). Therefore, the brightness of the abnormal portion is observed as the upper limit (or sufficiently large) of the dynamic range, and the brightness of the normal portion becomes the lower limit (or sufficiently small) of the dynamic range, so that a defect can be detected with high contrast. Here, consider a case where the defect is smaller than the resolution (pixel size) on the object. When the defect is smaller than the pixel size, the luminance of the pixel is determined by the area ratio between the defective portion and the normal portion and each luminance value.

また、明視野では、図11に示すように、正常部と異常部の輝度差はダイナミックレンジに収まるように設定する必要があるため、正常部の輝度が支配的になる。よって周囲の正常部とのコントラストは小さくなる。しかしながら、暗視野では、図12に示すように、欠陥部の輝度を、ダイナミックレンジを大きく超えるように設定できる。そのため、欠陥部の輝度を大きく設定することが可能である。よって、周囲の正常部とのコントラストが大きくなる。さらに、明暗の像が隣り合うときにボケがあると、明るい像のボケのほうが暗い像のボケより大きく広がって観察される。そのため、明視野では欠陥が小さくなる。すなわち、(周囲の正常部分の明像が広がるので埋もれる)コントラストが低くなる。逆に暗視野では、欠陥部が大きくなる。(欠陥部が広がる)ボケによってコントラストは低下するが、上述の通り欠陥部はダイナミックレンジを超える明るさに設定できるためコントラストは一定のまま欠陥が太ることになる。   Further, in the bright field, as shown in FIG. 11, the luminance difference between the normal part and the abnormal part needs to be set so as to be within the dynamic range, so that the luminance of the normal part becomes dominant. Therefore, the contrast with the surrounding normal part becomes small. However, in the dark field, as shown in FIG. 12, the luminance of the defective portion can be set to greatly exceed the dynamic range. Therefore, it is possible to set the luminance of the defective part large. Therefore, the contrast with the surrounding normal part is increased. Furthermore, if there is a blur when the bright and dark images are adjacent to each other, the bright image blur is observed more widely than the dark image blur. Therefore, the defect becomes small in the bright field. That is, the contrast (becomes buried because the bright image of the surrounding normal part spreads) is lowered. On the contrary, in the dark field, the defect portion becomes large. Although the contrast decreases due to the blur (where the defect portion spreads), as described above, the defect portion can be set to a brightness exceeding the dynamic range, so that the defect becomes fat while the contrast is constant.

ところで、欠陥サイズよりも観察装置(照明機構30)の分解能が大きれば、この観察装置(照明機構30)で欠陥をみることができない。これに対して、欠陥サイズよりも観察装置(照明機構30)の分解能が小さければ、この観察装置(照明機構30)で欠陥をみることができる。このため、本発明のように、欠陥が太ることになるので、欠陥サイズよりも分解能が大きい観察装置(照明機構30)を用いても、従来では見ること(観察すること)ができなかった欠陥を太らせることによって、見ることができるようになる。また、欠陥サイズよりも分解能が小さい観察装置(照明機構30)を用いた場合、欠陥を太らせることにより観察性能の向上を図ることができる。   By the way, if the resolution of the observation device (illumination mechanism 30) is larger than the defect size, the observation device (illumination mechanism 30) cannot see the defect. On the other hand, if the resolution of the observation device (illumination mechanism 30) is smaller than the defect size, the defect can be seen with this observation device (illumination mechanism 30). For this reason, as in the present invention, since the defect becomes fat, even if an observation device (illumination mechanism 30) having a resolution larger than the defect size is used, a defect that could not be seen (observed) in the past. It becomes possible to see by fattening. In addition, when an observation apparatus (illumination mechanism 30) having a resolution smaller than the defect size is used, the observation performance can be improved by fattening the defect.

ところで、欠陥には、図8(a)に示すように開口部を有する場合がある。このような場合にも、光の散乱によって観察できる。この理由について以下に説明する。開口部は微細な構造になっており、光の散乱が生じる。散乱した光は全周方向に拡散するため、一部の光はレンズに入射する。これに対して、正常部は鏡面とみなされる平坦な面であり、暗視野照明による光のほぼ全てが反射によってレンズに入射しない方向に進む。このため、図8(a)に示すように開口部を有する場合があっても、この開口部からなる欠陥を観察することができる。   By the way, the defect may have an opening as shown in FIG. Even in such a case, it can be observed by scattering of light. The reason for this will be described below. The opening has a fine structure and light scattering occurs. Since the scattered light diffuses in the entire circumferential direction, a part of the light enters the lens. On the other hand, the normal part is a flat surface that is regarded as a mirror surface and travels in a direction in which almost all of the light from the dark field illumination does not enter the lens by reflection. For this reason, even if it has an opening part as shown to Fig.8 (a), the defect which consists of this opening part can be observed.

前記実施形態では、ピックアップポジションPでの欠陥の検出であったが、図1に示すような欠陥検出装置をボンディングポジションQに配置することも可能である。このように、欠陥検出装置をボンディングポジションQにおいて、チップ21の表面の欠陥40の検出を行うことができる。   In the above-described embodiment, the defect is detected at the pickup position P. However, a defect detection apparatus as shown in FIG. Thus, the defect detection apparatus can detect the defect 40 on the surface of the chip 21 at the bonding position Q.

ところで、ボンディングポジションQにおいて、ワーク(半導体チップやダイ)側に回転機構40が配設されていない場合がある。このような場合には、暗視野用照明器36として、図3に示すようなリング照明器50を用いるのが好ましい。リング照明器50とは、撮像装置32の撮影軸Lを取り囲むリング状に、少なくとも1列以上配置された複数の発光部51を有する照明器である。   By the way, in the bonding position Q, the rotation mechanism 40 may not be provided on the workpiece (semiconductor chip or die) side. In such a case, it is preferable to use a ring illuminator 50 as shown in FIG. 3 as the dark field illuminator 36. The ring illuminator 50 is an illuminator having a plurality of light emitting units 51 arranged in at least one or more rows in a ring shape surrounding the imaging axis L of the imaging device 32.

このため、図3に示すようなリング照明器50を有する欠陥検出装置をボンディングポジションQに配置すれば、このボンディングポジションにおいて、濃淡パターン(配線パターン)の影響を小さくでき、しかも、欠陥40の傾斜面部の回転角がいずれの場合であっても、ワークに形成された欠陥40の観察画像上の欠陥画像を大きくして観察することができ、安定して欠陥(クラック)40を検出することができる。なお、ボンディングポジションQにおいて、リング照明器50を用いない図1に示す欠陥検出装置を配置するようにしてもよい。   For this reason, if a defect detection apparatus having the ring illuminator 50 as shown in FIG. 3 is arranged at the bonding position Q, the influence of the shading pattern (wiring pattern) can be reduced at this bonding position, and the inclination of the defect 40 can be reduced. Whatever the rotation angle of the surface portion, the defect image on the observation image of the defect 40 formed on the workpiece can be enlarged and observed, and the defect (crack) 40 can be detected stably. it can. In addition, you may make it arrange | position the defect detection apparatus shown in FIG. 1 which does not use the ring illuminator 50 in the bonding position Q. FIG.

また、前記した欠陥検出装置をボンディングポジションQに配置すれば、明視野照明によって、リードフレームのアイランドの位置を観察する位置確認(位置決め)に用いることができる。   Further, if the above-described defect detection device is arranged at the bonding position Q, it can be used for position confirmation (positioning) for observing the position of the island of the lead frame by bright field illumination.

図4等に示すダイボンダは、半導体チップ21等のワークをピックアップポジションPからボンディングポジションQまで搬送するものであるが、このようなボンディング工程において、ウェハ29からピックアップしたワークを一旦中間ステージに載置し、この中間ステージから再度ワークをピックアップし、ボンディングする場合もある。   The die bonder shown in FIG. 4 etc. transports a workpiece such as the semiconductor chip 21 from the pickup position P to the bonding position Q. In such a bonding process, the workpiece picked up from the wafer 29 is temporarily placed on the intermediate stage. In some cases, the workpiece is picked up again from the intermediate stage and bonded.

このため、中間ステージ上に、図1に示す欠陥検出装置や図3に示すリング照明器を用いた欠陥検出装置に配置するようにできる。このように、欠陥検出装置を中間ステージ上に配置すれば、この中間ステージ上のワーク(半導体チップ21やダイ等)に対して、濃淡パターン(配線パターン)の影響を小さくでき、しかも、ワークに形成された欠陥40の観察画像上の欠陥画像を大きくして観察することができ、安定して欠陥(クラック)を検出することができる。この欠陥検出装置をもちいれば、この中間ステージにおいても位置決めを行うことができる。   For this reason, it can be arranged on the defect detection device using the defect detection device shown in FIG. 1 or the ring illuminator shown in FIG. 3 on the intermediate stage. As described above, if the defect detection device is arranged on the intermediate stage, the influence of the shading pattern (wiring pattern) can be reduced on the workpiece (semiconductor chip 21 or die) on the intermediate stage, The defect image on the observation image of the formed defect 40 can be enlarged and observed, and the defect (crack) can be detected stably. If this defect detection apparatus is used, positioning can be performed also in this intermediate stage.

ところで、前記ダイボンダでは、ピックアップポジション、ボンディングポジション、中間ステージ上等で、欠陥検出を行うようにしていたが、ピックアップ前とピックアップ後の少なくもいずれか一方、すなわち、ピックアップ前とピックアップ後とのいずれか、又はピックアップ前とピックアップ後との両者において、欠陥検出を行うようにできる。   By the way, in the die bonder, the defect detection is performed at the pickup position, the bonding position, the intermediate stage, etc., but at least either before or after the pickup, that is, before or after the pickup. Alternatively, defect detection can be performed both before and after pickup.

また、ボンディング前とボンディング後の少なくもいずれか一方、すなわち、ボンディング前とボンディング後とのいずれか、又はボンディング前とボンディング後との両者において、欠陥検出を行うようにできる。   Further, defect detection can be performed at least one of before bonding and after bonding, that is, either before bonding or after bonding, or both before bonding and after bonding.

さらには、中間ステージへのワーク供給前と中間ステージからのワーク排出後の少なくともいずれか一方、すなわち、中間ステージへのワーク供給前と中間ステージからのワーク排出後とのいずれか、又は間ステージへのワーク供給前と中間ステージからのワーク排出後の両者において、欠陥検出を行うようにできる。   Furthermore, at least one of before the workpiece supply to the intermediate stage and after the workpiece discharge from the intermediate stage, that is, either before the workpiece supply to the intermediate stage and after the workpiece discharge from the intermediate stage, or to the intermediate stage The defect detection can be performed both before the workpiece supply and after the workpiece discharge from the intermediate stage.

このように、図1に示す欠陥検出装置や図3に示すリング照明器50を用いた欠陥検出装置において、検出された欠陥40が製品として不良か否かの判断手段を設けるようにしてもよい。すなわち、欠陥検出装装置にて行う欠陥検出方法において、検出された欠陥が製品として不良か否かの判断基準を予め設定し、この判断基準と観察画像上の欠陥画像を比較して、不良品か良品かの判断を行うようにする。   As described above, in the defect detection device shown in FIG. 1 or the defect detection device using the ring illuminator 50 shown in FIG. 3, a means for determining whether or not the detected defect 40 is defective as a product may be provided. . That is, in the defect detection method performed by the defect detection apparatus, a criterion for determining whether or not the detected defect is defective as a product is set in advance, and the criterion is compared with the defect image on the observation image to determine whether the defect is defective. Judge whether it is good or non-defective.

判断手段としては、前記制御部34で構成できる。制御部34は、例えば、CPU(Central Processing Unit)を中心としてROM(Read Only Memory)やRAM(Random Access Memory)等がバスを介して相互に接続されたマイクロコンピュータで構成できる。マイクロコンピュータには記憶装置が接続される。記憶装置には、前記判断手段の判断基準となる判断基準等が記憶される。記憶装置は、HDD(Hard Disc Drive)やDVD(Digital Versatile Disk)ドライブ、CD−R(Compact Disc-Recordable)ドライブ、EEPROM(Electronically Erasable and Programmable Read Only Memory)等から構成できる。なお、ROMには、CPUが実行するプログラムやデータが格納されている。   The determination unit can be configured by the control unit 34. The control unit 34 can be constituted by, for example, a microcomputer in which a ROM (Read Only Memory), a RAM (Random Access Memory), and the like are connected to each other via a bus with a central processing unit (CPU) as a center. A storage device is connected to the microcomputer. The storage device stores determination criteria that are the determination criteria of the determination means. The storage device can be composed of an HDD (Hard Disc Drive), a DVD (Digital Versatile Disk) drive, a CD-R (Compact Disc-Recordable) drive, an EEPROM (Electronically Erasable and Programmable Read Only Memory), or the like. The ROM stores programs executed by the CPU and data.

このため、欠陥検出方法にて欠陥が検出されず又は検出された欠陥が前記判断手段にて良品と判断されたものを製品(例えば、ウェハ29、半導体チップ21、又はダイ)とすることができる。   For this reason, a product (for example, the wafer 29, the semiconductor chip 21, or the die) in which no defect is detected by the defect detection method or the detected defect is determined to be a non-defective product by the determination unit can be used. .

このように、本発明では、濃淡パターンの影響を小さくでき、被覆層21から反射又は散乱された光を映し出すことができるので、安定して欠陥(クラック)40を検出することができる。しかも、照明光を設定するのみで、欠陥(クラック)40を検出することができ、装置としても、既存の検出装置を用いることができ、低コスト化を図ることができる。   As described above, in the present invention, the influence of the shading pattern can be reduced, and the light reflected or scattered from the coating layer 21 can be projected, so that the defect (crack) 40 can be detected stably. In addition, the defect (crack) 40 can be detected only by setting the illumination light, and the existing detection device can be used as the device, and the cost can be reduced.

リング照明器50を用いれば、欠陥40の傾斜面部Sの向きに関係なく、欠陥(クラック)を拡大して観察することが可能である。照明器36の照明方向を50°〜85°に設定することによって、大部分の発生する欠陥(クラック)40に対応して拡大して観察することが可能である。   If the ring illuminator 50 is used, the defect (crack) can be enlarged and observed regardless of the direction of the inclined surface portion S of the defect 40. By setting the illumination direction of the illuminator 36 to 50 ° to 85 °, it is possible to observe in an enlarged manner corresponding to most defects (cracks) 40 that occur.

前記ダイボンダによれば、ピックアップポジションからボンディングポジションのいずれかの位置で、ボンディングするワークにおける表面のクラック等の欠陥40を検出することができる。   According to the die bonder, a defect 40 such as a surface crack in a workpiece to be bonded can be detected at any position from the pickup position to the bonding position.

また、欠陥検出方法にて検出された欠陥が製品として不良か否かの判断基準を予め設定して、不良品か良品かの判断を行うものであれば、ボンディング動作中等にワーク(半導体チップ等)の欠陥(クラック)40を検出し、不良品の出荷を防止できる。前記ダイボンダにおいて、位置決め検出が可能であり、安定した高精度のボンディング工程を行うことができる。   In addition, if a judgment criterion as to whether or not the defect detected by the defect detection method is defective as a product is set in advance and it is judged whether it is a defective product or a non-defective product, a workpiece (semiconductor chip or the like) may be used during a bonding operation or the like. ) Defects (cracks) 40 can be detected, and shipment of defective products can be prevented. In the die bonder, positioning can be detected, and a stable and highly accurate bonding process can be performed.

ところで、半導体製造方法には、ウェハを切断して個片化するダイシング工程と、ダイシング工程にて個片化されてなる半導体チップをボンディングする工程と、個片体である半導体チップを樹脂で封止するモールド封止工程とを備える場合がある。   By the way, the semiconductor manufacturing method includes a dicing step of cutting a wafer into pieces, a step of bonding a semiconductor chip separated into pieces in the dicing step, and sealing the semiconductor chip as a single piece with a resin. And a mold sealing step for stopping.

このため、このような工程を備えた半導体製造方法において、ボンディング動作中における前記欠陥検出方法を用いた検査工程を備えたものであってもよい。なお、半導体製造方法として、ダイシング工程と検査工程とを備えたものであっても、検査工程とモールド封止工程とを備えたものであっても、ダイシング工程と検査工程とモールド封止工程とを備えたものであってもよい。   For this reason, in the semiconductor manufacturing method provided with such a process, the inspection process using the said defect detection method during bonding operation may be provided. Even if the semiconductor manufacturing method includes a dicing process and an inspection process, or a semiconductor manufacturing method includes an inspection process and a mold sealing process, the dicing process, the inspection process, and the mold sealing process It may be provided.

また、ワークとして、前記欠陥検出方法にて欠陥が検出されず又は検出された欠陥が前記欠陥検出方法にて良品と判断された個片体で構成されている半導体装置であってもよい。   Moreover, the semiconductor device comprised as the workpiece | work by which the defect was not detected with the said defect detection method, or the detected defect was judged to be a non-defective product by the said defect detection method may be sufficient as a workpiece | work.

また、ワークとして、複数の個片体を集合させた個片体集合体であってもよい。個片体集合体として、上下に積層してなるものであっても、横方向に並設してなるものであっても、さらには積層したものと並設したものとの組み合わせであってもよい。このような個片体集合体からなる半導体装置を製造する場合、1個の個片体又は所定数の個片体の集合体からなる被対象物と、この被対象物に集合すべき他の個片体の少なくともいずれか一方を前記欠陥検出方法を用いて検査するように構成できる。すなわち、1個の個片体又は所定数の個片体の集合体からなる被対象物側のみを前記検査方法にて検査したり、対象物に集合すべき他の個片体側のみを前記検査方法にて検査したり、被対象物側及び他の個片体側の両者を検査したりできる。   Further, the work may be a single piece aggregate in which a plurality of individual pieces are gathered. As an individual piece aggregate, even if it is laminated in the vertical direction, even if it is arranged in parallel in the horizontal direction, or even a combination of laminated and arranged in parallel Good. When manufacturing a semiconductor device composed of such a single-piece assembly, an object consisting of one piece or a set of a predetermined number of pieces and other objects to be assembled to the target At least one of the individual pieces can be inspected using the defect detection method. That is, only the object side consisting of one piece or a set of a predetermined number of pieces is inspected by the inspection method, or only the other piece side to be collected on the object is inspected. It can be inspected by a method, or both the object side and the other individual side can be inspected.

また、ダイボンダ等において、いずれかの検出位置で、そのワークに欠陥が見つかれば、その検出位置でワークの搬送を停止し、警報音と警報ライトの点灯の少なくともいずれか一方にて作業者に通知するように設定できる。また、不良品排出機構を設け、ワークに欠陥が見つかれば、その検出位置から装置外にその不良品を排出するように設定できる。   In addition, if a defect is found in the workpiece at any detection position in a die bonder, etc., the conveyance of the workpiece is stopped at the detection position, and the worker is notified with at least one of an alarm sound and a warning light. Can be set to. Further, a defective product discharge mechanism is provided, and if a defect is found in the workpiece, the defective product can be set to be discharged out of the apparatus from the detection position.

本発明は前記実施形態に限定されることなく種々の変形が可能であって、例えば、前記実施形態では、濃淡パターン(配線パターン)の影響を小さくでき、しかも、ワークに形成された欠陥に対する観察画像上の欠陥を大きくして観察するものであったが、欠陥検出装置として、濃淡パターン(配線パターン)の影響を小さくできる構成のみであってもよい。   The present invention is not limited to the above-described embodiment, and various modifications are possible.For example, in the above-described embodiment, the influence of the shading pattern (wiring pattern) can be reduced, and observation of defects formed on the workpiece can be performed. Although the defect on the image is enlarged and observed, the defect detection device may have only a configuration that can reduce the influence of the shading pattern (wiring pattern).

また、前記実施形態では、明視野用照明器を主に位置決め(位置合わせ)用に用い、暗視野用照明器を、濃淡パターン(配線パターン)の影響を小さく、しかも、ワークに形成された欠陥に対する観察画像上の欠陥を大きくして観察する照明に用いたが、明視野用照明器をもって、濃淡パターン(配線パターン)の影響を小さくする観察に用い、暗視野用照明器を、ワークに形成された欠陥の観察画像上の欠陥を大きくして観察する場合にのみに用いるものであってもよい。   Further, in the embodiment, the bright field illuminator is mainly used for positioning (positioning), the dark field illuminator is less affected by the shading pattern (wiring pattern), and the defect formed on the workpiece Used for illumination to observe a large defect on the observation image, but with a bright field illuminator, it is used for observation to reduce the influence of the light and shade pattern (wiring pattern), and a dark field illuminator is formed on the workpiece It may be used only when the defect on the observed image of the observed defect is enlarged and observed.

なお、観察画像上の欠陥を大きくして観察する方法として、光学的なぼけ手段を用いて大きくする(太らせる)方法を用いてもよい。光学的なぼけ手段としては、例えば、ローパスフィルタを用いれば構成することができる。すなわち、センサー面の前にローパスフィルタを設置することで、像がぼやけたり、ぼけが発生する。また、ぼけを引き起こさせるためには、信号を劣化させればよいので、レンズの性能を落とすことによっても、ぼけ手段を構成できる。さらに、軸上色収差という波長に依存してフォーカス位置が変化する収差を利用してデフォーカスさせてぼけを生じさせてもよい。   In addition, as a method of observing the defect on the observation image by enlarging it, a method of enlarging (thickening) using an optical blur means may be used. As the optical blur means, for example, a low-pass filter can be used. That is, an image is blurred or blurred by installing a low-pass filter in front of the sensor surface. Further, in order to cause blurring, it is only necessary to degrade the signal. Therefore, the blurring means can also be configured by reducing the performance of the lens. Furthermore, blurring may be generated by defocusing using an aberration that changes the focus position depending on the wavelength of axial chromatic aberration.

暗視野観察において、照明光の傾斜角(仰角)は、形成される欠陥40の傾斜面部Sの傾斜角に応じて最良のものを選択することになるので、形成される欠陥40の傾斜面部Sが一定であれば、それに対応した仰角に設定することになる。しかしながら、形成される欠陥40の傾斜面部Sの傾斜角が種々の場合があり、このような場合、仰角を一定とすることができない。このため、照明光の仰角を任意に変更できる機構(照明器の角度変位機構)を設け、傾斜面部Sの傾斜角に対応した仰角とするのが好ましい。   In the dark field observation, the best inclination angle (elevation angle) of the illumination light is selected according to the inclination angle of the inclined surface portion S of the defect 40 to be formed. Therefore, the inclined surface portion S of the defect 40 to be formed is selected. If is constant, the elevation angle corresponding to it is set. However, the inclination angle of the inclined surface portion S of the defect 40 to be formed may be various, and in such a case, the elevation angle cannot be made constant. For this reason, it is preferable to provide a mechanism (an angular displacement mechanism of the illuminator) that can arbitrarily change the elevation angle of the illumination light, and set the elevation angle corresponding to the inclination angle of the inclined surface portion S.

被覆層の膜厚としては、1μm〜100μmに限定されるものではなく、また、被覆層の材質としても、ポリイミド樹脂やシリコーン樹脂に限るものではない。すなわち、被覆層の材質や被覆層の膜厚に対応して、被覆層の表面を観察する際に、濃淡パターン(配線パターン)の影響を低くする照明光の選択が可能であればよい。   The film thickness of the coating layer is not limited to 1 μm to 100 μm, and the material of the coating layer is not limited to polyimide resin or silicone resin. That is, it is only necessary to be able to select illumination light that reduces the influence of the shading pattern (wiring pattern) when observing the surface of the coating layer, corresponding to the material of the coating layer and the film thickness of the coating layer.

ところで、450nm以下又は1000nm以上の範囲以外の波長の光(可視光)の照明光を用いた暗視野で観察する際に、照明光は配線パターン層に到達した場合に、配線パターン層のパターンピッチが光の波長レベルであれば、回折が発生して、濃淡パターンが撮像装置(カメラ)に入射することになる。しかしながら、可視光以外を使用することで回折を起こす照明光を減衰させ配線パターン層に到達するようにするとともに、回折光自身も減衰させることができる。   By the way, when the illumination light reaches the wiring pattern layer when observing in the dark field using the illumination light having a wavelength other than the range of 450 nm or less or 1000 nm or more (visible light), the pattern pitch of the wiring pattern layer If is the wavelength level of light, diffraction occurs, and the light and shade pattern enters the imaging device (camera). However, by using light other than visible light, the illumination light that causes diffraction can be attenuated to reach the wiring pattern layer, and the diffracted light itself can be attenuated.

なお、観察に用いる波長の選択は波長選択フィルタ等を用いて行うことができる。ここで、波長選択フィルタは、特定の波長の光のみを透過させる光学フィルタであって、基材(ガラス)の表面に光学薄膜(誘導体または金属)を蒸着したもの、特定の波長を吸収する基材を使用するもの等がある。透過波長の設計によって各種名称(ショートパスフィルター,ロングパスフィルタ−,バンドパスフィルタ,ノッチフィルター,ホットミラー、コールドミラー等)がある。すなわち、この波長選択フィルタまたは照明光の波長を限定することによって、特定の波長での観察が可能となる。   The wavelength used for observation can be selected using a wavelength selection filter or the like. Here, the wavelength selection filter is an optical filter that transmits only light of a specific wavelength, and is an optical thin film (derivative or metal) deposited on the surface of a substrate (glass), a base that absorbs a specific wavelength. Some use materials. There are various names (short pass filter, long pass filter, band pass filter, notch filter, hot mirror, cold mirror, etc.) depending on the design of the transmission wavelength. In other words, by limiting the wavelength of the wavelength selection filter or the illumination light, observation at a specific wavelength is possible.

ところで、照明器として、周方向に沿って所定ピッチで発光部をリング状に配設される場合、その周方向に沿ってピッチは形成される欠陥の大きさ、形状、傾斜面の傾斜角度、欠陥の向き等に応じて、ワークに形成された欠陥を全周から観察できるように、任意に設定できる。   By the way, as an illuminator, when the light emitting portions are arranged in a ring shape at a predetermined pitch along the circumferential direction, the pitch along the circumferential direction is the size, shape, inclination angle of the inclined surface, Depending on the direction of the defect and the like, the defect formed on the workpiece can be set arbitrarily so that it can be observed from the entire circumference.

また、発光部をリング状に配設する場合の「リング状」には、欠損のないリングと、欠損を有するリング等を含む。また、リング状にかぎらず、C型および半円等に配置してもよい。   In addition, the “ring shape” in the case where the light emitting portions are arranged in a ring shape includes a ring having no defect, a ring having a defect, and the like. Moreover, you may arrange | position in not only a ring shape but C shape, a semicircle, etc.

ところで、実施形態では、欠陥40が被覆層12の表面に形成されている場合を主に説明したが、欠陥40が表面以外、すなわち、図6(b)では、第1層13aに形成されたり、図6(c)では、第1層13aや第2層13b等に形成されたりする場合がある。このため、欠陥40が被覆層12の内部に形成される場合もある。このように、被覆層12の内部に欠陥40が形成されていても、本発明の欠陥検出装置および欠陥検出方法でもって、この欠陥40を検出することができる。なお、図6(a)に示すように被覆層12が単層で構成されている場合であっても、被覆層12の内部や濃淡層対応面に欠陥40が形成される場合があり、このようなものであっても、本発明の欠陥検出装置および欠陥検出方法でもって、この欠陥40を検出することができる。   By the way, although embodiment described mainly the case where the defect 40 was formed in the surface of the coating layer 12, the defect 40 is formed in the 1st layer 13a other than the surface, ie, FIG.6 (b). In FIG. 6C, it may be formed on the first layer 13a, the second layer 13b, or the like. For this reason, the defect 40 may be formed inside the coating layer 12. Thus, even if the defect 40 is formed in the coating layer 12, the defect 40 can be detected by the defect detection apparatus and the defect detection method of the present invention. In addition, even when the coating layer 12 is a single layer as shown in FIG. 6A, defects 40 may be formed in the coating layer 12 or on the surface corresponding to the light and dark layers. Even in such a case, the defect 40 can be detected by the defect detection apparatus and the defect detection method of the present invention.

P ピックアップポジション
Q ボンディングポジション
S 傾斜面部
11 濃淡層
12 被覆層
21 半導体チップ
29 ウェハ
30 照明機構
32 撮像装置
35 明視野用照明器
36 暗視野用照明器
38 発光部
40 欠陥
50 リング照明器
51 発光部
P Pickup position Q Bonding position S Inclined surface portion 11 Concentration layer 12 Cover layer 21 Semiconductor chip 29 Wafer 30 Illumination mechanism 32 Imaging device 35 Bright field illuminator 36 Dark field illuminator 38 Light emitting portion 40 Defect 50 Ring illuminator 51 Light emitting portion

Claims (26)

半導体製造工程に由来する濃淡パターンのある濃淡層と、この濃淡層の濃淡パターンを覆う被覆層とを備えたワークにおける被覆層に形成された欠陥を検出する欠陥検出装置であって、
前記ワークに対して照明を行う照明器と、この照明器にて照明された前記ワークの観察部位を観察する撮像装置とを有する観察機構を備え、
前記照明器から照射される照明光は、少なくとも濃淡層から反射し前記撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長であり、前記濃淡層の濃淡パターンの影響を低くした光であることを特徴とする欠陥検出装置。
A defect detection device for detecting defects formed in a coating layer in a workpiece comprising a gray layer having a gray pattern derived from a semiconductor manufacturing process and a coating layer covering the gray pattern of the gray layer,
An observation mechanism having an illuminator that illuminates the workpiece, and an imaging device that observes an observation site of the workpiece illuminated by the illuminator;
Illumination light emitted from the illuminator is a wavelength at which the intensity of light that is reflected or scattered from the coating layer and incident on the imaging device is greater than light that is reflected from at least a gray layer and incident on the imaging device, A defect detection apparatus characterized in that the light has a reduced influence of the shading pattern of the shading layer.
前記被覆層は、有機物層であることを特徴とする請求項1に記載の欠陥検出装置。   The defect detection apparatus according to claim 1, wherein the coating layer is an organic material layer. 前記有機物層は、ポリイミド樹脂であることを特徴とする請求項2に記載の欠陥検出装置。   The defect detection apparatus according to claim 2, wherein the organic material layer is a polyimide resin. 前記被覆層の膜厚が、1μm〜100μmであることを特徴とする請求項1〜請求項3のいずれか1項に記載の欠陥検出装置。   The defect detection apparatus according to claim 1, wherein the coating layer has a thickness of 1 μm to 100 μm. 前記被覆層は単層からなることを特徴とする請求項1に記載の欠陥検出装置。   The defect detection apparatus according to claim 1, wherein the coating layer is a single layer. 前記被覆層は2層以上の複数層からなり、各層が同一材質、各層が異なる材質、又は複数層の所定の層が同一材質とされることを特徴とする請求項1に記載の欠陥検出装置。   The defect detection apparatus according to claim 1, wherein the covering layer includes a plurality of layers of two or more layers, and each layer is made of the same material, each layer is made of a different material, or a plurality of predetermined layers are made of the same material. . 前記照明器の照明光のうち観察される波長が、450nm以下又は1000nm以上であることを特徴とする請求項1〜請求項6のいずれか1項に記載の欠陥検出装置。   The defect detection apparatus according to any one of claims 1 to 6, wherein the observed wavelength of the illumination light of the illuminator is 450 nm or less or 1000 nm or more. 前記撮像装置は、前記照明器にて照明されたワークの観察部位を上方から観察する暗視野観察を行うものであり、前記ワークの欠陥は、開口部と傾斜面部の少なくともいずれか一方を有し、前記ワークに形成された欠陥の観察画像上の欠陥を大きくする観察を行うことを特徴とする請求項1〜請求項7のいずれか1項に記載の欠陥検出装置。   The imaging apparatus performs dark field observation of observing the observation site of the workpiece illuminated by the illuminator from above, and the defect of the workpiece has at least one of an opening and an inclined surface portion. The defect detection apparatus according to claim 1, wherein observation is performed to enlarge a defect on an observation image of a defect formed on the workpiece. 前記照明器は、周方向に沿って所定ピッチで配設される複数個の発光部を備えたことを特徴とする請求項8に記載の欠陥検出装置。   The defect detection apparatus according to claim 8, wherein the illuminator includes a plurality of light emitting units arranged at a predetermined pitch along a circumferential direction. 前記照明器は、前記撮像装置の撮影軸を取り囲むリング状に、少なくとも1列以上配置された複数の発光部からなるリング照明器であることを特徴とする請求項8に記載の欠陥検出装置。   The defect detection apparatus according to claim 8, wherein the illuminator is a ring illuminator including a plurality of light emitting units arranged in a ring shape surrounding an imaging axis of the imaging apparatus. 前記照明器の照明方向は、撮影軸とワークとが直交するように配置されているときに、ワークと照明軸とのなす角が50°〜85°であることを特徴とする請求項8〜請求項10のいずれか1項に記載の欠陥検出装置。   The illumination direction of the illuminator is such that an angle formed by the workpiece and the illumination axis is 50 ° to 85 ° when the photographing axis and the workpiece are arranged to be orthogonal to each other. The defect detection apparatus according to claim 10. 濃淡パターンのある濃淡層と、この濃淡層の濃淡パターンを覆う被覆層とを備えたワークにおける被覆層に形成された欠陥を検出する欠陥検出方法であって、
少なくとも前記濃淡層から反射し撮像装置に入射する光よりも、前記被覆層から反射又は散乱されて撮像装置に入射する光の強度が大きい波長である照明光を、前記ワークに対して照射し、前記濃淡層の濃淡パターンの影響を低くして観察することを特徴とする欠陥検出方法。
A defect detection method for detecting defects formed in a coating layer in a workpiece comprising a gray layer with a gray pattern and a coating layer covering the gray pattern of the gray layer,
Illuminating the workpiece with illumination light having a wavelength that is greater than the intensity of light reflected or scattered from the coating layer and incident on the imaging device, than light reflected from the gray layer and incident on the imaging device, A defect detection method, wherein the observation is performed while reducing the influence of the shading pattern of the shading layer.
前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置を用いることを特徴とする欠陥検出方法。   A defect detection method using the defect detection apparatus according to any one of claims 1 to 11. 前記請求項12又は請求項13に記載の欠陥検出方法にて検出された欠陥が製品として不良か否かの判断基準を予め設定し、欠陥画像を判断基準によって、不良品か良品かの判断を行うことを特徴とする欠陥検出方法。   A determination criterion as to whether or not the defect detected by the defect detection method according to claim 12 or 13 is defective as a product is set in advance, and the defect image is determined based on the determination criterion as to whether it is defective or non-defective. A defect detection method characterized by performing. 前記請求項12又は請求項13に記載の欠陥検出方法にて欠陥が検出されず又は検出された欠陥が請求項14に記載の欠陥検出方法にて良品と判断されていることを特徴とするウェハ。   A wafer in which a defect is not detected by the defect detection method according to claim 12 or 13, or a detected defect is determined as a non-defective product by the defect detection method according to claim 14. . 前記請求項12又は請求項13に記載の欠陥検出方法にて欠陥が検出されず又は検出された欠陥が請求項14に記載の欠陥検出方法にて良品と判断されていることを特徴とする半導体チップ。   15. A semiconductor in which a defect is not detected by the defect detection method according to claim 12 or 13, or the detected defect is determined as a non-defective product by the defect detection method according to claim 14. Chip. 前記請求項12又は請求項13に記載の欠陥検出方法にて欠陥が検出されず又は検出された欠陥が請求項14に記載の欠陥検出方法にて良品と判断された個片体で構成されていることを特徴とする半導体装置。   A defect is not detected by the defect detection method according to claim 12 or claim 13, or the detected defect is composed of individual pieces that are determined as non-defective products by the defect detection method according to claim 14. A semiconductor device characterized by comprising: ピックアップポジションにてワークとしての個片体をピックアップし、このピックアップした個片体をボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするダイボンダであって、ピックアップポジションからボンディングポジションのいずれかの位置で、前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置を配置したことを特徴とするダイボンダ。   A die bonder that picks up a piece as a workpiece at a pickup position, conveys the picked piece to a bonding position, and bonds the workpiece at the bonding position. The die bonder characterized by arrange | positioning the defect detection apparatus of any one of the said Claims 1-11 in the position of this. ピックアップポジションとボンディングポジションとの間にワークが搬送される中間ステージを有し、この中間ステージにおいて前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置を配置したことを特徴とする請求項18に記載のダイボンダ。   It has the intermediate stage in which a workpiece | work is conveyed between a pick-up position and a bonding position, The defect detection apparatus of any one of the said Claims 1-11 was arrange | positioned in this intermediate stage, The die bonder according to claim 18. ピックアップポジション、ボンディングポジション、ピックアップポジションとボンディングポジションとの間の中間ステージの内少なくとも一つでの位置決め検出が可能であることを特徴とする請求項18又は請求項19に記載のダイボンダ。   The die bonder according to claim 18 or 19, wherein positioning detection is possible at at least one of a pickup position, a bonding position, and an intermediate stage between the pickup position and the bonding position. ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、
ピックアップ前とピックアップ後の少なくともいずれか一方において、ワークに対して前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置にて欠陥を検出することを特徴とするボンディング方法。
A bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position,
A bonding method, wherein a defect is detected by the defect detection device according to any one of claims 1 to 11 with respect to a workpiece at least one of before and after pickup.
ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、
ピックアップポジションとボンディングポジョンとの間に中間ステージを有し、中間ステージへのワーク供給前と中間ステージからのワーク排出後の少なくともいずれか一方において、ワークに対して前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置にて欠陥を検出することを特徴とするボンディング方法。
A bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position,
An intermediate stage is provided between the pickup position and the bonding position, and at least one of before the workpiece is supplied to the intermediate stage and after the workpiece is discharged from the intermediate stage, the workpiece according to any one of claims 1 to 11 described above. A bonding method, wherein a defect is detected by the defect detection apparatus according to any one of the above items.
ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、
ボンディング前とボンディング後に少なくともいずれか一方において、ワークに対して前記請求項1〜請求項11のいずれか1項に記載の欠陥検出装置にて欠陥を検出することを特徴とするボンディング方法。
A bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position,
A bonding method, wherein a defect is detected by the defect detection device according to any one of claims 1 to 11 with respect to a workpiece at least one of before bonding and after bonding.
ピックアップポジションにてワークをピックアップし、このピックアップしたワークをボンディングポジョンに搬送して、そのボンディングポジションにてワークをボンディングするボンディング工程を備えたボンディング方法であって、
ボンディング工程へのワーク供給前と、ボンディング工程からのワーク排出後の少なくともいずれか一方において、前記請求項12〜請求項14のいずれか1項に記載の欠陥検出方法を用いた検査工程を行うことを特徴とするボンディング方法。
A bonding method including a bonding step of picking up a workpiece at a pickup position, transporting the picked-up workpiece to a bonding position, and bonding the workpiece at the bonding position,
The inspection process using the defect detection method according to any one of claims 12 to 14 is performed at least one of before the work supply to the bonding process and after the work discharge from the bonding process. A bonding method characterized by the above.
前記請求項12〜請求項14のいずれか1項に記載の欠陥検出方法を用いた検査工程を備え、さらに、ウェハを切断して個片化するダイシング工程と、個片化されてなる半導体チップを樹脂で封止するモールド封止工程の少なくともいずれか一方の工程を備えたことを特徴とする半導体製造方法。   15. A dicing process comprising an inspection process using the defect detection method according to any one of claims 12 to 14 and further cutting the wafer into pieces, and a semiconductor chip formed into pieces. A method for manufacturing a semiconductor, comprising at least one of a mold sealing step of sealing a resin with a resin. 複数の個片体からなる個片体集合体を備えた半導体装置を製造する半導体装置製造方法であって、
1個の個片体又は所定数の個片体の集合体からなる被対象物と、この被対象物に集合すべき他の個片体の少なくともいずれか一方を前記請求項12〜請求項14のいずれか1項に記載の欠陥検出方法を用いて検査することを特徴とする半導体装置製造方法。
A semiconductor device manufacturing method for manufacturing a semiconductor device including an individual piece assembly composed of a plurality of individual pieces,
At least one of a target object composed of one piece or a set of a predetermined number of pieces and another piece to be gathered on the target is the above-mentioned claims 12-14. An inspection method using the defect detection method according to claim 1.
JP2017112873A 2016-07-05 2017-06-07 Defect detection apparatus, defect detection method, wafer, semiconductor chip, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method Active JP6505776B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
MYPI2019000211A MY202139A (en) 2016-07-05 2017-06-29 Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
SG11201900112TA SG11201900112TA (en) 2016-07-05 2017-06-29 Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
CN201780041948.3A CN109564172B (en) 2016-07-05 2017-06-29 Defect detecting device, defect detecting method, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
PCT/JP2017/023932 WO2018008512A1 (en) 2016-07-05 2017-06-29 Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
TW106122419A TWI725208B (en) 2016-07-05 2017-07-04 Defect inspection device, defect inspection method, wafer, semiconductor wafer, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016133401 2016-07-05
JP2016133401 2016-07-05

Publications (3)

Publication Number Publication Date
JP2018011048A true JP2018011048A (en) 2018-01-18
JP2018011048A5 JP2018011048A5 (en) 2018-08-16
JP6505776B2 JP6505776B2 (en) 2019-04-24

Family

ID=60995877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017112873A Active JP6505776B2 (en) 2016-07-05 2017-06-07 Defect detection apparatus, defect detection method, wafer, semiconductor chip, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP6505776B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155737A (en) * 2019-03-22 2020-09-24 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device and manufacturing method of semiconductor device
KR20210033898A (en) * 2019-09-19 2021-03-29 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
CN113436986A (en) * 2020-03-23 2021-09-24 捷进科技有限公司 Chip mounting device and method for manufacturing semiconductor device
CN113589117A (en) * 2021-08-16 2021-11-02 国网江苏省电力有限公司泰州供电分公司 Power equipment defect detection system and detection method
KR20220015966A (en) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150255A (en) * 1999-11-29 2001-06-05 Sanyo Electric Co Ltd Parts feeder
JP2008008740A (en) * 2006-06-29 2008-01-17 National Institute Of Advanced Industrial & Technology Method for detecting defect, and device therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150255A (en) * 1999-11-29 2001-06-05 Sanyo Electric Co Ltd Parts feeder
JP2008008740A (en) * 2006-06-29 2008-01-17 National Institute Of Advanced Industrial & Technology Method for detecting defect, and device therefor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304880B1 (en) 2019-03-22 2021-09-27 파스포드 테크놀로지 주식회사 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
CN111725086A (en) * 2019-03-22 2020-09-29 捷进科技有限公司 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR20200112639A (en) * 2019-03-22 2020-10-05 파스포드 테크놀로지 주식회사 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP7299728B2 (en) 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP2020155737A (en) * 2019-03-22 2020-09-24 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device and manufacturing method of semiconductor device
CN111725086B (en) * 2019-03-22 2024-03-12 捷进科技有限公司 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR20210033898A (en) * 2019-09-19 2021-03-29 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
KR102430827B1 (en) 2019-09-19 2022-08-09 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
KR20210118742A (en) * 2020-03-23 2021-10-01 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
JP2021150586A (en) * 2020-03-23 2021-09-27 ファスフォードテクノロジ株式会社 Die bonding device and manufacturing method of semiconductor device
JP7437987B2 (en) 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
KR102516586B1 (en) * 2020-03-23 2023-04-03 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
CN113436986A (en) * 2020-03-23 2021-09-24 捷进科技有限公司 Chip mounting device and method for manufacturing semiconductor device
KR102540780B1 (en) 2020-07-31 2023-06-12 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
KR20220015966A (en) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 Die bonding apparatus and manufacturing method of semiconductor device
JP7502108B2 (en) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device
CN113589117A (en) * 2021-08-16 2021-11-02 国网江苏省电力有限公司泰州供电分公司 Power equipment defect detection system and detection method
CN113589117B (en) * 2021-08-16 2024-05-07 国网江苏省电力有限公司泰州供电分公司 Power equipment defect detection system and detection method

Also Published As

Publication number Publication date
JP6505776B2 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
JP6505776B2 (en) Defect detection apparatus, defect detection method, wafer, semiconductor chip, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
CN109564172B (en) Defect detecting device, defect detecting method, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
US9874436B2 (en) Hole inspection method and apparatus
KR102038478B1 (en) Wafer inspection method and wafer inspection apparatus
TW201239344A (en) Substrate inspection apparatus and substrate inspection method
US8396281B2 (en) Apparatus and method for inspecting substrate internal defects
JP2008045965A (en) Inspection method of wafer, and crack inspection device of wafer
JP2018011048A5 (en) Defect detection device, defect detection method, wafer, semiconductor chip, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
WO2018008512A1 (en) Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP6595130B2 (en) Defect detection device, defect detection method, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
JP2012002648A (en) Wafer detect inspection device
CN100395519C (en) Figure checking device
US20240003826A1 (en) Semiconductor inspection tool system and method for wafer edge inspection
US20170005018A1 (en) Method and device for inspection of a semiconductor device
JP2016161317A (en) Inspection device
US10466179B2 (en) Semiconductor device inspection of metallic discontinuities
JP2006017685A (en) Surface defect inspection device
JP2011106912A (en) Imaging illumination means and pattern inspection device
JP7437987B2 (en) Die bonding equipment and semiconductor device manufacturing method
KR20030097701A (en) Pattern inspection apparatus
JP2010190740A (en) Substrate inspection device, method, and program
KR20200112639A (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
US20110090489A1 (en) Method and Apparatus for Detecting Small Reflectivity Variations in Electronic Parts at High Speed
JP2010203892A (en) Substrate inspecting method
JP2008014714A (en) Flaw inspection method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180709

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180709

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R150 Certificate of patent or registration of utility model

Ref document number: 6505776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250