KR20210118742A - Die bonding apparatus and manufacturing method of semiconductor device - Google Patents

Die bonding apparatus and manufacturing method of semiconductor device Download PDF

Info

Publication number
KR20210118742A
KR20210118742A KR1020210030130A KR20210030130A KR20210118742A KR 20210118742 A KR20210118742 A KR 20210118742A KR 1020210030130 A KR1020210030130 A KR 1020210030130A KR 20210030130 A KR20210030130 A KR 20210030130A KR 20210118742 A KR20210118742 A KR 20210118742A
Authority
KR
South Korea
Prior art keywords
die
substrate
bonding
imaging device
image
Prior art date
Application number
KR1020210030130A
Other languages
Korean (ko)
Other versions
KR102516586B1 (en
Inventor
히데하루 고바시
고지 호사까
마사아끼 요시야마
유따 오노
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20210118742A publication Critical patent/KR20210118742A/en
Application granted granted Critical
Publication of KR102516586B1 publication Critical patent/KR102516586B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

The present invention provides a technique capable of increasing a recognition precision rate of cracks. A die bonding device comprises: a photographing device for photographing a die; an illumination device for illuminating the die from an inclination with respect to an optical system axis of the photographing device; and a control device for controlling the photographing device and the illumination device. The control device is configured to irradiate the die with light having a wavelength shorter than a green color in a visible light region with the illumination device in order to detect cracks formed in the die and to photograph the die with the photographing device.

Description

다이 본딩 장치 및 반도체 장치의 제조 방법{DIE BONDING APPARATUS AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}DIE BONDING APPARATUS AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

본 개시는 다이 본딩 장치에 관한 것이며, 예를 들어 다이의 크랙을 검사하는 다이 본더에 적용 가능하다.The present disclosure relates to a die bonding apparatus, and is applicable to, for example, a die bonder that inspects a die for cracks.

반도체 장치의 제조 공정의 일부에 반도체 칩(이하, 간단히 다이라 함)을 배선 기판이나 리드 프레임 등(이하, 간단히 기판이라 함)에 탑재하여 패키지를 조립하는 공정이 있고, 패키지를 조립하는 공정의 일부에, 반도체 웨이퍼(이하, 간단히 웨이퍼라 함)로부터 다이를 분할하는 공정(다이싱 공정)과, 분할한 다이를 기판 상에 탑재하는 본딩 공정이 있다. 본딩 공정에 사용되는 반도체 제조 장치가 다이 본더 등의 다이 본딩 장치이다.A part of the manufacturing process of a semiconductor device includes a process of assembling a package by mounting a semiconductor chip (hereinafter simply referred to as a die) on a wiring board, a lead frame, or the like (hereinafter simply referred to as a substrate). Some include a step of dividing a die from a semiconductor wafer (hereinafter simply referred to as a wafer) (a dicing step), and a bonding step of mounting the divided die on a substrate. A semiconductor manufacturing apparatus used for a bonding process is a die bonding apparatus, such as a die bonder.

다이싱 공정에 있어서, 다이싱 시의 절삭 저항 등에 의해 다이에 절단면으로부터 내부로 연장되는 크랙이 발생하는 경우가 있다. 그 때문에, 본딩 공정에 있어서, 다이를 카메라로 촬상하여 표면 검사(외관 검사)가 행해지고 있다.In a dicing process, cracks extending inward from a cut surface may generate|occur|produce in a die|dye by cutting resistance etc. at the time of dicing. Therefore, a bonding process WHEREIN: Die is imaged with a camera, and surface inspection (appearance inspection) is performed.

일본 특허 공개 제2019-54203호 공보Japanese Patent Laid-Open No. 2019-54203

폴리이미드막 등으로 형성되는 다이 표면의 보호막(표면 보호막)은 조명 장치로부터의 조사광을 투과할 수 있는 층이므로, 표면 보호막의 두께나 표면 보호막 아래에 형성된 요철의 패턴 등에 따라서는, 표면 보호막의 상면 또는 하면으로부터 실리콘 등의 기판을 향하여 형성된 크랙의 검출이 곤란한 경우가 있다.Since the protective film (surface protective film) on the die surface formed of a polyimide film or the like is a layer that can transmit the irradiated light from the lighting device, depending on the thickness of the surface protective film or the uneven pattern formed under the surface protective film, the surface protective film is It may be difficult to detect a crack formed from the upper surface or the lower surface toward the substrate such as silicon.

본 개시의 과제는, 크랙의 인식 정밀도를 향상시키는 것이 가능한 기술을 제공하는 것이다.An object of the present disclosure is to provide a technique capable of improving crack recognition accuracy.

본 개시 중 대표적인 것의 개요를 간단히 설명하면 하기와 같다.A brief outline of representative ones of the present disclosure is as follows.

즉, 다이 본딩 장치는, 다이를 촬상하는 촬상 장치와, 다이를 촬상 장치의 광학계 축에 대하여 경사로부터 조명하는 조명 장치와, 촬상 장치 및 조명 장치를 제어하는 제어 장치를 구비한다. 제어 장치는, 다이에 형성된 크랙을 검출하기 위해, 다이에 조명 장치에 의해 가시광 영역에 있어서 녹색보다도 짧은 파장의 광을 조사함과 함께, 촬상 장치에 의해 다이를 촬상하도록 구성된다.That is, the die bonding apparatus includes an imaging device for imaging the die, an illumination device for illuminating the die from an angle with respect to the optical system axis of the imaging device, and a control device for controlling the imaging device and the lighting device. The control device is configured to irradiate the die with light having a wavelength shorter than green in the visible light region with an illuminating device in order to detect cracks formed in the die, and to image the die with the imaging device.

상기 다이 본딩 장치에 의하면, 크랙의 인식 정밀도를 향상시킬 수 있다.According to the said die bonding apparatus, the recognition precision of a crack can be improved.

도 1은 다이 본더의 구성예를 도시하는 개략 상면도.
도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때의 개략 구성을 설명하는 도면.
도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도.
도 4는 도 1의 다이 본더의 제어계의 개략 구성을 도시하는 블록도.
도 5는 도 1의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도.
도 6은 사광 조명을 설명하는 모식도.
도 7은 크랙 및 그 배경을 설명하는 도면.
도 8은 조명색에 의한 모양의 보이는 형태의 차이를 설명하는 도면.
도 9는 시야 내 좌표와 다이 표면의 크랙과 배경 조도의 측정 결과를 나타내는 그래프.
BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic top view which shows the structural example of a die bonder.
Fig. 2 is a view for explaining a schematic configuration when viewed from the direction of arrow A in Fig. 1;
Fig. 3 is a schematic cross-sectional view showing a main part of the die supply section of Fig. 1;
Fig. 4 is a block diagram showing a schematic configuration of a control system of the die bonder of Fig. 1;
Fig. 5 is a flowchart for explaining a die bonding process in the die bonder of Fig. 1;
Fig. 6 is a schematic diagram for explaining stream lighting;
7 is a view for explaining a crack and its background.
Fig. 8 is a view for explaining the difference in the visible form of the shape due to the illumination color.
Fig. 9 is a graph showing coordinates within a field of view and measurement results of cracks and background roughness on the die surface;

먼저, 본 개시자들이 검토한 기술에 대하여 도 6 내지 도 9를 사용하여 설명한다. 도 6은 사광 조명을 설명하는 모식도이다. 도 7은 크랙 및 그 배경을 설명하는 도면이며, 도 7의 (a)는 배경에 대한 크랙의 명도 콘트라스트의 차가 큰 경우의 화상을 도시하는 도면이고, 도 7의 (b)는 배경에 대한 크랙의 명도 콘트라스트의 차가 작은 경우의 화상을 도시하는 도면이다. 도 8은 조명색에 의한 모양의 보이는 형태의 차이를 설명하는 도면이며, 도 8의 (a)는 조명색이 청색인 경우의 화상이고, 도 8의 (b)는 조명색이 녹색인 경우의 화상이며, 도 8의 (c)는 조명색이 적색인 경우의 화상이다. 도 9는 시야 내 좌표와 다이 표면의 크랙과 배경 조도의 측정 결과를 나타내는 그래프이며, 도 9의 (a)는 백색 조명의 경우이고, 도 9의 (b)는 청색 조명의 경우이며, 도 9의 (c)는 적색 조명의 경우이다.First, the technique examined by the present inventors will be described with reference to FIGS. 6 to 9 . 6 is a schematic diagram for explaining the stream lighting. Fig. 7 is a view for explaining a crack and its background, Fig. 7 (a) is a view showing an image when the difference in brightness contrast of the crack with respect to the background is large, and Fig. 7 (b) is a crack with respect to the background It is a figure which shows the image in the case where the difference in brightness and contrast is small. Fig. 8 is a view for explaining the difference in the visible shape of the shape due to the illumination color. Fig. 8 (a) is an image when the illumination color is blue, and Fig. 8 (b) is an image when the illumination color is green, Fig. 8(c) is an image when the illumination color is red. 9 is a graph showing the measurement results of the coordinates within the field of view and the crack and background illuminance of the die surface. FIG. 9 (a) is a case of white illumination, FIG. 9 (b) is a case of blue illumination, and FIG. (c) of (c) is the case of red lighting.

카메라에 의한 화상에 대한 크랙 검사 기능을 설계하는 경우, 그 조명 구성은 「배경을 밝게 하여 보고 싶은 것을 어둡게 찍는」 명시야 방식과, 「배경을 어둡게 하여, 보고 싶은 것을 밝게 찍는」 암시야 방식이 있다. 일반적으로 미세한 흠집을 검사하는 경우에는 암시야 방식쪽이 좋다. 웨이퍼 표면은 경면에 가까워, 암시야 방식에 의한 검사를 행하기 위해서는, 광을 경사로부터 쏘는 조명 방식인 사광 조명이 좋다. 도 6에 도시한 바와 같이, 다이 D의 크랙을 검출하는 경우, 조명 장치 LD의 사광 조명의 입사각(θ)은 촬상 장치 CM의 광학계의 축에 가능한 한 가까울수록(입사각(θ)을 가능한 한 0에 가깝게 할수록) 크랙을 빛나게 하기 쉽다. 본 명세서에서는, 이 조명을 하이앵글 크랙 검출 조명이라 한다.When designing a crack inspection function for an image by a camera, the lighting configuration is divided into a bright field method that "lightens the background to darken what you want to see" and a dark field method that "makes the background dark and captures what you want to see brighter". have. In general, when inspecting fine scratches, the dark field method is better. The wafer surface is close to a mirror surface, and in order to perform inspection by the dark field method, the diagonal illumination which is an illumination method which irradiates light from an oblique angle is good. As shown in Fig. 6, when the crack of the die D is detected, the incident angle θ of the oblique illumination of the illumination device LD is as close as possible to the axis of the optical system of the imaging device CM (the angle of incidence θ is 0 as much as possible). The closer to), the easier it is to make the crack shine. In this specification, this illumination is referred to as high-angle crack detection illumination.

폴리이미드막 등으로 형성되는 표면 보호막의 박막화, 표면 메모리의 다적층화 등에 의해, 메모리 셀층의 분광 반사율이 변화된다. 이 때문에, 하이앵글 크랙 검출 조명에서는, 도 7의 (b)에 도시한 바와 같이, 다이 표면의 메모리 어레이 MARY의 메모리 셀 상에 줄무늬 모양 등의 모양이 떠오르는 경우가 있다. 이 줄무늬 모양이 배경에 출현하면 줄무늬 모양과 크랙 CRK의 구별이 어려워진다. 즉, 이 줄무늬 모양이 크랙 영역과 그 밖의 영역의 분리를 화상 처리로 행할 때의 장해가 되어, 배경에 대하여 명도 콘트라스트의 차가 적은 크랙의 검출이나, 크랙 길이의 정확한 측정을 곤란하게 한다. 메모리 어레이 MARY와 같이 반복 패턴에 의해 구성된 영역의 면적이 다른 영역의 면적보다도 큰 경우에 영향이 크다.The spectral reflectance of the memory cell layer changes due to thinning of the surface protection film formed of a polyimide film or the like, multi-layering of the surface memory, and the like. For this reason, in high-angle crack detection illumination, as shown in FIG.7(b), a pattern, such as a stripe pattern, may appear on the memory cell of the memory array MARY on the die surface. When this stripe pattern appears on the background, it becomes difficult to distinguish the stripe pattern from the crack CRK. That is, this stripe pattern becomes an obstacle when separation of the crack region and other regions is performed by image processing, making it difficult to detect cracks with small differences in brightness contrast with respect to the background and to accurately measure crack lengths. When the area of the region constituted by the repeating pattern is larger than that of other regions, such as the memory array MARY, the effect is large.

도 8에 도시한 바와 같이, 본 줄무늬 모양이 사용하는 사광 조명의 조명 파장을 긴 것으로 하면 보다 두드러지고, 짧은 것으로 하면 보다 소실되어 보이지 않게 된다.As shown in FIG. 8, when the illumination wavelength of the streamer illumination used by this stripe pattern is set to be long, it becomes more conspicuous, and when it is made to be short, it lose|disappears more and becomes invisible.

또한, 다이 표면의 크랙과 배경 조도를 측정하면, 도 9의 (a)에 도시한 바와 같이, 백색의 조명에서는 부분적으로 명도가 밝아지는 부분(A)이 있고, 이것은 크랙이며, 도 9 (a)의 (B)는 배경의 명도이고, (C)는 메모리 셀이 떠올라 밝아지는 영역이며, (D)는 전반사되어 있는 영역으로 되어 있다. 도 9의 (a)의 (C)로 나타내는 백색의 조명에서는 메모리 셀이 떠올라 밝아지는 영역은, 도 9의 (b)의 청색의 조명에는 그 영역이 존재하지 않고, 도 9의 (c)에 도시한 적색의 조명에서는 메모리 셀이 떠올라 극단적으로 밝아지는 영역이 존재하고 있다. 따라서, 백색의 조명에 있어서 배경 명도가 밝아지는 부분이 있는 것은, 백색 내의 적색 성분이 원인임을 알 수 있다.In addition, when the crack and background illuminance of the die surface are measured, as shown in Fig. 9(a), there is a part (A) where the brightness is partially brightened under white illumination, which is a crack, and Fig. 9(a) ), (B) is the brightness of the background, (C) is an area where memory cells are raised and brightened, and (D) is an area in which total reflection is performed. In the white illumination shown in Fig. 9(a) (C), the area where the memory cell floats and becomes bright does not exist in the blue illumination in Fig. 9(b), and the region is not present in Fig. 9(c). In the illustrated red illumination, there is a region where the memory cell rises and becomes extremely bright. Accordingly, it can be seen that the red component in the white is the cause of the portion where the background brightness is brightened in the white illumination.

조명색에 의한 상기 차이는,The above difference due to the lighting color is,

(a) 표면 보호막의 흡수 스펙트럼의 차이(청색쪽이 흡수되기 쉬움)(a) Difference in absorption spectrum of surface protective film (blue is more easily absorbed)

(b) 표면 보호막의 광 간섭(적색쪽이 간섭하기 쉬움)(b) Optical interference of the surface protective film (red is more likely to interfere)

(c) 실리콘 표층의 메모리층에서의 션트 부분(다이 표면)의 반사 스펙트럼의 차이(적색쪽이 반사되기 쉬움)(c) Difference in the reflection spectrum of the shunt portion (die surface) in the memory layer of the silicon surface layer (red is more likely to be reflected)

에 의한 것이다.it is by

즉, 가시광 영역에서는 파장이 긴 쪽이 다이 표면의 반사율이 높기 때문에, 그것에 폴리이미드막의 개재로, 투과 및 간섭이 발생하여, 다이 표면의 셀 모양을 가시화하고 있기 때문이다. 이에 반해, 파장이 짧은 쪽은 그 특성이 적어, 크랙의 확산광만을 반사하기 때문이다.That is, in the visible region, the longer the wavelength, the higher the reflectance of the die surface, and transmission and interference occur through the polyimide film therebetween, and the cell shape of the die surface is visualized. On the other hand, the shorter wavelength has fewer characteristics and reflects only the diffused light of cracks.

그래서, 도 6에 도시한 바와 같이, 실시 형태에 있어서의 다이 본딩 장치 BD는, 촬상 장치 CM과, 조명 장치 LD를 구비하고 있다. 조명 장치 LD는, 표면에 줄무늬 모양이 떠오르지 않도록 가시광 영역에 있어서의 파장이 녹색보다도 짧은 색의 광의 조명을 사용한다. 예를 들어, 광원으로서 청색 LED나 자색 LED를 사용한다. 사용하는 광원은 청색을 발광시키는 광원(예를 들어, 청색 LED) 이외에 백색 광원에 숏패스 필터를 투과시킨 것이어도 된다. 여기서, 숏패스 필터는, 날카로운 기립으로, 단파장측의 광을 투과시키고, 장파장측의 광을 커트시킬 수 있는 파장(색) 분리용 필터이다. 이 광학 필터로서의 숏패스 필터는 예를 들어, 적색을 커트하고 청색을 투과하는 시안 필터 등이 바람직하다.Then, as shown in FIG. 6, the die-bonding apparatus BD in embodiment is equipped with the imaging apparatus CM and the illumination apparatus LD. Illumination apparatus LD uses illumination of the light of a color whose wavelength in a visible light region is shorter than green so that a stripe pattern may not float on the surface. For example, a blue LED or a purple LED is used as the light source. The light source to be used may be a light source that emits blue light (for example, a blue LED), but also a white light source having a short-pass filter transmitted therethrough. Here, the short-pass filter is a filter for wavelength (color) separation that can transmit light on the short wavelength side and cut the light on the long wavelength side with a sharp stand. As for the short-pass filter as this optical filter, the cyan filter etc. which cut red and transmit blue are preferable, for example.

또한, 조명 장치 LD는 사광 조명인 것이 바람직하다. 또한, 사광 조명은 하이앵글이 보다 바람직하다. 조명 장치 LD는 사광 링 조명이어도 되고, 사광 바 조명이어도 된다. 입사각(θ)은, 예를 들어 0도 초과 30도 이하가 바람직하고, 5도 이상 15도 이하가 보다 바람직하다.In addition, it is preferable that the illumination device LD is a diagonal illumination. Moreover, as for the diagonal illumination, a high angle is more preferable. The lighting device LD may be a cross-light ring illumination or may be a cross-light bar illumination. The incident angle θ is, for example, preferably more than 0 degrees and 30 degrees or less, and more preferably 5 degrees or more and 15 degrees or less.

이에 의해, 크랙과 배경의 콘트라스트를 보다 높게 할 수 있다. 카메라에 콘트라스트의 차이로서 찍을 수 있는 크랙으로서는, 보다 연하게(저콘트라스트) 찍히는 것과 그 배경의 분리가 용이해지기 때문에, 폭이 보다 가는 크랙의 검출이 가능해진다. 또한, 배경의 줄무늬 모양이 없는 제품과 동등한 검사 감도를 얻을 수 있다. 이에 의해, 검사 감도가 향상되고, 검사가 안정화된다.Thereby, the contrast between the crack and the background can be made higher. As a crack that can be captured by the camera as a difference in contrast, it is possible to detect a crack with a narrower width since it is taken with a lighter (low-contrast) image and the background can be easily separated. In addition, it is possible to obtain inspection sensitivity equivalent to that of a product without a stripe pattern in the background. Thereby, the inspection sensitivity is improved, and the inspection is stabilized.

또한, 다이나 기판의 위치 결정 또는 위치 검사(이하, 위치 인식이라 총칭함)를 행하는 경우에는, 백색 광원의 조명을 사용한다. 또한, 조명은 백색 광원(백색 LED 등)을 사용하고, 다이 크랙 검출 시에는, 숏패스 필터를 투과시켜 청색광이나 자색광을 조사하고, 위치 인식 시에는, 숏패스 필터를 투과시키지 않고 백색광을 조사하도록 해도 된다. 또한, 다이나 기판의 위치 결정 또는 위치 검사에 다이크랙 검출용과는 다른 광원을 마련하도록 해도 된다.In addition, when positioning or inspecting a die or a substrate (hereinafter, collectively referred to as position recognition), illumination of a white light source is used. In addition, a white light source (white LED, etc.) is used for illumination, and when a die crack is detected, blue light or purple light is transmitted through a short pass filter and white light is irradiated without passing through a short pass filter at the time of position recognition. you can do it Moreover, you may make it provide the light source different from that for die-crack detection for the positioning or position inspection of a die|dye or a board|substrate.

이하, 실시예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 부여하여 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 양태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.EMBODIMENT OF THE INVENTION Hereinafter, an Example is demonstrated using drawings. However, in the following description, the same code|symbol is attached|subjected to the same component, and repeated description may be abbreviate|omitted. In addition, in order to make the description more clear, the drawings may be schematically expressed about the width, thickness, shape, etc. of each part compared to the actual aspect, but it is only an example and does not limit the interpretation of the present invention .

[실시예][Example]

도 1은 실시예에 관한 다이 본더의 개략을 도시하는 상면도이다. 도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a top view which shows the outline of the die bonder which concerns on an Example. It is a figure explaining the operation|movement of a pickup head and a bonding head, when it sees from the arrow A direction in FIG.

다이 본더(10)는, 크게 나누어, 기판 S에 실장하는 다이 D를 공급하는 다이 공급부(1)와, 픽업부(2), 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5), 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시 제어하는 제어부(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이며, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 전방측에 배치되고, 본딩부(4)가 안측에 배치된다. 여기서, 기판 S에는, 최종 1패키지가 되는, 하나 또는 복수의 제품 에어리어(이하, 패키지 에어리어 P라 함)가 프린트되어 있다.The die bonder 10 is roughly divided into a die supply unit 1 for supplying a die D mounted on a substrate S, a pickup unit 2 , an intermediate stage unit 3 , a bonding unit 4 , and a transfer unit. (5), the board|substrate supply part 6, the board|substrate carrying-out part 7, and the control part 8 which monitor and control the operation|movement of each part are provided. The Y-axis direction is the front-back direction of the die bonder 10, and the X-axis direction is the left-right direction. The die supply section 1 is disposed on the front side of the die bonder 10 , and the bonding section 4 is disposed on the inside side. Here, on the substrate S, one or a plurality of product areas (hereinafter referred to as package area P) that constitute one final package are printed.

먼저, 다이 공급부(1)는 기판 S의 패키지 에어리어 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)을 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하여, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다.First, the die supply unit 1 supplies the die D to be mounted in the package area P of the substrate S. The die supply unit 1 includes a wafer holder 12 for holding the wafer 11 , and a pushing-up unit 13 indicated by a dotted line for pushing up the die D from the wafer 11 . The die supply unit 1 moves in the XY direction by a driving means (not shown) to move the pick-up die D to the position of the push-up unit 13 .

픽업부(2)는, 다이 D를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어올려진 다이 D를 선단에 흡착 보유 지지하는 콜릿(22)(도 2도 참조)을 갖고, 다이 공급부(1)로부터 다이 D를 픽업하여, 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다.The pickup unit 2 includes a pickup head 21 that picks up the die D, a Y drive unit 23 of the pickup head that moves the pickup head 21 in the Y direction, and lifts, rotates, and X the collet 22. It has each drive part (not shown) which moves in a direction. The pickup head 21 has a collet 22 (see also FIG. 2 ) for adsorbing and holding the pushed up die D at its tip, and picks up the die D from the die supply unit 1 , and is placed on the intermediate stage 31 . load up The pick-up head 21 has each drive part (not shown) which raises/lowers, rotates, and moves the collet 22, and X direction.

중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 상의 다이 D를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.The intermediate stage unit 3 has an intermediate stage 31 on which the die D is temporarily loaded, and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31 .

본딩부(4)는, 중간 스테이지(31)로부터 다이 D를 픽업하여, 반송되어 오는 기판 S의 패키지 에어리어 P 상에 본딩하거나, 또는 이미 기판 S의 패키지 에어리어 P 상에 본딩된 다이 상에 적층하는 형태로 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)(도 2도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 기판 S의 패키지 에어리어 P의 위치 인식 마크(도시하지 않음)를 촬상하여, 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 이와 같은 구성에 의해, 본딩 헤드(41)는, 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치·자세를 보정하고, 중간 스테이지(31)로부터 다이 D를 픽업하여, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판에 다이 D를 본딩한다.The bonding part 4 picks up the die D from the intermediate stage 31 and bonds it on the package area P of the substrate S being conveyed, or laminates it on the die already bonded on the package area P of the substrate S. bonding in the form The bonding part 4 is a bonding head 41 provided with the collet 42 (refer FIG. 2 also) which adsorb|sucks and holds the die D at the front-end|tip similarly to the pickup head 21, and the bonding head 41 Y It has the Y drive part 43 which moves in a direction, and the board|substrate recognition camera 44 which image|photographs the position recognition mark (not shown) of the package area P of the board|substrate S, and recognizes a bonding position. With such a structure, the bonding head 41 correct|amends a pickup position and attitude|position based on the imaging data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and the board|substrate recognition camera 44 ), the die D is bonded to the substrate based on the imaging data.

반송부(5)는, 기판 S를 파지하여 반송하는 기판 반송 갈고리(51)와, 기판 S가 이동하는 반송 레인(52)을 갖는다. 기판 S는, 반송 레인(52)에 마련된 기판 반송 갈고리(51)의 도시하지 않은 너트를 반송 레인(52)을 따라서 마련된 도시하지 않은 볼 나사로 구동함으로써 이동한다. 이와 같은 구성에 의해, 기판 S는, 기판 공급부(6)로부터 반송 레인(52)을 따라서 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여, 기판 반출부(7)에 기판 S를 건네준다.The conveyance part 5 has the board|substrate conveyance claw 51 which hold|grips and conveys the board|substrate S, and the conveyance lane 52 through which the board|substrate S moves. The board|substrate S moves by driving the nut (not shown) of the board|substrate conveyance claw 51 provided in the conveyance lane 52 with the ball screw (not shown) provided along the conveyance lane 52. As shown in FIG. With such a structure, the board|substrate S moves from the board|substrate supply part 6 along the conveyance lane 52 to a bonding position, and after bonding, it moves to the board|substrate carrying-out part 7, and the board|substrate S is transferred to the board|substrate carrying-out part 7. hand over S.

제어부(8)는, 다이 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다.The control unit 8 includes a memory that stores a program (software) that monitors and controls the operation of each unit of the die bonder 10, and a central processing unit (CPU) that executes the program stored in the memory.

다음에, 다이 공급부(1)의 구성에 대하여 도 3을 사용하여 설명한다. 도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도이다.Next, the structure of the die supply part 1 is demonstrated using FIG. Fig. 3 is a schematic cross-sectional view showing a main part of the die supply section of Fig. 1;

다이 공급부(1)는, 수평 방향(XY 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어올림 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되며 복수의 다이 D가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어올림 유닛(13)은 지지 링(17)의 내측에 배치된다.The die supply unit 1 includes a wafer holder 12 that moves in the horizontal direction (the XY direction), and a push-up unit 13 that moves in the vertical direction. The wafer holder 12 horizontally holds the expand ring 15 for holding the wafer ring 14 and the dicing tape 16 held by the wafer ring 14 and to which a plurality of dies D are adhered. It has a support ring 17 for positioning. The push-up unit 13 is disposed on the inside of the support ring 17 .

다이 공급부(1)는, 다이 D의 밀어올림 시에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 신장되어 다이 D의 간격이 확대되고, 밀어올림 유닛(13)에 의해 다이 D 하방으로부터 다이 D를 밀어올려, 다이 D의 픽업성을 향상시키고 있다. 또한, 박형화에 수반하여 다이를 기판에 접착하는 접착제는, 액상으로부터 필름상으로 되고, 웨이퍼(11)와 다이싱 테이프(16) 사이에 다이 어태치 필름(DAF)(18)이라 불리는 필름상의 접착 재료를 첩부하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은, 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행해진다. 따라서, 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다. 또한, 이후에서는, 다이 어태치 필름(18)의 존재를 무시하고, 설명한다.The die supply unit 1 lowers the expand ring 15 holding the wafer ring 14 when the die D is pushed up. As a result, the dicing tape 16 held by the wafer ring 14 is stretched, the distance between the die D is enlarged, and the die D is pushed up from below the die D by the push-up unit 13, and the die D to improve pickup performance. In addition, the adhesive for adhering the die to the substrate along with the reduction in thickness is changed from liquid to film, and is called a die attach film (DAF) 18 between the wafer 11 and the dicing tape 16. The material is pasted. In the wafer 11 having the die attach film 18 , dicing is performed on the wafer 11 and the die attach film 18 . Therefore, in the peeling process, the wafer 11 and the die attach film 18 are peeled from the dicing tape 16 . In addition, hereinafter, the existence of the die attach film 18 is ignored and described.

다이 본더(10)는, 웨이퍼(11) 상의 다이 D의 자세를 인식하는 웨이퍼 인식 카메라(24)와, 중간 스테이지(31)에 적재된 다이 D의 자세를 인식하는 스테이지 인식 카메라(32)와, 본딩 스테이지 BS 상의 실장 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 인식 카메라간의 자세 어긋남을 보정해야만 하는 것은, 본딩 헤드(41)에 의한 픽업에 관여하는 스테이지 인식 카메라(32)와, 본딩 헤드(41)에 의한 실장 위치로의 본딩에 관여하는 기판 인식 카메라(44)이다. 본 실시예에서는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)와 함께 실시 형태에서 설명한 조명 장치를 사용하여 다이 D의 크랙을 검출한다.The die bonder 10 includes a wafer recognition camera 24 for recognizing the posture of the die D on the wafer 11 , a stage recognition camera 32 for recognizing the posture of the die D mounted on the intermediate stage 31 ; It has a board|substrate recognition camera 44 which recognizes the mounting position on the bonding stage BS. It is necessary to correct the posture shift between the recognition cameras: the stage recognition camera 32 involved in pickup by the bonding head 41 and the substrate recognition camera 44 involved in bonding to the mounting position by the bonding head 41 )am. In this embodiment, cracks in the die D are detected using the lighting device described in the embodiment together with the wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44.

제어부(8)에 대하여 도 4를 사용하여 설명한다. 도 4는 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는, 크게 나누어, 주로 CPU(Central Processor Unit)로 구성되는 제어·연산 장치(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는, 처리 프로그램 등을 기억하고 있는 RAM으로 구성되어 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD로 구성되어 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 도입하는 화상 도입 장치(83d)를 갖는다. 또한, 입출력 장치(83)는, 다이 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 다양한 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입하거나 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어·연산 장치(81)는 버스 라인(84)을 통해 필요한 데이터를 도입하고, 연산하고, 픽업 헤드(21) 등의 제어나, 모니터(83a) 등에 정보를 보낸다.The control part 8 is demonstrated using FIG. 4 is a block diagram showing a schematic configuration of a control system. The control system 80 includes a control unit 8 , a driving unit 86 , a signal unit 87 , and an optical system 88 . The control unit 8 is largely divided into a control/arithmetic unit 81 mainly composed of a CPU (Central Processor Unit), a storage unit 82 , an input/output unit 83 , a bus line 84 , and a power supply unit. (85). The storage device 82 includes a main storage device 82a constituted of a RAM storing a processing program and the like, and an auxiliary storage device 82b constituted of an HDD storing control data, image data, etc. necessary for control. has The input/output device 83 includes a monitor 83a for displaying device status and information, a touch panel 83b for inputting instructions from an operator, a mouse 83c for operating the monitor, and an optical system 88 . It has an image introduction device 83d for introducing image data. In addition, the input/output device 83 includes a motor control device 83e that controls a driving unit 86 such as an XY table (not shown) of the die supply unit 1 or a ZY drive shaft of the bonding head table, and various sensor signals or An I/O signal control device 83f for introducing or controlling a signal from a signal unit 87 such as a switch such as a lighting device is provided. The optical system 88 includes a wafer recognition camera 24 , a stage recognition camera 32 , and a substrate recognition camera 44 . The control/arithmetic unit 81 introduces necessary data through the bus line 84, calculates it, and sends information to the control of the pickup head 21 or the like, the monitor 83a, or the like.

제어부(8)는 화상 도입 장치(83d)를 통해 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)로 촬상한 화상 데이터를 기억 장치(82)에 보존한다. 보존한 화상 데이터에 기초하여 프로그램한 소프트웨어에 의해, 제어·연산 장치(81)를 사용하여 다이 D 및 기판 S의 패키지 에어리어 P의 위치 결정, 그리고 다이 D 및 기판 S의 표면 검사를 행한다. 제어·연산 장치(81)가 산출한 다이 D 및 기판 S의 패키지 에어리어 P의 위치에 기초하여 소프트웨어에 의해 모터 제어 장치(83e)를 통해 구동부(86)를 움직이게 한다. 이 프로세스에 의해 웨이퍼 상의 다이의 위치 결정을 행하고, 픽업부(2) 및 본딩부(4)의 구동부로 동작시켜 다이 D를 기판 S의 패키지 에어리어 P 상에 본딩한다. 사용하는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)는 그레이스케일, 컬러 등이며, 광 강도를 수치화한다.The control unit 8 stores, in the storage device 82 , image data captured by the wafer recognition camera 24 , the stage recognition camera 32 , and the substrate recognition camera 44 via the image introduction device 83d. The positioning of the package area P of the die D and the board|substrate S, and the surface inspection of the die D and the board|substrate S are performed using the control/arithmetic device 81 by software programmed based on the saved image data. Based on the positions of the package area P of the die D and the substrate S calculated by the control/arithmetic unit 81, the driving unit 86 is moved through the motor control unit 83e by software. By this process, the position of the die on the wafer is determined, and the die D is bonded onto the package area P of the substrate S by operating as the driving units of the pickup unit 2 and the bonding unit 4 . The wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 used are grayscale, color, etc., and quantify the light intensity.

도 5는 도 1의 다이 본더에 있어서의 다이 본딩 공정을 설명하는 흐름도이다.FIG. 5 is a flowchart illustrating a die bonding process in the die bonder of FIG. 1 .

실시예의 다이 본딩 공정에서는, 먼저, 제어부(8)는, 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)을 웨이퍼 카세트로부터 취출하여 웨이퍼 보유 지지대(12)에 적재하고, 웨이퍼 보유 지지대(12)를 다이 D의 픽업이 행해지는 기준 위치까지 반송한다(웨이퍼 로딩(공정 P1)). 다음에, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확하게 일치하도록 미세 조정을 행한다.In the die bonding process of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holder 12 , and the wafer holder 12 . ) to the reference position where the pickup of the die D is performed (wafer loading (process P1)). Next, the control unit 8 performs fine adjustment from the image acquired by the wafer recognition camera 24 so that the arrangement position of the wafer 11 exactly matches the reference position.

다음에, 제어부(8)는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 수평으로 보유 지지함으로써, 최초로 픽업되는 다이 D를 픽업 위치에 배치한다(다이 반송(공정 P2)). 웨이퍼(11)는, 미리 프로버 등의 검사 장치에 의해, 다이마다 검사되고, 다이마다 양호, 불량을 나타내는 맵 데이터가 생성되어, 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상이 되는 다이 D가 양품인지, 불량품인지의 판정은 맵 데이터에 의해 행해진다. 제어부(8)는, 다이 D가 불량품인 경우에는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시키고, 다음에 픽업되는 다이 D를 픽업 위치에 배치하고, 불량품의 다이 D를 스킵한다.Next, the control unit 8 moves the wafer holder 12 on which the wafers 11 are mounted by pitching at a predetermined pitch, and horizontally holds the die D to be picked up first to the pickup position (die conveyance). (Process P2)). The wafer 11 is inspected for each die in advance by an inspection device such as a prober, map data indicating good or bad for each die is generated, and stored in the storage device 82 of the control unit 8 . Determination of whether the die D to be picked up is a good product or a defective product is made by map data. When the die D is a defective product, the control unit 8 pitches the wafer holder 12 on which the wafer 11 is mounted at a predetermined pitch, and arranges the next picked up die D at the pickup position, Skip die D.

제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 픽업 대상의 다이 D의 주면(상면)을 촬영하고, 취득한 화상으로부터 픽업 대상의 다이 D의 상기 픽업 위치로부터의 위치 어긋남양을 산출한다. 제어부(8)는, 이 위치 어긋남양을 기초로 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 이동시켜, 픽업 대상의 다이 D를 픽업 위치에 정확하게 배치한다(다이 위치 결정(공정 P3)).The control unit 8 photographs the main surface (upper surface) of the die D of the pickup target by the wafer recognition camera 24 , and calculates the amount of position shift of the die D of the pickup target from the pickup position from the acquired image. The control unit 8 moves the wafer holder 12 on which the wafer 11 is mounted based on this positional shift amount, and accurately places the pick-up target die D at the pick-up position (die positioning (step P3)) ).

다음에, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 다이 D의 표면 검사를 행한다(공정 P4). 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고, 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는, 표면 화상을 눈으로 보아 확인하거나, 더욱 고감도의 검사나 조명 조건 등을 변화시킨 검사를 행하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 다이 D의 공정 P9 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.Next, the control unit 8 performs a surface inspection of the die D from the image acquired by the wafer recognition camera 24 (step P4). Here, the control unit 8 determines whether there is a problem in the surface inspection, and when it is determined that there is no problem in the surface of the die D, it proceeds to the next step (step P9 to be described later), but when it is determined that there is a problem, , a surface image is visually confirmed, or a more sensitive inspection or inspection with changing lighting conditions, etc. is performed. If there is a problem, a skip process is performed, and if there is no problem, the next step is processed. The skip process skips steps P9 and later of the die D, the wafer holding holders 12 on which the wafers 11 are mounted are pitch-shifted at a predetermined pitch, and the die D picked up next is placed at the pickup position.

제어부(8)는, 기판 공급부(6)에서 기판 S 반송 레인(52)에 적재한다(기판 로딩(공정 P5)). 제어부(8)는, 기판 S를 파지하여 반송하는 기판 반송 갈고리(51)를 본딩 위치까지 이동시킨다(기판 반송(공정 P6)). 기판 인식 카메라(44)로 기판을 촬상하여 위치 결정을 행한다(기판 위치 결정(공정 P7)).The control part 8 loads the board|substrate S conveyance lane 52 from the board|substrate supply part 6 (board|substrate loading (process P5)). The control part 8 moves the board|substrate conveyance claw 51 which hold|grips and conveys the board|substrate S to a bonding position (substrate conveyance (process P6)). A board|substrate is imaged with the board|substrate recognition camera 44, and positioning is performed (board|substrate positioning (process P7)).

다음에, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 기판 S의 패키지 에어리어 P의 표면 검사를 행한다(공정 P8). 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고, 기판 S의 패키지 에어리어 P의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는, 표면 화상을 눈으로 보아 확인하거나, 더욱 고감도의 검사나 조명 조건 등을 변화시킨 검사를 행하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 기판 S의 패키지 에어리어 P의 해당 탭으로의 공정 P10 이후를 스킵하고, 기판 착공 정보에 불량 등록을 행한다.Next, the control part 8 performs surface inspection of the package area P of the board|substrate S from the image acquired with the board|substrate recognition camera 44 (process P8). Here, the control unit 8 determines whether there is a problem in the surface inspection, and when it is determined that there is no problem in the surface of the package area P of the substrate S, it proceeds to the next step (step P9 to be described later), but if there is a problem When it is determined, the surface image is visually confirmed, or a more sensitive inspection or inspection with changing lighting conditions is performed. If there is a problem, the skip process is performed, and if there is no problem, the next step is processed. The skip process skips the process P10 and later to the corresponding tab of the package area P of the board|substrate S, and performs defect registration in board|substrate start-up information.

제어부(8)는, 다이 공급부(1)에 의해 픽업 대상의 다이 D를 정확하게 픽업 위치에 배치한 후, 콜릿(22)을 포함하는 픽업 헤드(21)에 의해 다이 D를 다이싱 테이프(16)로부터 픽업하여(다이 핸들링(공정 P9)), 중간 스테이지(31)에 적재한다(공정 P10). 제어부(8)는, 중간 스테이지(31)에 적재한 다이의 자세 어긋남(회전 어긋남)의 검출을 스테이지 인식 카메라(32)로 촬상하여 행한다(공정 P11). 제어부(8)는, 자세 어긋남이 있는 경우에는 중간 스테이지(31)에 마련된 선회 구동 장치(도시하지 않음)에 의해 실장 위치를 갖는 실장면에 평행한 면에서 중간 스테이지(31)를 선회시켜 자세 어긋남을 보정한다.The control unit 8 accurately places the die D to be picked up by the die supply unit 1 at the pick-up position, and then uses the pick-up head 21 including the collet 22 to transfer the die D to the dicing tape 16 . It is picked up from (die handling (process P9)) and loaded on the intermediate stage 31 (process P10). The control part 8 performs detection of the attitude|position shift (rotation shift) of the die mounted on the intermediate stage 31 by imaging with the stage recognition camera 32 (process P11). When there is an attitude shift, the control unit 8 turns the intermediate stage 31 on a plane parallel to a mounting surface having a mounting position by means of a turning drive device (not shown) provided on the intermediate stage 31 to cause the attitude shift. correct the

제어부(8)는, 스테이지 인식 카메라(32)에 의해 취득한 화상으로부터, 다이 D의 표면 검사를 행한다(공정 P12). 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고, 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P13)으로 진행하지만, 문제 있음으로 판정한 경우에는, 표면 화상을 눈으로 보아 확인하거나, 더욱 고감도의 검사나 조명 조건 등을 변화시킨 검사를 행하여, 문제가 있는 경우에는, 그 다이를 도시하지 않은 불량품 트레이 등에 적재하여 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 다이 D의 공정 P13 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.The control unit 8 performs a surface inspection of the die D from the image acquired by the stage recognition camera 32 (step P12). Here, the control unit 8 determines whether there is a problem in the surface inspection, and when it is determined that there is no problem in the surface of the die D, it proceeds to the next step (step P13 to be described later), but when it is determined that there is a problem , the surface image is visually confirmed, or a more sensitive inspection or inspection with changing lighting conditions is performed. is subjected to the following process. The skip process skips the steps P13 and later of the die D, pitch-shifts the wafer holder 12 on which the wafer 11 is placed at a predetermined pitch, and arranges the next pick-up die D at the pickup position.

제어부(8)는, 콜릿(42)을 포함하는 본딩 헤드(41)에 의해 중간 스테이지(31)로부터 다이 D를 픽업하여, 기판 S의 패키지 에어리어 P 또는 이미 기판 S의 패키지 에어리어 P에 본딩되어 있는 다이에 다이 본딩한다(다이 어태치(공정 P13)).The control unit 8 picks up the die D from the intermediate stage 31 by the bonding head 41 including the collet 42, and is bonded to the package area P of the substrate S or the package area P of the substrate S already. Die bonding to the die (die attach (step P13)).

제어부(8)는, 다이 D를 본딩한 후, 그 본딩 위치가 정확하게 되어 있는지를 검사한다(다이와 기판의 상대 위치 검사(공정 P14)). 이때, 후술하는 다이의 위치 정렬과 마찬가지로 다이의 중심과, 탭의 중심을 구하여, 상대 위치가 올바른지를 검사한다.After bonding the die D, the control unit 8 inspects whether the bonding position is correct (inspection of the relative position between the die and the substrate (step P14)). At this time, similarly to the alignment of the die to be described later, the center of the die and the center of the tab are obtained, and it is checked whether the relative positions are correct.

다음에, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 다이 D 및 기판 S의 표면 검사를 행한다(공정 P15). 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고, 본딩된 다이 D의 표면에 문제 없음으로 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행하지만, 문제 있음으로 판정한 경우에는, 표면 화상을 눈으로 보아 확인하거나, 더욱 고감도의 검사나 조명 조건 등을 변화시킨 검사를 행하여, 문제가 있는 경우에는 스킵 처리하고, 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리에서는, 기판 착공 정보에 불량 등록을 행한다.Next, the control part 8 performs surface inspection of the die D and the board|substrate S from the image acquired by the board|substrate recognition camera 44 (process P15). Here, the control unit 8 determines whether there is a problem in the surface inspection, and when it is determined that there is no problem in the surface of the bonded die D, it proceeds to the next process (process P9 to be described later), but it is determined that there is a problem In this case, the surface image is visually confirmed, or a more sensitive inspection or inspection with changing lighting conditions, etc. is performed. If there is a problem, a skip process is performed, and if there is no problem, the next step is processed. In the skip process, defect registration is performed in the board|substrate construction start information.

이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 기판 S의 패키지 에어리어 P에 본딩된다. 하나의 기판의 본딩이 완료되면, 기판 반송 갈고리(51)로 기판 S를 기판 반출부(7)까지 이동시켜(기판 반송(공정 P16)), 기판 반출부(7)에 기판 S를 건네준다(기판 언로딩(공정 P17)).Thereafter, according to the same procedure, each die D is bonded to the package area P of the substrate S. When bonding of one substrate is completed, the substrate S is moved to the substrate carrying unit 7 with the substrate transfer claw 51 (substrate transfer (step P16)), and the substrate S is passed to the substrate carrying unit 7 ( Substrate unloading (process P17)).

이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P9). 불량품을 제외한 모든 다이 D의 픽업이 완료되면, 그들 다이 D를 웨이퍼(11)의 외형으로 보유 지지한 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩한다(공정 P18).Thereafter, the die D is peeled off from the dicing tape 16 one by one according to the same procedure (step P9). When the pickup of all dies D except for defective products is completed, the dicing tape 16 and the wafer ring 14 holding the dies D in the shape of the wafer 11 are unloaded into the wafer cassette (step P18). .

크랙의 외관 검사는, 다이 위치 인식을 행하는 장소인 다이 공급부, 중간 스테이지, 및 본딩 스테이지 중 적어도 1개소에서 행하지만, 모든 개소에서 행하는 것이 보다 바람직하다. 다이 공급부에서 행하면, 빨리 크랙을 검출할 수 있다. 중간 스테이지에서 행하면, 다이 공급부에서 검출할 수 없었던 크랙 또는 픽업 공정 이후에서 발생한 크랙(본딩 공정보다도 전에 현재화되지 않았던 크랙)을 본딩 전에 검출할 수 있다. 또한, 본딩 스테이지에서 행하면, 다이 공급부 및 중간 스테이지에서 검출할 수 없었던 크랙(본딩 공정보다도 전에 현재화되지 않았던 크랙) 또는 본딩 공정 이후에 발생한 크랙을, 다음 다이를 적층하는 본딩 전에, 또는 기판 배출 전에 검출할 수 있다.The crack appearance inspection is performed at at least one of the die supply part, the intermediate stage, and the bonding stage, which are the places where the die position is recognized, but it is more preferable to perform it at all the places. If it is carried out in the die supply section, cracks can be detected quickly. If performed in the intermediate stage, cracks that could not be detected in the die supply section or cracks generated after the pickup process (cracks that were not realized before the bonding process) can be detected before bonding. In addition, when performed at the bonding stage, cracks that could not be detected in the die supply unit and the intermediate stage (cracks that were not manifested before the bonding process) or cracks that occurred after the bonding process are corrected before bonding in which the next die is stacked, or before the substrate is discharged. can be detected.

이상, 본 개시자들에 의해 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 개시는, 상기 실시 형태 및 실시예에 한정되는 것은 아니고, 다양하게 변경 가능한 것은 물론이다.As mentioned above, although the invention made|formed by the present inventors was specifically demonstrated based on embodiment and an Example, this indication is not limited to the said embodiment and Example, It goes without saying that various modifications are possible.

예를 들어, 실시예에서는 다이 위치 인식 후에 다이 외관 검사 인식을 행하고 있지만, 다이 외관 검사 인식 후에 다이 위치 인식을 행해도 된다.For example, although die appearance inspection recognition is performed after die position recognition in the embodiment, die position recognition may be performed after die appearance inspection recognition.

또한, 실시예에서는 웨이퍼의 이면에 DAF가 첩부되어 있지만, DAF는 없어도 된다.In addition, although the DAF is affixed on the back surface of a wafer in an Example, the DAF may not be needed.

또한, 실시예에서는 픽업 헤드 및 본딩 헤드를 각각 하나 구비하고 있지만, 각각 2개 이상이어도 된다. 또한, 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.Moreover, although each of a pickup head and a bonding head is provided in an Example, two or more may be sufficient respectively. In addition, although the intermediate stage is provided in the embodiment, the intermediate stage is not required. In this case, the pickup head and the bonding head may be used concurrently.

또한, 실시예에서는 다이의 표면을 위로 하여 본딩되지만, 다이를 픽업 후 다이의 표리를 반전시켜, 다이의 이면을 위로 하여 본딩해도 된다. 이 경우, 중간 스테이지는 마련하지 않아도 된다. 이 장치는 플립 칩 본더라 한다.Further, although bonding is performed with the front surface of the die facing up in the embodiment, the front and back sides of the die may be inverted after the die is picked up to bond with the back side of the die facing up. In this case, it is not necessary to provide an intermediate stage. This device is called a flip chip bonder.

또한, 실시예에서는 본딩 헤드를 구비하지만, 본딩 헤드가 없어도 된다. 이 경우에는, 픽업된 다이는 용기 등에 적재된다. 이 장치는 픽업 장치라 한다.Moreover, although a bonding head is provided in an embodiment, a bonding head may not be needed. In this case, the picked-up die is loaded into a container or the like. This device is called a pickup device.

BD: 다이 본딩 장치
CM: 촬상 장치
CNT: 제어 장치
D: 다이
LD: 조명 장치
BD: Die Bonding Device
CM: imaging device
CNT: control unit
D: die
LD: lighting device

Claims (15)

다이를 촬상하는 촬상 장치와,
상기 다이를 상기 촬상 장치의 광학계 축에 대하여 경사로부터 조명하는 조명 장치와,
상기 촬상 장치 및 상기 조명 장치를 제어하는 제어 장치를 구비하고,
상기 제어 장치는, 상기 다이에 형성된 크랙을 검출하기 위해, 상기 다이에 상기 조명 장치에 의해 가시광 영역에 있어서 녹색보다도 짧은 파장의 광을 조사함과 함께, 상기 촬상 장치에 의해 상기 다이를 촬상하도록 구성되는 다이 본딩 장치.
an imaging device for imaging the die;
an illumination device for illuminating the die from an angle with respect to an optical system axis of the imaging device;
a control device for controlling the imaging device and the lighting device;
The control device is configured to irradiate the die with light having a wavelength shorter than green in a visible light region by the illumination device to detect a crack formed in the die, and to image the die with the imaging device being a die bonding device.
제1항에 있어서,
상기 조명 장치는 청색 LED를 광원으로 하여 청색광을 상기 다이에 조사하도록 구성되는 다이 본딩 장치.
According to claim 1,
The lighting device is a die bonding device configured to irradiate a blue light to the die using a blue LED as a light source.
제1항에 있어서,
상기 조명 장치는 백색 광원에 숏패스 필터를 투과시켜 청색광을 상기 다이에 조사하도록 구성되는 다이 본딩 장치.
According to claim 1,
and the lighting device is configured to transmit blue light to the die by passing a short pass filter through a white light source.
제1항에 있어서,
상기 제어 장치는, 상기 다이의 위치를 인식하는 경우, 제2 조명 장치에 의해 백색광을 조사함과 함께, 상기 촬상 장치로 상기 다이를 촬상하도록 구성되는 다이 본딩 장치.
According to claim 1,
The said control apparatus is a die bonding apparatus comprised so that, when recognizing the position of the said die|dye, while irradiating white light by a 2nd illumination device, the said imaging device may image the said die.
제1항에 있어서,
상기 조명 장치는 백색 광원으로부터의 광에 숏패스 필터를 투과시켜 청색광을 상기 다이에 조사하도록 구성되고,
상기 제어 장치는, 상기 다이의 위치를 인식하는 경우, 상기 백색 광원으로부터의 광에 상기 숏패스 필터를 투과시키지 않고 백색광을 조사함과 함께, 상기 촬상 장치로 상기 다이를 촬상하도록 구성되는 다이 본딩 장치.
According to claim 1,
the lighting device is configured to transmit blue light to the die by passing a short pass filter through the light from the white light source;
The control device is a die bonding device configured to image the die with the imaging device while irradiating white light to the light from the white light source without transmitting the short-pass filter when the position of the die is recognized. .
제1항에 있어서,
상기 다이가 첩부된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 갖는 다이 공급부를 더 구비하고,
상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이싱 테이프에 첩부된 다이를 촬상하도록 구성되는 다이 본딩 장치.
According to claim 1,
Further comprising: a die supply unit having a wafer ring holder for holding the dicing tape to which the die is pasted;
and the control device is configured to image the die affixed to the dicing tape using the imaging device and the lighting device.
제1항에 있어서,
상기 다이를 기판 또는 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드를 더 구비하고,
상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 기판 또는 다이 상에 본딩된 다이를 촬상하도록 구성되는 다이 본딩 장치.
According to claim 1,
a bonding head for bonding the die onto a substrate or an already bonded die;
and the control device is configured to image a die bonded on the substrate or die using the imaging device and the lighting device.
제1항에 있어서,
상기 다이를 픽업하는 픽업 헤드와,
상기 픽업된 다이가 적재되는 중간 스테이지를 더 구비하고,
상기 제어 장치는 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 중간 스테이지 상에 적재된 다이를 촬상하도록 구성되는 다이 본딩 장치.
According to claim 1,
a pickup head for picking up the die;
Further comprising an intermediate stage on which the picked-up die is loaded,
and the control device is configured to image the die mounted on the intermediate stage using the imaging device and the lighting device.
제1항에 있어서,
상기 다이는 반복 패턴으로 구성되는 영역이 그렇지 않은 영역의 면적이 큰 다이 본딩 장치.
According to claim 1,
The die bonding apparatus has a large area in the area where the area is not composed of the repeating pattern.
제1항에 있어서,
상기 다이는 반도체 기억 장치인 다이 본딩 장치.
According to claim 1,
wherein the die is a semiconductor memory device.
(a) 제1항 내지 제5항 중 어느 한 항의 다이 본딩 장치에 다이가 첩부된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 반입하는 공정과,
(b) 기판을 반입하는 공정과,
(c) 상기 다이를 픽업하는 공정과,
(d) 상기 픽업한 다이를 상기 기판 또는 이미 상기 기판에 본딩되어 있는 다이 상에 본딩하는 공정을 구비하는 반도체 장치의 제조 방법.
(a) a step of loading a wafer ring holder holding the dicing tape to which the die is affixed to the die bonding apparatus according to any one of claims 1 to 5;
(b) loading the substrate;
(c) picking up the die;
(d) bonding the picked-up die onto the substrate or a die already bonded to the substrate;
제11항에 있어서,
상기 (c) 공정은 상기 픽업된 다이를 중간 스테이지에 적재하고,
상기 (d) 공정은 상기 중간 스테이지에 적재된 다이를 픽업하는 반도체 장치의 제조 방법.
12. The method of claim 11,
The (c) process loads the picked-up die on an intermediate stage,
The step (d) is a method of manufacturing a semiconductor device in which the die mounted on the intermediate stage is picked up.
제11항에 있어서,
(e) 상기 (c) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는 반도체 장치의 제조 방법.
12. The method of claim 11,
(e) before the step (c), further comprising a step of inspecting the appearance of the die using the imaging device and the lighting device.
제11항에 있어서,
(f) 상기 (d) 공정 후에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는 반도체 장치의 제조 방법.
12. The method of claim 11,
(f) after the step (d), further comprising a step of inspecting the appearance of the die using the imaging device and the lighting device.
제12항에 있어서,
(g) 상기 (c) 공정의 후이며 상기 (d) 공정 전에, 상기 촬상 장치 및 상기 조명 장치를 사용하여 상기 다이의 외관을 검사하는 공정을 더 구비하는 반도체 장치의 제조 방법.
13. The method of claim 12,
(g) after the step (c) and before the step (d), further comprising a step of inspecting the appearance of the die using the imaging device and the lighting device.
KR1020210030130A 2020-03-23 2021-03-08 Die bonding apparatus and manufacturing method of semiconductor device KR102516586B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (en) 2020-03-23 2020-03-23 Die bonding equipment and semiconductor device manufacturing method
JPJP-P-2020-051130 2020-03-23

Publications (2)

Publication Number Publication Date
KR20210118742A true KR20210118742A (en) 2021-10-01
KR102516586B1 KR102516586B1 (en) 2023-04-03

Family

ID=77752817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210030130A KR102516586B1 (en) 2020-03-23 2021-03-08 Die bonding apparatus and manufacturing method of semiconductor device

Country Status (4)

Country Link
JP (1) JP7437987B2 (en)
KR (1) KR102516586B1 (en)
CN (1) CN113436986B (en)
TW (1) TWI765517B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312438A (en) * 2022-03-21 2022-11-08 北京芯士联半导体科技有限公司 Push pin structure of joint device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192800A (en) * 1989-12-21 1991-08-22 Sharp Corp Component mounting recognition method for printed board
JPH10209227A (en) * 1997-01-20 1998-08-07 Sony Corp System and device for inspecting semiconductor integrated circuit, and method for inspecting semiconductor circuit
JP2001024008A (en) * 1999-07-09 2001-01-26 Fuji Photo Film Co Ltd Method and apparatus for bonding light emitting component
KR100920730B1 (en) * 2008-12-24 2009-10-07 주식회사 이큐스팜 Lighting apparatus and method for imaging device
JP2011257222A (en) * 2010-06-08 2011-12-22 Hitachi High-Technologies Corp Defect inspection method and defect inspection device
JP2014211440A (en) * 2014-06-02 2014-11-13 株式会社日立製作所 Device and method for surface inspection
JP2018011048A (en) * 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP2019054203A (en) 2017-09-19 2019-04-04 ファスフォードテクノロジ株式会社 Manufacturing apparatus for semiconductor and manufacturing method for semiconductor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6120094B2 (en) * 2013-07-05 2017-04-26 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
KR101501129B1 (en) 2013-08-23 2015-03-12 주식회사 고영테크놀러지 Substrate inspection apparatus
WO2016062897A1 (en) * 2014-10-24 2016-04-28 Renishaw Plc Acoustic apparatus and method for inspection of an object
CN113702389A (en) * 2014-12-05 2021-11-26 科磊股份有限公司 Apparatus and method for defect detection in a workpiece
JP6685126B2 (en) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP6658051B2 (en) * 2016-02-16 2020-03-04 三菱電機株式会社 Wafer inspection apparatus, wafer inspection method, and semiconductor device manufacturing method
SG11201900112TA (en) * 2016-07-05 2019-02-27 Canon Machinery Inc Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP6846958B2 (en) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 Manufacturing method of die bonding equipment and semiconductor equipment
JP6975551B2 (en) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP7082862B2 (en) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 Die bonding equipment, semiconductor equipment manufacturing method and semiconductor manufacturing system
JP7018341B2 (en) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 Manufacturing method of die bonding equipment and semiconductor equipment
JP7102271B2 (en) 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192800A (en) * 1989-12-21 1991-08-22 Sharp Corp Component mounting recognition method for printed board
JPH10209227A (en) * 1997-01-20 1998-08-07 Sony Corp System and device for inspecting semiconductor integrated circuit, and method for inspecting semiconductor circuit
JP2001024008A (en) * 1999-07-09 2001-01-26 Fuji Photo Film Co Ltd Method and apparatus for bonding light emitting component
KR100920730B1 (en) * 2008-12-24 2009-10-07 주식회사 이큐스팜 Lighting apparatus and method for imaging device
JP2011257222A (en) * 2010-06-08 2011-12-22 Hitachi High-Technologies Corp Defect inspection method and defect inspection device
JP2014211440A (en) * 2014-06-02 2014-11-13 株式会社日立製作所 Device and method for surface inspection
JP2018011048A (en) * 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP2019054203A (en) 2017-09-19 2019-04-04 ファスフォードテクノロジ株式会社 Manufacturing apparatus for semiconductor and manufacturing method for semiconductor

Also Published As

Publication number Publication date
CN113436986A (en) 2021-09-24
JP7437987B2 (en) 2024-02-26
CN113436986B (en) 2024-02-20
JP2021150586A (en) 2021-09-27
KR102516586B1 (en) 2023-04-03
TW202138790A (en) 2021-10-16
TWI765517B (en) 2022-05-21

Similar Documents

Publication Publication Date Title
KR102100889B1 (en) Die bonding device and method of manufacturing semiconductor device
KR102219591B1 (en) Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7029900B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
KR102130386B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR102641333B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
KR20210118742A (en) Die bonding apparatus and manufacturing method of semiconductor device
KR102304880B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
TWI823297B (en) Die bonding device and method for manufacturing semiconductor device
JP2023100561A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor
TW202345252A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor
KR20220015966A (en) Die bonding apparatus and manufacturing method of semiconductor device
JP2023100562A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant