JP2018006634A - 電子部品 - Google Patents

Abstract

【課題】インダクタに断線が発生することを抑制できる電子部品を提供する。【解決手段】本発明の電子部品は、第１の樹脂を材料として含む複数の絶縁体層２６ａ〜２６ｅが積層方向に積層されて構成されている積層体２２を含む本体１２と、絶縁体層に接している第１のインダクタ導体層３０ａ、３０ｂを含む第１のインダクタＬ１と、複数の絶縁体層の線膨張係数よりも低い線膨張係数を有し、第２の樹脂を材料として含み、かつ、少なくとも一部が積層体２２内に埋め込まれている低膨張部８０と、を備えている。第２の樹脂の線膨張係数は、第１の樹脂の線膨張係数よりも低い。【選択図】図２

Description

本発明は、インダクタを備えた電子部品に関する。

従来の電子部品に関する発明としては、例えば、特許文献１に記載のコイル部品が知られている。図１５は、特許文献１に記載のコイル部品５００の断面構造図である。

コイル部品５００は、図１５に示すように、磁性体基板５０１，５０２、積層体５１０、コイル５１２，５１３、磁性層５２０及び接着層５３０を備えている。積層体５１０は、磁性体基板５０１の上面上に形成されており、複数の絶縁体層が積層されることにより構成されている。コイル５１２，５１３は、絶縁体層と共に積層されるコイルパターン及びビアホールにより構成されており、積層体５１０に内蔵されている。積層体５１０には、積層体５１０を上下方向に貫通する凹部５１４，５１５が設けられている。磁性層５２０は、凹部５１４，５１５内に設けられていると共に、積層体５１０の上面上にも設けられている。接着層５３０は、磁性層５２０の上面と磁性体基板５０２とを接着している。

特開２００３−１３３１３５号公報

ところで、コイル部品５００では、コイル５１２，５１３に断線が発生するおそれがある。より詳細には、コイル部品５００が回路基板に実装される場合には、はんだのリフロー処理等の加熱処理が行われる。コイル部品５００が加熱されると、コイル部品５００の各部が熱膨張する。ただし、コイル５１２，５１３の線膨張係数は、積層体５１０の線膨張係数及び磁性層５２０の線膨張係数よりも小さい。更に、積層体５１０の材料及び磁性層５２０の材料は共にポリイミド樹脂である。積層体５１０の線膨張係数と磁性層５２０の線膨張係数との差は小さい。そのため、コイル部品５００が加熱されると、積層体５１０及び磁性層５２０の単位体積当たりの膨張量（以下、単に膨張量と称す）がコイル５１２，５１３の膨張量よりも大きくなる。そのため、積層体５１０及び磁性層５２０の変形にコイル５１２，５１３の変形が追従できない。これにより、コイル５１２，５１３に引っ張り応力が加わる。その結果、コイル５１２，５１３のコイルパターンやコイルパターンとビアホールとの接合部等において断線が発生するおそれがある。

そこで、本発明の目的は、インダクタに断線が発生することを抑制できる電子部品を提供することである。

本発明の第１の形態に係る電子部品は、第１の樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体を含む本体と、前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する低膨張部であって、第２の樹脂を材料として含み、かつ、少なくとも一部が前記積層体内に埋め込まれている低膨張部と、を備えており、前記第２の樹脂の線膨張係数は、前記第１の樹脂の線膨張係数よりも低いこと、を特徴とする。

本発明の第２の形態に係る電子部品は、第１の樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体を含む本体と、前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する低膨張部であって、第２の樹脂を材料として含み、かつ、少なくとも一部が前記積層体内に埋め込まれている低膨張部と、を備えており、前記低膨張部は、非磁性体であること、を特徴とする。

本発明の第３の形態に係る電子部品は、樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体、及び、該複数の絶縁体層の線膨張係数よりも低い線膨張係数を有し、かつ、該積層体において該積層方向の一方側に位置する第１の主面に接する第１の基板を含む本体と、前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、を備えており、前記積層体には、前記第１の基板に接する空隙が設けられていること、を特徴とする。

本発明によれば、インダクタに断線が発生することを抑制できる。

電子部品１０の外観斜視図である。 図１の電子部品１０の分解斜視図である。 図１の電子部品１０のＡ−Ａにおける断面構造図である。 第１のコンピュータシミュレーションの結果を示した図である。 第２のコンピュータシミュレーションに用いたモデルを示した図である。 第２のコンピュータシミュレーションの結果を示すグラフである。 第３のコンピュータシミュレーションの結果を示すグラフである。 電子部品１０ａの断面構造図である。 第４のコンピュータシミュレーションの結果を示すグラフである。 第５のコンピュータシミュレーションの結果を示すグラフである。 電子部品１０ｂを上側から透視した図である。 電子部品１０ｃを上側から透視した図である。 電子部品１０ｄの断面構造図である。 電子部品１０ｅの断面構造図である。 特許文献１に記載のコイル部品５００の断面構造図である。

（電子部品の構成）
まず、一実施形態に係る電子部品１０の構成について図面を参照しながら説明する。図１は、電子部品１０の外観斜視図である。図２は、図１の電子部品１０の分解斜視図である。図３は、図１の電子部品１０のＡ−Ａにおける断面構造図である。以下では、電子部品１０の積層方向を上下方向と定義し、上側から見たときに、長辺が延びている方向を前後方向と定義し、短辺が延びている方向を左右方向と定義する。また、上下方向、前後方向及び左右方向は互いに直交している。なお、積層方向とは、後述する絶縁体層が積み重ねられる方向である。また、電子部品１０の使用時における上下方向、左右方向及び前後方向は、図１等において定義した上下方向、左右方向及び前後方向と一致していなくてもよい。

電子部品１０は、図１ないし図３に示すように、本体１２、外部電極１４ａ〜１４ｄ、接続部１６ａ〜１６ｄ、引き出し部５０，５２，５４，５６、低膨張部８０及びインダクタＬ１，Ｌ２を備えている。

本体１２は、図１及び図２に示すように、直方体状をなしており、磁性体基板２０ａ，２０ｂ、積層体２２及び接着層２４を含んでいる。磁性体基板２０ａ、接着層２４、積層体２２及び磁性体基板２０ｂは、上側から下側へとこの順に積み重ねられている。

磁性体基板２０ａ，２０ｂは、上側から見たときに長方形状をなす主面を有する板状部材である。以下では、磁性体基板２０ａ，２０ｂの上側の主面を上面と呼び、磁性体基板２０ａ，２０ｂの下側の主面を下面と呼ぶ。また、磁性体基板２０ａ，２０ｂの上面と下面とを繋ぐ面を側面と呼ぶ。磁性体基板２０ｂには、上側から見たときに、４つの角が切り欠かれている。より詳細には、上側から見たときに、磁性体基板２０ｂの４つの角のそれぞれには、中心角が９０度である扇形をなす切り欠きが設けられている。４つの切り欠きは、磁性体基板２０ｂの上面から下面まで到達するように、磁性体基板２０ｂの側面において上下方向に延びている。

磁性体基板２０ａ，２０ｂは、焼結済みのフェライトセラミックスが削り出されて作製される。また、磁性体基板２０ａ，２０ｂは、例えば、フェライト仮焼粉末及びバインダーからなるペーストがアルミナ等のセラミックス基板に塗布されることによって作製されてもよいし、フェライト材料のグリーンシートが積層及び焼成されて作製されてもよい。磁性体基板２０ａ，２０ｂは、線膨張係数Ｘ１を有する。線膨張係数Ｘ１は、例えば、７以上１１以下であり、本実施形態では、９．５である。

外部電極１４ａ〜１４ｄは、磁性体基板２０ｂの下面上に設けられており、長方形状をなしている。より詳細には、外部電極１４ａは、磁性体基板２０ｂの下面の左後ろ側に位置する角に設けられている。外部電極１４ｂは、磁性体基板２０ｂの下面の左前側に位置する角に設けられている。外部電極１４ｃは、磁性体基板２０ｂの下面の右後ろ側に位置する角に設けられている。外部電極１４ｄは、磁性体基板２０ｂの下面の右前側に位置する角に設けられている。外部電極１４ａ〜１４ｄは、Ａｇ、Ｎｉ、Ｃｕ、Ｔｉ等がスパッタ法により重ねて成膜されることによって作製されている。なお、外部電極１４ａ〜１４ｄは、金属を含有するペーストが印刷及び焼き付けされて作製されてもよいし、金属が蒸着やめっき工法によって成膜されることによって作製されてもよい。

接続部１６ａ〜１６ｄはそれぞれ、磁性体基板２０ｂに設けられた４つの切り欠きに設けられている。接続部１６ａは、磁性体基板２０ｂの左後ろ側に位置する切り欠きに設けられており、その下端において外部電極１４ａに接続されている。接続部１６ｂは、磁性体基板２０ｂの左前側に位置する切り欠きに設けられており、その下端において外部電極１４ｂに接続されている。接続部１６ｃは、磁性体基板２０ｂの右後ろ側に位置する切り欠きに設けられており、その下端において外部電極１４ｃに接続されている。接続部１６ｄは、磁性体基板２０ｂの右前側に位置する切り欠きに設けられており、その下端において外部電極１４ｄに接続されている。接続部１６ａ〜１６ｄは、Ａｇ、Ｎｉ、Ｃｕ、Ｔｉ等がスパッタ法により重ねて成膜されることによって作製されている。なお、接続部１６ａ〜１６ｄは、金属を含有するペーストが印刷及び焼き付けされて作製されてもよいし、金属が蒸着やめっき工法によって成膜されることによって作製されてもよい。

積層体２２は、磁性体基板２０ｂの上面上に積層されている絶縁体層２６ａ〜２６ｅ（複数の絶縁体層の一例）を含んでおり、上側から見たときに長方形状をなす主面を有している。以下では、積層体２２の上側の主面を上面（積層方向の他方側に位置する第２の主面の一例）と呼び、積層体２２の下側の主面を下面（積層方向の一方側に位置する第１の主面の一例）と呼ぶ。積層体２２は、磁性体基板２０ｂの上面上に直接に形成されている。よって、磁性体基板２０ｂ（第１の基板の一例）は、積層体２２の下面に接している。

絶縁体層２６ａ〜２６ｅは、上側から下側へとこの順に並ぶように積層されており、磁性体基板２０ｂの上面と略同じ形状を有している。ただし、上側から見たときに、絶縁体層２６ｂ〜２６ｅの４つの角が切り欠かれている。

絶縁体層２６ａ〜２６ｅは、絶縁性樹脂（第１の樹脂の一例）を材料として含んでおり、本実施形態では、ポリイミドにより作製されている。故に、絶縁体層２６ａ〜２６ｅは、非磁性体である。また、絶縁体層２６ａ〜２６ｅは、例えば、ベンゾシクロブテンやエポキシ系樹脂等の絶縁性樹脂により作製されてもよい。以下では、絶縁体層２６ａ〜２６ｅの上側の主面を上面と呼び、絶縁体層２６ａ〜２６ｅの下側の主面を下面と呼ぶ。絶縁体層２６ａ〜２６ｅは、線膨張係数Ｘ２を有する。線膨張係数Ｘ２は、線膨張係数Ｘ１よりも高い。すなわち、線膨張係数Ｘ１は、線膨張係数Ｘ２よりも低い。なお、一般的に、感光性樹脂の線膨張係数は、磁性体基板の線膨張係数よりも高い。本実施形態では、線膨張係数Ｘ２は、例えば、３６×１０^-6／℃である。また、絶縁体層２６ａ〜２６ｅの材料である絶縁性樹脂は、線膨張係数ｘ２を有する。本実施形態では、絶縁体層２６ａ〜２６ｅは絶縁性樹脂のみにより構成されているので、線膨張係数ｘ２は、線膨張係数Ｘ２と等しい。

接着層２４は、積層体２２の上面を平坦化すると共に、磁性体基板２０ａ（第２の基板の一例）と積層体２２の上面とを接着する。接着層２４は、例えば、有機系接着材料（例えば、ポイリミド）により作製される。接着層２４は、線膨張係数Ｘ３を有する。線膨張係数Ｘ３は、例えば、１２×１０^-6／℃以上３６×１０^-6／℃以下である。本実施形態では、線膨張係数Ｘ３は、例えば、１８×１０^-6／℃である。

インダクタＬ１は、積層体２２内に設けられており、インダクタ導体層３０ａ，３０ｂ及び層間接続導体ｖ１を含んでいる。インダクタ導体層３０ａ（第１のインダクタ導体層の一例）は、絶縁体層２６ｅ（第１の絶縁体層の一例）の上面上に設けられており、上側から見たときに、時計回り（所定方向の一例）に周回しながら外周側から内周側に向かう渦巻状をなしている。これにより、インダクタ導体層３０ａは、絶縁体層２６ｄ，２６ｅに接している。インダクタ導体層３０ａの中心は、上側から見たときに、電子部品１０の中心（対角線交点）と略一致している。

インダクタ導体層３０ｂは、絶縁体層２６ｃの上面上に設けられており、上側から見たときに、時計回り（所定方向の一例）に周回しながら内周側から外周側に向かう渦巻状をなしている。これにより、インダクタ導体層３０ｂは、絶縁体層２６ｂ，２６ｃに接している。インダクタ導体層３０ｂの中心は、上側から見たときに、電子部品１０の中心（対角線交点）と略一致している。

層間接続導体ｖ１は、絶縁体層２６ｃ，２６ｄを上下方向に貫通していると共に、絶縁体層２６ｅの上面上に設けられている導体であり、上側から見たときに、左右方向に延在する線状をなしている。層間接続導体ｖ１は、上側から見たときに、絶縁体層２６ｃ〜２６ｅの後ろ半分の領域に設けられている。層間接続導体ｖ１は、インダクタ導体層３０ａの内周側の端部とインダクタ導体層３０ｂの内周側の端部とを接続している。これにより、インダクタ導体層３０ａとインダクタ導体層３０ｂとが電気的に直列に接続されている。インダクタ導体層３０ａの周回方向とインダクタ導体層３０ｂの周回方向とは同じである。よって、インダクタ導体層３０ａの巻き数とインダクタ導体層３０ｂの巻き数との合計の巻き数を有するインダクタＬ１が形成されている。

引き出し部５０は、インダクタ導体層３０ａの外周側の端部と外部電極１４ａとを接続する。引き出し部５０は、引き出し導体層４０ａ及び接続導体７０ａを含んでいる。接続導体７０ａは、絶縁体層２６ｂ〜２６ｅの左後ろ側に位置する角に設けられた三角柱状の導体である。ただし、接続導体７０ａは、完全な三角柱をなしていなくてもよい。すなわち、接続導体７０ａの側面には凹凸が形成されていてもよい。なお、図２では、理解の容易のために、接続導体７０ａは、４つに分割して記載されている。後述する接続導体７０ｂ〜７０ｄも、接続導体７０ａと同様に、４つに分割して記載した。接続導体７０ａは、絶縁体層２６ｂの上面から絶縁体層２６ｅの下面まで上下方向に延びており、その下端において接続部１６ａに接続されている。

引き出し導体層４０ａは、絶縁体層２６ｅの上面上に設けられており、インダクタ導体層３０ａの外周側の端部と接続導体７０ａとを接続している。引き出し導体層４０ａは、上側から見たときに、渦巻状をなしておらず、インダクタ導体層３０ａの外周側の端部から左側に向かって延びている。インダクタ導体層３０ａと引き出し導体層４０ａとの境界は、図２の拡大図に示すように、インダクタ導体層３０ａが形成している渦巻状の軌跡から引き出し導体層４０ａが離脱する位置である。これにより、インダクタ導体層３０ａの外周側の端部と外部電極１４ａとが引き出し部５０（引き出し導体層４０ａ及び接続導体７０ａ）及び接続部１６ａを介して接続されている。

引き出し部５２は、インダクタ導体層３０ｂの外周側の端部と外部電極１４ｃとを接続する。引き出し部５２は、引き出し導体層４０ｂ及び接続導体７０ｃを含んでいる。接続導体７０ｃは、絶縁体層２６ｂ〜２６ｅの右後ろ側に位置する角に設けられた三角柱状の導体である。接続導体７０ｃは、絶縁体層２６ｂの上面から絶縁体層２６ｅの下面まで上下方向に延びており、その下端において接続部１６ｃに接続されている。

引き出し導体層４０ｂは、絶縁体層２６ｃの上面上に設けられており、インダクタ導体層３０ｂの外周側の端部と接続導体７０ｃとを接続している。引き出し導体層４０ｂは、上側から見たときに、渦巻状をなしておらず、インダクタ導体層３０ｂの外周側の端部から右側に向かって延びている。インダクタ導体層３０ｂと引き出し導体層４０ｂとの境界は、インダクタ導体層３０ｂが形成している渦巻状の軌跡から引き出し導体層４０ｂが離脱する位置である。これにより、インダクタ導体層３０ｂの外周側の端部と外部電極１４ｃとが引き出し部５２（引き出し導体層４０ｂ及び接続導体７０ｃ）及び接続部１６ｃを介して接続されている。

インダクタＬ２に囲まれた領域は、上側から見たときに、インダクタＬ１に囲まれた領域と重なっている。これにより、インダクタＬ２は、インダクタＬ１と磁気結合している。インダクタＬ２は、積層体２２内に設けられており、インダクタ導体層３４ａ，３４ｂ及び層間接続導体ｖ２を含んでいる。インダクタ導体層３４ａ（第２のインダクタ導体層の一例）は、絶縁体層２６ｄ（第２の絶縁体層の一例）の上面上に設けられており、上側から見たときに、時計回り（所定方向の一例）に周回しながら外周側から内周側に向かう渦巻状をなしている。これにより、インダクタ導体層３４ａは、絶縁体層２６ｃ，２６ｄに接している。インダクタ導体層３４ａの中心は、上側から見たときに、電子部品１０の中心（対角線交点）と略一致している。

インダクタ導体層３４ｂは、絶縁体層２６ｂの上面上に設けられており、上側から見たときに、時計回り（所定方向の一例）に周回しながら内周側から外周側に向かう渦巻状をなしている。これにより、インダクタ導体層３４ｂは、絶縁体層２６ａ，２６ｂに接している。インダクタ導体層３４ｂの中心は、上側から見たときに、電子部品１０の中心（対角線交点）と略一致している。

層間接続導体ｖ２は、絶縁体層２６ｂ，２６ｃを上下方向に貫通していると共に、絶縁体層２６ｄの上面上に設けられている導体であり、上側から見たときに、左右方向に延在する線状をなしている。層間接続導体ｖ２は、上側から見たときに、絶縁体層２６ｂ〜２６ｄの前半分の領域に設けられている。層間接続導体ｖ２は、インダクタ導体層３４ａの内周側の端部とインダクタ導体層３４ｂの内周側の端部とを接続している。これにより、インダクタ導体層３４ａとインダクタ導体層３４ｂとが電気的に直列に接続されている。インダクタ導体層３４ａの周回方向とインダクタ導体層３４ｂの周回方向とは同じである。よって、インダクタ導体層３４ａの巻き数とインダクタ導体層３４ｂの巻き数との合計の巻き数を有するインダクタＬ２が形成されている。

引き出し部５４は、インダクタ導体層３４ａの外周側の端部と外部電極１４ｂとを接続する。引き出し部５４は、引き出し導体層４４ａ及び接続導体７０ｂを含んでいる。接続導体７０ｂは、絶縁体層２６ｂ〜２６ｅの左前側に位置する角に設けられた三角柱状の導体である。接続導体７０ｂは、絶縁体層２６ｂの上面から絶縁体層２６ｅの下面まで上下方向に延びており、その下端において接続部１６ｂに接続されている。

引き出し導体層４４ａは、絶縁体層２６ｄの上面上に設けられており、インダクタ導体層３４ａの外周側の端部と接続導体７０ｂとを接続している。引き出し導体層４４ａは、上側から見たときに、渦巻状をなしておらず、インダクタ導体層３４ａの外周側の端部から前側に向かって延びている。インダクタ導体層３４ａと引き出し導体層４４ａとの境界は、インダクタ導体層３４ａが形成している渦巻状の軌跡から引き出し導体層４４ａが離脱する位置である。これにより、インダクタ導体層３４ａの外周側の端部と外部電極１４ｂとが引き出し部５４（引き出し導体層４４ａ及び接続導体７０ｂ）及び接続部１６ｂを介して接続されている。

引き出し部５６は、インダクタ導体層３４ｂの外周側の端部と外部電極１４ｄとを接続する。引き出し部５６は、引き出し導体層４４ｂ及び接続導体７０ｄを含んでいる。接続導体７０ｄは、絶縁体層２６ｂ〜２６ｅの右前側に位置する角に設けられた三角柱状の導体である。接続導体７０ｄは、絶縁体層２６ｂの上面から絶縁体層２６ｅの下面まで上下方向に延びており、その下端において接続部１６ｄに接続されている。

引き出し導体層４４ｂは、絶縁体層２６ｂの上面上に設けられており、インダクタ導体層３４ｂの外周側の端部と接続導体７０ｄとを接続している。引き出し導体層４４ｂは、上側から見たときに、渦巻状をなしておらず、インダクタ導体層３４ｂの外周側の端部から前側に向かって延びている。インダクタ導体層３４ｂと引き出し導体層４４ｂとの境界は、インダクタ導体層３４ｂが形成している渦巻状の軌跡から引き出し導体層４４ｂが離脱する位置である。これにより、インダクタ導体層３４ｂの外周側の端部と外部電極１４ｄとが引き出し部５６（引き出し導体層４４ｂ及び接続導体７０ｄ）及び接続部１６ｄを介して接続されている。

インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４０ｂ，４４ａ，４４ｂ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１，ｖ２は、Ａｇ、Ｎｉ、Ｃｕ、Ｔｉ等がスパッタ法により重ねて成膜されることによって作製されている。なお、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４０ｂ，４４ａ，４４ｂ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１，ｖ２は、金属を含有するペーストが印刷及び焼き付けされて作製されてもよいし、金属が蒸着やめっき工法によって成膜されることによって作製されてもよい。インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４０ｂ，４４ａ，４４ｂ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１，ｖ２は、線膨張係数Ｘ４を有する。線膨張係数Ｘ４は、線膨張係数Ｘ２よりも低い。Ａｇの線膨張係数は１８．９×１０^-6／℃であり、Ｃｕの線膨張係数は１６．５×１０^-6／℃であり、Ａｕの線膨張係数は１４．２×１０^-6／℃である。

低膨張部８０は、上下方向に延在する四角柱状をなしており、少なくとも一部が積層体２２内に埋め込まれている。なお、図２では、理解の容易のために、低膨張部８０は、５つに分割して記載されている。本実施形態では、図３に示すように、積層体２２を上下方向に貫通する貫通孔Ｈが積層体２２に設けられている。貫通孔Ｈは、上側から見たときに、インダクタＬ１，Ｌ２のそれぞれに囲まれた領域内に位置している。より詳細には、貫通孔Ｈは、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂのそれぞれに囲まれた領域Ａ１〜Ａ４を上下方向に通過している。そして、低膨張部８０は、貫通孔Ｈ内に設けられている。これにより、低膨張部８０は、領域Ａ１〜Ａ４内に位置している。また、低膨張部８０の上面及び下面は、積層体２２の上面及び下面から露出している。ただし、低膨張部８０は、貫通孔Ｈの下端（積層方向の一方側の端部）において磁性体基板２０ｂに接すると共に、貫通孔Ｈの上端（積層方向の他方側の端部）において接着層２４に接している。そのため、低膨張部８０は、本体１２からは露出していない。

以上のように、低膨張部８０の少なくとも一部が積層体２２内に埋め込まれているとは、低膨張部８０の少なくとも一部が積層体２２内に位置していることを意味する。すなわち、少なくとも一部が積層体２２内に埋め込まれた低膨張部８０には、積層体２２の表面に樹脂が塗布された構成は含まれない。すなわち、低膨張部８０は、接着層２４とは異なる。本実施形態では、低膨張部８０の全体が積層体２２内に位置しており、低膨張部８０の上面及び下面が積層体２２から露出している。また、低膨張部８０は、積層体２２の上面から突出していてもよい。また、低膨張部８０は、積層体２２から露出していなくてもよい。

また、低膨張部８０は、上側から見たときに、前後方向に延びる長辺及び左右方向に延びる短辺を有する長方形状をなしている。層間接続導体ｖ１は、上側から見たときに、低膨張部８０の後ろ側の短辺に沿って延びている。層間接続導体ｖ２は、上側から見たときに、低膨張部８０の前側の短辺に沿って延びている。

低膨張部８０は、絶縁性樹脂（第２の樹脂の一例）を材料として含んでおり、本実施形態では、非感光性のポリイミド樹脂にシリカフィラーが混合されることにより作製されている。シリカフィラーの含有率は、低膨張部８０に対する約５７体積％である。故に、低膨張部８０は、非磁性体である。低膨張部８０は、線膨張係数Ｘ５を有する。線膨張係数Ｘ５は、線膨張係数Ｘ２よりも低い。線膨張係数Ｘ５は、例えば、１２×１０^-6／℃以上３０×１０^-6／℃以下である。本実施形態では、線膨張係数Ｘ５は、例えば、１２×１０^-6／℃である。また、低膨張部８０の材料である絶縁性樹脂は、線膨張係数ｘ５を有する。線膨張係数ｘ５は、線膨張係数ｘ２よりも低い。絶縁性樹脂は非感光性のポリイミド樹脂であるので、線膨張係数ｘ５は、１８×１０^-6／℃である。このように、非感光性のポリイミド樹脂にシリカフィラーが混合されることにより、低膨張部８０の線膨張係数Ｘ５が絶縁性樹脂の線膨張係数ｘ５よりも低くなっている。

以上のように構成された電子部品１０の動作について以下に説明する。外部電極１４ａ，１４ｂは、入力端子として用いられる。外部電極１４ｃ，１４ｄは、出力端子として用いられる。

差動伝送信号は、外部電極１４ａ，１４ｂから入力され、外部電極１４ｃ，１４ｄから出力される。差動伝送信号中のノーマルモードの信号がインダクタＬ１，Ｌ２に流れると、インダクタＬ１，Ｌ２はノーマルモードの信号により逆方向に磁束を発生する。そのため、磁束同士が打ち消し合うようになり、ノーマルモードの信号の電流に対するインピーダンスが発生しにくい。一方、差動伝送信号にコモンモードノイズが含まれている場合には、インダクタＬ１，Ｌ２は、コモンモードノイズの電流により、同じ方向に磁束を発生する。そのため、磁束同士が強め合うようになり、コモンモードノイズの電流に対するインピーダンスが発生する。その結果、コモンモードノイズの電流は、熱に変換されて、インダクタＬ１，Ｌ２を通過することが妨げられる。このように、インダクタＬ１とインダクタＬ２とは磁気的に結合することにより、コモンモードチョークコイルを構成している。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について説明する。以下では、一つの電子部品１０が製造される場合を例に挙げて説明するが、実際には、大判のマザー磁性体基板及びマザー絶縁体層が積み重ねられてマザー本体が作製され、マザー本体がカットされることにより、複数の電子部品１０が同時に形成される。

まず、磁性体基板２０ｂの上面上の全面に感光性樹脂であるポリイミド樹脂を塗布する。次に、絶縁体層２６ｅの４つの角に対応する位置を遮光し、露光を行う。これにより、遮光されていない部分のポリイミド樹脂が硬化する。この後、フォトレジストを有機溶剤により除去すると共に、現像を行って、未硬化のポリイミド樹脂を除去し、熱硬化する。これにより、絶縁体層２６ｅが形成される。

次に、絶縁体層２６ｅ及び絶縁体層２６ｅから露出する磁性体基板２０ｂ上にスパッタ法によりＣｕ膜を成膜する。次に、インダクタ導体層３０ａ、引き出し導体層４０ａ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１が形成される部分の上にフォトレジストを形成する。そして、エッチング工法により、インダクタ導体層３０ａ、引き出し導体層４０ａ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１が形成される部分（すなわち、フォトレジストで覆われている部分）以外のＡｇ膜を除去する。この後、フォトレジストを有機溶剤により除去することによって、インダクタ導体層３０ａ、引き出し導体層４０ａ、接続導体７０ａ〜７０ｄの一部（１層分）及び層間接続導体ｖ１の一部が形成される。

以上の工程と同様の工程を繰り返すことにより、絶縁体層２６ａ〜２６ｄ及びインダクタ導体層３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４４ａ，４４ｂ、接続導体７０ａ〜７０ｄの残余の部分、層間接続導体ｖ１の残余の部分及び層間接続導体ｖ２を形成する。

次に、低膨張部８０を形成する位置以外を覆うレジストを絶縁体層２６ａの上面上に形成する。そして、レジストをマスクとして、サンドブラスト工法により絶縁体層２６ａ〜２６ｅを上下方向に貫通する貫通孔Ｈを形成する。この後、レジストを有機溶剤により除去する。なお、貫通孔Ｈは、レーザ加工法によって形成されてもよいし、サンドブラスト工法及びレーザ加工法の組み合わせによって形成されてもよいし、エッチング工法によって形成されてもよい。

次に、スクリーン印刷により、シリカフィラーが混合された樹脂を貫通孔Ｈに充填する。シリカフィラーが混合された樹脂は、低膨張部８０となるべきものである。樹脂は、例えば、非感光性のポリイミド樹脂であり、低い線膨張係数を有する。

次に、積層体２２上に接着層２４となる樹脂を塗布し、接着層２４上に磁性体基板２０ａを熱処理及び加圧処理を施して固定する。

次に、サンドブラスト工法によって、４つの切り欠きを磁性体基板２０ｂに形成する。なお、切り欠きは、サンドブラスト工法以外に、レーザ加工法によって形成されてもよいし、サンドブラスト工法及びレーザ加工法の組み合わせによって形成されてもよい。

最後に、電界めっき法及びフォトリソグラフィ工法の組み合わせにより、磁性体基板２０ｂの切り欠きの内周面に導体層を形成して、接続部１６ａ〜１６ｄ及び外部電極１４ａ〜１４ｄを形成する。

（効果）
はじめに、電子部品１０の各部の線膨張係数Ｘ１〜Ｘ５，ｘ２，ｘ５の大小関係について整理しておく。
（１）インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４０ｂ，４４ａ，４４ｂ及び接続導体７０ａ〜７０ｄの線膨張係数Ｘ４は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも低い。
（２）低膨張部８０の線膨張係数Ｘ５は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも低い。
（３）低膨張部８０の材料である絶縁性樹脂の線膨張係数ｘ５は、絶縁体層２６ａ〜２６ｅの材料である絶縁性樹脂の線膨張係数ｘ２よりも低い。
（４）磁性体基板２０ａ，２０ｂの線膨張係数Ｘ１は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも低い。
（５）低膨張部８０の線膨張係数Ｘ５は、接着層２４の線膨張係数Ｘ３よりも低い。

本実施形態に係る電子部品１０によれば、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。より詳細には、インダクタＬ１，Ｌ２（インダクタ導体層３０ａ，３０ｂ，３４ａ，３４及び層間接続導体ｖ１，ｖ２）の線膨張係数Ｘ４は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも低い。そのため、電子部品１０が加熱されると、絶縁体層２６ａ〜２６ｅの膨張量がインダクタＬ１，Ｌ２の膨張量よりも大きくなる。そのため、インダクタＬ１，Ｌ２に引っ張り応力が加わる。このような引っ張り応力は、インダクタＬ１，Ｌ２の断線又は部分的な断線による導電性の低下の原因となる。

そこで、電子部品１０は、少なくとも一部が積層体２２内に埋め込まれている低膨張部８０を備えている。低膨張部８０の材料である絶縁性樹脂の線膨張係数ｘ５は、絶縁体層２６ａ〜２６ｅの線膨張係数ｘ２よりも低い。更に、低膨張部８０は、シリカフィラーが絶縁性樹脂に混合されて作製されている。これにより、低膨張部８０の線膨張係数Ｘ５は、絶縁性樹脂の線膨張係数ｘ５よりも更に低くなっている。その結果、低膨張部８０の線膨張係数Ｘ５は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも大幅に低い。そのため、電子部品１０が加熱されると、低膨張部８０の膨張量が絶縁体層２６ａ〜２６ｅの膨張量よりも小さくなる。よって、絶縁体層２６ａ〜２６ｅの膨張による応力が低膨張部８０側へと逃げるようになる。これにより、インダクタＬ１，Ｌ２に加わる引っ張り応力が低減され、インダクタＬ１，Ｌ２に断線が発生することが抑制される。

また、電子部品１０では、絶縁体層２６ａ〜２６ｅは、フォトリソグラフィ工程により形成される。そのため、絶縁体層２６ａ〜２６ｅには、フォトリソグラフィ工程に適した樹脂が用いられる。このような樹脂は線膨張係数が比較的に大きい樹脂に限られる。一方、低膨張部８０は、貫通孔Ｈに樹脂が充填されることにより形成される。そのため、低膨張部８０に用いられる樹脂の選択肢は、絶縁体層２６ａ〜２６ｅに用いられる樹脂の選択肢よりも広い。従って、低膨張部８０には、線膨張係数ｘ５が比較的に小さい樹脂を適用できる。

また、電子部品１０によれば、以下の理由によっても、インダクタＬ１，Ｌ２に断線が発生することをより効果的に抑制できる。より詳細には、電子部品１０において、低膨張部８０の近くに位置する絶縁体層２６ａ〜２６ｅでは、低膨張部８０の遠くに位置する絶縁体層２６ａ〜２６ｅよりも、低膨張部８０により膨張が効果的に妨げられる。従って、インダクタＬ１，Ｌ２の断線の発生を抑制する観点からは、低膨張部８０の近くにインダクタＬ１，Ｌ２が位置していることが好ましい。

そこで、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂは、上側から見たときに、時計回りに周回する渦巻状をなしている。更に、低膨張部８０は、上側から見たときに、インダクタＬ１，Ｌ２のそれぞれに囲まれた領域内に位置している。すなわち、低膨張部８０の近傍により多くのインダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂが存在するようになる。その結果、インダクタＬ１，Ｌ２に断線が発生することがより効果的に抑制される。

また、電子部品１０によれば、層間接続導体ｖ１とインダクタ導体層３０ａ，３０ｂとの接続部分、及び、層間接続導体ｖ２とインダクタ導体層３４ａ，３４ｂとの接続部分において、断線が発生することが効果的に抑制される。より詳細には、層間接続導体ｖ１とインダクタ導体層３０ａ，３０ｂとの接続部分、及び、層間接続導体ｖ２とインダクタ導体層３４ａ，３４ｂとの接続部分では、断線が発生しやすい。そこで、電子部品１０では、低膨張部８０は、上側から見たときに、インダクタＬ１，Ｌ２のそれぞれに囲まれた領域内に位置している。また、層間接続導体ｖ１，ｖ２は、上側から見たときに、インダクタＬ１，Ｌ２のそれぞれに囲まれた領域近傍に位置している。よって、低膨張部８０は、層間接続導体ｖ１，ｖ２近傍に位置している。その結果、層間接続導体ｖ１とインダクタ導体層３０ａ，３０ｂとの接続部分、及び、層間接続導体ｖ２とインダクタ導体層３４ａ，３４ｂとの接続部分に加わる引っ張り応力が低減され、これらの接続部分において断線が発生することが抑制される。

次に、本願発明者は、電子部品１０が奏する効果を明確にするために、以下に説明する第１のコンピュータシミュレーションを行った。より詳細には、本願発明者は、電子部品１０と同じ構造を有する第１のモデルを作成した。そして、第１のモデルにおいて、２５℃から２７０℃まで温度を上昇させ、第１のモデルの各部に発生している引っ張り応力をコンピュータに演算させた。図４は、第１のコンピュータシミュレーションの結果を示した図である。図４では、第１のモデルの各部分に発生している応力を色で示した。図４は、図３の断面構造図と実質的に一致している。ただし、図３は、電子部品１０を左側から見た断面構造図であるのに対して、図４は、電子部品１０を右側から見た断面構造図である。また、図３と図４とでは断面の位置が僅かに異なるので、インダクタＬ１，Ｌ２の巻き数が少し異なっている。

以下に、第１のコンピュータシミュレーションのシミュレーション条件について説明する。
線膨張係数Ｘ１：９．５×１０^-6／℃
線膨張係数Ｘ２：３６×１０^-6／℃
線膨張係数Ｘ３：１８×１０^-6／℃
線膨張係数Ｘ４：１６．５×１０^-6／℃
線膨張係数Ｘ５：１２×１０^-6／℃

図４は実際にはカラーの図面であるが、白黒で図示されている。図４において−１００ＭＰａの応力が発生している部分は濃い青色で示される。０ＭＰａの応力が発生している部分は水色で示される。１００ＭＰａの応力が発生している部分は黄緑色で示される。２００ＭＰａの応力が発生している部分は黄色で示される。３００ＭＰａの応力が発生している部分は赤色で示される。そして、円Ｄで囲まれた部分の中央付近に赤色の部分が存在し、この部分において応力が最も大きくなっていることが分かる。円Ｄで囲まれた部分は、層間接続導体ｖ１における下端近傍かつ前側の部分である。すなわち、第１のコンピュータシミュレーションによれば、層間接続導体ｖ１における下端近傍かつ前側の部分においてインダクタＬ１，Ｌ２に断線が特に発生しやすいことが分かる。

層間接続導体ｖ１の上側には、硬い磁性体基板２０ａではなく、柔らかい接着層２４が存在している。これにより、絶縁体層２６ａの応力が接着層２４へと逃げるようになる。その結果、層間接続導体ｖ１における上端近傍では、大きな引っ張り応力が発生しにくい。

また、層間接続導体ｖ２の前側には、低膨張部８０が存在している。そのため、電子部品１０が加熱された場合に、層間接続導体ｖ２の前側に存在する絶縁体層２６ｂ〜２６ｄが大きく膨張することが抑制される。従って、層間接続導体ｖ２における前側の部分では、大きな引っ張り応力が発生しにくい。

一方、層間接続導体ｖ１の後ろ側に存在する絶縁体層２６ａ〜２６ｅの体積の方が層間接続導体ｖ１の前側に存在する絶縁体層２６ａ〜２６ｅの体積よりも大きい。そのため、層間接続導体ｖ１における下端近傍かつ後ろ側の部分と絶縁体層２６ａ〜２６ｅとの膨張量の差は、層間接続導体ｖ１における上端近傍かつ前側の部分と絶縁体層２６ａ〜２６ｅとの膨張量の差よりも大きい。そのため、層間接続導体ｖ２における下端近傍かつ後ろ側の部分では、大きな引っ張り応力が発生しやすい。故に、層間接続導体ｖ２における下端近傍かつ後ろ側の部分においてインダクタＬ１，Ｌ２に断線が特に発生しやすいと考えられる。

次に、本願発明者は、第２のコンピュータシミュレーションを行った。図５は、第２のコンピュータシミュレーションに用いたモデルを示した図である。第２のコンピュータシミュレーションにおいて、本願発明者は、図５に示すモデルを作成した。図５のモデルでは、接着層２４が貫通孔Ｈに侵入している。図５のモデルにおいて、積層体２２の高さを高さＨ１と定義し、低膨張部８０の上下方向の高さを高さＨ２と定義する。本願発明者は、図５に示すモデルの構造を有する第２のモデルないし第６のモデルを作成した。第２のモデルにおける接着層２４の線膨張係数Ｘ３は、１２×１０^-6／℃である。第３のモデルにおける接着層２４の線膨張係数Ｘ３は、１８×１０^-6／℃である。第４のモデルにおける接着層２４の線膨張係数Ｘ３は、２４×１０^-6／℃である。第５のモデルにおける接着層２４の線膨張係数Ｘ３は、３０×１０^-6／℃である。第６のモデルにおける接着層２４の線膨張係数Ｘ３は、３６×１０^-6／℃である。なお、線膨張係数Ｘ１，Ｘ２，Ｘ４，Ｘ５は、第１のコンピュータシミュレーションで用いた値と同じである。本願発明者は、第２のモデルないし第６のモデルにおいて、Ｈ２／Ｈ１を変化させて、引っ張り応力の大きさをコンピュータに演算させた。演算した引っ張り応力は、図４の円Ｄに囲まれた引っ張り応力が最大となっている点である。図６は、第２のコンピュータシミュレーションの結果を示すグラフである。縦軸は引っ張り応力の大きさを示し、横軸はＨ２／Ｈ１を示す。

図６のグラフによれば、Ｈ２／Ｈ１が大きくなるにしたがって、引っ張り応力が小さくなっていることが分かる。すなわち、Ｈ２／Ｈ１が大きくなるにしたがって、インダクタＬ１，Ｌ２に断線が発生しにくいことが分かる。従って、貫通孔Ｈには、低膨張部８０が充填され、接着層２４が侵入していないことが好ましいことが分かる。すなわち、低膨張部８０は、貫通孔Ｈ内に設けられることにより、貫通孔Ｈの下側の端部において磁性体基板２０ｂに接すると共に、貫通孔Ｈの上側の端部において接着層２４に接していることが好ましいことが分かる。

ところで、Ｈ２／Ｈ１が０．７である場合には、接着層２４の線膨張係数Ｘ３が小さくなるにしたがって、第２のモデルないし第６のモデルの引っ張り応力が小さくなっている。そして、Ｈ２／Ｈ１が０．９である場合には、線膨張係数Ｘ３に関わらず、第２のモデルないし第６のモデルの引っ張り応力が略等しくなっている。更に、Ｈ２／Ｈ１が１．０である場合には、接着層２４の線膨張係数Ｘ３が大きくなるにしたがって、第２のモデルないし第６のモデルの引っ張り応力が小さくなっている。すなわち、Ｈ２／Ｈ１が０．７である場合における線膨張係数Ｘ３と引っ張り応力との関係と、Ｈ２／Ｈ１が１．０である場合おける線膨張係数Ｘ３と引っ張り応力との関係とは、逆になっている。そのため、貫通孔Ｈに接着層２４が侵入していない場合（すなわち、Ｈ２／Ｈ１が１．０である場合）には、接着層２４の線膨張係数Ｘ３は大きい方が好ましいことが分かる。図６によれば、接着層２４の線膨張係数Ｘ３は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２（３６×１０^-6／℃）と等しいことが好ましいことが分かる。

第２のコンピュータシミュレーションでは、低膨張部８０の線膨張係数Ｘ５を１２×１０^-6／℃に固定してシミュレーションを行った。そこで、線膨張係数Ｘ５を変化させた場合に、第２のコンピュータシミュレーションの結果と同様の結果が得られるかを確認するために、本願発明者は、第３のコンピュータシミュレーションを行った。第３のコンピュータシミュレーションにおいて、本願発明者は、図５に示すモデルを作成した。この際、Ｈ２／Ｈ１を１．０とした。本願発明者は、以下に説明する第７のモデルないし第１０のモデルを作成した。第７のモデルにおける低膨張部８０の線膨張係数Ｘ５は、１２×１０^-6／℃である。第８のモデルにおける低膨張部８０の線膨張係数Ｘ５は、１８×１０^-6／℃である。第９のモデルにおける低膨張部８０の線膨張係数Ｘ５は、２４×１０^-6／℃である。第１０のモデルにおける低膨張部８０の線膨張係数Ｘ５は、３０×１０^-6／℃である。なお、線膨張係数Ｘ１，Ｘ２，Ｘ４は、第１のコンピュータシミュレーションで用いた値と同じである。本願発明者は、第７のモデルないし第１０のモデルにおいて、Ｘ３−Ｘ５を変化させて、引っ張り応力の大きさをコンピュータに演算させた。演算した引っ張り応力は、図４の円Ｄに囲まれた応力が最大となっている点である。図７は、第３のコンピュータシミュレーションの結果を示すグラフである。縦軸は引っ張り応力の大きさを示し、横軸はＸ３−Ｘ５を示す。

図７によれば、第７のモデルないし第１０のモデルのいずれにおいても、Ｘ３−Ｘ５が大きくなるにしたがって、引っ張り応力が小さくなっていることが分かる。すなわち、第７のモデルないし第１０のモデルのいずれにおいても、接着層２４の線膨張係数Ｘ３が大きくなるにしたがって、引っ張り応力が小さくなっていることが分かる。よって、第３のコンピュータシミュレーションによれば、Ｈ２／Ｈ１が１．０である場合には、線膨張係数Ｘ５の値に関わらず線膨張係数Ｘ３が大きい方が好ましいことが分かる。

（第１の変形例）
以下に、第１の変形例に係る電子部品１０ａについて図面を参照しながら説明する。図８は、電子部品１０ａの断面構造図である。電子部品１０ａの外観斜視図は、図１に示す電子部品１０の外観斜視図と同じである。図８は、図１のＡ−Ａにおける断面構造図である。

電子部品１０ａは、空隙Ｓｐが設けられている点において電子部品１０と相違する。以下にかかる相違点を中心に電子部品１０ａについて説明する。

空隙Ｓｐは、上側から見たときに、積層体２２において低膨張部８０と重なる位置に設けられ、かつ、低膨張部８０及び磁性体基板２０ｂに接している。より詳細には、貫通孔Ｈの下端近傍には、低膨張部８０が充填されていない。これにより、貫通孔Ｈの下端近傍には、空隙Ｓｐが形成されている。そして、低膨張部８０の下面は、空隙Ｓｐを介して磁性体基板２０ｂの上面と対向している。

なお、電子部品１０ａのその他の構造については、電子部品１０と同じであるので説明を省略する。

なお、空隙Ｓｐの形成方法としては、例えば、樹脂の粘度、又は、貫通孔Ｈにスクリーン印刷により樹脂を充填する際のスキージング速度・スキージング回数を調整すればよい。より詳細には、電子部品１０の低膨張部８０に用いる樹脂の粘度よりも電子部品１０ａの低膨張部８０に用いる樹脂の粘度を高くすればよい。樹脂の粘度を高くする調整は、例えば、シリカフィラーの添加量を多くすればよい。また、スキージング速度が高くなれば、貫通孔Ｈへの樹脂の充填量が少なくなるので、空隙Ｓｐが形成されやすい。また、スキージング回数が少なくなれば、貫通孔Ｈへの樹脂の充填量が少なくなるので、空隙Ｓｐが形成されやすい。

以上のように構成された電子部品１０ａによれば、絶縁体層２６ａ〜２６ｅよりも線膨張係数が小さい低膨張部８０を備えるため、電子部品１０と同じ理由によって、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。

また、電子部品１０ａは、以下に説明する理由によっても、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。より詳細には、空隙Ｓｐ内には空気しか存在しない。そのため、電子部品１０ａが加熱された場合に、空隙Ｓｐは殆ど膨張しない。一方、空隙Ｓｐの周囲の絶縁体層が膨張して、空隙Ｓｐが圧縮される。このように絶縁体層が自由に変形できるので、空隙Ｓｐの周囲の絶縁体層に生じる引っ張り応力が緩和される。その結果、電子部品１０ａでは、インダクタＬ１，Ｌ２に加わる引っ張り応力が低減され、インダクタＬ１，Ｌ２に断線が発生することが抑制される。

また、電子部品１０ａでは、以下に説明する理由によっても、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。電子部品１０ａの効果を説明するために、比較対象として電子部品１０を用いて説明する。より詳細には、第２のコンピュータシミュレーション及び第３のコンピュータシミュレーションより、接着層２４の線膨張係数Ｘ３が高くなると、引っ張り応力が小さくなることが分かっている。これは、接着層２４の線膨張係数Ｘ３が高いため、接着層２４近傍の絶縁体層の引っ張り応力が緩和されるためである。電子部品１０では、磁性体基板２０ａと積層体２２の上面との間には、接着層２４が存在する。接着層２４の線膨張係数Ｘ３は、低膨張部８０の線膨張係数Ｘ５よりも高い。よって、電子部品１０では、低膨張部８０の上端近傍における引っ張り応力は、低膨張部８０の下端近傍における引っ張り応力よりも小さい。

そこで、電子部品１０ａでは、貫通孔Ｈの下端近傍には低膨張部８０が設けられずに空隙Ｓｐが設けられている。これにより、貫通孔Ｈの下端の周囲に位置する絶縁体層に発生する応力の逃げ場を設けることができ、層間接続導体ｖ１，ｖ２付近に加わる応力が緩和されるようになる。その結果、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。

本願発明者は、電子部品１０ａが奏する効果をより明確にするために、以下に説明する第４のコンピュータシミュレーションを行った。具体的には、本願発明者は、第１１のモデル及び第１２のモデルを作成した。第１１のモデルは、図８に示す構造を有する。また、第１１のモデルでは、空隙を磁性体基板２０ｂ側から上側に広げていった。一方、第１２のモデルは、空隙が磁性体基板２０ａ側（上側）に位置している。第１２のモデルでは、空隙を磁性体基板２０ａ側から下側に広げていった。第１１のモデルは実施例に係るモデルであり、第１２のモデルは比較例に係るモデルである。第１１のモデル及び第１２のモデルにおいて、積層体２２の高さを高さＨ１と定義し、空隙Ｓｐの上下方向の高さを高さＨ３と定義する。そして、本願発明者は、第１１のモデル及び第１２のモデルにおいて、Ｈ３／Ｈ１を変化させて、応力の大きさをコンピュータに演算させた。演算した応力は、図４の円Ｄに囲まれた応力が最大となっている点である。図９は、第４のコンピュータシミュレーションの結果を示すグラフである。縦軸は引っ張り応力の大きさを示し、横軸はＨ３／Ｈ１を示す。なお、第４のコンピュータシミュレーションのシミュレーション条件は、第１のコンピュータシミュレーションのシミュレーション条件と同じである。

図９によれば、第１１のモデルの方が第１２のモデルよりも、引っ張り応力が低減されていることが分かる。よって、第４のコンピュータシミュレーションによれば、空隙Ｓｐは、貫通孔Ｈの下端近傍に設けられることが好ましく、貫通孔Ｈの上端近傍に設けられた場合は、空隙Ｓｐを設けない場合よりも応力が増加してしまう場合があることが分かる。

次に、本願発明者は、第５のコンピュータシミュレーションを行った。第５のコンピュータシミュレーションにおいて、本願発明者は、第１３のモデルないし第１７のモデルを作成した。第１３のモデルないし第１６のモデルは、図８に示す構造を有する。第１７のモデルは、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２と低膨張部に相当する部分の線膨張係数とが等しくなっており、低膨張部８０が存在しない構造を有する。第１３のモデルにおける低膨張部８０の線膨張係数Ｘ５は、１２×１０^-6／℃である。第１４のモデルにおける低膨張部８０の線膨張係数Ｘ５は、１８×１０^-6／℃である。第１５のモデルにおける低膨張部８０の線膨張係数Ｘ５は、２４×１０^-6／℃である。第１６のモデルにおける低膨張部８０の線膨張係数Ｘ５は、３０×１０^-6／℃である。第１７のモデルにおける低膨張部８０の線膨張係数Ｘ５は、３６×１０^-6／℃である。なお、線膨張係数Ｘ１〜Ｘ４は、第１のコンピュータシミュレーションで用いた値と同じである。

本願発明者は、第１３のモデルないし第１７のモデルにおいて、Ｈ３／Ｈ１を変化させて、引っ張り応力の大きさをコンピュータに演算させた。演算した引っ張り応力は、図４の円Ｄに囲まれた応力が最大となっている点である。図１０は、第５のコンピュータシミュレーションの結果を示すグラフである。縦軸は引っ張り応力の大きさを示し、横軸はＨ３／Ｈ１を示す。

図１０のグラフによれば、低膨張部８０の線膨張係数Ｘ５が小さくなるにしたがって、引っ張り応力が小さくなることが分かる。すなわち、低膨張部８０の線膨張係数Ｘ５が小さくなるにしたがって、インダクタＬ１，Ｌ２に断線が発生することが抑制されることが分かる。

また、Ｈ３／Ｈ１が大きくなるにしたがって、引っ張り応力が小さくなっていることが分かる。すなわち、空隙Ｓｐが大きくなるにしたがって、インダクタＬ１，Ｌ２に断線が発生しにくくなることが分かる。ただし、Ｈ３／Ｈ１が０．５である場合には、線膨張係数Ｘ５の値に関わらず、引っ張り応力の大きさは略等しくなった。すなわち、第１３のモデルないし第１６のモデルに発生する引っ張り応力と第１７のモデルに発生する引っ張り応力とが略等しくなった。第１３のモデルないし第１６のモデルでは、低膨張部８０が設けられ、かつ、空隙Ｓｐが設けられている。すなわち、第１３のモデルないし第１６のモデルは、電子部品１０ａの構造を有している。一方、第１７のモデルでは、線膨張係数Ｘ５が線膨張係数Ｘ２と等しい。そのため、第１７のモデルでは、低膨張部８０が設けられておらず、空隙Ｓｐが設けられている。従って、第１７のモデルは、電子部品１０ａの構造を有していない。よって、電子部品１０ａにおいて、低膨張部８０の線膨張係数Ｘ５が小さくなることによって引っ張り応力が小さくなる効果は、Ｈ３／Ｈ１が０．５未満であるときに生じると考えられる。よって、電子部品１０ａでは、Ｈ３／Ｈ１は、０．５未満であることが好ましい。

また、Ｈ３／Ｈ１が０．５を超えた場合には、電子部品１０ａの強度低下やインダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂの歪みが発生する可能性がある。よって、Ｈ３／Ｈ１が０．５未満であることが好ましい。ただし、図９のグラフからもわかるように、第１１のモデルにおいてＨ３／Ｈ１が０．４以上０．８以下であるときの引っ張り応力は、第１１のモデルにおいてＨ３／Ｈ１が１．０であるときの引っ張り応力よりも小さくなっている。すなわち、応力緩和の観点からは、Ｈ３／Ｈ１は、０．４以上０．８以下であってもよい。

（第２の変形例）
以下に、第２の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図１１は、電子部品１０ｂを上側から透視した図である。図１１では、インダクタ導体層３０ａ及び低膨張部８０ａ〜８０ｄを図示した。

電子部品１０ｂは、低膨張部８０の代わりに低膨張部８０ａ〜８０ｄを備えている点において、電子部品１０と相違する。以下では、かかる相違点を中心に電子部品１０ｂについて説明する。

低膨張部８０ａ〜８０ｄは、低膨張部８０と同じ材料により作製されており、線膨張係数Ｘ５を有している。低膨張部８０ａ〜８０ｄは、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ（図１１では、インダクタ導体層３０ａのみ図示）よりも外側に位置しており、絶縁体層２６ａ〜２６ｅを上下方向に貫通している。低膨張部８０ａは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも右側に位置している。低膨張部８０ｂは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも前側に位置している。低膨張部８０ｃは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも左側に位置している。低膨張部８０ｄは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも後ろ側に位置している。ただし、低膨張部８０ａ〜８０ｄは、積層体２２の前面、後面、右面及び左面からは露出していない。

なお、電子部品１０ｂのその他の構造については、電子部品１０と同じであるので説明を省略する。

以上のような電子部品１０ｂによれば、電子部品１０と同様に、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。より詳細には、電子部品１０ｂは、少なくとも一部が積層体２２内に埋め込まれている低膨張部８０ａ〜８０ｄを備えている。低膨張部８０ａ〜８０ｄの材料である絶縁性樹脂の線膨張係数ｘ５は、絶縁体層２６ａ〜２６ｅの線膨張係数ｘ２よりも低い。更に、低膨張部８０ａ〜８０ｄは、シリカフィラーが絶縁性樹脂に混合されて作製されている。これにより、低膨張部８０ａ〜８０ｄの線膨張係数Ｘ５は、絶縁性樹脂の線膨張係数ｘ５よりも更に低くなっている。その結果、低膨張部８０ａ〜８０ｄの線膨張係数Ｘ５は、絶縁体層２６ａ〜２６ｅの線膨張係数Ｘ２よりも大幅に低い。そのため、電子部品１０ｂが加熱されると、低膨張部８０ａ〜８０ｄの膨張量が絶縁体層２６ａ〜２６ｅの膨張量よりも小さくなる。よって、絶縁体層２６ａ〜２６ｅの膨張による応力が低膨張部８０ａ〜８０ｄ側へと逃げるようになる。これにより、インダクタＬ１，Ｌ２に加わる引っ張り応力が低減され、インダクタＬ１，Ｌ２に断線が発生することが抑制される。

また、電子部品１０ｂによれば、以下の理由によっても、インダクタＬ１，Ｌ２の外周側に断線が発生することをより効果的に抑制できる。より詳細には、電子部品１０ｂにおいて、低膨張部８０ａ〜８０ｄの近く位置する絶縁体層２６ａ〜２６ｅでは、低膨張部８０ａ〜８０ｄの遠くに位置する絶縁体層２６ａ〜２６ｅよりも、低膨張部８０ａ〜８０ｄにより膨張が妨げられる。従って、インダクタＬ１，Ｌ２の断線の発生を抑制する観点からは、低膨張部８０ａ〜８０ｄの近くにインダクタＬ１，Ｌ２が位置していることが好ましい。

そこで、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂは、上側から見たときに、時計回りに周回する渦巻状をなしている。更に、低膨張部８０ａは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも右側に位置している。低膨張部８０ｂは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも前側に位置している。低膨張部８０ｃは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも左側に位置している。低膨張部８０ｄは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも後ろ側に位置している。これにより、低膨張部８０ａ〜８０ｄは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂの周囲に位置するようになる。すなわち、低膨張部８０ａ〜８０ｄの近傍により多くのインダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂが存在するようになる。その結果、インダクタＬ１，Ｌ２に断線が発生することがより効果的に抑制される。

（第３の変形例）
以下に、第３の変形例に係る電子部品１０ｃについて図面を参照しながら説明する。図１２は、電子部品１０ｃを上側から透視した図である。図１２では、インダクタ導体層３０ａ及び低膨張部８０ｅ〜８０ｈを図示した。

電子部品１０ｃは、低膨張部８０ａ〜８０ｄの代わりに低膨張部８０ｅ〜８０ｈを備えている点において、電子部品１０ｂと相違する。以下では、かかる相違点を中心に電子部品１０ｃについて説明する。

低膨張部８０ｅ〜８０ｈは、低膨張部８０と同じ材料により作製されており、線膨張係数Ｘ５を有している。低膨張部８０ｅ〜８０ｈは、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ（図１２では、インダクタ導体層３０ａのみ図示）よりも外側に位置しており、絶縁体層２６ａ〜２６ｅを上下方向に貫通している。低膨張部８０ｅは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも右側に位置している。低膨張部８０ｆは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも前側に位置している。低膨張部８０ｇは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも左側に位置している。低膨張部８０ｈは、上側から見たときに、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂよりも後ろ側に位置している。ただし、低膨張部８０ｅ〜８０ｈはそれぞれ、積層体２２の右面、前面、左面及び後面から露出している。

電子部品１０ｃのその他の構造については、電子部品１０ｂと同じであるので説明を省略する。

以上のような電子部品１０ｃは、電子部品１０ｂと同じ作用効果を奏することができる。

（第４の変形例）
次に、第４の変形例に係る電子部品１０ｄの構成について図面を参照しながら説明する。図１３は、電子部品１０ｄの断面構造図である。電子部品１０ｄの外観斜視図は、電子部品１０の外観斜視図と同じであるので、図１を援用する。図１３は、図１のＡ−Ａにおける断面構造図である。

電子部品１０ｄは、低膨張部８０が設けられていない点において、電子部品１０ａと相違する。以下では、かかる相違点を中心に電子部品１０ｄについて説明する。

電子部品１０ｄでは、空隙Ｓｐは、上側から見たときに、領域Ａ１〜Ａ４内に位置するように積層体２２に設けられ、かつ、磁性体基板２０ｂに接している。ただし、空隙Ｓｐよりも上側には、低膨張部８０が設けられておらず、絶縁体層２６ａ〜２６ｅが設けられている。

電子部品１０ｄのその他の構造については、電子部品１０ａと同じであるので説明を省略する。

以上のように構成された電子部品１０ｄにおいても、電子部品１０ａと同様に、インダクタＬ１，Ｌ２に断線が発生することが抑制される。より詳細には、空隙Ｓｐ内には空気しか存在しない。そのため、電子部品１０ｄが加熱された場合に、空隙Ｓｐは殆ど膨張しない。一方、空隙Ｓｐの周囲の絶縁体層が膨張して、空隙Ｓｐが圧縮される。このように絶縁体層が自由に変形できるので、空隙Ｓｐの周囲の絶縁体層に生じる応力が緩和される。その結果、電子部品１０ｄでは、インダクタＬ１，Ｌ２に加わる引っ張り応力が低減され、インダクタＬ１，Ｌ２に断線が発生することが抑制される。

ここで、第１７のモデルは、電子部品１０ｄの構造を有している。図１０によれば、第１７のモデルにおいても、空隙Ｓｐが設けられることにより、引っ張り応力が低減されることが分かる。更に、第１７のモデルにおいても、Ｈ３／Ｈ１が大きくなることにより、引っ張り応力が低減されることが分かる。

また、図９のグラフからもわかるように、低膨張部８０を備える第１１のモデルにおいて、応力緩和の観点から、Ｈ３／Ｈ１は、０．４以上０．８以下であってもよいと説明した。ただし、低膨張部８０を備えない電子部品１０ｄも、第１１のモデルと同様の傾向を有すると考えられる。よって、電子部品１０ｄにおいて、応力緩和の観点から、Ｈ３／Ｈ１は、０．４以上０．８以下であることが好ましい。また、Ｈ３／Ｈ１が０．５を超えた場合には、電子部品１０ｄの強度低下やインダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂの歪みが発生する可能性がある。よって、Ｈ３／Ｈ１が０．５未満であることが好ましい。

また、電子部品１０ｄでは、以下に説明する理由によっても、電子部品１０ａと同様に、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。より詳細には、電子部品１０ｄでは、接着層２４が積層体２２の上面に接している。接着層２４は、比較的に大きな線膨張係数Ｘ３を有している。従って、積層体２２の上面近傍では、接着層２４により応力が緩和される。一方、磁性体基板２０ｂが積層体２２の下面に接している。磁性体基板２０ｂは、比較的に小さな線膨張係数Ｘ１を有している。従って、積層体２２の下面近傍では、応力が緩和されにくい。そこで、電子部品１０ｄでは、空隙Ｓｐは、磁性体基板２０ｂに接するように設けられている。これにより、積層体２２の下面近傍に位置する絶縁体層に発生する応力が緩和されるようになる。その結果、インダクタＬ１，Ｌ２に断線が発生することを抑制できる。

（第５の変形例）
以下に、第５の変形例に係る電子部品１０ｅの構成について図面を参照しながら説明する。図１４は、電子部品１０ｅの断面構造図である。電子部品１０ｅの外観斜視図は、電子部品１０の外観斜視図と同じであるので、図１を援用する。図１４は、図１のＡ−Ａにおける断面構造図である。

電子部品１０ｅは、空隙Ｓｐの構造において電子部品１０ｄと相違する。以下では、かかる相違点を中心に電子部品１０ｅについて説明する。

電子部品１０ｅでは、空隙Ｓｐは、接着層２４及び磁性体基板２０ｂに接するように、上下方向に延びている。従って、空隙Ｓｐは、領域Ａ１〜Ａ４を上下方向に通過している。

電子部品１０ｅのその他の構造については、電子部品１０ｄと同じであるので説明を省略する。

以上のように構成された電子部品１０ｅにおいても、電子部品１０ｄと同じ理由により、インダクタＬ１，Ｌ２に断線が発生することが抑制される。

（その他の実施形態）
本発明に係る電子部品は、電子部品１０，１０ａ〜１０ｅに限らず、その要旨の範囲内において変更可能である。

なお、電子部品１０，１０ａ〜１０ｅの構成を任意に組み合わせてもよい。特に、電子部品１０の低膨張部８０と電子部品１０ｂ，１０ｃの低膨張部８０ａ〜８０ｈを組み合わせることは、インダクタＬ１，Ｌ２の内側及び外側に発生する応力を緩和することができるので好ましい。

なお、電子部品１０ｄ，１０ｅにおいて、空隙Ｓｐは、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂの外側に位置していてもよい。空隙Ｓｐ及び低膨張部８０は、大きな応力が発生する位置の近傍に配置することが好ましい。

なお、インダクタＬ１は、渦巻状のインダクタ導体層３０ａと渦巻状のインダクタ導体層３０ｂとが層間接続導体ｖ１により接続されて構成されている。しかしながら、インダクタＬ１の構造はこれに限らない。インダクタＬ１は、１周の長さを有する複数のインダクタ導体層が層間接続導体により直列に接続された弦巻状をなしていてもよい。また、インダクタＬ１は、層間接続導体を備えておらず、１層のインダクタ導体層のみにより構成されていてもよい。また、インダクタ導体層３０ａ，３０ｂは、周回した形状をなしていなくてもよく、例えば、直線状であってもよい。なお、インダクタＬ２も、インダクタＬ１と同じように、渦巻状のインダクタ導体層３４ａと渦巻状のインダクタ導体層３４ｂとが層間接続導体ｖ２により接続された構成に限らない。なお、渦巻状（ｓｐｉｒａｌ）とは、２次元の螺旋である。弦巻状（ｈｅｌｉｘ）とは、３次元の螺旋である。

なお、インダクタＬ１，Ｌ２は、コモンモードチョークコイルを構成していなくてもよい。この場合、インダクタＬ１，Ｌ２は、トランスやバラン等であってもよいし、電気的に並列に接続された２つのインダクタであってもよい。

なお、低膨張部８０，８０ａ〜８０ｈは、磁性体基板２０ａ，２０ｂの両方又は磁性体基板２０ａに接しているが、磁性体基板２０ａ，２０ｂの両方に接してなくてもよい。

なお、磁性体基板２０ａ，２０ｂの代わりに、非磁性体基板が設けられてもよい。

また、低膨張部８０，８０ａ〜８０ｈは、非磁性体であるとしたが、磁性体であってもよい。低膨張部８０，８０ａ〜８０ｈが非磁性体である場合には、低膨張部８０，８０ａ〜８０ｈでの渦電流損が低減されるので、高周波領域においても高いＱ値を得ることができる。一方、低膨張部８０，８０ａ〜８０ｈが磁性体である場合には、インダクタＬ１，Ｌ２内の透磁率が高くなるので、インダクタＬ１，Ｌ２のインダクタンス値が大きくなる。

また、電子部品１０，１０ａ〜１０ｄは、２つのインダクタＬ１，Ｌ２を備えている。しかしながら、電子部品１０，１０ａ〜１０ｄが備えているインダクタの数は、１つであってもよいし、３つ以上であってもよい。また、電子部品１０，１０ａ〜１０ｄは、インダクタ以外の回路素子（例えば、コンデンサ）を備えていてもよい。

また、電子部品１０，１０ａ〜１０ｃにおいて、磁性体基板２０ａ，２０ｂ及び接着層２４は必須の構成ではない。また、電子部品１０ｄ，１０ｅにおいて、磁性体基板２０ａ及び接着層２４は必須の構成ではない。

なお、インダクタ導体層３０ａ，３０ｂ，３４ａ，３４ｂ、引き出し導体層４０ａ，４０ｂ，４４ａ，４４ｂ、接続導体７０ａ〜７０ｄ及び層間接続導体ｖ１，ｖ２の形成方法は、めっき（サブトラクティブ、セミ／フルアディティブ）、蒸着、塗布のいずれであってもよい。

なお、インダクタ導体層３０ａは、絶縁体層２６ｅの上面上ではなく、磁性体基板２０ｂの上面上に設けられていてもよい。

なお、電子部品１０，１０ａ〜１０ｃにおいて、絶縁体層２６ａ〜２６ｅの材料である絶縁性樹脂（第１の樹脂の一例）と、低膨張部８０の材料である絶縁性樹脂（第２の樹脂の一例）とは、同じであってもよい。ただし、この場合には、低膨張部８０が磁性体である。すなわち、低膨張部８０には、絶縁体層２６ａ〜２６ｅの材料である絶縁性樹脂と同じ絶縁性樹脂に対して磁性体の粉末が混合された材料が用いられる。

以上のように、本発明は、電子部品に有用であり、特に、インダクタに断線が発生することを抑制できる点において優れている。

１０，１０ａ〜１０ｅ：電子部品
１２：本体
２０ａ，２０ｂ：磁性体基板
２２：積層体
２４：接着層
２６ａ〜２６ｅ：絶縁体層
３０ａ，３０ｂ，３４ａ，３４ｂ：インダクタ導体層
８０，８０ａ〜８０ｈ：低膨張部
Ａ１〜Ａ４：領域
Ｌ１，Ｌ２：インダクタ
Ｓｐ：空隙
ｖ１，ｖ２：層間接続導体

Claims (22)

1. 第１の樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体を含む本体と、
   前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、
   前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する低膨張部であって、第２の樹脂を材料として含み、かつ、少なくとも一部が前記積層体内に埋め込まれている低膨張部と、
   を備えており、
   前記第２の樹脂の線膨張係数は、前記第１の樹脂の線膨張係数よりも低いこと、
   を特徴とする電子部品。
2. 第１の樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体を含む本体と、
   前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、
   前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する低膨張部であって、第２の樹脂を材料として含み、かつ、少なくとも一部が前記積層体内に埋め込まれている低膨張部と、
   を備えており、
   前記低膨張部は、非磁性体であること、
   を特徴とする電子部品。
3. 前記複数の絶縁体層及び低膨張部は、非磁性体であること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
4. 前記第１のインダクタは、前記積層方向から見たときに、所定方向に周回していること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
5. 前記低膨張部は、前記第１のインダクタに囲まれた領域内に位置していること、
   を特徴とする請求項４に記載の電子部品。
6. 前記電子部品は、
   前記絶縁体層に接している第２のインダクタ導体層を含む第２のインダクタを、
   更に備えており、
   前記第２のインダクタは、前記積層方向から見たときに、前記所定方向に周回しており、
   前記第１のインダクタに囲まれた領域と前記第２のインダクタに囲まれた領域とは、前記積層方向から見たときに、重なっていること、
   を特徴とする請求項４又は請求項５のいずれかに記載の電子部品。
7. 前記電子部品は、
   前記絶縁体層に接している第２のインダクタ導体層を含む第２のインダクタを、
   更に備えており、
   前記低膨張部は、前記積層方向から見たときに、前記第２のインダクタに囲まれた領域内に位置していること、
   を特徴とする請求項１ないし請求項６のいずれかに記載の電子部品。
8. 前記積層体は、前記積層方向の一方側に位置する第１の主面を有しており、
   前記本体は、
   前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有し、かつ、前記第１の主面に接する第１の基板を、
   更に含んでいること、
   を特徴とする請求項１ないし請求項７のいずれかに記載の電子部品。
9. 前記積層体には、前記積層方向から見たときに、前記低膨張部と重なり、かつ、該低膨張部及び前記第１の基板に接する空隙が設けられていること、
   を特徴とする請求項８に記載の電子部品。
10. 前記積層方向における前記積層体の高さに対する該積層方向における前記空隙の高さの比の値は、０．４以上０．８以下であること、
    を特徴とする請求項９に記載の電子部品。
11. 前記積層方向における前記積層体の高さに対する該積層方向における前記空隙の高さの比の値は、０．５未満であること、
    を特徴とする請求項９に記載の電子部品。
12. 前記積層体は、前記積層方向の他方側に位置する第２の主面を更に有しており、
    前記本体は、
    前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する第２の基板と、
    前記低膨張部の線膨張係数以上の線膨張係数を有し、かつ、前記第２の基板と前記第２の主面とを接着する接着層と、
    更に含んでいること、
    を特徴とする請求項８ないし請求項１１のいずれかに記載の電子部品。
13. 前記積層体を前記積層方向に貫通する貫通孔が設けられており、
    前記低膨張部は、前記貫通孔内に設けられることにより、該貫通孔の前記積層方向の一方側の端部において前記第１の基板に接するとともに、該貫通孔の該積層方向の他方側の端部において前記接着層に接していること、
    を特徴とする請求項１２に記載の電子部品。
14. 樹脂を材料として含む複数の絶縁体層が積層方向に積層されて構成されている積層体、及び、該複数の絶縁体層の線膨張係数よりも低い線膨張係数を有し、かつ、該積層体において該積層方向の一方側に位置する第１の主面に接する第１の基板を含む本体と、
    前記絶縁体層に接している第１のインダクタ導体層を含む第１のインダクタと、
    を備えており、
    前記積層体には、前記第１の基板に接する空隙が設けられていること、
    を特徴とする電子部品。
15. 前記複数の絶縁体層は、非磁性体であること、
    を特徴とする請求項１４に記載の電子部品。
16. 前記第１のインダクタは、上側から見たときに、所定方向に周回していること、
    を特徴とする請求項１４又は請求項１５のいずれかに記載の電子部品。
17. 前記空隙は、上側から見たときに、前記第１のインダクタに囲まれた領域内に位置していること、
    を特徴とする請求項１６に記載の電子部品。
18. 前記電子部品は、
    前記絶縁体層に接している第２のインダクタ導体層を含む第２のインダクタを、
    更に備えており、
    前記第２のインダクタは、上側から見たときに、前記所定方向に周回しており、
    前記第１のインダクタに囲まれた領域と前記第２のインダクタに囲まれた領域とは、前記積層方向から見たときに、重なっていること、
    を特徴とする請求項１６又は請求項１７のいずれかに記載の電子部品。
19. 前記電子部品は、
    前記絶縁体層に接している第２のインダクタ導体層を含む第２のインダクタを、
    更に備えており、
    前記空隙は、前記積層方向から見たときに、前記第２のインダクタに囲まれた領域内に位置していること、
    を特徴とする請求項１４ないし請求項１８のいずれかに記載の電子部品。
20. 前記積層体は、前記積層方向の他方側に位置する第２の主面を更に有しており、
    前記本体は、
    前記複数の絶縁体層の線膨張係数よりも低い線膨張係数を有する第２の基板と、
    前記第２の基板と前記第２の主面とを接着する接着層と、
    更に含んでいること、
    を特徴とする請求項１４ないし請求項１９のいずれかに記載の電子部品。
21. 前記積層方向における前記積層体の高さに対する該積層方向における前記空隙の高さの比の値は、０．４以上０．８以下であること、
    を特徴とする請求項１４ないし請求項２０のいずれかに記載の電子部品。
22. 前記積層方向における前記積層体の高さに対する該積層方向における前記空隙の高さの比の値は、０．５未満であること、
    を特徴とする請求項１４ないし請求項２０のいずれかに記載の電子部品。