JP2018004751A - 画素クロック生成装置、画像形成装置、及び面番号の補正方法 - Google Patents

Abstract

【課題】回転多面鏡の面番号毎に画素クロックの周波数を補正する画像形成装置において、同期信号が欠けた場合の画質の悪化を低減させる画素クロック生成装置を提供する。
【解決手段】画素クロック生成装置は、回転多面鏡の面番号毎に画素クロックの周波数を補正する画素クロック生成装置であって、走査線の走査の開始を示す第１の同期信号を検知する第１の検知部と、前記第１の検知部で検知される前記第１の同期信号と、前回検知された前記第１の同期信号との間の第１の時間間隔を計測する計測部と、前記計測部で計測した前記第１の時間間隔と、予め定められた前記第１の時間間隔の基準値とに基づいて前記面番号を補正する面番号補正部と、を有する。
【選択図】図９

Description

本発明は、画素クロック生成装置、画像形成装置、及び面番号の補正方法に関する。

レーザ光源から照射されるレーザ光を回転するポリゴンミラーの面に当て、レンズ、ミラーを介して感光体上に走査して画像を形成する画像形成装置が知られている。

また、感光体上を走査する際に、走査線毎に走査線の先端と後端とで同期を検知する２つのフォトディテクタを有し、走査線の先端と後端との間隔と予め設定された間隔との差を誤差として画素クロックの補正を行う技術が知られている（例えば、特許文献１参照）。

特許文献１に開示された技術では、走査線毎に、同期信号が走査線の先端及び後端に定期的に入力されることを前提として、回転多面鏡（ポリゴンミラー）の面番号毎に画素クロックの周波数を補正している。そのため、例えば、機械的な衝撃や、レーザ光源の不調等の要因により同期信号が欠けた場合には、面番号の更新が行えずに、画質が悪化する場合がある。

本発明の実施の形態は、上記の問題点に鑑みてなされたものであって、回転多面鏡の面番号毎に画素クロックの周波数を補正する画像形成装置において、同期信号が欠けた場合の画質の悪化を低減させる画素クロック生成装置を提供することを目的とする。

上記課題を解決するため、本発明の一実施形態に係る画素クロック生成装置は、回転多面鏡の面番号毎に画素クロックの周波数を補正する画素クロック生成装置であって、走査線の走査の開始を示す第１の同期信号を検知する第１の検知部と、前記第１の検知部で検知される前記第１の同期信号と、前回検知された前記第１の同期信号との間の第１の時間間隔を計測する計測部と、前記計測部で計測した前記第１の時間間隔と、予め定められた前記第１の時間間隔の基準値とに基づいて前記面番号を補正する面番号補正部と、を有する。

本発明の一実施形態によれば、回転多面鏡の面番号毎に画素クロックの周波数を補正する画像形成装置において、同期信号が欠けた場合の画質の悪化を低減させる画素クロック生成装置を提供することができる。

一実施形態に係る画像形成装置の構成例を示す図である。 一実施形態に係る画素クロック生成部の構成例を示す図である。 一実施形態に係る画素クロック生成部の信号の一例を示すタイミング図である。 一実施形態に係る比較部の構成例を示す図である。 一実施形態に係る周波数演算部の構成例を示す図である。 一実施形態に係る演算制御部の処理の流れを示すフローチャートである。 一実施形態に係る引き込み過程の一例を説明するための図である。 第１の実施形態に係る同期信号の欠落について説明するための図である。 第１の実施形態に係る比較部の構成例を示す図である。 第１の実施形態に係る面番号の補正処理の例を示すフローチャートである。 第１の実施形態に係る演算制御部の処理の流れを示すフローチャートである。 第２の実施形態に係る計測部の構成例を示す図である。

以下に、本発明の実施の形態について、添付の図面を参照して説明する。

初めに、一実施形態に係る画像形成装置の基本的な構成について説明する。

＜画像形成装置の構成＞
（全体構成）
図１は、一実施形態に係る画像形成装置の構成例を示す図である。図１に示す画像形成装置１００は、レーザ光源から照射されるレーザ光を回転するポリゴンミラーの面に当て、レンズ、ミラーを介して感光体上に走査して画像を形成する画像形成装置、及び画素クロック生成装置の一例である。

画像形成装置１００は、半導体レーザ１０１、コリメータレンズ１０２、シリンダーレンズ１０３、ポリゴンミラー１０４、感光体１０５、ｆθレンズ１０６、トロイダルレンズ１０７、フォトディテクタ（以下、単に「ＰＤ」という。）１０８、１０９、ミラー１１０、画素クロック生成部１１１、画像処理部１１２、変調データ生成部１１３及びレーザ駆動部１１４等を含む。

光源としての半導体レーザ１０１から出射されたレーザ光はコリメータレンズ１０２及びシリンダーレンズ１０３を介することで整形され、その後、偏光器としてのポリゴンミラー１０４に入射することで、周期性を持って感光体１０５を走査するように反射される。ポリゴンミラー１０４により反射されたレーザ光は、ｆθレンズ１０６により等角速度運動から等速運動に変換され、ミラー１１０を介して略直角に感光体１０５に照射されて、光スポットを形成する。これにより、感光体１０５上には、半導体レーザ１０１の出力に応じた画像（静電潜像）が形成される。

またミラー１１０の両端にはＰＤ１０８、ＰＤ１０９がそれぞれ配置されており、走査線の走査の開始と終了とが検出される。例えば、ポリゴンミラー１０４により反射されたレーザ光は感光体１０５を１ライン走査する前にＰＤ１０８に入射され、走査後にＰＤ１０９に入射される。ＰＤ１０８は入射されたレーザ光を第１の同期信号ＳＰＳＹＮＣに変換して、画素クロック生成部１１１に出力する。ＰＤ１０９は入射されたレーザ光を第２の同期信号ＥＰＳＹＮＣに変換して、画素クロック生成部１１１に出力する。

画素クロック生成部１１１は、第１の同期信号ＳＰＳＹＮＣと第２の同期信号ＥＰＳＹＮと、ＰＤ１０８とＰＤ１０９との間をレーザ光が走査する時間間隔（第２の時間間隔）を測定する。また、画素クロック生成部１１１は、その時間間隔に、予め定められた所定数のクロックが収まるように求められた周波数の画素クロック信号ＰＣＬＫを生成し、生成した画素クロック信号ＰＣＬＫを画像処理部１１２と変調データ生成部１１３に供給する。なお、画素クロック生成部１１１の構成については後述する。

ＰＤ１０８の出力信号である第１の同期信号ＳＰＳＹＮＣは、ライン同期信号として画像処理部１１２にも出力される。画像処理部１１２は、画素クロック信号ＰＣＬＫを基準に画像データを生成する。

変調データ生成部１１３は、画素クロック信号ＰＣＬＫを基準として、入力された画像データから変調データを生成し、レーザ駆動部１１４を介して半導体レーザ１０１を駆動する。

（画素クロック生成部）
図２は、一実施形態に係る画素クロック生成部の構成例を示す図である。画素クロック生成部（画素クロック生成装置）１１１は、高周波クロック生成部１、第１エッジ検出部２、第２エッジ検出部３、分周器４、比較部５、フィルタ６、及び周波数演算部７等を有する。

高周波クロック生成部１は、基準クロック信号ＲｅｆＣＬＫを基に、逓倍した高周波クロック信号ＶＣＬＫを生成する。高周波クロック生成部１は、例えば、一般的なＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等により構成される。高周波クロック生成部１は、入力する基準クロック信号ＲｅｆＣＬＫとして、精度が高い水晶発信器等のクロック信号を用いることにより、高周波クロック信号ＶＣＬＫの精度を高めることができる。

第１エッジ検出部（第１の検知部）２は、第１の同期信号ＳＰＳＹＮＣのエッジ（例えば、立ち上がりエッジ）を、高周波クロック信号ＶＣＬＫを基準として検出する。第１エッジ検出部２は、第１の同期信号ＳＰＳＹＮＣのエッジを検出すると、画素クロック信号ＰＣＬＫに同期した検出パルスＳＰｐｌｓを出力する。

第２エッジ検出部（第２の検知部）３は、第２の同期信号ＥＰＳＹＮＣのエッジ（例えば、立ち上がりエッジ）を、高周波クロック信号ＶＣＬＫを基準として検出し、検出パルスＥＰｐｌｓとカウント値ＥＰｍを出力する。

分周器４は、高周波クロック信号ＶＣＬＫをＭ分周して、画素クロック信号ＰＣＬＫを生成する。分周器４は、例えば、Ｍ進カウンタにより構成され、カウント値ｃｏｕｎｔＭを出力する。これにより、分周器４は、第１の同期信号ＳＰＳＹＮＣの立ち上がりでカウントを開始するようにすれば、走査開始時点に位相同期した画素クロック信号ＰＣＬＫを生成することができる。なお、分周器４の分周比Ｍは、周波数演算部７からの画素クロック周波数指示信号Ｍｎｏｗに従って変更される。

このように画素クロック信号ＰＣＬＫは、安定かつ高精度に発振させた高周波クロックＶＣＬＫを分周することにより生成されるので、分周比Ｍを変更することにより高速に、かつ安定して画素クロック周波数を変更することが可能となる。よって、ライン毎周波数を変更しても瞬時に移行できる。

比較部５は、２つの同期信号ＳＰＳＹＮＣとＥＰＳＹＮＣとの間の時間Ｔｌｉｎｅを検出し、書き込み周波数と、ＰＤ１０８とＰＤ１０９との距離に応じて予め定められた基準時間と計測した時間Ｔｌｉｎｅとの差を当該ラインの誤差Ｌｅｒｒとして算出する。つまり、比較部５は、適正な走査時間（基準時間）と当該ラインの走査時間Ｔｌｉｎｅとの差である走査速度の誤差Ｌｅｒｒとを出力する。

この誤差Ｌｅｒｒは高周波クロック信号ＶＣＬＫを基準としてカウントし演算を行っても良いが、高周波クロック信号ＶＣＬＫは非常に高周波であり、またカウントするビット数も大きくなるので、回路規模、消費電力の点で不利である。そこで、本実施形態では、時間Ｔｌｉｎｅを、画素クロックＰＣＬＫを基準としてカウントし、基準値ＲｅｆＮとの比較をして、最後に高周波クロック基準の当該ラインの誤差Ｌｅｒｒとして変換している。

フィルタ６は、ライン誤差Ｌｅｒｒをフィルタリングして誤差データＥｒｒを出力するデジタルフィルタであり、例えば、直近の複数ライン分の誤差Ｌｅｒｒを平均して誤差データＥｒｒを得る。

周波数演算部７は、誤差データＥｒｒに従って適正な画素クロック周波数を算出し、これを画素クロック周波数指示信号Ｍｎｏｗに変換して出力する。高周波クロック周期をＴｖ、画素クロック周期をＴｐとし、今、Ｔｐ＝ＫＴｖとして画素クロック周波数を設定して走査したとき、目標値Ｔｐ'（Ｔｐ'＝Ｋ'Ｔｖ）との誤差Ｅｒｒが入力される。従って、ＲｅｆＮ・Ｔｐ'＝ＲｅｆＮ・Ｔｐ＋Ｅｒｒ・Ｔｖであるので、
Ｋ'＝Ｋ＋Ｅｒｒ／ＲｅｆＮ （式１）
としてＫ'を設定するようにすれば、画素クロック周波数を目標値に制御することができる。

つまり、図２に示す画素クロック生成部１１１では、分周器４、比較部５、フィルタ６、及び周波数演算部７でデジタルＰＬＬ制御を行っている。そして、フィルタ６の特性がこのＰＬＬ制御特性を決定し、制御系が安定になるようにフィルタ特性が決定される。また、Ｋ'＝Ｋ＋α・Ｅｒｒ／ＲｅｆＮとしてループゲインを変えるようにしても良い。

また、分周器４の分周比Ｍは自然数であるので、画素クロック周波数の設定値Ｋを次のようにして画素クロック周波数指示信号Ｍｎｏｗに変換すると、丸め誤差を低減することができ、より精度の良い画素クロック信号ＰＣＬＫが得られる。例えば、通常は設定値Ｋを四捨五入して整数に丸めた値をＭとし、Ｍｎｏｗ＝Ｍとし、画素クロックのＣサイクルに１回、Ｍｎｏｗ＝Ｍ＋１又はＭ−１とすることにより、Ｋ＝（Ｍ±１／Ｃ）となり丸め誤差を低減することができる。また丸め誤差の振り分けも均等に行えるので、画素クロックの局所的な偏差も抑えられる。この場合は前記Ｍ値とＣ値を制御するようにすれば良い。

（比較部）
図３は、一実施形態に係る画素クロック生成部の信号の一例を示すタイミング図である。図４は、一実施形態に係る比較部の構成例を示す図である。図３と図４とを参照して、比較部５の動作の詳細説明を行う。

図３において、（ａ）ＳＰＳＹＮＣは、走査線の走査開始を示す第１の同期信号であり、第１エッジ検出部２に入力される。（ｂ）ＥＰＳＹＮＣは、走査線の走査終了を示す第２の同期信号であり、第２エッジ検出部３に入力される。（ｃ）ＶＣＬＫは、高周波クロック生成部１で生成される高周波クロック信号の立ち上がりエッジを示している。

また、図３において、（ｄ）ｃｏｕｎｔＭは分周器４で高周波クロック信号ＶＣＬＫを基準としてカウントされるカウント値であり、（ｅ）ＰＣＬＫは、（ｄ）ｃｏｕｎｔＭが０の時立ち上がる画素クロック信号である。（ｆ−１）ＳＰｐｌｓ、及び（ｆ−２）ＥＰｐｌｓは、それぞれ（ａ）ＳＰＳＹＮＣ、及び（ｂ）ＥＰＳＹＮＣの立ち上がりを示すＰＣＬＫに同期したパルスである。（ｇ−２）ＥＰｍは、（ｂ）ＥＰＳＹＮＣの立ち上がり時の（ｄ）ｃｏｕｎｔＭの値である。（ｈ）は比較部５にある画素クロックＰＣＬＫ基準でカウントするカウンタの値であり、（ｆ−１）ＳＰｐｌｓで０にリセットされて、（ｆ−２）ＥＰｐｌｓでカウントが停止される。

図４に示す比較部５において、カウンタ１１は、画素クロック信号ＰＣＬＫを基準にカウントするカウンタであり、ＳＰｐｌｓで０にリセットされ、ＥＰｐｌｓでカウントを停止する。減算器１２はカウント停止後のカウンタ１１の値ｃｏｕｎｔＮ（図３ではｎ）から基準カウント値ＲｅｆＮの減算を行い、減算結果ｄｉｆｆＮを出力する。誤差演算部１３は、下記の演算を行い、高周波クロック信号ＶＣＬＫの周期Ｔｖを単位とする誤差Ｌｅｒｒを出力する。
Ｌｅｒｒ＝ｄｉｆｆＮ・Ｋ＋ＥＰｍ
ここで、ｄｉｆｆＮ＝ｎ−ＲｅｆＮ，ＥＰｍ＝ｍ２，Ｔｐ＝Ｋ・Ｔｖ，ＴｐはＰＣＬＫの周期である。

また、２つのフォトディテクタＰＤ１０８とＰＤ１０９との距離がドット幅の整数倍でない場合、つまり基準時間が目標とする画素クロック周期の整数倍でない場合、その端数を高周波クロック信号ＶＣＬＫのサイクル数に換算する。また、換算した値をＲｅｆＭとして誤差演算部１３に入力し、
Ｌｅｒｒ＝ｄｉｆｆＮ・Ｋ＋ＥＰｍ−ＲｅｆＭ
と、演算するようにすると、より正確な画素クロック周波数の制御が行うことができる。

（周波数演算部）
図５は、一実施形態に係る周波数演算部の構成例を示す図である。ここでは、ポリゴンミラー１０４が６面構成であるものとし、面毎の誤差を補正するため面毎に画素クロック周波数を制御する場合の例について説明する。

周波数演算部７の演算部１６は、現在の設定値Ｍ，Ｃ，Ｒと誤差データＥｒｒとから次の設定値ＮｅｘｔＭ，ＮｅｘｔＣ，ＮｅｘｔＲを演算し、この演算を演算面指示信号ＣａｌｃＮｏに従い、各面毎に行う。このＭ，Ｃ，Ｒの関係は、上述したようにＴｐ＝（Ｍ±１／Ｃ）Ｔｖであり、Ｃ＝ＲｅｆＮ／Ｒである。これらの式と（式１）より、ＮｅｘｔＭ＝Ｍ'、ＮｅｘｔＲ＝Ｒ'、ＲｅｆＮ＝Ｎｒと略記して、
Ｍ'＋Ｒ'／Ｎｒ＝Ｍ＋Ｒ／Ｎｒ＋Ｅｒｒ／Ｎｒ、Ｃ'＝Ｎｒ／Ｒ'
であるので、演算は次の手順で行う。
（１）Ｒ＋Ｅｒｒ（＝ＴｍｐＲとする）を計算する。
（２）ＴｍｐＲ＞Ｎｒ／２であれば、Ｍ'＝Ｍ＋１としてＲ'＝ＴｍｐＲ−Ｎｒとする。ＴｍｐＲ＜−Ｎｒ／２であれば、Ｍ'＝Ｍ−１としてＲ'＝ＴｍｐＲ＋Ｎｒとする。それ以外は、Ｍ'＝Ｍ、Ｒ'＝ＴｍｐＲとする。
（３）Ｎｒ÷Ｒ'の商をＣ'とする。なお、Ｒ'＝０であれば、Ｃ'＝０とする。

レジスタ１７は上記の演算により求めたＭ値を保持しておくデータ保持部であり、保持する値はポリゴンミラーの各面毎Ｆ０Ｍ〜Ｆ５Ｍの値を保持する。また、更新信号Ｒｅｎｅｗに従い対応するレジスタ値をＮｅｘｔＭに更新する。ここで＊をポリゴンミラーの面番号０〜５を取るものとして、Ｆ＊はポリゴンミラーの面番号に対応する値であることを示す（以下同様）。なお、この面番号は相対的な関係を示すものであり、対応する値は自動的に制御されるので、実際の面と一致させる必要はない。

同様にレジスタ１８は、現在設定しているＣ値を保持しておくデータ保持部であり、レジスタ１９は現在設定しているＲ値を保持しておくデータ保持部である。それぞれ更新信号Ｒｅｎｅｗに従い対応するレジスタ値をＮｅｘｔＣ、ＮｅｘｔＲに更新する。

選択部２０は、面選択信号ＦＮｏに従い、Ｆ０Ｍ〜Ｆ５Ｍのうち対応するＭ値を選択出力する。同様に選択部２１は、面選択信号ＦＮｏに従い、Ｆ０Ｃ〜Ｆ５Ｃのうち対応するＣ値を選択出力する。なお、ＣｓｉｇｎはＣ値の符号を示す。

カウンタ２３は、ＰＣＬＫを基準としてＣ値をカウントする。カウントされるＣ値は０からＣ−１までである。カウント値がＣ−１となったとき、Ｃｓｉｇｎが正を示していれば＋１を、負を示していれば−１を出力し、それ以外の時は０を出力する。なお、Ｃ＝０の時は常に０を出力する。

加算部２２は選択部２０の出力するＭとカウンタ２３の出力する値を加算し、結果を画素クロック周波数指示信号Ｍｎｏｗとして出力する。よって、ＰＣＬＫのＣサイクルに１回、Ｍ値が＋１または−１されるように変換され、画素クロックの平均周期は（Ｍ±１／Ｃ）Ｔｖとなる。

演算制御部１５は、上述した演算を制御するものであり、演算面指示信号ＣａｌｃＮｏ、更新信号Ｒｅｎｅｗ、及び面選択信号ＦＮｏを生成し出力する。これらの信号の出力については、以下のフローチャートとともに説明する。

図６は、一実施形態に係る演算制御部の処理の例を示すフローチャートである。まず、演算制御部１５は、ＦＮｏ＝０、ＣａｌｃＮｏ＝０として初期化を行う（ステップＳ１０１）。次に、１ラインの走査が終了するまで待機、つまりＥＰｐｌｓにより走査終了を検知するまで待機する。なお、待機時間には誤差データＥｒｒの演算が確定するまでの時間の猶予も含む（ステップＳ１０２）。

演算制御部１５は、現在のＣａｌｃＮｏに対応した前述の演算を行う（ステップＳ１０３）。現在のＣａｌｃＮｏに対応した更新信号Ｒｅｎｅｗをアクティブにし、各レジスタの値をＮｅｘｔ値に更新する（ステップＳ１０４）。ＣａｌｃＮｏをインクリメントする。なお、ＣａｌｃＮｏ＝５の時は０に戻る（ステップＳ１０５）。画素クロック周波数制御がロックしているか否かを示すロックフラグＬｏｃｋに従い分岐する（ステップＳ１０６）。ここでロックフラグＬｏｃｋは、例えば、所定ラインの間（例えば６ラインとする）誤差Ｌｅｒｒ（あるいは誤差データＥｒｒ）が所定の範囲内（面間誤差のバラツキ範囲や所望の制御精度などから決めれば良く、例えば±２Ｍ以内とする）に収まっていれば、ロックしているとみなす信号で、この信号の生成部は例えばフィルタ６内に備えれば良い。あるいは制御応答性より予め制御開始より所定時間（ライン数などで指定）を決めておき、この時間が経過したらＬｏｃｋ信号をアクティブにするようにしても良い。

判定結果がＮｏの場合、つまりまだロックしていない場合（ステップＳ１０６のＮｏ）、全ての面で演算を行い設定値を更新したかを判定する（ステップＳ１０７）。６面全て演算していれば（ステップＳ１０７のＹｅｓ）、ＦＮｏ＝ＣａｌｃＮｏとなるのでステップＳ１０８に移行する。否であれば（ステップＳ１０７のＮｏ）、ステップＳ１０２に戻り、別の面の演算を行う。

ステップＳ１０８では、ＦＮｏをインクリメントし（５の場合は０に戻る）、ＣａｌｃＮｏにＦＮｏを代入する、即ちインクリメント後の値を代入する。これにより画素クロック周波数指示信号Ｍｎｏｗに変換するＭ、及びＣ値が次ラインの設定値に変更される（ステップＳ１０８）。なお、ここまでの操作を次ラインの走査開始（ＳＰＳＹＮＣが検知される）までに行う。その後ステップＳ１０２に戻り以上のルーチンを繰り返す。

演算制御部１５がこのように制御すれば、各面のクロック周波数が所定誤差内に収まるまでは、全ての面で誤差Ｅｒｒを縮小するように制御していくので、高速な引き込みができる。また所定誤差内に収まった後は各面毎個別に制御するので面間の誤差も低減され、高精度なクロック周波数制御ができる。

図７は、一実施形態に係る引き込み過程の一例を説明する図である。図７の横軸は時間、縦軸はライン誤差Ｌｅｒｒを示す。黒丸は第０面に対応する誤差であり、その他の面の誤差は×で示す。点線は６面分の誤差の平均値を示す。

続いて、本発明に係る実施形態について説明を行う。

［第１の実施形態］
図８は、第１の実施形態に係る同期信号の欠落について説明するための図である。

図８（ａ）は、走査の開始を示すＳＰＳＹＮＣに欠落がない場合のＦＮｏの例を示している。画素クロック生成部１１１には、例えば、図８（ａ）に示すように、走査線の走査の開始を示す第１の同期信号ＳＰＳＹＮＣと、走査の終了を示す第２の同期信号ＥＰＳＹＮＣとが交互に入力される。また、ＦＮｏは、ポリゴンミラー１０４の面選択番号（以下、面番号と呼ぶ）であり、第２の同期信号ＥＰＳＹＮＣの入力に応じてインクリメント（１を加算）されて、ポリゴンミラー１０４の面数（例えば、６）に到達する場合は、０に戻る。

画像形成装置１００は、１ラインの画像形成を、第１の同期信号ＳＰＳＹＮＣの入力を起点として開始するので、機械的な衝撃やレーザ光源の不調等の要因によりＳＰＳＹＮＣが入力されない場合、画像形成を開始できず、次のＳＰＳＹＮＣを待つことになる。

一方、ポリゴンミラー１０４は、一定の速度で回転しているので、例えば、第１の同期信号ＳＰＳＹＮＣが一時的に欠落して、その後正常にＳＰＳＹＮＣが入力されると、ポリゴンミラー１０４の面と、面番号ＦＮｏとが不一致となる。このような場合、ポリゴンミラー１０４の面毎に行われる画素クロックの補正が正しく行われなくなるので、形成される画像の画質が悪化する場合がある。

図８（ｂ）は、走査の開始を示すＳＰＳＹＮＣに欠落がある場合のＦＮｏの例を示している。なお、以下の説明において、例えば、機械的な衝撃等の何らかの要因により、本来入力されるべきタイミングで第１の同期信号ＳＰＳＹＮＣが入力（検知）されないタイミングがある場合、ＳＰＳＹＮＣに欠落がある、又はＳＰＳＹＮＣが欠落したと呼ぶ場合がある。

図８（ｂ）の例では、時間ｔ１に入力されるべき第１の同期信号ＳＰＳＹＮＣが入力されていない（ＳＰＳＹＮＣが欠落している）ため、画素クロック生成部１１１は処理を開始することができず、時間ｔ２において、面番号ＦＮｏの更新が行われていない。同様に、図９（ｂ）において、時間ｔ２に入力されるべきＳＰＳＹＮＣが入力されていないため、時間ｔ４において面番号ＦＮｏの更新が行われていない。

このような場合、例えば、時間ｔ５において、第１の同期信号ＳＰＳＹＮＣが再び入力されると、ポリゴンミラー１０４の第５面に対する画素クロック信号の補正処理が、ＦＮｏ「３」として実行されてしまうことになる。同様に、以後の画素クロック信号の補正処理が、２面ずつずれて実行されてしまうことになる。

この場合でも、ライン毎に行われる画素クロック信号の補正処理により、正しいクロック周波数にいずれは収束するが、ＳＰＳＹＮＣの欠落が発生した直後には、面番号の不一致により、画素クロック信号の補正処理が正しく行われない。

そこで、本実施形態に係る画素クロック生成部１１１は、第１の同期信号ＳＰＳＹＮＣが欠落した場合、欠落したＳＰＳＹＮＣの数だけ、面番号ＦＮｏを補正（加算）する面番号補正部を有している。

図８（ｃ）は、本実施形態に係る補正後のＦＮｏの例を示している。図８（ｃ）において、図８（ｂ）に示す例と同様に、第１の同期信号ＳＰＳＹＮＣの欠落が発生しているものとする。本実施形態に係る面番号補正部は、例えば、図８（ｃ）において、時間ｔ５にＳＰＳＹＮＣが入力されると、前回ＳＰＳＹＮＣが入力された時間ｔ０と時間ｔ５との間の時間間隔ＣｏｕｎｔＳＰを取得する。また、面番号補正部は、取得した時間間隔ＣｏｕｎｔＮと、予め設定された標準的なＳＰＳＹＮＣの時間間隔である基準値ＲｅｆＳＰとに基づいて、欠落したＳＰＳＹＮＣの数を特定し、特定した数を面番号に加算する。一例として、面番号補正部は、取得した時間間隔ＣｏｕｎｔＳＰのカウント値を、基準値ＲｅｆＳＰで除算した商から１を減算することにより、欠落したＳＰＳＹＮＣの数Ｚｆを計算する。

図８（ｃ）の例では、面番号補正部は、時間ｔ５において、ＳＰＳＹＮＣが入力されると、ＦＮｏ「３」に、ＳＰＳＹＮＣが欠落した回数「２」を加算して、ＦＮｏを「５」に補正する。これにより、図８（ｃ）において、時間ｔ５以降、図８（ａ）と同様に、ポリゴンミラー１０４の面数と、画素クロック生成部１１１の面番号ＦＮｏとが一致し、画素クロック信号の補正処理が正しく行われるようになる。

（比較部の構成）
図９は、第１の実施形態に係る比較部の構成例を示す図である。図９に示す第１の実施形態に係る比較部５は、図４に示す一実施形態に係る比較部５の構成に加えて、例えば、基準値記憶部９１０、計測部９２０、及び面番号補正部９３０等を有する。なお、カウンタ１１、減算器１２、及び誤差演算部１３の構成は、図４に示す一実施形態に係る比較部５の構成と同様なので、ここでは説明を省略する。

基準値記憶部９１０は、予め設定された標準的なＳＰＳＹＮＣの時間間隔を示す値である基準値ＲｅｆＳＰを記憶するレジスタ等の記憶手段である。基準値ＲｅｆＳＰは、例えば、予め設定された標準的なＳＰＳＹＮＣの時間間隔に対応する画素クロック信号ＰＣＬＫのクロック数等で表される。

なお、基準値ＲｅｆＳＰは、例えば、ＳＰＳＹＮＣのばらつきを考慮して、想定されるＳＰＳＹＮＣの時間間隔よりも短めに（例えば、ＰＣＬＫ信号の１〜５クロック分短く）に設定されるものであっても良い。また、図９に示す構成は一例であり、基準値記憶部９１０は、比較部５の外部に設けられていても良いし、面番号補正部９３０の内部に含まれていても良い。

計測部９２０は、例えば、第１エッジ検出部（第１の検知部）２で検知される第１の同期信号ＳＰＳＹＮＣと、前回検知されたＳＰＳＹＮＣとの間の時間間隔（第１の時間間隔）を計測する。一例として、計測部９２０は、ＳＰＳＹＮＣが検出されたことを示す検出パルスＳＰｐｌｓが入力されると、画素クロック信号ＰＣＬＫのカウントを開始する。また、計測部９２０は、次のＳＰｐｌｓが入力されると、カウント値ｃｏｕｎｔＳＰを面番号補正部９３０に出力し、カウント値をリセットして、画素クロック信号ＰＣＬＫのカウントを再開する。このように、計測部９２０は、例えば、検出パルスＳＰｐｌｓによってカウント値を初期化し、画素クロック信号ＰＣＬＫの立ち上がりエッジをカウントするカウンタ等によって実現される。

面番号補正部９３０は、計測部９２０から出力される第１の時間間隔を示すカウント値ｃｏｕｎｔＳＰと、基準値記憶部９１０から取得した第１の時間間隔の基準値ＲｅｆＳＰとに基づいて、面番号ＦＮｏを補正する。

例えば、面番号補正部９３０は、第１の時間間隔を示すカウント値ｃｏｕｎｔＳＰと、第１の時間間隔の基準値ＲｅｆＳＰとを用いて、ＳＰＳＹＮＣが欠落した回数を計算し、計算した回数を面番号ＦＮｏに加算する。なお、ＳＰＳＹＮＣが欠落した回数は、例えば、第１の時間間隔を示すカウント値ｃｏｕｎｔＳＰを、第１の時間間隔の基準値ＲｅｆＳＰで除算した商から１を減算することにより求められる。

面番号補正部９３０は、ＳＰＳＹＮＣが欠落した回数Ｚｆを、例えば、図５に示す周波数演算部７に通知することにより、面番号ＦＮｏにＳＰＳＹＮＣが欠落した回数Ｚｆを加算する。

好ましくは、面番号補正部９３０は、ＳＰＳＹＮＣが欠落した回数Ｚｆが、設定値に達した場合、エラー出力信号を出力する。

これにより、例えば、ＳＰＳＹＮＣがポリゴンミラー１０４の１周分（例えば６回）以上検知されない場合等、画素クロック生成部１１１は、面番号補正部９３０から出力されるエラー出力信号に基づいて、状態を初期化し、最初から処理をやり直すことができる。

また、別の一例として、演算制御部１５は、面番号補正部９３０から出力されるエラー出力信号に基づいてシステムエラーと判断し、エラー状態を通知する信号を、例えば、画像処理部１１２や、画像形成装置１００等に出力することも可能である。

なお、面番号補正部９３０がエラー信号を出力する回数を示す設定値は、設定入力信号により、外部から設定可能であることが望ましい。

＜処理の流れ＞
続いて、本実施形態に係る面番号の補正方法について説明する。

（面番号の補正処理）
図１２は、第１の実施形態に係る面番号の補正処理の例を示すフローチャートである。

ステップＳ１００１において、画素クロック生成部１１１の第１エッジ検出部（第１の検知部）２は、走査線の走査の開始を示す第１の同期信号ＳＰＳＹＮＣのエッジ（例えば、立ち上がりエッジ）を検知する。比較部５は、第１エッジ検出部２から出力される検出信号ＳＰｐｌｓにより、検知された第１の同期信号ＳＰＳＹＮＣのタイミングを取得することができる。

ステップＳ１００２において、図９の面番号補正部９３０は、検知された第１の同期信号ＳＰＳＹＮＣと、前回検知された第１の同期信号ＳＰＳＹＮＣとの間の時間間隔ｃｏｕｎｔＳＰを、計測部９２０から取得する。

ステップＳ１００３において、面番号補正部９３０は、取得した時間間隔ｃｏｕｎｔＳＰを、基準値記憶部９１０から取得した基準値ＲｅｆＳＰで除算した商から１を減算して、第１の同期信号ＳＰＳＹＮＣが欠落した回数Ｚｆを計算する。

ステップＳ１００４、Ｓ１００５において、面番号補正部９３０は、ステップＳ１００３で計算したＺｆが１以上である場合、面番号ＦＮｏにＺｆを加算することにより、面番号ＦＮｏを補正する。一方、面番号補正部９３０は、ステップＳ１００４で計算したＺｆが１未満である場合、面番号ＦＮｏにＺｆを加算しない。

なお、ステップＳ１００４、Ｓ１００５に示す処理は一例であり、面番号補正部９３０は、ステップＳ１００４で計算したＺｆが１未満、すなわち「０」である場合、面番号ＦＮｏに「０」を加算する処理を行うものであっても良い。この場合でも、ステップＳ１００４で計算したＺｆは「０」となるので、面番号補正部９３０による面番号ＦＮｏの補正は、実質的に行われない。

（演算制御部の処理）
図１１は、第１の実施形態に係る演算制御部の処理の例を示している。なお、図１１に示す演算制御部の処理のうち、ステップＳ１０１、及びステップＳ１０２〜Ｓ１０８の処理は、図９に示す演算制御部の処理と同様なので、ここでは、図９に示す処理との相違点を中心に説明を行う。

ステップＳ１１０１において、画素クロック生成部１１１は、走査線の走査の開始を待つ。例えば、画素クロック生成部１１１は、走査線の走査の開始を示す第１の同期信号ＳＰＳＹＮＣが検出されたことを示すＳＰｐｌｓ信号の入力を待つ。

ステップＳ１１０２において、画素クロック生成部１１１の面番号補正部９３０は、例えば、図１０に示すような面番号の補正処理を実行する。この面番号の補正処理により、ＳＰＳＹＮＣの欠落が発生した場合でも、ポリゴンミラー１０４の面数と、画素クロック生成部１１１が管理する面番号ＦＮｏとが一致するので、ステップＳ１０２以降の面番号毎の画素クロック信号の補正処理が、正しく行われるようになる。

以上、本実施形態によれば、回転多面鏡（ポリゴンミラー１０４）の面番号毎に画素クロックの周波数を補正する画像形成装置１００において、同期信号が欠けた場合の画質の悪化を低減させる画素クロック生成装置を提供することができる。

［第２の実施形態］
第１の実施形態では、計測部９２０は、第１の同期信号ＳＰＳＹＮＣが入力されてから、次のＳＰＳＹＮＣが入力されるまでカウントを続ける必要があので、ビット数が多いカウンタが必要となり、回路の動作速度に制約が発生し易くなる。第２の実施形態では、計測部９２０が、２つのカウンタで構成される場合の例について説明する。

図１２は、第２の実施形態に係る計測部の構成例を示す図である。本実施形態に係る計測部９２０は、第１のカウンタ１２１０、及び第２のカウンタ１２２０を含む。

第１のカウンタ１２１０は、検知パルスＳＰｐｌｓの入力に応じて、画素クロック信号ＰＣＬＫのカウントを開始し、次の検知パルスＳＰｐｌｓが入力されると、カウント値ｃｏｕｎｔＣ１を出力すると共に、カウント値を初期化して、カウントを再開する。また、本実施形態に係る第１のカウンタ１２１０は、カウント値が、上限値ＣＬｉｍｉｔに達すると、ＳＵＰ信号を出力し、カウント値ｃｏｕｎｔＣ１を初期化する。なお、上限値Ｃｌｉｍｉｔの値は、第１のカウンタ１２１０が有していても良いし、外部から設定可能なものであっても良い。

第２のカウンタ１２２０は、検知パルスＳＰｐｌｓの入力に応じて、第１のカウンタ１２１０から出力されるＳＵＰ信号をカウントし、次の検知パルスＳＰｐｌｓが入力されると、カウント値ｃｏｕｎｔＣ２を出力すると共に、カウント値ｃｏｕｎｔＣ２を初期化して、カウントを再開する。

上記の構成により、一例として、面番号補正部９３０は、第１の同期信号ＳＰＳＹＮＣが検知されたとき、例えば、次の式により、検知されたＳＰＳＹＮＣと、前回検知されたＳＰＳＹＮＣとの間の時間間隔ｃｏｕｎｔＳＰを求めることができる。
ｃｏｕｎｔＳＰ＝ＣＬｉｍｉｔ×ｃｏｕｔＣ２＋ｃｏｕｎｔＣ１
これにより、計測部９２０は、ｃｏｕｎｔＳＰをカウントするカウンタのビット数を少なくすることができるので、高速な画素クロックで集積回路化することが容易になる。

また、別の一例として、上限値ＣＬｉｍｉｔの値を、標準的なＳＰＳＹＮＣの時間間隔である基準値ＲｅｆＳＰとすることにより、面番号補正部９３０の処理を削減することも可能である。

例えば、上限値ＣＬｉｍｉｔの値が基準値ＲｅｆＳＰである場合、面番号補正部９３０は、ＳＰＳＹＮＣが検知されたとき、次の式により、ＳＰＳＹＮＣが欠落した回数Ｚｆを求めることができる。
Ｚｆ＝ｃｏｕｎｔＣ２−１
この場合、図１２の第１のカウンタ１２１０のカウント値の出力信号ｃｏｕｎｔＣ１は省略可能であり、面番号補正部９３０の構成も簡素化することができる。

２ 第１エッジ検出部（第１の検知部）
３ 第２エッジ検出部（第２の検知部）
７ 周波数演算部
１００ 画像形成装置（画素クロック生成装置の別の一例）
１１１ 画素クロック生成部（画素クロック生成装置の一例）
９２０ 計測部
９３０ 面番号補正部
１２１０ 第１のカウンタ
１２２０ 第２のカウンタ

特開２００６−３０５７８０号公報

Claims (10)

1. 回転多面鏡の面番号毎に画素クロックの周波数を補正する画素クロック生成装置であって、
   走査線の走査の開始を示す第１の同期信号を検知する第１の検知部と、
   前記第１の検知部で検知される前記第１の同期信号と、前回検知された前記第１の同期信号との間の第１の時間間隔を計測する計測部と、
   前記計測部で計測した前記第１の時間間隔と、予め定められた前記第１の時間間隔の基準値とに基づいて前記面番号を補正する面番号補正部と、
   を有する画素クロック生成装置。
2. 前記計測部は、
   前記第１の同期信号に応じて前記画素クロックのカウントを開始し、カウント値が上限値に到達すると初期化される第１のカウンタと、
   前記第１の同期信号が入力された後に、前記第１のカウンタが前記上限値に到達した回数をカウントする第２のカウンタと、
   を含む請求項１に記載の画素クロック生成装置。
3. 前記面番号補正部は、
   前記第１の時間間隔と前記基準値とを用いて、前記第１の同期信号が欠落した回数を特定し、前記特定した回数を前記面番号に加算する請求項１又は２に記載の画素クロック生成装置。
4. 前記面番号補正部は、
   前記第１の時間間隔を前記基準値で除算した商から１を減算した数を、前記第１の同期信号か欠落した回数とする請求項３に記載の画素クロック生成装置。
5. 前記上限値は、前記第１の時間間隔の基準値であり、
   前記面番号補正部は、
   前記第２のカウンタのカウント値から１を減算した値を、前記面番号に加算する請求項２に記載の画素クロック生成装置。
6. 前記第１の同期信号が欠落した回数が、予め定められた値又は外部から設定された値に達した場合、前記画素クロック生成装置を初期化する請求項３又は４に記載の画素クロック生成装置。
7. 前記第１の同期信号が欠落した回数が、予め定められた値又は外部から設定された値に達した場合、所定のエラー信号を出力する請求項３又は４に記載の画素クロック生成装置。
8. 前記走査線の走査の終了を示す第２の同期信号を検知する第２の検知部と、
   前記第１の同期信号と前記第２の同期信号との間の第２の時間間隔と、前記第２の時間間隔の目標値との誤差に基づいて、前記画素クロックの周波数を補正する周波数演算部と、
   を有する請求項１乃至７のいずれか一項に記載の画素クロック生成装置。
9. 請求項１乃至８のいずれか一項に記載の画素クロック生成装置を有する画像形成装置。
10. 回転多面鏡の面番号毎に画素クロックの周波数を補正する画素クロック生成装置における面番号の補正方法であって、
    前記画素クロック生成装置が、
    走査線の開始を示す第１の同期信号を検知するステップと、
    前記検知するステップで検知された前記第１の同期信号と、前回検知された前記第１の同期信号との間の第１の時間間隔を取得するステップと、
    前記取得するステップで取得した前記第１の時間間隔と、予め定められた前記第１の時間間隔の基準値とに基づいて前記面番号を補正するステップと、
    を含む面番号の補正方法。

Images