JP2017533457A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017533457A5 JP2017533457A5 JP2017515215A JP2017515215A JP2017533457A5 JP 2017533457 A5 JP2017533457 A5 JP 2017533457A5 JP 2017515215 A JP2017515215 A JP 2017515215A JP 2017515215 A JP2017515215 A JP 2017515215A JP 2017533457 A5 JP2017533457 A5 JP 2017533457A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- unit pixel
- driver circuit
- pixel driver
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 9
- 230000000875 corresponding Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 1
Images
Description
本発明を例示的な実施形態を参照しながら具体的に図示・説明したが、当業者であれば、添付の特許請求の範囲に包含された本発明の範囲を逸脱しない範疇で形態や細部に様々な変更を施せることを理解するであろう。
なお、本発明は、実施の態様として以下の内容を含む。
［態様１］
所望の画素輝度に対応する電圧を保持するように構成されたキャパシタと、
並列及び直列で互いに接続された２つ以上のトランジスタを有する制御ブロックであって、画素ＬＥＤを流れる、前記キャパシタに保持された前記電圧に対応する電流の量を制御するように構成されている制御ブロックと、
を備え、
前記制御ブロックの前記２つ以上のトランジスタが、共通のゲート幾何寸法を有するように構成されている、単位画素ドライバ回路。
［態様２］
態様１に記載の単位画素ドライバ回路において、前記制御ブロックが、さらに、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタを含み、４つ全てのトランジスタが並列及び直列の両方で互いに接続されている、単位画素ドライバ回路。
［態様３］
態様２に記載の単位画素ドライバ回路において、（ｉ）前記第１のトランジスタのゲートと前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが、第１のノードを形成するように互いに電気的に接続されており、（ｉｉ）前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとが、第２のノードを形成するように互いに電気的に接続されており、（ｉｉｉ）前記第１のトランジスタのソースと前記第２のトランジスタのソースと前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが、第３のノードを形成するように互いに電気的に接続されており、（ｉｖ）前記第３のトランジスタのソースと前記第４のトランジスタのソースとが、互いに電気的に接続されている、単位画素ドライバ回路。
［態様４］
態様３に記載の単位画素ドライバ回路において、さらに、
データトランジスタ、
を備え、前記データトランジスタのソースがデータ信号ラインに電気的に接続されており、前記データトランジスタのドレインが前記第１のノードに電気的に接続されており、前記データトランジスタのゲートが、選択信号を伝達するように構成された選択ラインに電気的に接続されている、単位画素ドライバ回路。
［態様５］
態様３に記載の単位画素ドライバ回路において、さらに、
ゲーティングトランジスタ、
を備え、前記ゲーティングトランジスタのソースが基準電圧に電気的に接続されており、前記ゲーティングトランジスタのドレインが前記第４のノードに電気的に接続されており、前記ゲーティングトランジスタのゲートが、イネーブル信号を伝達するように構成されたイネーブルラインに電気的に接続されている、単位画素ドライバ回路。
［態様６］
態様２に記載の単位画素ドライバ回路において、前記トランジスタは、前記第１のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように、かつ、前記第２のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第３のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第４のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように同じ基板に配置されている、単位画素ドライバ回路。
［態様７］
態様６に記載の単位画素ドライバ回路において、さらに、
データトランジスタと、
ゲーティングトランジスタと、
を備え、
前記データトランジスタが前記第１のトランジスタと前記ゲーティングトランジスタとに隣接するように、かつ、前記ゲーティングトランジスタが前記第２のトランジスタと前記データトランジスタとに隣接するように、ゲーティングトランジスタおよびデータトランジスタが前記基板に配置されている、単位画素ドライバ回路。
［態様８］
態様７に記載の単位画素ドライバ回路において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、前記データトランジスタおよび前記ゲーティングトランジスタが、トランジスタ群を形成しており、前記キャパシタが、前記トランジスタ群の周囲に分布している、単位画素ドライバ回路。
［態様９］
態様１に記載の単位画素ドライバ回路において、前記キャパシタが、少なくとも１つのトランジスタを用いて実現されている、単位画素ドライバ回路。
［態様１０］
態様９に記載の単位画素ドライバ回路において、前記キャパシタを実現する前記少なくとも１つのトランジスタが、前記制御ブロックの前記２つ以上のトランジスタと共通のゲート幾何寸法を有する、単位画素ドライバ回路。
［態様１１］
並列及び直列で互いに接続された２つ以上のトランジスタであって、画素ＬＥＤを流れる、当該２つ以上のトランジスタのゲートに印加される信号に対応する電流の量を制御するように構成されている２つ以上のトランジスタ、
を備え、
前記２つ以上のトランジスタが、一様なパターンで同じ基板上に分布しており、
前記２つ以上のトランジスタが、共通のゲート幾何寸法を有するように構成されている、単位画素ドライバ回路。
［態様１２］
態様１１に記載の単位画素ドライバ回路において、前記一様なパターンが、行及び列のセットである、単位画素ドライバ回路。
［態様１３］
態様１１に記載の単位画素ドライバ回路において、前記２つ以上のトランジスタが、さらに、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタを含み、４つ全てのトランジスタが並列及び直列の両方で互いに接続されている、単位画素ドライバ回路。
［態様１４］
態様１３に記載の単位画素ドライバ回路において、（ｉ）前記第１のトランジスタのゲートと前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが、第１のノードを形成するように互いに電気的に接続されており、（ｉｉ）前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとが、第２のノードを形成するように互いに電気的に接続されており、（ｉｉｉ）前記第１のトランジスタのソースと前記第２のトランジスタのソースと前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが、第３のノードを形成するように互いに電気的に接続されており、（ｉｖ）前記第３のトランジスタのソースと前記第４のトランジスタのソースとが、互いに電気的に接続されている、単位画素ドライバ回路。
［態様１５］
態様１３に記載の単位画素ドライバ回路において、前記トランジスタは、前記第１のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように、かつ、前記第２のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第３のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第４のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように前記基板に配置されている、単位画素
ドライバ回路。
［態様１６］
態様１１に記載の単位画素ドライバ回路において、前記２つ以上のトランジスタのゲートに印加される前記信号が、電圧である、単位画素ドライバ回路。
［態様１７］
態様１５に記載の単位画素ドライバ回路において、さらに、
前記電圧を保持するように構成されたキャパシタ、
を備え、前記キャパシタが、前記２つ以上のトランジスタのゲートに電気的に接続されている、単位画素ドライバ回路。
［態様１８］
態様１７に記載の単位画素ドライバ回路において、前記キャパシタが、少なくとも１つのトランジスタを用いて実現されている、単位画素ドライバ回路。
［態様１９］
態様９に記載の単位画素ドライバ回路において、前記キャパシタを実現する前記少なくとも１つのトランジスタが、並列及び直列で互いに接続された前記２つ以上のトランジスタと共通のゲート幾何寸法を有する、単位画素ドライバ回路。
［態様２０］
画素ＬＥＤを駆動する方法であって、
制御信号を、並列及び直列で互いに接続されていて且つ共通のゲート幾何寸法を有するように構成されている２つ以上のトランジスタのブロックに印加する過程と、
前記画素ＬＥＤを流れる、前記制御信号に対応する電流の量を制御する過程と、
を備える、方法。
なお、本発明は、実施の態様として以下の内容を含む。
［態様１］
所望の画素輝度に対応する電圧を保持するように構成されたキャパシタと、
並列及び直列で互いに接続された２つ以上のトランジスタを有する制御ブロックであって、画素ＬＥＤを流れる、前記キャパシタに保持された前記電圧に対応する電流の量を制御するように構成されている制御ブロックと、
を備え、
前記制御ブロックの前記２つ以上のトランジスタが、共通のゲート幾何寸法を有するように構成されている、単位画素ドライバ回路。
［態様２］
態様１に記載の単位画素ドライバ回路において、前記制御ブロックが、さらに、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタを含み、４つ全てのトランジスタが並列及び直列の両方で互いに接続されている、単位画素ドライバ回路。
［態様３］
態様２に記載の単位画素ドライバ回路において、（ｉ）前記第１のトランジスタのゲートと前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが、第１のノードを形成するように互いに電気的に接続されており、（ｉｉ）前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとが、第２のノードを形成するように互いに電気的に接続されており、（ｉｉｉ）前記第１のトランジスタのソースと前記第２のトランジスタのソースと前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが、第３のノードを形成するように互いに電気的に接続されており、（ｉｖ）前記第３のトランジスタのソースと前記第４のトランジスタのソースとが、互いに電気的に接続されている、単位画素ドライバ回路。
［態様４］
態様３に記載の単位画素ドライバ回路において、さらに、
データトランジスタ、
を備え、前記データトランジスタのソースがデータ信号ラインに電気的に接続されており、前記データトランジスタのドレインが前記第１のノードに電気的に接続されており、前記データトランジスタのゲートが、選択信号を伝達するように構成された選択ラインに電気的に接続されている、単位画素ドライバ回路。
［態様５］
態様３に記載の単位画素ドライバ回路において、さらに、
ゲーティングトランジスタ、
を備え、前記ゲーティングトランジスタのソースが基準電圧に電気的に接続されており、前記ゲーティングトランジスタのドレインが前記第４のノードに電気的に接続されており、前記ゲーティングトランジスタのゲートが、イネーブル信号を伝達するように構成されたイネーブルラインに電気的に接続されている、単位画素ドライバ回路。
［態様６］
態様２に記載の単位画素ドライバ回路において、前記トランジスタは、前記第１のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように、かつ、前記第２のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第３のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第４のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように同じ基板に配置されている、単位画素ドライバ回路。
［態様７］
態様６に記載の単位画素ドライバ回路において、さらに、
データトランジスタと、
ゲーティングトランジスタと、
を備え、
前記データトランジスタが前記第１のトランジスタと前記ゲーティングトランジスタとに隣接するように、かつ、前記ゲーティングトランジスタが前記第２のトランジスタと前記データトランジスタとに隣接するように、ゲーティングトランジスタおよびデータトランジスタが前記基板に配置されている、単位画素ドライバ回路。
［態様８］
態様７に記載の単位画素ドライバ回路において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、前記データトランジスタおよび前記ゲーティングトランジスタが、トランジスタ群を形成しており、前記キャパシタが、前記トランジスタ群の周囲に分布している、単位画素ドライバ回路。
［態様９］
態様１に記載の単位画素ドライバ回路において、前記キャパシタが、少なくとも１つのトランジスタを用いて実現されている、単位画素ドライバ回路。
［態様１０］
態様９に記載の単位画素ドライバ回路において、前記キャパシタを実現する前記少なくとも１つのトランジスタが、前記制御ブロックの前記２つ以上のトランジスタと共通のゲート幾何寸法を有する、単位画素ドライバ回路。
［態様１１］
並列及び直列で互いに接続された２つ以上のトランジスタであって、画素ＬＥＤを流れる、当該２つ以上のトランジスタのゲートに印加される信号に対応する電流の量を制御するように構成されている２つ以上のトランジスタ、
を備え、
前記２つ以上のトランジスタが、一様なパターンで同じ基板上に分布しており、
前記２つ以上のトランジスタが、共通のゲート幾何寸法を有するように構成されている、単位画素ドライバ回路。
［態様１２］
態様１１に記載の単位画素ドライバ回路において、前記一様なパターンが、行及び列のセットである、単位画素ドライバ回路。
［態様１３］
態様１１に記載の単位画素ドライバ回路において、前記２つ以上のトランジスタが、さらに、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタを含み、４つ全てのトランジスタが並列及び直列の両方で互いに接続されている、単位画素ドライバ回路。
［態様１４］
態様１３に記載の単位画素ドライバ回路において、（ｉ）前記第１のトランジスタのゲートと前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが、第１のノードを形成するように互いに電気的に接続されており、（ｉｉ）前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとが、第２のノードを形成するように互いに電気的に接続されており、（ｉｉｉ）前記第１のトランジスタのソースと前記第２のトランジスタのソースと前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが、第３のノードを形成するように互いに電気的に接続されており、（ｉｖ）前記第３のトランジスタのソースと前記第４のトランジスタのソースとが、互いに電気的に接続されている、単位画素ドライバ回路。
［態様１５］
態様１３に記載の単位画素ドライバ回路において、前記トランジスタは、前記第１のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように、かつ、前記第２のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第３のトランジスタが前記第１のトランジスタと前記第４のトランジスタとに隣接するように、かつ、前記第４のトランジスタが前記第２のトランジスタと前記第３のトランジスタとに隣接するように前記基板に配置されている、単位画素
ドライバ回路。
［態様１６］
態様１１に記載の単位画素ドライバ回路において、前記２つ以上のトランジスタのゲートに印加される前記信号が、電圧である、単位画素ドライバ回路。
［態様１７］
態様１５に記載の単位画素ドライバ回路において、さらに、
前記電圧を保持するように構成されたキャパシタ、
を備え、前記キャパシタが、前記２つ以上のトランジスタのゲートに電気的に接続されている、単位画素ドライバ回路。
［態様１８］
態様１７に記載の単位画素ドライバ回路において、前記キャパシタが、少なくとも１つのトランジスタを用いて実現されている、単位画素ドライバ回路。
［態様１９］
態様９に記載の単位画素ドライバ回路において、前記キャパシタを実現する前記少なくとも１つのトランジスタが、並列及び直列で互いに接続された前記２つ以上のトランジスタと共通のゲート幾何寸法を有する、単位画素ドライバ回路。
［態様２０］
画素ＬＥＤを駆動する方法であって、
制御信号を、並列及び直列で互いに接続されていて且つ共通のゲート幾何寸法を有するように構成されている２つ以上のトランジスタのブロックに印加する過程と、
前記画素ＬＥＤを流れる、前記制御信号に対応する電流の量を制御する過程と、
を備える、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462052720P | 2014-09-19 | 2014-09-19 | |
| US62/052,720 | 2014-09-19 | ||
| PCT/US2015/044796 WO2016043873A1 (en) | 2014-09-19 | 2015-08-12 | Active matrix led pixel driving circuit and layout method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017533457A JP2017533457A (ja) | 2017-11-09 |
| JP2017533457A5 true JP2017533457A5 (ja) | 2018-08-30 |
| JP6871159B2 JP6871159B2 (ja) | 2021-05-12 |
Family
ID=54011081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017515215A Active JP6871159B2 (ja) | 2014-09-19 | 2015-08-12 | アクティブマトリックス型のｌｅｄ画素駆動回路および画素ｌｅｄ駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9858858B2 (ja) |
| JP (1) | JP6871159B2 (ja) |
| KR (1) | KR102395067B1 (ja) |
| CN (1) | CN107077819B (ja) |
| WO (1) | WO2016043873A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016043873A1 (en) | 2014-09-19 | 2016-03-24 | Kopin Corporation | Active matrix led pixel driving circuit and layout method |
| US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
| US10543486B2 (en) | 2014-10-31 | 2020-01-28 | eLux Inc. | Microperturbation assembly system and method |
| US10236279B2 (en) | 2014-10-31 | 2019-03-19 | eLux, Inc. | Emissive display with light management system |
| US10242977B2 (en) | 2014-10-31 | 2019-03-26 | eLux, Inc. | Fluid-suspended microcomponent harvest, distribution, and reclamation |
| US10446728B2 (en) | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| US10381332B2 (en) | 2014-10-31 | 2019-08-13 | eLux Inc. | Fabrication method for emissive display with light management system |
| US10535640B2 (en) | 2014-10-31 | 2020-01-14 | eLux Inc. | System and method for the fluidic assembly of micro-LEDs utilizing negative pressure |
| US10418527B2 (en) | 2014-10-31 | 2019-09-17 | eLux, Inc. | System and method for the fluidic assembly of emissive displays |
| US10520769B2 (en) | 2014-10-31 | 2019-12-31 | eLux, Inc. | Emissive display with printed light modification structures |
| US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
| US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
| RU2680750C1 (ru) * | 2018-04-16 | 2019-02-26 | Закрытое акционерное общество "Орбита" | Способ дистанционного мониторинга запасов устойчивости электроэнергетической системы космического аппарата с длительным ресурсом работы |
| CN109754744A (zh) * | 2019-03-18 | 2019-05-14 | 昆山国显光电有限公司 | 一种显示面板和显示装置 |
| TWI801736B (zh) * | 2020-06-03 | 2023-05-11 | 大陸商北京集創北方科技股份有限公司 | 電路佈局結構、led顯示驅動晶片、led顯示裝置、及資訊處理裝置 |
| TW202244884A (zh) * | 2021-04-30 | 2022-11-16 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
| CN216623636U (zh) * | 2021-12-15 | 2022-05-27 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| US11568816B1 (en) * | 2022-02-03 | 2023-01-31 | Meta Platforms Technologies, Llc | Burn-in compensation scheme for light-emitting diode based displays |
| US11568813B1 (en) | 2022-05-10 | 2023-01-31 | Meta Platforms Technologies, Llc | Pixel level burn-in compensation for light-emitting diode based displays |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228696B1 (en) * | 1998-11-05 | 2001-05-08 | Vantis Corporation | Semiconductor-oxide-semiconductor capacitor formed in integrated circuit |
| JP4112248B2 (ja) * | 2002-03-08 | 2008-07-02 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
| JP2004117820A (ja) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | 電子回路、電子装置及び電子機器 |
| JP2004126106A (ja) * | 2002-10-01 | 2004-04-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP4049037B2 (ja) * | 2003-06-30 | 2008-02-20 | ソニー株式会社 | 表示装置およびその駆動方法 |
| US8692740B2 (en) * | 2005-07-04 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2010266490A (ja) * | 2009-05-12 | 2010-11-25 | Sony Corp | 表示装置 |
| JP5381836B2 (ja) * | 2010-03-17 | 2014-01-08 | カシオ計算機株式会社 | 画素回路基板、表示装置、電子機器、及び表示装置の製造方法 |
| US8400746B1 (en) * | 2010-11-30 | 2013-03-19 | Integrated Device Technology, Inc. | Bypass capacitor with reduced leakage current and power-down control |
| WO2016043873A1 (en) | 2014-09-19 | 2016-03-24 | Kopin Corporation | Active matrix led pixel driving circuit and layout method |
-
2015
- 2015-08-12 WO PCT/US2015/044796 patent/WO2016043873A1/en active Application Filing
- 2015-08-12 JP JP2017515215A patent/JP6871159B2/ja active Active
- 2015-08-12 US US14/824,244 patent/US9858858B2/en active Active
- 2015-08-12 KR KR1020177010396A patent/KR102395067B1/ko active IP Right Grant
- 2015-08-12 CN CN201580050786.0A patent/CN107077819B/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017533457A5 (ja) | ||
| JP2017083760A5 (ja) | ||
| JP2012257201A5 (ja) | ||
| JP2015215611A5 (ja) | ||
| JP2011081386A5 (ja) | ||
| JP2014211631A5 (ja) | ||
| JP2016021230A5 (ja) | タッチパネル及びタッチパネルモジュール | |
| JP2012257211A5 (ja) | 半導体装置及び表示装置 | |
| JP2010511204A5 (ja) | ||
| JP2015194577A5 (ja) | ||
| JP2015222807A5 (ja) | ||
| JP2017067830A5 (ja) | ||
| KR102391347B1 (ko) | 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치 | |
| JP2016126343A5 (ja) | 半導体装置 | |
| JP2018010287A5 (ja) | ||
| JP2018155876A5 (ja) | ||
| JP2007179041A5 (ja) | ||
| JP2010107595A5 (ja) | ||
| JP2015165655A5 (ja) | ||
| JP2006154066A5 (ja) | ||
| JP2016099629A5 (ja) | ||
| JP2012008535A5 (ja) | ||
| JP2017537350A5 (ja) | ||
| WO2013157527A8 (ja) | 駆動回路、電気光学装置、電子機器、および駆動方法 | |
| JP2017083800A5 (ja) |