KR102395067B1 - 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법 - Google Patents

액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법 Download PDF

Info

Publication number
KR102395067B1
KR102395067B1 KR1020177010396A KR20177010396A KR102395067B1 KR 102395067 B1 KR102395067 B1 KR 102395067B1 KR 1020177010396 A KR1020177010396 A KR 1020177010396A KR 20177010396 A KR20177010396 A KR 20177010396A KR 102395067 B1 KR102395067 B1 KR 102395067B1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
gate
electrically coupled
capacitor
Prior art date
Application number
KR1020177010396A
Other languages
English (en)
Other versions
KR20170057367A (ko
Inventor
영석 서
진국 김
승엽 김
장호 김
Original Assignee
코핀 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코핀 코포레이션 filed Critical 코핀 코포레이션
Publication of KR20170057367A publication Critical patent/KR20170057367A/ko
Application granted granted Critical
Publication of KR102395067B1 publication Critical patent/KR102395067B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

유닛 픽셀 드라이버 회로는, 원하는 픽셀 휘도에 대응하는 전압을 저장하도록 구성된 커패시터 및 제어 블록을 포함한다. 제어 블록은, 제 1, 제 2, 제 3, 및 제 4 트랜지스터들을 포함할 수 있고, 이들 모두는 병렬로 그리고 직렬로 모두 함께 연결된다. 제어 블록은, 커패시터 내에 저장된 전압에 기반하여, 픽셀 LED를 통해 흐르는 전류의 양을 제어한다. 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 및 제 4 트랜지스터 모두는 공통의 게이트 기하학적 크기를 공유한다.

Description

액티브 매트릭스 LED 픽셀 구동 회로 및 레이아웃 방법{ACTIVE MATRIX LED PIXEL DRIVING CIRCUIT AND LAYOUT METHOD}
[0001] 본 출원은, 2014년 9월 19일자로 출원된 U.S. 가출원 제62/052,720호의 이점을 우선권으로 주장한다. 본 출원은, 2015년 6월 5일자로 출원된 U.S. 출원 제14/732,058호에 관한 것이다. 전술한 출원들의 전체 교시들은 참조로 본원에 포함된다.
[0002] 노트북 PC들, 스마트폰들, 및 태블릿 컴퓨팅 디바이스들과 같은 모바일 컴퓨팅 디바이스들은 이제 비지니스 및 개인의 생활 모두에서 데이터를 생산하고, 분석하고, 통신하고, 그리고 소비하기 위해 사용되는 일반적인 툴들이다. 고속 무선 통신 기술들이 유비쿼터스화되고 디지털 정보에 대한 액세스의 용이함이 증가함에 따라, 소비자들은 모바일 디지털 라이프스타일을 계속해서 받아들이고 있다. 모바일 컴퓨팅 디바이스들의 대중적인 용도들은, 흔히 디바이스에 무선으로 스트리밍되는 대량의 고해상도 컴퓨터 그래픽 정보 및 비디오 콘텐츠를 디스플레이하는 것을 포함한다.
[0003] 이러한 디바이스들은 통상적으로 디스플레이 스크린을 포함하지만, 이러한 디바이스의 물리적 크기가 이동성을 촉구하게 하는데 제한되기 때문에 고해상도의 대형 포맷 디스플레이의 바람직한 시각적 경험은 이러한 모바일 디바이스들에서 쉽게 복제될 수 없다. 전술한 디바이스 유형들의 다른 단점은, 사용자 인터페이스가 손에 의존적이어서, 통상적으로 사용자로 하여금 키보드(물리적 또는 가상) 또는 터치-스크린 디스플레이를 사용하여 데이터를 입력하게 하거나 또는 선택들을 행하도록 요구한다는 점이다.
[0004] 그 결과, 소비자들은 이제, 그들의 손에 의존하는 모바일 디바이스들을 보강하거나 또는 교체하기 위해 핸즈-프리 고품질의 휴대용 컬러 디스플레이 솔루션을 추구하고 있다.
[0005] 이러한 디스플레이 솔루션의 일 예는 활성 매트릭스 LED(light emitting diode) 디스플레이이다. 활성 매트릭스 LED 디스플레이는, 각각의 픽셀에 대해, 디스플레이 스캔 기간 동안 구동 전압에 의해 충전되는 저장 커패시터를 사용한다. 이 커패시터는 다음 스캔 프레임까지 전압을 저장하며, 이 때 커패시터는 그 스캔 프레임에 해당하는 새로운 전압을 저장한다. 저장된 전압은 일 프레임 시간 동안 LED에 전류를 구동시키기 위한 픽셀 회로에 대한 기준을 제공하며 - 구동되는 전류의 양은 저장된 전압의 값에 의존한다.
[0006] 도 1에 도시된 예시적인 활성 매트릭스 LED 디스플레이의 경우, 각각의 유닛 픽셀은 트랜지스터들(1, 2 및 4), 커패시터(3), LED(5)로 이루어진다. 트랜지스터(1)의 게이트는 SL(Select Line)을 통해 선택 신호를 수신하는 반면, 그 소스는 VData 라인을 통해 전압 데이터 신호를 수신한다. 트랜지스터(1)가 선택 신호에 의해 턴 온될 때 전압 데이터 신호는 트랜지스터(2)의 게이트에 송신되고, 데이터 신호 VData의 전압 레벨은 트랜지스터(2)를 턴 온시켜 트랜지스터(2)를 통하는 구동 전류를 생성하여 트랜지스터(4)의 턴 온 시간 동안 LED(5)를 점등시킨다.
[0007] 도 1의 예에 도시된 회로의 단점은, LED 구동 회로(즉, LED 구동 전류)의 출력이 회로 파라미터 변동들에 대해 민감할 수 있다는 점이다. 이러한 파라미터 변동들은, 예컨대, 트랜지스터의 임계 전압들의 변동들, 및 트랜지스터 물리적인 게이트 기하학적 형상들의 폭들 및 길이들에 있어서의 변동들을 포함할 수 있다. 픽셀에서 픽셀로의 구동 전류들간의 차이들은 활성 매트릭스 LED 디스플레이 상에서 불균일한 조명을 유도할 수 있다.
[0008] 전술한 실시예들은 픽셀-구동 전류를 제어하기 위한 회로를 제공한다. 회로는, 이러한 구동 회로들을 생성하는데 사용되는 제조 프로세스들에서 본질적인 프로세스 변동들의 효과들을 감소시키고 그리고/또는 완화시킨다. 설명된 실시예들은, 병렬 및 직렬 모두로 연결된 트랜지스터들의 조합으로 이루어진 전류 제어 블록을 형성함으로써 감소 및/또는 완화를 달성한다. 설명된 실시예들은 또한 전류 제어 회로 내 다수의 또는 모든 트랜지스터들에 걸쳐 공통 게이트 기하학적 크기를 유지한다.
[0009] 일 양상에서, 본 발명은 원하는 픽셀 휘도에 대응하는 전압을 저장하도록 구성된 커패시터, 병렬로 그리고 직렬로 함께 연결된 2개 또는 그 초과의 트랜지스터들을 갖는 제어 블록을 포함하는 유닛 픽셀 드라이버 회로일 수 있다. 제어 블록은, 커패시터에 저장된 전압에 대응하는, 픽셀 LED를 통해 흐르는 전류의 양을 제어하도록 구성될 수 있다. 제어 블록의 2개 또는 그 초과의 트랜지스터들은 공통 게이트 기하학적 크기를 공유하도록 구성된다.
[0010] 일 실시예에서, 제어 블록은, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 및 제 4 트랜지스터를 더 포함할 수 있다. 모든 4개의 트랜지스터들은 병렬로 그리고 직렬로 함께 연결될 수 있다. 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터의 게이트들은 서로 전기적으로 커플링되어 제 1 노드를 형성할 수 있다. 제 1 트랜지스터 및 제 2 트랜지스터의 드레인들은 서로 전기적으로 커플링되어 제 2 노드를 형성할 수 있다. 제 1 트랜지스터 및 제 2 트랜지스터의 소스들, 및 제 3 트랜지스터 및 제 4 트랜지스터의 드레인들은 서로 전기적으로 커플링되어 제 3 노드를 형성할 수 있다. 제 3 트랜지스터 및 제 4 트랜지스터의 소스들은 서로 전기적으로 커플링될 수 있다.
[0011] 일 실시예에서, 유닛 픽셀 드라이버 회로는 데이터 트랜지스터를 더 포함할 수 있다. 데이터 트랜지스터의 소스는 데이터 신호 라인에 전기적으로 커플링될 수 있고, 데이터 트랜지스터의 드레인은 제 1 노드에 전기적으로 커플링될 수 있으며, 데이터 트랜지스터의 게이트는 선택 신호를 운반하도록 구성된 선택 라인에 전기적으로 커플링될 수 있다.
[0012] 다른 실시예에서, 유닛 픽셀 드라이버는 게이팅 트랜지스터를 더 포함할 수 있다. 게이팅 트랜지스터의 소스는 기준 전압에 전기적으로 커플링될 수 있고, 게이팅 트랜지스터의 드레인은 제 4 노드에 전기적으로 커플링될 수 있으며, 게이팅 트랜지스터의 게이트는 인에이블 신호를 운반하도록 구성된 인에이블 라인에 전기적으로 커플링될 수 있다.
[0013] 다른 실시예에서, 트랜지스터들은, 제 1 트랜지스터가 제 2 트랜지스터 및 제 3 트랜지스터에 인접하고, 제 2 트랜지스터가 제 1 트랜지스터 및 제 4 트랜지스터에 인접하고, 제 3 트랜지스터가 제 1 트랜지스터 및 제 4 트랜지스터에 인접하고, 그리고 제 4 트랜지스터가 제 2 트랜지스터 및 제 3 트랜지스터에 인접하도록, 기판상에 배치된다.
[0014] 일 실시예는 데이터 트랜지스터 및 게이팅 트랜지스터를 더 포함한다. 게이팅 트랜지스터 및 데이터 트랜지스터는, 데이터 트랜지스터가 제 1 트랜지스터 및 게이팅 트랜지스터에 인접하고, 게이팅 트랜지스터가 제 2 트랜지스터 및 데이터 트랜지스터에 인접하도록, 기판상에 배치될 수 있다.
[0015] 일 실시예에서, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 데이터 트랜지스터 및 게이팅 트랜지스터는 트랜지스터 그룹을 형성하고, 커패시터는 트랜지스터 그룹의 둘레 부근에 분포된다.
[0016] 다른 실시예에서, 커패시터는 하나 또는 그 초과의 트랜지스터들을 사용하여 구현된다. 커패시터를 구현하는 하나 또는 그 초과의 트랜지스터들은 제어 블록의 2개 또는 그 초과의 트랜지스터들과 공통의 게이트 기하학적 크기를 공유할 수 있다.
[0017] 다른 양상에서, 본 발명은 병렬로 및 직렬로 함께 연결된 2개 또는 그 초과의 트랜지스터들을 포함하는 유닛 픽셀 드라이버 회로일 수 있다. 2개 또는 그 초과의 트랜지스터들은, 2개 또는 그 초과의 트랜지스터들의 게이트들에 인가되는 신호에 대응하는, 픽셀 LED를 통해 흐르는 전류의 양을 제어하도록 구성될 수 있다. 2개 또는 그 초과의 트랜지스터들은 균일한 패턴으로 기판상에 분포될 수 있고, 이 2개 또는 그 초과의 트랜지스터들은 공통의 게이트 기하학적 크기를 공유하도록 구성된다. 일 실시예에서, 균일한 패턴은 일 세트의 로우들 및 컬럼들이다.
[0018] 다른 양상에서, 본 발명은, 병렬로 그리고 직렬로 함께 연결되고 공통의 게이트 기하학적 크기를 공유하도록 구성된 2개 또는 그 초과의 트랜지스터들의 블록에 제어 신호를 인가하는 단계를 포함하는, 픽셀 LED를 구동하는 방법일 수 있다. 본 방법은 픽셀 LED를 통해 흐르는 전류의 양을 제어하는 단계를 더 포함하며, 여기서 전류의 양은 제어 신호에 대응한다.
[0019] 전술한 내용은, 첨부된 도면들에 예시된 바와 같이, 본 발명의 예시적인 실시예들의 이하의 더욱 상세한 설명으로부터 명백해질 것이며, 여기서 동일한 참조 문자들은 상이한 도면들 전반에 걸쳐 동일한 부분들을 지칭한다. 도면들은, 반드시 실척대로 도시되는 것은 아니고, 대신에 본 발명의 실시예들을 예시할 때 강조된다.
[0020] 도 1은 예시적인 종래-기술의 활성 매트릭스 LED 디스플레이를 도시한다.
[0021] 도 2는 본 발명의 일 실시예에 따른 예시적인 활성 매트릭스 LED 디스플레이를 도시한다.
[0022] 도 3은 도 1에 도시된 디스플레이 회로에 대응하는 예시적인 게이트 기하학적 형상들을 도시한다.
[0023] 도 4는, 도 2에 도시된 디스플레이 회로에 대응하는, 본 발명의 일 실시예에 따른 예시적인 게이트 기하학적 형상들을 도시한다.
[0024] 본 발명의 예시적인 실시예들의 설명이 후술된다.
[0025] 도 2는 본 발명의 일 실시예에 따라 구성된 유닛 픽셀 회로이다.
[0026] 도 2의 유닛 픽셀 회로는, 6개의 트랜지스터들(12a, 12b, 12c, 12d, 11 및 14a), 커패시터(13), 및 LED(15)를 포함한다. 예시적인 실시예들이 픽셀 회로 내에서 LED를 구동하는 것을 설명하지만, 설명된 개념들은 시각적 디스플레이 양상을 제공하기 위한 다른 픽셀 엘리먼트들을 위해 사용될 수 있다.
[0027] 이하에 더욱 상세하게 설명된 바와 같이, 커패시터(13)는 특정 방식으로 구성되고 배열된 트랜지스터에 의해 구현될 수 있다. 커패시터(13)는, 예컨대, 커패시터 유전체로서 산화물을 사용하고 그리고 커패시터 플레이트들로서 금속 또는 고농도로 도핑된 실리콘을 사용하는 당업계에 알려진 대안적인 기법들을 사용하여 구현될 수 있다. 도 2에서, 커패시터(13)는, 커패시터(13)가 실질적으로 M개의 트랜지스터들로 이루어졌음을 의미하는 “x M”의 표시를 포함하며, 여기서 M은 정수이다.
[0028] 도 2의 트랜지스터들(12a, 12b, 12c 및 12d)은 도 1의 트랜지스터(2)에 의해 수행되는 기능과 유사한 기능을 제공한다. 함께 합쳐져서, 트랜지스터들(12a, 12b, 12c 및 12d)은 LED(15)에 공급되는 LED 구동 전류(20)를 제어하는 제어 블록을 형성한다. LED 구동 전류(20)의 양은, 저장 커패시터(13)(또는 도 1에 도시된 회로에서의 저장 커패시터(3))에 저장된 전압의 값에 의존한다.
[0029] 트랜지스터(11)는 본원에서 데이터 트랜지스터로서 지칭된다. 데이터 트랜지스터(11)는, 데이터 트랜지스터(11)가 턴 온될 때, VData 라인(22)으로부터 트랜지스터들(12a, 12b, 12c 및 12d)의 게이트들로, 그리고 커패시터(13)로 데이터 신호를 운반한다. 데이터 트랜지스터(11)는 Select 라인(24)으로부터 인가된 Select 신호에 기반하여 턴 온된다. 본원에 사용된 바와 같이, “VData 라인(22)”에서와 같은 용어 “라인”은, 무엇보다도, 신호를 전달할 수 있는 임의의 물리적 매체, 이를테면, 전기 전도체(예컨대, 배선, 동축 케이블, 인쇄 회로 보드 트레이스), 광섬유, 도파관, 마이크로스트립, 또는 스트립 라인을 지칭할 수 있다.
[0030] 트랜지스터(14)는 본원에서 게이트웨이 트랜지스터로서 지칭된다. 게이트웨이 트랜지스터(14)는, Enable 라인(26)을 통해 게이트웨이 트랜지스터의 게이트에 인가된 Enable 신호에 기반하여, LED 구동 전류(20)를 제어한다. 다시 말해서, 트랜지스터(14)는 Enable 라인(26)을 통해 전달되는 인에이블 신호에 따라 LED 구동 전류(20)를 게이팅한다.
[0031] 트랜지스터들(12a, 12b, 12c 및 12d)은, 병렬 연결 양상들 및 직렬 연결 양상들 둘 다로 도시된 바와 같이 연결된다. 모든 트랜지스터들(12a, 12b, 12c 및 12d)의 게이트들은 함께, 그리고 트랜지스터(11)의 드레인에 모두 전기적으로 커플링되어 제 1 노드를 형성한다. 트랜지스터들(12a 및 12b)의 드레인들은 함께 그리고 기준 전압 VDD에 전기적으로 커플링되어 제 2 노드를 형성한다. 트랜지스터들(12a 및 12b)의 소스들은 서로 그리고 또한 트랜지스터들(12c 및 12d)의 드레인들에 전기적으로 커플링된다. 트랜지스터들(12c 및 12d)의 소스들은 서로 그리고 또한 트랜지스터(14)의 드레인에 전기적으로 커플링된다. 따라서, 트랜지스터 쌍들[12a, 12b] 및 [12c, 12d]은 병렬로 연결되지만, 트랜지스터 쌍들 [12a, 12c] 및 [12b, 12d]은 직렬로 연결된다.
[0032] 도 2에 도시된 예시적인 실시예에서, 트랜지스터들(12a, 12b, 12c 및 12d)은 모두 기판(예컨대, 반도체 기판) 상에 배치되며, 이 트랜지스터들은 실질적으로 게이트 기하학적 형상의 동일한 폭 및 길이를 갖는다. 다른 실시예들에서, 유닛 픽셀 회로 내의 모든 트랜지스터들(12a, 12b, 12c, 12d, 11 및 14a)은 실질적으로 동일한 폭 및 길이 크기의 게이트 기하학적 형상으로 배치된다. 임의의 프로세스 변동들이 유사한 폭 및 길이 특성들을 갖는 엘리먼트들에 대한 유사한 효과를 생성할 수 있기 때문에, 이러한 공통의 폭 및 길이 크기는 프로세스 변동들의 효과들을 감소시키고 그리고/또는 완화시키도록 기능할 수 있다.
[0033] 도 3은 도 1에 도시된 예시적인 종래 기술 회로에 대한 트랜지스터들의 게이트 기하학적 형상들을 예시한다. 도시된 바와 같이, 트랜지스터의 게이트 기하학적 크기(W=c, L=d)(2) 및 트랜지스터의 게이트 기하학적 크기(3)(W=e, L=f; 도시되지 않음)가 서로 그리고 또한 트랜지스터들(1 및 4)과 실질적으로 상이하지만, 트랜지스터들(1 및 4)은 공통의 게이트 기하학적 형상의 크기(즉, W=a, L=b)를 공유한다.
[0034] 도 4는 도 2에 도시된 예시적인 유닛 픽셀 회로에 대한 트랜지스터들의 게이트 기하학적 형상들을 예시한다. 이 예시적인 실시예에서, 게이트 기하학적 형상들(110, 120a, 120b, 120c, 120d, 130 및 140)(트랜지스터(11, 12a, 12b, 12c, 12d, 13 및 14)에 각각 대응함)은 실질적으로 동일하며, 즉, 폭=길이=a이며, 여기서 “a”는 선형 치수를 따라 거리를 정량화하는 값이다. 이러한 값들의 예들은 25nm 또는 6.0μm일 수 있고(이들은 값의 본질을 설명하기 위한 가능한 값들의 단지 예들일 뿐임에 유의해야 한다. 이러한 특정 값들은 임의의 방식으로 본 발명을 제한하는 것을 의미하지 않는다.)
[0035] 도 4의 예시적인 실시예에서, 트랜지스터들은 균일한 패턴, 이 예에서는, 로우들 및 컬럼들의 그리드 형태로 분포된다. 대안적인 실시예들에서 다른 분포 패턴들이 사용될 수 있다. 예컨대, 분포는 동심원들, 육각형 벌집 패턴이거나 또는 일 세트의 평행 대각선일 수 있다.
[0036] 트랜지스터(110)는 140에 인접하게 배열되며, 트랜지스터들(120a, 120b, 120c, 및 120d)은 도시된 바와 같이 서로 인접하게 배열된다. 트랜지스터들(130)(이들 중 일부는 전체적으로 저장 커패시터(13)를 형성함)은 설명된 실시예에서 나머지 트랜지스터들(110, 140, 120a, 120b, 120c 및 120d)을 둘러싸는 둘레를 따라 배열된다.
[0037] 일부 실시예들에서, 트랜지스터들(130) 각각은 특정 값의 커패시턴스를 나타내도록 구성될 수 있다. 트랜지스터들(130)을 그렇게 구성하기 위한 기법들이 당업계에 잘 알려져 있다. 예컨대, 게이트-채널 커패시턴스는 특정 커패시턴스를 제공하도록 액세스될 수 있거나, 또는 게이트-벌크 커패시턴스가 사용될 수 있다. 일부 실시예들에서, 트랜지스터(130)와 연관된 구성 및 파라미터들은 트랜지스터(130)를 축적 모드에 배치시키도록 설정될 수 있고; 다른 실시예들에서 트랜지스터는 반전 모드로 설정될 수 있다.
[0038] 도 2에 도시된 유닛 픽셀 회로의 설계는 특정 커패시턴스 값을 갖는 저장 커패시터(13)를 요구할 수 있다. 일부 실시예들에서, 특정 커패시턴스는 트랜지스터들(130)의 선택적인 결합에 의해 구현될 수 있다. 일부 실시예들에서, 2개 또는 그 초과의 트랜지스터들(130)은, 결합된 커패시턴스가 원하는 특정 값을 발생시키도록, 직렬 또는 병렬 구성으로 전기적으로 연결 및 배열될 수 있다.
[0039] 본 발명이 본 발명의 예시적인 실시예들을 참조하여 특별히 도시되고 설명되었지만, 당업자들은 첨부된 청구항들에 의해 포괄되는 본 발명의 범위를 벗어나지 않고 형태 및 세부사항들에서의 다양한 변화들이 이루어질 수 있음을 이해할 것이다.

Claims (20)

  1. 유닛 픽셀 드라이버 회로로서,
    원하는 픽셀 휘도에 대응하는 전압을 저장하도록 구성된 커패시터 ― 상기 커패시터는 구성 트랜지스터들의 상호연결된 조합을 포함함 ―; 및
    2개 또는 그 초과의 트랜지스터들을 갖는 제어 블록 ― 상기 2개 또는 그 초과의 트랜지스터들 각각은 게이트를 갖고, 적어도 병렬로 그리고 직렬로 함께 연결됨 ― 을 포함하고,
    상기 제어 블록은 상기 커패시터에 저장된 상기 전압에 대응하도록, 픽셀 LED를 통해 흐르는 전류의 양을 제어하도록 구성되며,
    상기 커패시터의 제1 단자는 공급 전압에 직접 전기적으로 커플링되고, 상기 커패시터의 제2 단자는 상기 제어 블록의 입력에 직접 커플링되고, 상기 제어 블록의 입력은 상기 2개 또는 그 초과의 트랜지스터들의 적어도 하나의 게이트에 전기적으로 커플링되고,
    상기 제어 블록의 2개 또는 그 초과의 트랜지스터들과 상기 구성 트랜지스터들을 포함하는 모든 트랜지스터들은 공통의 게이트 기하학적 크기를 공유하도록 구성되고, 상기 게이트 기하학적 크기는 게이트 길이 및 게이트 폭을 포함하며, 상기 게이트 길이는 상기 게이트 폭과 동일한,
    유닛 픽셀 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 제어 블록은:
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터; 및
    제 4 트랜지스터를 더 포함하고,
    (i) 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 게이트들은 서로 전기적으로 커플링되어 제 1 노드를 형성하고;
    (ii) 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 드레인들은 서로 전기적으로 커플링되어 제 2 노드를 형성하고;
    (iii) 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 소스들, 및 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 드레인들은 서로 전기적으로 커플링되어 제 3 노드를 형성하며;
    (iv) 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 소스들은 서로 전기적으로 커플링되어 제 4 노드를 형성하는,
    유닛 픽셀 드라이버 회로.
  3. 삭제
  4. 제 2 항에 있어서,
    데이터 트랜지스터를 더 포함하고,
    상기 데이터 트랜지스터의 소스는 데이터 신호 라인에 전기적으로 커플링되고, 상기 데이터 트랜지스터의 드레인은 상기 제 1 노드에 전기적으로 커플링되며, 상기 데이터 트랜지스터의 게이트는 선택 신호를 전달하도록 구성된 선택 라인에 전기적으로 커플링되는,
    유닛 픽셀 드라이버 회로.
  5. 제 2 항에 있어서,
    게이팅 트랜지스터를 더 포함하고,
    상기 게이팅 트랜지스터의 소스는 기준 전압에 전기적으로 커플링되고, 상기 게이팅 트랜지스터의 드레인은 상기 제 4 노드에 전기적으로 커플링되며, 상기 게이팅 트랜지스터의 게이트는 인에이블(enable) 신호를 전달하도록 구성된 인에이블 라인에 전기적으로 커플링되는,
    유닛 픽셀 드라이버 회로.
  6. 제 2 항에 있어서,
    상기 트랜지스터들은:
    상기 제 1 트랜지스터는 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터에 인접하고;
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 4 트랜지스터에 인접하고;
    상기 제 3 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 4 트랜지스터에 인접하고; 그리고
    상기 제 4 트랜지스터는 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터에 인접하도록
    기판상에 배치되는,
    유닛 픽셀 드라이버 회로.
  7. 제 6 항에 있어서,
    게이팅 트랜지스터 및 데이터 트랜지스터를 더 포함하며,
    상기 게이팅 트랜지스터 및 상기 데이터 트랜지스터는,
    상기 데이터 트랜지스터가 상기 제 1 트랜지스터 및 상기 게이팅 트랜지스터에 인접하고;
    상기 게이팅 트랜지스터가 상기 제 2 트랜지스터 및 상기 데이터 트랜지스터에 인접하도록
    상기 기판상에 배치되는,
    유닛 픽셀 드라이버 회로.
  8. 제 7 항에 있어서,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 데이터 트랜지스터 및 상기 게이팅 트랜지스터는 트랜지스터 그룹을 형성하고,
    상기 커패시터는 상기 트랜지스터 그룹의 둘레 부근에 분포되는,
    유닛 픽셀 드라이버 회로.
  9. 제 1 항에 있어서,
    상기 커패시터는 하나 또는 그 초과의 트랜지스터들을 사용하여 구현되는,
    유닛 픽셀 드라이버 회로.
  10. 제 9 항에 있어서,
    상기 커패시터를 구현하는 상기 하나 또는 그 초과의 트랜지스터들은 상기 제어 블록의 상기 2개 또는 그 초과의 트랜지스터들과 공통의 게이트 기하학적 크기를 공유하는,
    유닛 픽셀 드라이버 회로.
  11. 유닛 픽셀 드라이버 회로로서,
    원하는 픽셀 휘도에 대응하는 전압을 저장하도록 구성된 커패시터 ― 상기 커패시터는 구성 트랜지스터들의 상호연결된 조합을 포함하고, 상기 커패시터는 제 1 단자 및 제 2 단자를 가지고, 상기 제 1 단자는 공급 전압에 직접 전기적으로 커플링됨 ―;
    제 1 트랜지스터 게이트, 제 1 트랜지스터 드레인 및 제 1 트랜지스터 소스를 포함하는 제 1 트랜지스터;
    제 2 트랜지스터 게이트, 제 2 트랜지스터 드레인 및 제 2 트랜지스터 소스를 포함하는 제 2 트랜지스터;
    제 3 트랜지스터 게이트, 제 3 트랜지스터 드레인 및 제 3 트랜지스터 소스를 포함하는 제 3 트랜지스터;
    제 4 트랜지스터 게이트, 제 4 트랜지스터 드레인 및 제 4 트랜지스터 소스를 포함하는 제 4 트랜지스터를 포함하고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는:
    (i) 상기 제 1 트랜지스터 드레인이 상기 제 2 트랜지스터 드레인에 직접 전기적으로 커플링되고;
    (ii) 상기 제 1 트랜지스터 소스가 상기 제 2 트랜지스터 소스에 직접 전기적으로 커플링되고;
    (iii) 상기 제 3 트랜지스터 드레인이 상기 제 4 트랜지스터 드레인에 직접 전기적으로 커플링되고;
    (iv) 상기 제 3 트랜지스터 소스가 상기 제 4 트랜지스터 소스에 직접 전기적으로 커플링되고;
    (v) 상기 제 1 트랜지스터 소스, 상기 제 2 트랜지스터 소스, 상기 제 3 트랜지스터 드레인 및 상기 제 4 트랜지스터 드레인은 서로 전기적으로 커플링되고;
    (vi) 상기 제 1 트랜지스터 게이트, 상기 제 2 트랜지스터 게이트, 상기 제 3 트랜지스터 게이트 및 상기 제 4 트랜지스터 게이트는 서로 전기적으로 커플링되고 상기 커패시터의 상기 제 2 단자에 커플링되며,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 픽셀 LED를 통해 흐르는 전류의 양 ― 상기 픽셀 LED를 통해 흐르는 전류의 양은 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 게이트들에 인가되는 신호에 대응함 ―을 제어하도록 구성되며;
    상기 구성 트랜지스터들 및 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 균일한 패턴으로 기판상에 분포될 수 있고,
    상기 구성 트랜지스터들 및 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 공통의 게이트 기하학적 크기를 공유하도록 구성되는,
    유닛 픽셀 드라이버 회로.
  12. 제 11 항에 있어서,
    상기 균일한 패턴은 일 세트의 로우들 및 컬럼들인,
    유닛 픽셀 드라이버 회로.
  13. 삭제
  14. 삭제
  15. 제 11 항에 있어서,
    상기 트랜지스터들은:
    상기 제 1 트랜지스터는 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터에 인접하고;
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 4 트랜지스터에 인접하고;
    상기 제 3 트랜지스터는 상기 제 1 트랜지스터 및 상기 제 4 트랜지스터에 인접하고; 그리고
    상기 제 4 트랜지스터는 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터에 인접하도록
    기판상에 배치되는,
    유닛 픽셀 드라이버 회로.
  16. 제 11 항에 있어서,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 게이트들에 인가되는 신호는 전압인,
    유닛 픽셀 드라이버 회로.
  17. 제 16 항에 있어서,
    상기 전압을 저장하도록 구성된 커패시터를 더 포함하고,
    상기 커패시터는 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 게이트들에 전기적으로 커플링되는,
    유닛 픽셀 드라이버 회로.
  18. 제 17 항에 있어서,
    상기 커패시터는 하나 또는 그 초과의 트랜지스터들을 사용하여 구현되는,
    유닛 픽셀 드라이버 회로.
  19. 제 18 항에 있어서,
    상기 커패시터를 구현하는 상기 하나 또는 그 초과의 트랜지스터들은 병렬로 그리고 직렬로 함께 연결된 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터와 공통의 게이트 기하학적 크기를 공유하는,
    유닛 픽셀 드라이버 회로.
  20. 픽셀 LED를 구동시키는 방법으로서,
    원하는 픽셀 휘도에 대응하는 전압을 저장하도록 구성된 커패시터를 제공하는 단계 ― 상기 커패시터는 구성 트랜지스터들의 상호연결된 조합을 포함하고, 상기 커패시터는 제 1 단자 및 제 2 단자를 가지고, 상기 제 1 단자는 공급 전압에 직접 전기적으로 커플링됨 ―;
    상기 제 2 단자를 통해 원하는 픽셀 휘도에 대응하는 전압을 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터의 블록에 인가하는 단계 ― 상기 제 1 트랜지스터는 제 1 트랜지스터 게이트, 제 1 트랜지스터 드레인 및 제 1 트랜지스터 소스를 포함하고, 상기 제 2 트랜지스터는 제 2 트랜지스터 게이트, 제 2 트랜지스터 드레인 및 제 2 트랜지스터 소스를 포함하며, 상기 제 3 트랜지스터는 제 3 트랜지스터 게이트, 제 3 트랜지스터 드레인 및 제 3 트랜지스터 소스를 포함하고, 상기 제 4 트랜지스터는 제 4 트랜지스터 게이트, 제 4 트랜지스터 드레인 및 제 4 트랜지스터 소스를 포함함 ―; 및
    상기 픽셀 LED를 통해 흐르는 전류의 양을 제어하는 단계 ― 상기 전류의 양은 원하는 픽셀 휘도에 대응하는 전압에 대응함 ―
    를 포함하고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 블록은,
    (i) 상기 제 1 트랜지스터 드레인이 상기 제 2 트랜지스터 드레인에 직접 전기적으로 커플링되고;
    (ii) 상기 제 1 트랜지스터 소스가 상기 제 2 트랜지스터 소스에 직접 전기적으로 커플링되고;
    (iii) 상기 제 3 트랜지스터 드레인이 상기 제 4 트랜지스터 드레인에 직접 전기적으로 커플링되고;
    (iv) 상기 제 3 트랜지스터 소스가 상기 제 4 트랜지스터 소스에 직접 전기적으로 커플링되고;
    (v) 상기 제 1 트랜지스터 소스, 상기 제 2 트랜지스터 소스, 상기 제 3 트랜지스터 드레인 및 상기 제 4 트랜지스터 드레인은 서로 직접 전기적으로 커플링되고;
    (vi) 상기 제 1 트랜지스터 게이트, 상기 제 2 트랜지스터 게이트, 상기 제 3 트랜지스터 게이트 및 상기 제 4 트랜지스터 게이트는 서로 전기적으로 커플링되고 상기 커패시터의 상기 제 2 단자에 커플링되며, 그리고
    (vii) 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터 및 상기 구성 트랜지스터들의 상호연결된 조합은 공통의 게이트 기하학적 크기를 공유하도록 구성되는,
    픽셀 LED를 구동시키는 방법.
KR1020177010396A 2014-09-19 2015-08-12 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법 KR102395067B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462052720P 2014-09-19 2014-09-19
US62/052,720 2014-09-19
PCT/US2015/044796 WO2016043873A1 (en) 2014-09-19 2015-08-12 Active matrix led pixel driving circuit and layout method

Publications (2)

Publication Number Publication Date
KR20170057367A KR20170057367A (ko) 2017-05-24
KR102395067B1 true KR102395067B1 (ko) 2022-05-04

Family

ID=54011081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177010396A KR102395067B1 (ko) 2014-09-19 2015-08-12 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법

Country Status (5)

Country Link
US (1) US9858858B2 (ko)
JP (1) JP6871159B2 (ko)
KR (1) KR102395067B1 (ko)
CN (1) CN107077819B (ko)
WO (1) WO2016043873A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102395067B1 (ko) 2014-09-19 2022-05-04 코핀 코포레이션 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
RU2680750C1 (ru) * 2018-04-16 2019-02-26 Закрытое акционерное общество "Орбита" Способ дистанционного мониторинга запасов устойчивости электроэнергетической системы космического аппарата с длительным ресурсом работы
CN109754744A (zh) * 2019-03-18 2019-05-14 昆山国显光电有限公司 一种显示面板和显示装置
TWI801736B (zh) * 2020-06-03 2023-05-11 大陸商北京集創北方科技股份有限公司 電路佈局結構、led顯示驅動晶片、led顯示裝置、及資訊處理裝置
TW202244884A (zh) * 2021-04-30 2022-11-16 日商半導體能源研究所股份有限公司 顯示裝置
CN216623636U (zh) * 2021-12-15 2022-05-27 昆山国显光电有限公司 显示面板及显示装置
US11568816B1 (en) * 2022-02-03 2023-01-31 Meta Platforms Technologies, Llc Burn-in compensation scheme for light-emitting diode based displays
US11568813B1 (en) 2022-05-10 2023-01-31 Meta Platforms Technologies, Llc Pixel level burn-in compensation for light-emitting diode based displays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263130A (ja) 2002-03-08 2003-09-19 Semiconductor Energy Lab Co Ltd 表示装置、発光装置及び電子機器
JP2004117820A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 電子回路、電子装置及び電子機器
JP2004126106A (ja) 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228696B1 (en) * 1998-11-05 2001-05-08 Vantis Corporation Semiconductor-oxide-semiconductor capacitor formed in integrated circuit
JP4049037B2 (ja) * 2003-06-30 2008-02-20 ソニー株式会社 表示装置およびその駆動方法
US8692740B2 (en) 2005-07-04 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
JP5381836B2 (ja) * 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
US8400746B1 (en) * 2010-11-30 2013-03-19 Integrated Device Technology, Inc. Bypass capacitor with reduced leakage current and power-down control
KR102395067B1 (ko) 2014-09-19 2022-05-04 코핀 코포레이션 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263130A (ja) 2002-03-08 2003-09-19 Semiconductor Energy Lab Co Ltd 表示装置、発光装置及び電子機器
JP2004117820A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 電子回路、電子装置及び電子機器
JP2004126106A (ja) 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Also Published As

Publication number Publication date
JP6871159B2 (ja) 2021-05-12
US9858858B2 (en) 2018-01-02
US20160086534A1 (en) 2016-03-24
WO2016043873A1 (en) 2016-03-24
CN107077819B (zh) 2020-02-11
KR20170057367A (ko) 2017-05-24
CN107077819A (zh) 2017-08-18
JP2017533457A (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
KR102395067B1 (ko) 액티브 매트릭스 led 픽셀 구동 회로 및 레이아웃 방법
JP7247301B2 (ja) シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
US10360862B2 (en) Displays with supplemental loading structures
US9564478B2 (en) Liquid crystal displays with oxide-based thin-film transistors
US9337247B2 (en) Organic light-emitting diode display with bottom shields
US9716134B2 (en) Organic light-emitting diode display with bottom shields
EP3163562B1 (en) Pixel circuit, display panel and display device
US20180075809A1 (en) Displays with Multiple Scanning Modes
EP3220382A1 (en) Pixel circuit, driving method, and display device
EP3159878B1 (en) Pixel circuit and display device
EP3159879A1 (en) Pixel circuit and display device
US9779661B2 (en) Pixel circuit and display apparatus
US11244624B2 (en) Pixel circuit and driving method therefor, display substrate and display device
KR20130059359A (ko) 픽셀 단위 구동 회로와 구동 방법 및 디스플레이 장치
US10181280B2 (en) Charge sharing pixel circuit
CN108062932B (zh) 一种有机薄膜晶体管构造的像素电路
JP2016520872A (ja) 大型ピクセルマトリクスを備える電気光学装置
US11120743B2 (en) Pixel driving circuit and display device
US20190088206A1 (en) Display Having Gate Driver Bootstrapping Circuitry With Enhanced-Efficiency
US10026348B2 (en) Driving scheme for high brightness and fast response panel flash
US11049457B1 (en) Mirrored pixel arrangement to mitigate column crosstalk
WO2016155193A1 (zh) 像素电路及其驱动方法、显示装置
KR101519213B1 (ko) 디스플레이 구동 소비 전력 절감 방법
CN117672115A (zh) 一种像素驱动电路、显示面板及显示装置
KR102022991B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant