JP2017532605A - トライゲート型表示パネル - Google Patents

トライゲート型表示パネル Download PDF

Info

Publication number
JP2017532605A
JP2017532605A JP2017520952A JP2017520952A JP2017532605A JP 2017532605 A JP2017532605 A JP 2017532605A JP 2017520952 A JP2017520952 A JP 2017520952A JP 2017520952 A JP2017520952 A JP 2017520952A JP 2017532605 A JP2017532605 A JP 2017532605A
Authority
JP
Japan
Prior art keywords
sub
display panel
data line
pixel
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017520952A
Other languages
English (en)
Other versions
JP2017532605A5 (ja
JP6542886B2 (ja
Inventor
杜鵬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017532605A publication Critical patent/JP2017532605A/ja
Publication of JP2017532605A5 publication Critical patent/JP2017532605A5/ja
Application granted granted Critical
Publication of JP6542886B2 publication Critical patent/JP6542886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Abstract

【課題】本発明は、トライゲート型表示パネルを提供する。【解決手段】いくつかの画素単位と、スキャンラインと、データラインと、ファンアウト領域と、からなる。いくつかの画素単位は、異なるカラーを表示する３つのサブ画素単位を備え、各サブ画素単位上に薄膜トランジスタが設けられ、前記薄膜トランジスタのソース電極は、サブ画素単位の自己コンデンサによって、各サブ画素の充電電極に接続される。スキャンラインは、表示パネルの第１方向に沿って順番に設置されることによって、サブ画素単位上の各薄膜トランジスタのグリッド電極と接続される。データラインは、表示パネルの第２方向に沿って設置されることによって、サブ画素単位上に設置された薄膜トランジスタのドレイン電極と接続される。ファンアウト領域は、複数のファンアウトラインを備え、各ファンアウトラインの出力端子とスキャンラインの配列は同じであるとともに、各スキャンラインの２つの交差部と接続される。【選択図】図４

Description

本発明は、２０１４年１０月２０日に提出した申請番号ＣＮ２０１４１０５５９６１４．３・発明名称「トライゲート型表示パネル」の先願優先権を要求し、前記先願の内容は引用の方法で本文中に合併される。
本発明は、表示の技術分野に関し、特に、トライゲート型表示パネルに関する。
トライゲート型表示パネル（Ｔｒｉｇａｔｅ Ｐａｎｅｌ）を設計する時、従来の方法では、コストを節約するため、ソース側（ｓｏｕｒｃｅ）は、通常ハイピンカウント（ｈｉｇｈ ｐｉｎ ｃｏｕｎｔ）の設計が採用される。例えば、ソース側にはファンアウト端子（ｆａｎｏｕｔ）と集積回路チップ（ＩＣ）のみが使用される。しかしながら、このように設計されたファンアウト領域の抵抗差（Ｒｍａｘ−Ｒｍｉｎ）は、一般に比較的大きい。
実際作動する時、ソース側のファンアウト領域の抵抗差が大きすぎることによって生じる主な問題は、カラー画面を表示する時に、パネルの両側に生じる色かぶりである。カラー画面において、データラインは、２つのサブ画素に連続して充電し、それから再び次の画素の２つのサブ画素に充電するが、ファンアウト領域の抵抗が比較的大きいため、信号のＲＣ遅延が比較的深刻である。よって、最初に充電されるサブ画素の充電状況は、２つ目のサブ画素ほど理想的ではない。特にファンアウト領域において、ルーティング抵抗が一番大きい場所であるパネル両側のサブ画素の充電状況の差によって色かぶりが生じる。
よって、カラー画面表示の条件下で、色かぶりを防止する、または色かぶりを起こさないトライゲート型表示パネルの設計が必要とされている。
申請番号ＣＮ２０１４１０５５９６１４．３
本発明は、カラー画面表示の条件下で、色かぶりを防止する、または色かぶりを起こさないトライゲート型表示パネルを提供することを目的とする。
上述の目的を達成するために、本発明が提供するトライゲート型表示パネルは、いくつかの画素単位と、スキャンラインと、データラインと、ファンアウト領域と、からなる。前記いくつかの画素単位は、異なるカラーを表示する３つのサブ画素単位を備え、各サブ画素単位上に薄膜トランジスタが設けられ、前記薄膜トランジスタのソース電極は、前記サブ画素単位の自己コンデンサによって、各サブ画素の充電電極に接続される。前記スキャンライン（Ｇ１，Ｇ２，…， Ｇ（２ｎ−１），Ｇ２ｎ）は、表示パネルの第１方向に沿って順番に設置されることによって、サブ画素単位上の各薄膜トランジスタのグリッド電極と接続される。前記データラインは、表示パネルの第２方向に沿って設置されることによって、サブ画素単位上に設置された薄膜トランジスタのドレイン電極と接続される。前記ファンアウト領域は、複数のファンアウトラインを備え、各ファンアウトラインの出力端子と前記スキャンラインの配列は同じであるとともに、各スキャンラインの２つの交差部と接続されることによって、各ファンアウトラインに順番に高レベルパルスを印加する時、前記スキャンラインは、Ｇ２，Ｇ１，…， Ｇ２ｎ， Ｇ（２ｎ−１）の順番に従って導通される。
本発明の実施例に基づいて，３つのサブ画素単位は、それぞれ赤色、黄色、青色を表す。
本発明の実施例に基づいて，隣り合わせの２列の画素単位におけるサブ画素単位の色の配列順序は、同じである。
本発明の実施例に基づいて，各データラインは、前記デジタルラインの一側に設置された各サブ画素の薄膜トランジスタのドレイン電極と接続される。
本発明の実施例に基づいて，各データラインは、前記データラインの両側に設置された異なる色を表示するサブ画素単位の薄膜トランジスタのドレイン電極と接続される。
本発明の実施例に基づいて，隣り合わせの２列の画素単位におけるサブ画素単位の色の配列順序は、反対である。
本発明の実施例に基づいて，スキャンラインのパルス制御において、データラインは、同時に４つのサブ画素単位に充電する。
本発明は、パネル上の配線方法を変え、作動時にデータラインが一度に４つのサブ画素に充電する。このように半分のみのサブ画素単位の充電状況が同じではないことで、異なる色のサブ画素の充電差が減少するとともに、カラー画面における色かぶりが少なくなり、トライゲート型パネルの表示品質が改善される。隣り合わせの２列の画素単位のサブ画素単位の色が反対の順序で配列される時、同様のパルス順序において、さらに異なる色のサブ画素単位の充電差を減少させることができ、全体的に色かぶりが少なくなる。
さらに、本発明の配線設計により、設計時のソース側のファンアウト領域の抵抗制限を緩和することができることによって、さらに有利に狭額縁のパネルを設計することができる。
本発明のその他の特徴や長所は、以下の明細書において詳述するとともに、部分によっては、明細書によって分かりやすくなる、または実施例を通して分かりやすくなる。本発明の目的とその他の長所は、明細書、特許明細書、図において特別に指摘した構造によって実現され達成される。
図は、本発明をさらに分かりやすくするために提供されるとともに、明細書の一部であり、本発明の実施例とともに本発明について説明するとともに、本発明を制限するものではない。
従来のトライゲート型表示パネルのファンアウト端子と画素単位の配線図である。 従来のトライゲート型表示パネルにおける紫色表示時のパネル中央の領域とパネル両側の領域の画素の充電状況を示した図である。 トライゲート型表示パネルに提供するファンアウト端子のスキャンパルスの順序図である。 本発明の１つの実施例に基づいてファンアウト端子と画素スキャンラインが交差して接続されることを示した図である。 図４の通りに配置された回路のスキャンライン上に生じるパルスの順序図である。 本発明の実施例に基づいて一度に４つの画素電極に充電し、例として紫色を表示する順序図である。 本発明の第２実施例に基づくトライゲート型パネルの配置構造を示した図である。 本発明の第３実施例に基づくトライゲート型パネルの配置構造を示した図である。 本発明に基づくＤ１データラインとＤ２データラインへの充電状況を示した図である。
以下に図及び実施例を組み合わせて、本発明の実施方法について詳しく説明する。それによって、本発明が、技術手段を用いて技術問題を解決する方法とともに、技術的効果を達成する実現過程について十分に理解することができるとともに実施される。説明すべき点として、矛盾が生じない限り、本発明における各実施例及び各実施例における各特徴は互いに組み合わせることができ、形成された技術案は、すべて本発明の保護範囲内に含まれるものとする。
図１は、ソース側においてハイピンカウント（ｈｉｇｈ ｐｉｎ ｃｏｕｎｔ）設計を採用した従来のトライゲート型表示パネルのファンアウト端子と画素単位の配線図である。そのうち、Ｄ１からＤ５は、データライン（Ｄａｔａ Ｌｉｎｅ）であり、Ｇ１からＧ１０は、スキャンライン（Ｇａｔｅ Ｌｉｎｅ）であり、丸の中に記載された数字は、ファンアウト領域（Ｆａｎｏｕｔ）回路の番号である。
図２は、図１に対応するトライゲート型表示パネル上に赤青のカラー画面が表示される時の画素の充電状況を示した図である。グリッド電極ライン（またはスキャンライン）は、上から下へと１つずつ作動する。表示パネルの中央と両側のソースファンアウト端子の抵抗差は比較的大きいため、データライン（ｄａｔａ ｌｉｎｅ）上の信号のＲＣ遅延の状況もそれぞれ異なる。表示パネル両側のデータ信号のＲＣ遅延がさらに大きくなると、図２に示すように波形になる。赤、青２色のサブ画素が作動する時、データラインは、まず青色サブ画素に充電する。その後、赤色サブ画素に充電する。パネル両側の信号波形の遅延が比較的大きいため、パネル中央の位置と比べて、すべての青色サブ画素の充電状況は、赤色サブ画素の充電状況より悪くなる。最終的な結果として、パネル両側は紫色の画面を表示する時赤みを帯びる、スキャンの方向が逆であると、画面の両側が青みを帯びる現象が生じる。同様に、黄色、水色の画面を表示する時にも同じ問題が存在する。
図３は、トライゲート型表示パネルに提供するファンアウト端子のスキャンパルスの順序図である。図１に示す従来の配線方法に従って、ファンアウト領域の各端子とスキャンラインを対応して接続することによって、ファンアウト端子のスキャンパルスの順序とスキャンラインに生じるパルスの順序は同じになる。そのうち、Ｖｇｈは、高電位を表す。スキャンライン信号が高電位の時、スキャンライン信号とつながる薄膜トランジスタＴＦＴはオンにされ、関連する画素は充電を行う。Ｖｇｌは、低電位を表す。スキャンライン信号が低電位の時、スキャンライン信号とつながる薄膜トランジスタＴＦＴはオフにされる。丸の中に記載された数字から分かる通り、図１に示すファンアウト領域とスキャンラインの間のルーティング関係に従って、パネル内部のスキャンラインが１、２、３、……、２ｎ−１、２ｎの通りに１つずつオンにされ、それによって、図２下方に示す充電時間の不一致による色かぶりの問題が生じる。
上述の問題を解決するため、本発明は、図４に示す表示パネルの配線方法を提供する。図４は、本発明の１つの実施例に基づいてファンアウト端子と画素スキャンラインが交差して接続されることを示した図である。
図４に示す回路において、表示パネルは、いくつかの画素単位と、スキャンラインと、データラインと、ファンアウト領域と、からなる。前記いくつかの画素単位は、異なるカラーを表示する３つのサブ画素単位を備え、各サブ画素単位上に薄膜トランジスタが設けられ、前記薄膜トランジスタのソース電極は、サブ画素単位の自己コンデンサによって、各サブ画素の充電電極に接続される。前記スキャンライン（Ｇ１、Ｇ２、…、 Ｇ（２ｎ−１）、Ｇ２ｎ）は、表示パネルの第１方向に沿って例えば行方向または水平方向に順番に設置されることによって、サブ画素単位上の各薄膜トランジスタのグリッド電極と接続される。前記データライン（Ｄ１、Ｄ２、…、Ｄｍ）は、表示パネルの第２方向に沿って例えば列方向または縦方向に設置されることによって、サブ画素単位上に設置された薄膜トランジスタのドレイン電極と接続される。前記ファンアウト領域は、複数のファンアウトラインを備え、各ファンアウトラインの出力端子とスキャンラインの配列は同じであるとともに、各スキャンラインの２つの交差部と接続されることによって、各ファンアウトラインに順番に高レベルパルスを印加する時、スキャンラインは、Ｇ２、Ｇ１、…、 Ｇ２ｎ、 Ｇ（２ｎ−１）の順番に従って導通される。
本発明の１つの実施例において、３つのサブ画素単位は、それぞれ赤色、黄色、青色を表す。当然のことながら、本発明がこれによって制限されることはなく、実際の状況に基づいてサブ画素単位は、他の色と組み合わせることもできる。
本発明の１つの実施例において、各データラインは、前記デジタルラインの一側に設けられた各サブ画素の薄膜トランジスタのドレイン電極と接続される。スキャンラインのパルス制御において、データラインは、同時に４つのサブ画素単位に充電する。充電の波形は図６の通りである。
図４に示すパネルの配置回路において、隣り合わせの２列の画素単位のサブ画素単位における色の配列順序は同じである。当然のことながら、図８に示すように、隣り合わせの２列の画素単位のサブ画素単位における色の配列順序は、反対にすることもできる。図８において、奇数本のデータラインが上から下へと対応する画素の色は、ＲＧＢ配列（つまり赤緑青配列）であり、偶数本のデータラインが対応する画素の色は、ＢＧＲ配列（つまり青緑赤配列）である。図９に示す通り、Ｄ１データラインとＤ２データラインの充電状況を例とする。
このような配線方法において、データラインも連続して４つの画素に充電を行い、同樣に紫の画面を例とする。奇数本のデータラインが充電する時、最初の赤色画素の充電状況は比較的悪いが、偶数本のデータラインが充電する時も、最初の青色画素の充電情状況は比較的悪い。全体的に見て、異なる色の画素における充電差がなくなり、パネル両側の色かぶりは、比較すると大幅に改善される。
図１に示す従来設計において、ファンアウト領域のルーティング番号とパネル内部のスキャンラインの番号は、一対一対応し、同じ番号のものは一緒に接続される。よって、それらはすべて１、２、３、……２ｎ−１、２ｎの順序に従って順番にオンにされる。図４における構造では、このような接続方法が変更されており、ファンアウト領域の第２ｎ−１本目のルーティングとパネル内部の第２ｎ本目のスキャンラインが接続され、ファンアウト領域の第２ｎ本目のルーティングとパネル内部の第２ｎ−１本目のスキャンが接続される。ファンアウト領域のルーティング信号と上述の従来設計は同じであるが、接続方法が変更されることによって、パネル内部のスキャンラインがオンにされる順序に変化が生じる。対応する波形は、図５に示す通りである。
順番について言えば、パネル内部のスキャンラインは、２、１、４、３、……２ｎ、２ｎ−１の順序でオンにされる。
図５における各スキャンラインが対応する画素の色とデータラインの波形は、図６に示す通りである。このような配線方法において、データライン（Ｄ１−Ｄ５）は、一度に４つのサブ画素に充電を行い、全体の異なる色のサブ画素の充電状況の差は減少される。同様に、赤と青の混色である紫色を表示する画面を例とすると、スキャンラインは上から下へとオンにされる。パネル中央と両側のデータ信号の波形は、図６の通りであり、データラインは一度に４つのサブ画素に充電を行う。パネルの両側において、ＲＣ遅延が比較的深刻であるため、４つのサブ画素中の１つ目のサブ画素の充電状況は、他の３つのサブ画素よりも悪い。しかしながら全体的に見ると、パネル両側のわずか半分の数の赤色サブ画素と青色サブ画素の充電状況が同じではないだけで、もう半分のサブ画素の充電状況は同じである。従来のトライゲート型表示パネルの設計において、パネル両側の赤色サブ画素と青色サブ画素の充電状況はすべて異なる。よって、この配線方法を採用することによって、異なる色のサブ画素の充電状況の差が効果的に改善され、パネル両側の色かぶりが大幅に減少する。
図７は、本発明の２つ目の実施例であり、この実施例において、各データラインは前記データラインの両側に設けられた異なる色を表示するサブ画素単位の薄膜トランジスタのドレイン電極と接続されることによって、データラインが交差して両側に位置する各サブ画素に充電し、パネル両側の色かぶりが改善される。色かぶりの改善效果について言えば、これと図４は同じである。しかしながら、２本のデータラインが交差して画素単位に充電することによって、１本のデータラインの消費電力を減らすことができ、表示パネルの寿命が延長される。
新しい表示パネルの配線方法を採用することによって、異なる色のサブ画素の充電差が減少することによって、カラー画面の両側の色かぶりが防止され、表示効果が改善される。設計時のソース側のファンアウト領域の抵抗制限を緩和することは、狭額縁の設計の実現においても有利である。
本発明が開示する実施方法は、上述の通りであるが、上述の内容は、本発明を理解しやすくするために採用した実施方法に過ぎず、本発明はこれによって制限されない。本発明が属する技術領域内の技術者は皆、本発明が開示する精神と保護範囲を逸脱しない限り、実施形式において、及び詳細において変更し変化させることができるが、本発明の特許保護範囲は、付属される特許明細書によって定義される範囲を基準とする。
Ｄ データライン
Ｇ スキャンライン
Ｖｇｈ 高電位
Ｖｇｌ 低電位

Claims (7)

  1. いくつかの画素単位と、スキャンラインと、データラインと、ファンアウト領域と、からなるトライゲート型表示パネルであって、
    前記いくつかの画素単位は、異なるカラーを表示する３つのサブ画素単位を備え、各サブ画素単位上に薄膜トランジスタが設けられ、前記薄膜トランジスタのソース電極は、サブ画素単位の自己コンデンサによって、各サブ画素の充電電極に接続され、
    前記スキャンライン（Ｇ１、Ｇ２、…、 Ｇ（２ｎ−１）、Ｇ２ｎ）は、表示パネルの第１方向に沿って順番に設置されることによって、サブ画素単位上の各薄膜トランジスタのグリッド電極と接続され、
    前記データラインは、表示パネルの第２方向に沿って設置されることによって、サブ画素単位上に設置された薄膜トランジスタのドレイン電極と接続され、
    前記ファンアウト領域は、複数のファンアウトラインを備え、各ファンアウトラインの出力端子とスキャンラインの配列は同じであるとともに、各スキャンラインの２つの交差部と接続されることによって、各ファンアウトラインに順番に高レベルパルスを印加する時、前記スキャンラインは、Ｇ２、Ｇ１、…、 Ｇ２ｎ、 Ｇ（２ｎ−１）の順番に従って導通されることを特徴とする、トライゲート型表示パネル。
  2. ３つのサブ画素単位は、それぞれ赤色、黄色、青色を表すことを特徴とする、請求項１に記載のトライゲート型表示パネル。
  3. 隣り合わせの２列の画素単位のサブ画素単位における色の配列順序は同じであることを特徴とする、請求項２に記載のトライゲート型表示パネル。
  4. 各データラインは前記データラインの一側に設けられた各サブ画素の薄膜トランジスタのドレイン電極と接続されることを特徴とする、請求項２に記載のトライゲート型表示パネル。
  5. 各データラインは前記データラインの両側に設けられた異なる色を表示するサブ画素単位の薄膜トランジスタのドレイン電極と接続されることを特徴とする、請求項３に記載のトライゲート型表示パネル。
  6. 隣り合わせの２列の画素単位におけるサブ画素単位の色の配列順序は、反対であることを特徴とする、請求項４に記載のトライゲート型表示パネル。
  7. スキャンラインのパルス制御において、データラインは、同時に４つのサブ画素単位に充電を行うことを特徴とする、請求項１に記載のトライゲート型表示パネル。
JP2017520952A 2014-10-20 2014-12-15 表示パネル Expired - Fee Related JP6542886B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410559614.3 2014-10-20
CN201410559614.3A CN104299559B (zh) 2014-10-20 2014-10-20 一种三栅型显示面板
PCT/CN2014/093887 WO2016061884A1 (zh) 2014-10-20 2014-12-15 一种三栅型显示面板

Publications (3)

Publication Number Publication Date
JP2017532605A true JP2017532605A (ja) 2017-11-02
JP2017532605A5 JP2017532605A5 (ja) 2019-03-07
JP6542886B2 JP6542886B2 (ja) 2019-07-10

Family

ID=52319261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520952A Expired - Fee Related JP6542886B2 (ja) 2014-10-20 2014-12-15 表示パネル

Country Status (7)

Country Link
JP (1) JP6542886B2 (ja)
KR (1) KR101963055B1 (ja)
CN (1) CN104299559B (ja)
DE (1) DE112014006976T5 (ja)
GB (1) GB2545845B (ja)
RU (1) RU2653128C1 (ja)
WO (1) WO2016061884A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875909B (zh) * 2017-03-23 2018-10-16 深圳市华星光电技术有限公司 驱动电路及液晶显示装置
CN107632477A (zh) * 2017-10-12 2018-01-26 惠科股份有限公司 阵列基板及其应用的显示面板
CN111834424B (zh) * 2020-07-01 2022-03-08 武汉华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
CN111812901B (zh) * 2020-07-08 2023-03-31 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029666A (ja) * 2001-07-19 2003-01-31 Pioneer Electronic Corp ディスプレイパネルおよび走査方法
JP2004317726A (ja) * 2003-04-15 2004-11-11 Seiko Epson Corp 電気光学装置、およびそれを用いた電子機器
JP2005346037A (ja) * 2004-05-31 2005-12-15 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
JP2008225431A (ja) * 2007-03-12 2008-09-25 Orise Technology Co Ltd 表示パネルを駆動する方法
JP2008249895A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 表示パネル及びそれを用いたマトリックス表示装置
JP2008268843A (ja) * 2007-03-29 2008-11-06 Casio Comput Co Ltd アクティブマトリックス型表示装置の駆動回路、駆動方法及びアクティブマトリックス型表示装置
JP2010151860A (ja) * 2008-12-24 2010-07-08 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
US20100289792A1 (en) * 2009-05-13 2010-11-18 Yuan-Yi Liao Method for driving a tri-gate tft lcd
US20100289492A1 (en) * 2009-05-13 2010-11-18 Stephan Biber Method and device for position determination of body matrix coils in mr systems
JP2013511852A (ja) * 2009-12-23 2013-04-04 インテル コーポレイション ＦｉｎＦＥＴとトライゲートデバイス用のラップアラウンド型コンタクト
JP2013513973A (ja) * 2009-12-30 2013-04-22 インテル・コーポレーション マルチゲートｉｉｉ−ｖ量子井戸構造
JP2014153541A (ja) * 2013-02-08 2014-08-25 Japan Display Central Co Ltd 画像表示装置及びその駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366054B (en) * 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
JP2008129289A (ja) * 2006-11-20 2008-06-05 Sharp Corp 液晶表示装置および液晶駆動方法
CN101271658B (zh) * 2007-03-23 2011-01-05 旭曜科技股份有限公司 显示面板的驱动方法
JP5085268B2 (ja) * 2007-10-19 2012-11-28 ルネサスエレクトロニクス株式会社 液晶表示装置とその駆動方法
TWI423241B (zh) * 2010-12-27 2014-01-11 Au Optronics Corp 液晶顯示裝置之驅動方法
TWI469123B (zh) * 2012-08-09 2015-01-11 Au Optronics Corp 顯示面板
CN102856320B (zh) * 2012-08-13 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板及显示器
KR20140074740A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
CN103293809B (zh) * 2013-05-28 2015-09-30 深圳市华星光电技术有限公司 抗色偏显示面板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029666A (ja) * 2001-07-19 2003-01-31 Pioneer Electronic Corp ディスプレイパネルおよび走査方法
JP2004317726A (ja) * 2003-04-15 2004-11-11 Seiko Epson Corp 電気光学装置、およびそれを用いた電子機器
JP2005346037A (ja) * 2004-05-31 2005-12-15 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
JP2008225431A (ja) * 2007-03-12 2008-09-25 Orise Technology Co Ltd 表示パネルを駆動する方法
JP2008249895A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 表示パネル及びそれを用いたマトリックス表示装置
JP2008268843A (ja) * 2007-03-29 2008-11-06 Casio Comput Co Ltd アクティブマトリックス型表示装置の駆動回路、駆動方法及びアクティブマトリックス型表示装置
JP2010151860A (ja) * 2008-12-24 2010-07-08 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
US20100289792A1 (en) * 2009-05-13 2010-11-18 Yuan-Yi Liao Method for driving a tri-gate tft lcd
US20100289492A1 (en) * 2009-05-13 2010-11-18 Stephan Biber Method and device for position determination of body matrix coils in mr systems
JP2013511852A (ja) * 2009-12-23 2013-04-04 インテル コーポレイション ＦｉｎＦＥＴとトライゲートデバイス用のラップアラウンド型コンタクト
JP2013513973A (ja) * 2009-12-30 2013-04-22 インテル・コーポレーション マルチゲートｉｉｉ−ｖ量子井戸構造
JP2014153541A (ja) * 2013-02-08 2014-08-25 Japan Display Central Co Ltd 画像表示装置及びその駆動方法

Also Published As

Publication number Publication date
GB201705787D0 (en) 2017-05-24
GB2545845B (en) 2020-08-12
CN104299559A (zh) 2015-01-21
WO2016061884A1 (zh) 2016-04-28
CN104299559B (zh) 2017-01-25
RU2653128C1 (ru) 2018-05-07
GB2545845A (en) 2017-06-28
DE112014006976T5 (de) 2017-07-27
KR101963055B1 (ko) 2019-03-27
KR20170072276A (ko) 2017-06-26
JP6542886B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
TWI637378B (zh) 液晶顯示器
WO2018205398A1 (zh) 像素驱动电路、驱动方法及显示装置
JP6205109B2 (ja) 表示装置及びその駆動方法
TW201816754A (zh) 顯示裝置
US8767024B2 (en) Display apparatus and operation method thereof
US9064446B2 (en) Display device, method of driving display device, and electronic appliance
CN104361862A (zh) 阵列基板及其驱动方法、显示面板、显示装置
US20090102777A1 (en) Method for driving liquid crystal display panel with triple gate arrangement
CN105810173A (zh) 多路复用型显示驱动电路
US10510306B2 (en) Display panel and display apparatus having the same
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
WO2021129590A1 (zh) 显示面板和显示装置
JP2006106062A (ja) アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル
WO2016033997A1 (zh) 一种抗色偏显示面板
JP2014153541A (ja) 画像表示装置及びその駆動方法
JP2018531429A6 (ja) 広視野角パネル及び表示装置
JP2018531429A (ja) 広視野角パネル及び表示装置
WO2021129798A1 (zh) 显示面板的驱动方法和显示装置
JP2013122588A (ja) 液晶駆動装置及びその駆動方法
JP6542886B2 (ja) 表示パネル
JP2015099200A (ja) 表示装置
JP2015099331A (ja) 液晶表示装置
WO2015096252A1 (zh) 显示面板
CN110806668B (zh) 显示面板、显示面板的驱动方法及显示装置
KR100947771B1 (ko) 액정표시패널 및 그 구동장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181109

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20190112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6542886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees