JP2017520107A - 強度調整可能な結合型スピンホールナノ発振器 - Google Patents

強度調整可能な結合型スピンホールナノ発振器 Download PDF

Info

Publication number
JP2017520107A
JP2017520107A JP2016566285A JP2016566285A JP2017520107A JP 2017520107 A JP2017520107 A JP 2017520107A JP 2016566285 A JP2016566285 A JP 2016566285A JP 2016566285 A JP2016566285 A JP 2016566285A JP 2017520107 A JP2017520107 A JP 2017520107A
Authority
JP
Japan
Prior art keywords
magnetic
interconnect
magnetic layer
coupled
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016566285A
Other languages
English (en)
Other versions
JP6561395B2 (ja
Inventor
サシ マニパトラニ、サシカンス
サシ マニパトラニ、サシカンス
アイ. ブーリアンオフ、ジョージ
アイ. ブーリアンオフ、ジョージ
イー. ニコノフ、ドミトリ
イー. ニコノフ、ドミトリ
エー. ヤング、イアン
エー. ヤング、イアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017520107A publication Critical patent/JP2017520107A/ja
Application granted granted Critical
Publication of JP6561395B2 publication Critical patent/JP6561395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/26Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

スピン結合材料(例えばスピンホール効果(SHE)材料)を用いたインターコネクトと、2つの磁性層を有する磁気スタックであって、磁性層の1つがインターコネクトと結合し、2つの磁性層の各々は、磁気スタックを発振させるそれぞれの磁化方向を有する、磁気スタックとを備える発振装置が記載されている。

Description

信号品質(信号雑音比)が高いオンチップ組み込み発振器(または共振器)は、コンピューティングおよび通信のための、エネルギー効率の高いビルディングブロックを可能にする。しかしながら、オンチップ組み込み発振器のための既存のソリューションには、大きいフットプリント、および/または、高い動作電力という問題がある。これらの問題は、例えば、無線SoCs(システムオンチップ)などのプロセッサの設計空間を制限するか、著しく制約し得る。
スピントルク発振器(STO)は、組み込みナノスケール発振器に対し、実行可能なソリューションを提供する。STOの一例が、図1に関連して説明されている。図1は、非磁性層(例えばCu)の間に挟まれた固定強磁性体および自由強磁性体(例えばCo)からなるSTO100を図示する。固定磁性体および自由磁性体は、非磁性層と共に、磁気接合を形成する。強磁性体層の間の非磁性層がトンネル誘電体である場合、層のスタックは、磁気トンネル接合(MTJ)と呼ばれる。電圧VがSTO100の上部非磁性層と下部非磁性層との間に印加されると、電流TがSTO100を流れる。この例では、外部磁場バイアス「B」が印加されることで、STO100を発振させる。しかしながら、STO100には制限がある。
例えば、トンネル接合ベースのMTJは、バイアス電流の要件が大きく(例えば、100μΑ以上)、バイアス電圧Vの要件が大きいので(例えば、0.7V以上)、STO100は、動作電力の要件が大きい。また、STO100には、MTJにおける高いトンネル電流による、信頼性の問題がある。STO100は、外部磁気バイアス「B」を使用して、自励発振器として動作する。この外部磁気バイアス「B」は、追加的なコストであり、プロセッサ上の信号中にノイズをもたらし得る。また、STO100には、個別の発振要素間の効率的な結合機構が無い。
本開示の複数の実施形態は、下記の詳細な説明から、および、本開示の様々な実施形態の添付図面から、より詳細に理解されるであろう。しかしながら、これらは本開示を特定の実施形態に制限するのではなく、説明および理解のみを目的とするものとして解釈されるべきである。
外部磁気バイアスを使用して発振する、スピントルク発振器(STO)を図示する。
本開示の一実施形態に係る、磁気スタックによる、自励スピンホール発振器(SHO)を図示する。
本開示の一実施形態に係る、磁気トンネル接合(MTJ)デバイスを用いたSHOを図示する。
図2Bの実施形態の上面図を図示する。
一実施形態に係る、SHOに関する時間の関数としての、x、y、z平面におけるスピン射影を示すプロットを図示する。
x‐y平面と平行の平面における、定常状態から逸脱した、SHOの発振を示す3次元プロットを図示する。
本開示の一実施形態に係るMTJの部分を、発振を引き起こすための磁化と共に図示する。
一実施形態に係る、SHOに印加される電圧の関数としての、SHOの発振周波数の調節を示すプロットを図示する。
本開示の一実施形態に係る、結合した複数のSHOを有するSHOを図示する。
本開示の一実施形態に係る、結合した複数のSHOを有する、結合回路としての非磁性インターコネクトを備えたSHOを図示する。
本開示の他の実施形態に係る、結合した複数のSHOを有する、結合回路として非磁性インターコネクトを備えたSHOを図示する。
本開示の一実施形態に係る、2つ結合したSHOの回路モデルを図示するものの1つである。 本開示の一実施形態に係る、2つ結合したSHOの回路モデルを図示するものの1つである。
本開示の一実施形態に係る、積層されたメモリに印加される電圧に関する、SHOの周波数シミュレーションを示すプロットを図示する。
本開示の一実施形態に係る、結合回路によって提供される結合制御に関する、SHOの注入同期を示すプロットを図示する。
本開示の一実施形態に係る、スマートデバイスもしくはコンピュータシステム、または、SHOを備えるSoC(システムオンチップ)である。
いくつかの実施形態は、上部電極および下部電極からスピン電流を注入することによって動作し、抵抗デバイスの自由磁性層において磁性発振を発生させる、三端子自励型スピンホール発振器(SHO)である抵抗デバイス(例えば磁気接合デバイス)について説明する。
一実施形態において、スピンホール効果(SHE)材料(ここで、SHE電極またはインターコネクトとも呼ぶ)からのスピンホール電流(ISH−control)は、自由磁性層とインタラクトし、自励発振/発振のための励起を発生させる。一実施形態において、第2トンネル励起電流(Isense/control)は、鉛直方向に偏極した自由磁性層とインタラクトして、自励発振を発生させる/確実にする。一実施形態において、磁気接合を通る経路は、発振周波数で交流を発生させる検出経路を提供する。一実施形態において、SHOのSHEインターコネクトを通る経路は、発振器の状態を結合するべく、他の複数のSHOと結合するための経路を提供する。
実施形態には多くの技術的効果がある。例えば、SHOは外部磁気バイアスと無関係に動作する。これにより、外部磁場印加回路を有しない、一実施形態に係る、SHOのチップへの統合が可能になる。一実施形態において、複数のSHOの結合回路は、例えば、フィルタリング、増幅、スイッチオフできる調整可能な結合を可能にする、電荷に基づく結合を提供する。いくつかの実施形態のSHOは、既知のいかなるSTOより正味の効率が高い結合を可能にするSHEを使用する。他の技術的効果は、ここで説明される様々な実施形態から明らかになるであろう。
いくつかの実施形態のSHOは、低電力および小面積デジタルクロックソースまたはRF(無線周波数)ソースに使用できる。LC(インダクタ‐キャパシタ)発振器と比較して、いくつかの実施形態において、SHOは発振信号を発生させるのにインダクタを必要としない。従来のCMOSベースの発振器と比較して、いくつかの実施形態において、SHOは発振信号を発生させるのに電圧または電流バイアス回路(例えばバンドギャップ回路)を使用しない。CMOSベースの発振器と比較して、SHOのいくつかの実施形態では、使用するトランジスタが少ないか、トランジスタを使用しない。複数のスピンデバイスを使用する極小RF(無線周波数)回路を可能にするべく、SHOの複数の実施形態を使用できる。SHOの複数の実施形態は、ハンドヘルドおよび低電力デバイス(例えば、タブレット、スマートフォンなど)のための自然のクロックソースをオンチップで提供するのに使用できる。また、SHOの複数の実施形態は、非ブール型ロジック用途、および、信号処理用途のための結合した発振器の形成を可能にし得る。
以下の説明において、本開示の複数の実施形態のより完全な説明を提供すべく、多くの詳細が説明される。しかしながら、当業者にとっては、これらの具体的な詳細が無くても本開示の複数の実施形態は実践可能であり得ることは明らかである。他の場合において、本開示の複数の実施形態を曖昧にすることを避けるべく、よく知られた構造およびデバイスが、詳細に示されるのではなく、ブロック図の形態で示されている。
複数の実施形態の対応する複数の図面において、複数の信号が複数の線で表されていることに留意されたい。いくつかの線は、より多くの構成信号経路を示すように、より太い線で描かれ、および/または、主な情報の流れる方向を示すように、1または複数の端部に矢印を備え得る。このように示すことで、限定することを意図するのではない。むしろ、これらの線は、回路または論理ユニットについてのより容易な理解を促すため、1または複数の例示的な実施形態と関連して使用されるものである。設計上の必要性または優先事項によって規定される、ここに表された任意の信号は、いずれの方向にも移動し得る1または複数の信号を実際には含んでよく、任意の適切なタイプの信号スキームで実装され得る。
明細書、および特許請求の範囲の全体を通して、「接続」という用語は、いかなる中間のデバイスもない、接続されている物体間の直接的な電気接続を意味する。「結合」という用語は、接続されている物体間の直接的な電気接続、または、1または複数の受動的または能動的な中間デバイスを通した間接的な接続のいずれかを意味する。「回路」という用語は、所望の機能を提供するべく互いに協働するように配置されている1または複数の受動部品および/または能動部品を意味する。「信号」という用語は、少なくとも1つの電流信号、電圧信号、またはデータ/クロック信号を意味する。「a」、「an」、および「the」の意味には、複数形の言及が含まれる。「in」の意味には、「in」および「on」が含まれる。
「スケーリング」という用語は、一般的に、(概略図およびレイアウト上の)設計を、1つのプロセス技術から他のプロセス技術に変更し、その結果、レイアウト面積が減少することを指す。また、「スケーリング」という用語は、一般的に、同一のテクノロジーノード内でレイアウトおよびデバイスを小型化することを指す。また、「スケーリング」という用語は、例えば電源レベルなど他のパラメータに対する信号周波数の調節(例えば、遅延化または高速化‐すなわち、それぞれスケールダウンまたはスケールアップ)を指し得る。「実質的に」、「近く」、「約」、「近い」、「およそ」という用語は、一般的に、目標値の±20%以内であることを指す。
別段の指定が無い限り、共通の物体を説明するための序数「第1」、「第2」、「第3」などの使用は、単に、同様の物体の異なる例が指されていることを示すに過ぎず、そのように説明された物体は、時間、空間、順位、または他の何らかのいずれかの態様で、所与の順番でなければならないことを示唆するよう意図しているわけではない。
複数の実施形態において、トランジスタは、ドレイン、ソース、ゲート、およびバルク端子を含む、金属‐酸化物‐半導体(MOS)トランジスタである。また、トランジスタは、トライゲートおよびFinFETトランジスタ、ゲートオールアラウンド円筒状トランジスタ、または、カーボンナノチューブもしくはスピントロニクスデバイスなどのトランジスタ機能を実装する他のデバイスを含む。ソース端子およびドレイン端子は、同一の端子であってよく、ここでは、相互に置き換え可能に使用される。また、トランジスタは、非対称のソース端子およびドレイン端子を備えたトンネルFET(TFET)デバイスであってもよい。当業者は、本開示の範囲から逸脱することなく、例えば、バイポーラ接合トランジスタ(BJT PNP/NPN)、BiCMOS、CMOS、eFETなど、他のトランジスタが使用され得ることを理解するであろう。「MN」という用語は、N型トランジスタ(例えばNMOS、NPN、BJTなど)を示し、「MP」という用語は、P型トランジスタ(例えば、PMOS、PNP、BJTなど)を示す。
図2Aは、本開示の一実施形態に係る、磁気スタックを備えた、自励型のSHO200を図示する。一実施形態において、SHO200は、スピン結合材料(例えばSHE材料)で形成されたインターコネクト202と結合する磁気スタック201を備える。一実施形態において、SHEインターコネクト202の水平方向に沿った一端または両端は、非磁性金属203a/bから形成される。一実施形態において、磁気スタック201は、強磁性体層をトンネル誘電体層および他の強磁性体層と共に積層させることによって形成されるMTJを備える。一実施形態において、磁気スタック201は、強磁性体層を非磁性金属層および他の強磁性体層と共に積層させることによって形成されるスピンバルブを備える。他の複数の実施形態において、SHE材料または他のスピン結合材料から形成されたインターコネクト202と結合できる、他の複数の磁気スタックが使用され得る。ここでの複数の実施形態は、SHE材料インターコネクトであるインターコネクト202に関連して説明されている。しかしながら、これらの実施形態は、他のスピン結合材料で形成されたインターコネクトも使用し得る。
一実施形態において、SHEインターコネクト202は、複数のSHE特性を示す金属インターコネクトである。一実施形態において、SHEインターコネクト202は、磁気スタック201専用であり、すなわち、他の複数の磁気スタックと共有されない。SHEインターコネクトは、銅Cuなど複数の従来型の導体を用いた他の複数のSHEインターコネクトと接続され得る。一実施形態において、SHEインターコネクト202は、高いスピン軌道結合を示し得る、イリジウム、ビスマス、および、周期表における3d、4d、5d、4f、5fの周期群の元素の何れかなどの元素でドープされたβ‐タンタル(β‐Ta)、Ta、β‐タングステン(β‐W)、W、Pt、銅(Cu)からできている。一実施形態において、非磁性金属203a/bは、Cu、Co、α‐Ta、Al、CuSi、またはNiSiの1または複数から形成される。
一実施形態において、(例えば電圧源によって)SHO200に電圧が印加されると、電流IExciteが磁気スタック201を流れ、その結果、発振電流IOSCがSHEインターコネクト202を流れる。発振の例は、図3A‐Cに関連して説明される。
図2Bは、本開示の一実施形態に係る、MTJによるSHO220を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図2Bの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
この実施形態において、磁気スタック201は、MTJを備える。複数の材料の幅広い組み合わせは、MTJデバイスの材料の積層に使用され得る。この実施形態において、複数の材料のスタックは、CoFe、MgO、CoFe、Ru、CoFe、IrMn、Ru、Ta、Ruを含み、「x」、「y」、「z」は整数である。他の複数の実施形態において、非磁性誘電体(例えばMgO)の間に挟まれた固定磁性層および自由磁性層を含むMTJデバイスを形成するのに、他の複数の材料が使用され得る。
一実施形態において、MTJスタックは、自由磁性層、MgOトンネル酸化物、合成反強磁性体(SAF)ベースと呼ばれるCoFe/Ru/CoFe層の組み合わせである固定磁性層、および反強磁性体(AFM)を備える。SAF層は、2つのCoFe層における磁化が反対であるという特性を備え、漂遊双極子場が自由磁性層を抑制しないように、自由磁性層の周囲の双極子場を打ち消すことを可能にする。材料の幅広い組み合わせを材料の積層に使用できる。
一実施形態において、固定磁性層の磁化方向は、自由磁性層の磁化方向に対して垂直方向である(すなわち、自由磁性層および固定磁性層の磁化方向は、平行ではなく、むしろ直交する)。例えば、自由磁性層の磁化方向は面内であり、一方、固定磁性層の磁化方向は、その面内と垂直である。一実施形態において、固定磁性層の磁化方向は面内であり、一方、自由磁性層の磁化方向は面内と垂直である。
一実施形態において、固定磁性層の厚さは、磁化方向を決定する。例えば、固定磁性層の厚さが特定の閾値(磁性体の材料に応じて異なり、例えば、CoFeの場合は約1.5nm)より上である場合、固定磁性層は面内である磁化方向を示す。同様に、固定磁性層の厚さが(磁性体の材料に応じて異なる)特定の閾値より低い場合、固定磁性層は、磁性層の平面と垂直である磁化方向を示す。また、一実施形態において、自由磁性層の厚さは、固定層と同一の態様で、磁化方向を決定する。また、他の複数の要素も磁化の方向を決定し得る。例えば、(強磁性体層の隣接層または多層構成に応じて異なる)表面異方性および/または(応力、および、FCC、BCC、またはL10型などの結晶の結晶格子構造の変形形態に応じて異なり、L10は垂直の磁化を示す結晶族の一種である)結晶異方性などの要素も、磁化の方向を決定し得る。図2Cは、図2Bの実施形態の上面図である230を図示している。
図3Aは、一実施形態に係る、SHOの時間の関数としてのx、y、z平面におけるスピン射影を示すプロット300を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図3Aの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
プロット300において、水平軸はナノ秒(ns)単位の時間であり、垂直軸は、全磁化に正規化されたx、y、z軸上における、図3CのMTJ330の、スピン射影のシミュレーション波形を示す。図3Cは、自由磁性層の磁化方向が面内である(右向きに示されている)一方で、固定磁性層の磁化方向は垂直である(上向きに示されている)、MTJデバイスの部分330を図示している。
再び図2Bにおいて、SHEインターコネクト202内を伝導する電流IOSCのおよそ正方形のパルス形状は、m軸に沿って偏極される、z軸(平面に垂直)に沿ったスピン電流を発生させる。この電流のスピントルクは、プロット300(すなわち実線)、および、m軸(すなわち点線)におけるスピン射影の発振の原因であり、「m」は、任意単位でのスピン射影を示す。ここで、z軸のスピン射影(すなわちm)は発振しない(すなわち、実質的に水平である実線)。プロット300は、実施形態のSHOが外部磁気バイアスなしで高い振幅の発振を発生させ得ることを図示する。
図3Bは、スピン発生軌道を示す3次元プロット320、すなわち、3軸上におけるSHOのスピン射影の3次元プロットを図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図3Bの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。この例において、x軸およびy軸方向の物理的スピン射影は発振し(図3Aの発振に対応)、一方でz軸の物理的スピン射影は実質的に一定のままである。
図4は、一実施形態に係る、SHOに印加された電圧の関数としてのSHOの発振周波数の調節を示すプロット400を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図4の要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
ここで、水平軸は、GHz単位の周波数であり、垂直軸は、振幅スペクトル密度(v/sqrt(Hz))である。プロット400は、位相ノイズが(スペクトル密度の振幅によって示される)出力のスペクトル幅をどのように決定するか図示している。一実施形態において、磁性体が熱的により安定であるほど、発振信号における位相ノイズが小さくなる。磁性体の熱的安定性は、体積の増加、または、ナノ磁性体の磁気異方性の増加に伴って増加する。図2A‐Bに関連して説明されているように、SHO200/220に電圧Vが印加されると、SHO200/220はSHEインターコネクト202内に発振信号を発生させ始める。一実施形態において、発振信号の発振周波数は、Vを調節することによって調節され得る。VがSHO200/220に印加されると、IExciteが発生し、その結果、自由磁性体により発振信号IOSCを処理し、その後発生させる。
この例において、Vの3つの電圧レベル、すなわち、0.4Vである401、0.6Vである402、および、0.8Vである403が考慮される。3つの印加電圧(401、402、403)の各々に関する発振周波数は異なっている。このことは、発振信号の発振周波数を微調整するための機構を示す。この例において、Vが401から403までで変化する場合、STO発振周波数の調整範囲は20GHzである。
図5は本開示の一実施形態に係る、結合した複数のSHOから形成されるSHO500を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図5の要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。実施形態は2つ結合したSHOを示している一方、複数の発振信号を発生させるべく、任意の数のSHOを1次元または2次元に結合できる。
一実施形態において、SHO500は、磁気スタック501a(磁気スタック201と同一)およびSHEインターコネクト502a(SHEインターコネクト202と同一)を有する第1発振器を備える。この実施形態において、SHO500は更に、磁気スタック501b(磁気スタック201と同一)およびSHEインターコネクト502b(SHEインターコネクト202と同一)を有する第2発振器を備える。一実施形態において、第1および第2発振器は、結合回路503aによって共に結合している。
一実施形態において、結合回路503aは、図で示すように、第1および第2発振器の非磁性金属部を結合させる。一実施形態において、追加の結合回路503bは、図のように、第2発振器を他の発振器(図示せず)に結合させるのに使用される。そのような実施形態において、一連の発振器は、それぞれの結合回路によって共に結合し、結合したSHOを形成できる。SHO500の例示的な動作は、図8Bに関連して説明されている。
再び図5で、一実施形態において、各発振器(例えば第1または第2発振器)は、磁気スタックの上部の電極、および、横切る下部の電極(すなわちSHEインターコネクト)からの充電電流の注入によって動作する3端子自励発振器である。一実施形態において、結合回路503aおよび503bによって提供される結合は、双方向結合である。結合の双方向性は、次のように理解できる。磁性体間の結合は、発振器間を流れる充電電流に比例するスピン電流の注入によって発生する。結合回路内を流れる充電電流は、図7Aに示すように、ノードV1およびV2の間の電圧差によって設定される。次にV1およびV2は、発振器1および2の実際の磁気状態によって設定される。従って、結合は発振器間で双方向である。再び図5において、一実施形態において、結合回路503a(および/または503b)は、制御可能ゲート端子を有するトランジスタを備え、そのトランジスタのソース端子およびドレイン端子は第1および第2発振器のSHEインターコネクトと結合する。
例えば、トランジスタのソース/ドレイン端子は、SHEインターコネクト502aとも結合している非磁性金属と結合し、トランジスタのドレイン/ソース端子は、SHEインターコネクト502bとも結合している他の非磁性金属と結合している。一実施形態において、SHO500は更に、ゲート端子の電圧を制御するための電圧源を備え、SHEインターコネクト502a(ここでは第1インターコネクトとも呼ばれる)上で信号の発振を発生させ、SHEインターコネクト502b(ここでは第2インターコネクトとも呼ばれる)上での信号の発振と同期する。
一実施形態において、結合回路503a(および/または503b)は、第1および第2発振器を結合する非磁性インターコネクトである。一実施形態において、非磁性インターコネクトは、Cu、α‐Ta、Al、CuSi、またはNiSiの1または複数から形成される。一実施形態において、結合回路503aは、SHEインターコネクト502a/bと結合している非磁性金属部と同一の材料から形成される。一実施形態において、結合回路503aは、SHEインターコネクト502a/bと結合している非磁性金属部とは異なる非磁性材料から形成される。
一実施形態において、結合回路503aは、可変抵抗デバイスを備える。一実施形態において、結合回路503aは、結合信号強度を増幅、減衰、フィルタリング、または位相シフトさせるべく動作可能な信号処理部であり、結合信号は、第1および第2発振器の間を横断する。
図6Aは、本開示の一実施形態に係る、結合回路としての非磁性インターコネクトを有する、結合した複数のSHOを含むSHO600を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図6Aの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
SHO600の実施形態は、以下の差異を除き、SHO500の実施形態と類似している。ここで、2つより多い結合回路および発振器の代わりに、図のように、非磁性金属Cuを介してSHEインターコネクト602aおよび602bと結合している結合回路603を備えた2つの発振器(第1および第2発振器)が示されている。この実施形態において、各磁気スタック501aおよび501bは、図2Bの磁気スタック220と類似している。この実施形態において、第1および第2発振器の自由磁性体(Free M)の磁化方向は、(右向き矢印で示されているように)面内であり、一方、第1および第2発振器の固定磁性体(Fix M)の磁化方向は、(上向き矢印で示されているように)垂直方向である。ここで、結合回路602は、Cuから形成され、第1および第2発振器を共に結合させる。
一実施形態において、SHEインターコネクト602aからのスピンホール電流(IOSC)は、第1発振器の自由磁性層(Free M)とインタラクトし、自励発振/励起を発生させる。一実施形態において、第1発振器の第2トンネル励起電流(IExcite)は、垂直方向に偏極した固定磁性層とインタラクトして、自励発振を発生させ、確実にする。一実施形態において、第1発振器のMTJの経路は、発振周波数で交流を発生させる検出経路を提供する。一実施形態において、第1発振器のSHEインターコネクト602aを通る結合回路602は、第1発振器を第2発振器と結合させるための経路を提供する。図6Aの実施形態は、2つの磁気スタックに関連して説明されているが、一方で、任意の数の磁気スタックが結合回路によって結合され、使用され得る。同様に、一実施形態において、結合回路603は、何らかの結合回路であり得、その一部は図5に関連して説明されている。
図6Bは、本開示の他の実施形態に係る、結合回路としての非磁性インターコネクトを含む、複数の結合したSHOを有するSHO620を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図6Bの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
図6Bの実施形態を曖昧にしないように、図6Aと図6Bとの間の差異が説明される。SHO620は、第1および第2発振器のそれぞれのMTJの磁化方向が変更されるという点を除いて、SHO600と類似している。ここで、第1および第2発振器の固定磁性体(Fix M)の磁化方向は、(右向き矢印で示されているように)面内であり、一方、第1および第2発振器の自由磁性体(Free M)の磁化方向は、(上向き矢印で示されているように)垂直方向である。一実施形態において、すべてのSHOの自由磁性体の磁化方向は同一である。そのような実施形態において、すべてのSHOの固定磁性体の磁化方向も同一である。
図7A‐Bは、本開示の一実施形態に係る、複数の結合したSHO(例えば、図6Aの第1および第2発振器)の回路モデル700および720を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図7A‐Bの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
回路モデル700は、2つの発振器のモデル(すなわち第1発振器および第2発振器)を備える。ここで、各発振器は、それぞれの磁気スタック701aおよび701bを備え、これらは、一方の端部で電源ノードVsupplyに結合し、それぞれの他方の端部で、ノードV1およびV2とそれぞれ結合する。一実施形態において、第1および第2発振器は、可変抵抗器として形成されている結合回路703によって、ノードV1およびV2で共に結合する。可変抵抗器の抵抗を変化させることで、結合係数を調節し、ノードV1およびV2における発振信号の発振周波数を同期できる。一実施形態において、ノードV1およびV2は、磁気スタック701aおよび701bとそれぞれ直列に結合しているコンダクタンス素子によって、第3の共通端子(例えばグランド)と更に結合している。
回路モデル720は、磁気スタック701aおよび702bがコンダクタンスによって置き換えられる点を除き、回路モデル700と類似している。例えば、磁気スタック701aは、電源ノードVsupplyとノードV1との間のコンダクタンス(GFM3(m)およびGFM0(mSTO1))の連続した組み合わせによって置き換えられる。同様に、磁気スタック701bは、電源ノードVsupplyとノードV2との間のコンダクタンス(GFM3(m)およびGFM0(mSTO2))の連続した組み合わせによって置き換えられる。モデル700および720のスピン等価回路は、磁気スタック701aおよび701bにおける磁性体の現在の状態によって左右されるテンソルスピン伝導マトリックスを備える。ここで、結合回路723は、トランジスタの抵抗を調節するためのゲート端子を備えるトランジスタとして形成されている。
一実施形態に係るSHO600の機能は、スカラー電圧およびベクトルスピン電圧を計算するべく、ナノ磁性体を単一のスピン射影として扱い、スピン回路理論を使用する、マルチフィジックスシミュレーションを使用してシミュレートされる。第1および第2発振器の固定磁性体および自由磁性体は、ランダウ=リフシッツ=ギルバート方程式によって説明される。
ここで、Is1およびIs2は、ナノ磁性体に入るスピン偏極電流の磁化に垂直方向の射影である。これらの射影は、スピン回路解析から取得される。形状および材料の異方性から生じる、実効磁場Heff、および、ギルバートダンピング定数「α」は、磁性体の特性である。スピン電流は、輸送モデル700および720から得られる。一実施形態において、磁性体の熱的ノイズを説明するべく、セルフコンシステントな確率的ソルバが使用される。
図8Aは、本開示の一実施形態に係る、積層されたメモリに印加される電圧に関する、SHOの周波数シミュレーションを示すプロット800を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図8Aの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
ここで、x軸は電圧(V)であり、y軸は周波数(GHz)である。プロット800は、外部磁場バイアスなしの、調整可能バイアスフリー面内STOのスピン電流シミュレーションを図示する。回路モデル700/720がSHOをシミュレートするのに使用される。ここで、回路シミュレーションは、回路を通るスピン依存的な輸送によって、セルフコンシステントな方法で、デバイスの磁性層の磁化動態を解く。プロット800は、面内のデバイスの公称処理条件で、面内SHOについて、幅広い動作範囲における調整可能性が達成されることを示している。ここで、印加バイアスVを0.4Vから0.8Vまで調整することで、10GHzから20GHzのオクターブにわたって、調整可能範囲が観察された。
図8Bは、本開示の一実施形態に係る、結合回路によって提供される結合制御に関するSHOの注入同期を示すプロット820を図示する。他のいずれかの図の要素と同一の参照番号(または名前)を備える図8Bの要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
ここで、x軸は、1/オーム単位の結合(すなわち、結合回路の伝導性)であり、y軸は、GHz単位の周波数である。この場合、結合回路723の抵抗は、トランジスタのゲート端子への電圧を変化させることで調節される。ここで、10GHzおよび12GHzで動作する2つのSHOは、固定した位相差で同一の周波数に調整され、同期した発振器を生み出す。トランジスタのゲートへの結合電圧が0.1Vより低い場合、2つのSHOは、非同期発振を有する。この例では、結合電圧を増加すると(例えば、0.5Vの近く)、2つのSHOは、同期した発振を示す。
図9は、本開示の一実施形態に係る、スマートデバイス、コンピュータシステム、または、SHOを備えるSoC(システムオンチップ)を示す。他のいずれかの図の要素と同一の参照番号(または名前)を備える図9の要素は、説明された態様と同様な任意の態様で動作または機能し得るが、それに限定されないことに留意すべきである。
図9は、平面インターフェースコネクタが使用され得るモバイルデバイスの実施形態のブロック図を図示する。一実施形態において、コンピューティングデバイス1600は、コンピューティングタブレット、携帯電話、もしくはスマートフォンなどのモバイルコンピューティングデバイス、無線対応eリーダ、または他の無線モバイルデバイスを表す。特定のコンポーネントは、一般的に示されており、そのようなデバイスのすべてのコンポーネントがコンピューティングデバイス1600内で示されているわけではないことが理解されるであろう。
一実施形態において、説明される複数の実施形態に係るコンピューティングデバイス1600は、SHOを有する第1プロセッサ1610を備える。コンピューティングデバイス1600の他の複数のブロックも、それら複数の実施形態のSHOを有し得る。本開示の様々な実施形態は、無線インターフェースなどの1670の内部にネットワークインターフェースを備えているので、システムの実施形態は、例えば、携帯電話、または、携帯情報端末などの無線デバイスに取り込まれ得る。
一実施形態において、プロセッサ1610(および/またはプロセッサ1690)は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、または他の処理手段など、1または複数の物理デバイスを含み得る。プロセッサ1610により実行される複数の処理動作は、複数のアプリケーションおよび/またはデバイス機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含む。処理動作は、人間のユーザおよび複数の他のデバイスとのI/O(入力/出力)に関連する複数の動作、電力管理に関する複数の動作、および/または、コンピューティングデバイス1600の別のデバイスへの接続に関連する複数の動作を含む。複数の処理動作は、オーディオI/Oおよび/またはディスプレイI/Oに関連する複数の動作も含み得る。
一実施形態において、コンピューティングデバイス1600は、オーディオ機能をコンピューティングデバイスに提供することに関連する、ハードウェア(例えば、オーディオハードウェアおよびオーディオ回路)およびソフトウェア(例えば、ドライバ、コーデック)コンポーネントを表すオーディオサブシステム1620を含む。オーディオ機能は、マイク入力と同様に、スピーカおよび/またはヘッドフォンの出力を含み得る。そのような機能のデバイスは、コンピューティングデバイス1600に統合され得るか、コンピューティングデバイス1600に接続され得る。一実施形態において、プロセッサ1610によって受信、処理されるオーディオコマンドを提供することで、ユーザはコンピューティングデバイス1600とインタラクトする。
ディスプレイサブシステム1630は、ユーザがコンピューティングデバイス1600とインタラクトするための、ビジュアルディスプレイおよび/または触覚ディスプレイを提供するハードウェア(例えばディスプレイデバイス)およびソフトウェア(例えばドライバ)コンポーネントを表す。ディスプレイサブシステム1630は、ユーザに対してディスプレイを提供するために使用される特定のスクリーンまたはハードウェアデバイスを含むディスプレイインターフェース1632を含む。一実施形態において、ディスプレイインターフェース1632は、ディスプレイに関連する少なくともいくつかの処理を実行する、プロセッサ1610と別個のロジックを含む。一実施形態において、ディスプレイサブシステム1630は、出力および入力の両方をユーザに提供するタッチスクリーン(またはタッチパッド)デバイスを含む。
I/Oコントローラ1640は、ユーザとのインタラクションに関連するハードウェアデバイスおよびソフトウェアコンポーネントを表す。I/Oコントローラ1640は、オーディオサブシステム1620および/またはディスプレイサブシステム1630の一部であるハードウェアを管理するように動作可能である。加えて、I/Oコントローラ1640は、コンピューティングデバイス1600に接続する追加デバイスの接続ポイントを図示し、ユーザはここを通ってシステムとインタラクトし得る。例えば、コンピューティングデバイス1600に取り付けられ得るデバイスは、マイクデバイス、スピーカもしくはステレオシステム、ビデオシステムもしくは他のディスプレイデバイス、キーボードもしくはキーパッドデバイス、または、カードリーダもしくは他のデバイスなどの特定の用途に使用するための他のI/Oデバイスを含み得る。
上述のように、I/Oコントローラ1640は、オーディオサブシステム1620および/またはディスプレイサブシステム1630とインタラクトできる。例えば、マイクまたは他のオーディオデバイスによる入力は、コンピューティングデバイス1600の1または複数の用途もしくは機能に入力またはコマンドを提供できる。加えて、ディスプレイ出力の代わりに、または、ディスプレイ出力に加えて、オーディオ出力が提供され得る。別の例において、ディスプレイサブシステム1630がタッチスクリーンを含む場合、ディスプレイデバイスは、I/Oコントローラ1640によって少なくとも部分的に管理できる入力デバイスとしても機能する。また、I/Oコントローラ1640によって管理されるI/O機能を提供するべく、コンピューティングデバイス1600上に、複数の追加のボタンまたはスイッチが存在する。
一実施形態において、I/Oコントローラ1640は、加速度計、カメラ、光センサ、もしくは他の環境センサなどのデバイス、または、コンピューティングデバイス1600内に含めることができる他のハードウェアを管理する。入力は、システムの複数の動作に影響を及ぼす、システムに対する環境入力(ノイズのフィルタリング、輝度の検出に関するディスプレイの調節、カメラに対するフラッシュの適用、または複数の他の特徴など)を提供することに加え、直接的なユーザインタラクションの一部であり得る。
一実施形態において、コンピューティングデバイス1600は、バッテリ電力使用、バッテリの充電、および、節電動作に関連する複数の特徴を管理する、電力管理部1650を有する。メモリサブシステム1660は、コンピューティングデバイス1600内に情報を格納するための複数のメモリデバイスを有する。メモリは、(メモリデバイスへの電力が遮断された場合でも状態が変化しない)不揮発性および/または(メモリデバイスへの電力が遮断された場合に状態を予想できない)揮発性メモリデバイスを有し得る。メモリサブシステム1660は、アプリケーションデータ、ユーザデータ、音楽、写真、ドキュメント、または他のデータ、ならびに、コンピューティングデバイス1600のアプリケーションおよび機能の実行に関連する(長期または一時的な)システムデータを格納できる。
複数の実施形態の複数の要素はまた、コンピュータ実行可能な複数の命令(例えば、本明細書にて説明される任意の他の複数の処理を実施するための複数の命令)を格納するための機械可読媒体(例えばメモリ1660)としても提供される。機械可読媒体(例えばメモリ1660)には、フラッシュメモリ、光学ディスク、CD‐ROM、DVD ROM、RAM、EPROM、EEPROM、磁気カード、光学カード、相変化メモリ(PCM)、または、電子的もしくはコンピュータ実行可能な複数の命令を格納するのに適した他の種類の機械可読媒体が含まれるが、これらに限定されない。例えば、本開示の複数の実施形態は、リモートコンピュータ(例えばサーバ)から、要求中のコンピュータ(例えばクライアント)に対し、通信リンク(例えばモデムまたはネットワーク接続)を経由するデータ信号によって移され得るコンピュータプログラム(例えばBIOS)としてダウンロードされ得る。
コンピューティングデバイス1600が複数の外部デバイスと通信することを可能にするべく、接続1670は、複数のハードウェアデバイス(例えば無線および/または有線コネクタおよび通信ハードウェア)および複数のソフトウェアコンポーネント(例えばドライバ、プロトコルスタック)を含む。コンピューティングデバイス1600は、他のコンピューティングデバイス、無線アクセスポイント、または基地局などの別個のデバイス、および、ヘッドセット、プリンタ、または他のデバイスなどの周辺機器であり得る。
接続1670は、複数の異なるタイプの接続を含むことが出来る。一般化するべく、コンピューティングデバイス1600は、セルラー接続1672および無線接続1674と共に図示される。セルラー接続1672は概して、GSM(登録商標)(汎欧州デジタル移動電話方式)または改変形態もしくは派生物、CDMA(符号分割多重接続)または改変形態もしくは派生物、TDM(時分割多重化)または改変形態もしくは派生物、または他のセルラーサービス規格によって提供されるものなど、無線通信事業者によって提供されるセルラーネットワーク接続を指す。無線接続(または無線インターフェース)1674は、セルラーではない無線接続を指し、パーソナルエリアネットワーク(Bluetooth(登録商標)、ニアフィールドなど)、ローカルエリアネットワーク(Wi‐Fiなど)、および/または、ワイドエリアネットワーク(WiMaxなど)、または、他の無線通信を含み得る。
周辺機器接続1680は、ハードウェアインターフェースおよびコネクタを含み、同様に周辺機器接続を実現するためのソフトウェアコンポーネント(例えば、ドライバ、プロトコルスタック)を含む。コンピューティングデバイス1600は、他のコンピューティングデバイスへの周辺機器(「TO」1682)であることも、それに接続された周辺機器(「FROM」1684)を有することも、両方あり得ることが理解されるであろう。コンピューティングデバイス1600は通常、コンピューティングデバイス1600上のコンテンツを管理(例えば、ダウンロード、および/または、アップロード、変更、同期)するなどの目的で、他のコンピューティングデバイスに接続するための「ドッキング」コネクタを有する。加えて、ドッキングコネクタによって、コンピューティングデバイス1600は、コンピューティングデバイス1600が例えばオーディオビジュアルまたは他のシステムへのコンテンツ出力を制御することを可能にする特定の周辺機器に接続することが可能になる。
専有ドッキングコネクタまたは他の専有接続ハードウェアに加えて、コンピューティングデバイス1600は、共通または規格ベースのコネクタを介して周辺機器接続1680を形成することができる。共通のタイプには、(多くの異なるハードウェアインターフェースのいずれかを含み得る)ユニバーサルシリアルバス(USB)コネクタと、MiniDisplayPort(MDP)を含むDisplayPortと、高精細度マルチメディアインターフェース(HDMI(登録商標))と、Firewire(登録商標)と、または他のタイプとが含まれ得る。
明細書における、「実施形態」、「一つの実施形態」、「いくつかの実施形態」、または「他の実施形態」という言及は、実施形態に関連して説明される、特定の特徴、構造、または特性は、少なくともいくつかの実施形態に含まれることを意味し、必ずしもすべても実施形態に含まれることを意味するものではない。「実施形態」、「一つの実施形態」、または「いくつかの実施形態」という様々な表現は、必ずしもすべて、同一の実施形態を指すわけではない。明細書において、コンポーネント、特徴、構造、または特性が、「含まれ得る」、「含まれて良い」、または「含めることができる」と記述されている場合、その特定のコンポーネント、特徴、構造、または特性は、含まれる必要がない。明細書または請求項において、「a」または「an」が付く要素に言及されている場合でも、その要素は1つしかないことを意味するものではない。明細書または請求項において、「追加の」要素と言及されている場合、追加の要素は1つより多く存在することを除外するものではない。
更に、複数の特定の特徴、構造、機能、又は特性は、1または複数の実施形態において任意の適した態様で組み合わせられてよい。例えば、第1の実施形態は、2つの実施形態に関連する複数の特定の特徴、複数の構造、複数の機能、または複数の特性が相互に排他的でない範囲で、第2の実施形態と組み合わされ得る。
本開示が、複数の特定の実施形態と併せて説明されてきたものの、上記の説明を考慮すると、当業者には、このような複数の実施形態の多くの代替手段、変形形態および改変形態が明らかとなるであろう。例えば、他のメモリアーキテクチャ、例えばDynamic RAM(DRAM)などは、説明された実施形態を使用し得る。本開示の複数の実施形態は、付属の請求項の広い範囲に収まるように、そのようなすべての代替手段、変形形態および改変形態を包含することを意図している。
加えて、複数の集積回路(IC)チップおよびその他複数のコンポーネントとの、よく知られた電源/グランド接続は、図示および説明を簡略化し、本開示を曖昧にしないように、提示される複数の図面内に示されても示されなくてもよい。更に、本開示を曖昧にすることを回避するべく、また、ブロック図配置構成の実装に関する細目が、本開示がその中で実装されるプラットフォームに強く依存すること、すなわち、こうした細目が、十分に当業者の範囲内にあるべきであるということを考慮して、配置構成をブロック図の形態で示すことができる。例示的な本開示の複数の実施形態を説明するべく特定の詳細(例えば、回路)が説明される場合、本開示が、これらの特定の詳細がない状態でまたは特定の詳細の改変形態がある状態で実施され得ることが当業者に明らかになるべきである。したがって、説明は、限定的なものではなく例示的なものとしてみなされるべきである。
以下の複数の例は、更なる複数の実施形態に関する。複数の例における細目は、1または複数の実施形態のいずれの箇所でも使用され得る。また、本明細書に説明されている、装置のすべての任意の特徴は、方法またはプロセスに関連して実装され得る。
例えば、装置はスピン軌道結合材料を用いたインターコネクトと、2つの磁性層を有し、磁性層の1つがインターコネクトに結合する磁気スタックとを備え、2つの磁性層の各々は、磁気スタックを発振させる、それぞれの磁化方向を有する。一実施形態において、磁気スタックは、MTJデバイスを有する。一実施形態において、装置は更に、インターコネクト上の信号を発振させるべく、磁気スタックに電圧を印加するための電圧源を備える。一実施形態において、電圧源は、信号の発振周波数を調節するべく、磁気スタックに印加する電圧を調節するように動作可能である。
一実施形態において、インターコネクトは非磁性金属部に結合される。一実施形態において、非磁性金属部は、Cu、Co、α‐Ta、Al、CuSi、またはNiSiのうち1または複数から形成される。一実施形態において、スピン軌道結合材料はSHE材料である。一実施形態において、SHE材料は、高いスピン軌道結合を有するW,Ta、Pt、CuIr、4dまたは5d金属のうち1または複数から形成される。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、自由磁性層の磁化方向は面内であり、固定磁性層の磁化方向は自由磁性層の磁化方向に垂直である。
一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、固定磁性層の磁化方向は面内であり、自由磁性層の磁化方向は固定磁性層の磁化方向に垂直である。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、固定磁性層の磁化方向は面内であり、固定磁性層および自由磁性層の磁化方向は面内である。
別の例において、メモリと、メモリに結合されたプロセッサであって、上述の装置に係る装置を含むプロセッサと、プロセッサが別のデバイスと通信可能に結合することを可能にする無線インターフェースとを備えるシステムが提供される。
別の例において、SHE材料を用いた第1インターコネクトと、2つの磁性層を有し磁性層の1つが第1インターコネクトと結合する第1磁気スタックであって、2つの磁性層の各々は、第1磁気スタックに第1インターコネクト上で信号を発振させるためのそれぞれの磁化方向を有する、第1磁気スタックとを有する第1発振器を備えた装置が提供される。一実施形態において、装置は更に、SHE材料を用いた第2インターコネクトと、2つの磁性層を有し磁性層の1つが第2インターコネクトと結合する第2磁気スタックであって、2つの磁性層の各々は、第2磁気スタックに第2インターコネクト上で信号を発振させるためのそれぞれの磁化方向を有する、第2磁気スタックと、第1発振器を第2発振器に結合させる結合回路とを有する第2発振器を備えた装置が提供される。
一実施形態において、結合回路は制御可能ゲート端子と、それぞれ第1および第2インターコネクトに結合したソース端子およびドレイン端子とを有するトランジスタを備える。一実施形態において、装置は更に、第1インターコネクト上で信号の発振を引き起こして第2インターコネクト上の信号の発振と同期させるべく、ゲート端子の電圧を制御する電圧源を備える。一実施形態において、結合回路は、第1インターコネクトを第2インターコネクトに結合させる非磁性インターコネクトである。
一実施形態において、結合回路は可変抵抗デバイスを有する。一実施形態において、第1および第2インターコネクトのSHE材料は、非磁性金属層に結合される。一実施形態において、第1および第2発振器各々の第1および第2インターコネクトのSHE材料は、高いスピン軌道結合を有するW,Ta、Pt、CuIr、4dまたは5d金属のうち1または複数から形成される。一実施形態において、結合回路は、結合信号強度を増幅、減衰、フィルタリング、または位相シフトさせるべく動作可能な信号処理部であり、結合信号は、第1および第2発振器の間を横断する。
別の例において、メモリと、メモリに結合されたプロセッサであって、上述の装置に係る装置を含むプロセッサと、プロセッサが別のデバイスと通信可能に結合することを可能にする無線インターフェースとを備えるシステムが提供される。
別の例において、スピン軌道結合材料を用いた第1インターコネクトと、第1インターコネクトに結合する第1磁気スタックとを含む第1発振器と、スピン軌道結合材料を用いた第2インターコネクトと、第2インターコネクトに結合する第2磁気スタックとを含む第2発振器と、第1発振器を第2発振器に結合する結合回路とを備える装置が提供される。
一実施形態において、第1磁気スタックは、自由磁性層および固定磁性層を有し、自由磁性層は第1インターコネクトと結合し、固定磁性層は、自由磁性層の磁化方向と垂直の磁化方向を有する。一実施形態において、第2磁気スタックは、自由磁性層および固定磁性層を備え、自由磁性層は、第2インターコネクトと結合し、固定磁性層は、自由磁性層の磁化方向と垂直の磁化方向を有する。
一実施形態において、第1および第2磁気スタックは、それぞれの自由磁性層および固定磁性層を有し、それぞれの自由磁性層は第1および第2インターコネクトとそれぞれ結合し、それぞれの固定磁性層は、それぞれの自由磁性層の磁化方向と平行の磁化方向を有する。一実施形態において、第1および第2磁気スタックは、それぞれの自由磁性層および固定磁性層を有し、それぞれの自由磁性層は第1および第2インターコネクトとそれぞれ結合し、それぞれの固定磁性層は、それぞれの自由磁性層の磁化方向と垂直の磁化方向を有する。一実施形態において、結合回路は、結合信号強度を増幅、減衰、フィルタリング、または位相シフトさせるべく動作可能な信号処理部であり、結合信号は、第1および第2発振器の間を横断する。
別の例において、メモリと、メモリに結合されたプロセッサであって、上述の装置に係る装置を含むプロセッサと、プロセッサが別のデバイスと通信可能に結合することを可能にする無線インターフェースとを備えるシステムが提供される。
別の例において、スピン軌道結合材料を用いたインターコネクトを形成する段階と、2つの磁性層を有する磁気スタック形成し、磁性層の1つはインターコネクトと結合され、2つの磁性層の各々は、磁気スタックを発振させるそれぞれの磁化方向を有する段階とを備えた方法が提供される。一実施形態において、磁気スタックは、磁気トンネル接合(MTJ)デバイスを有する。
一実施形態において、方法は更に、インターコネクト上の信号を発振させるべく、磁気スタックに電圧を印加する段階を更に備える。一実施形態において、方法は更に、信号の発振周波数を調節するべく、磁気スタックに印加する電圧を調節する段階を備える。一実施形態において、方法は更に、インターコネクトを非磁性金属部に結合する段階を備える。一実施形態において、方法は更に、Cu、α‐Ta、Al、CuSi、またはNiSiのうち1または複数から非磁性金属部を形成する段階を備える。
一実施形態において、スピン軌道結合材料はスピンホール効果(SHE)材料である。一実施形態において、方法は更に、高いスピン軌道結合を有するW、Ta、Pt、CuIr、4dまたは5d金属のうち1または複数からSHE材料を形成する段階を備える。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、方法は更に、自由磁性層の磁化方向が面内となるように形成する段階と、固定磁性層の磁化方向が自由磁性層の磁化方向と垂直となるように形成する段階とを備える。
一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、方法は更に、固定磁性層の磁化方向が面内となるように形成する段階と、自由磁性層の磁化方向が固定磁性層の磁化方向と垂直となるように形成する段階とを備える。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、方法は更に、固定磁性層および自由磁性層の磁化方向が面内となるように形成する段階を備える。
別の例において、スピン軌道結合材料を用いたインターコネクトを形成する手段と、2つの磁性層を有する磁気スタック形成し、磁性層の1つはインターコネクトと結合され、2つの磁性層の各々は、磁気スタックを発振させるそれぞれの磁化方向を有する、手段とを備える装置が提供される。一実施形態において、磁気スタックは磁気トンネル接合(MTJ)デバイスを有する。
一実施形態において、装置は更に、インターコネクト上の信号を発振させるべく、磁気スタックに電圧を印加する手段を備える。一実施形態において、装置は更に、信号の発振周波数を調節するべく、磁気スタックに印加される電圧を調節する手段を備える。一実施形態において、装置は更に、インターコネクトを非磁性金属部に結合するための手段を備える。一実施形態において、装置は更に、Cu、α‐Ta、Al、CuSi、またはNiSiのうち1または複数から非磁性金属部を形成する手段を備える。
一実施形態において、スピン軌道結合材料は、スピンホール効果(SHE)材料である。一実施形態において、装置は更に、高いスピン軌道結合を有するW,Ta、Pt、CuIr、4dまたは5d金属のうち1または複数からSHE材料を形成するための手段を備える。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を含み、装置は更に、自由磁性層の磁化方向が面内となるように形成する手段と、固定磁性層の磁化方向が自由磁性層の磁化方向と垂直となるように形成する手段とを備える。
一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を有し、装置は更に、固定磁性層の磁化方向を面内に形成するための手段と、自由磁性層の磁化方向を固定磁性層の磁化方向と垂直に形成するための手段とを備える。一実施形態において、2つの磁性層は、自由磁性層および固定磁性層を有し、装置は更に、固定磁性層および自由磁性層の磁化方向が面内となるように形成するための手段を備える。
この技術的開示の本質および趣旨を読者が確認できるようにする要約が提供される。要約は、請求項の範囲または意味を制限するように使用されないという了解の下で提出される。以下の複数の請求項は、本明細書において詳細な説明に組み込まれ、各請求項はそれ自身が別個の実施形態として独立している。

Claims (26)

  1. スピン軌道結合材料を用いたインターコネクトと、
    2つの磁性層を有する磁気スタックであって、複数の前記磁性層の1つは前記インターコネクトに結合し、前記2つの磁性層の各々は、前記磁気スタックを発振させるそれぞれの磁化方向を有する、磁気スタックと、
    を備える装置。
  2. 前記磁気スタックは、磁気トンネル接合(MTJ)デバイスを有する、請求項1に記載の装置。
  3. 前記磁気スタックに電圧を印加し、前記インターコネクト上の信号を発振させるための電圧源を更に備える、請求項1または2に記載の装置。
  4. 前記電圧源は、前記信号の発振周波数を調節するべく、前記磁気スタックに印加される前記電圧を調節するように動作可能である、請求項3に記載の装置。
  5. 前記インターコネクトは非磁性金属部に結合する、請求項1、2、または4のいずれか一項に記載の装置。
  6. 前記非磁性金属部は、Cu、α‐Ta、Al、CuSi、またはNiSiのうち1または複数から形成される、請求項5に記載の装置。
  7. 前記スピン軌道結合材料は、スピンホール効果材料(SHE材料)である、請求項1、2、4、または5のいずれか一項に記載の装置。
  8. 前記SHE材料は、高いスピン軌道結合を有するW、Ta、Pt、CuIr、4dまたは5d金属のうち1または複数から形成される、請求項7に記載の装置。
  9. 前記2つの磁性層は、自由磁性層および固定磁性層を有し、前記自由磁性層の前記磁化方向は面内であり、前記固定磁性層の前記磁化方向は、前記自由磁性層の前記磁化方向に垂直である、請求項1、2、4、5、または7のいずれか一項に記載の装置。
  10. 前記2つの磁性層は、自由磁性層および固定磁性層を有し、前記固定磁性層の前記磁化方向は面内であり、前記自由磁性層の前記磁化方向は、前記固定磁性層の前記磁化方向に垂直である、請求項1、2、4、5、7、または9のいずれか一項に記載の装置。
  11. 前記2つの磁性層は自由磁性層および固定磁性層を有し、前記固定磁性層および自由磁性層の前記磁化方向は面内である、請求項1、2、4、5、7、9、または10のいずれか一項に記載の装置。
  12. 第1発振器と、第2発振器と、前記第1発振器を前記第2発振器に結合させる結合回路とを備える装置であって、
    前記第1発振器は、
    スピンホール効果(SHE)材料を用いた第1インターコネクトと、
    2つの磁性層を含む第1磁気スタックであって、複数の前記磁性層の1つは前記第1インターコネクトに結合し、前記2つの磁性層の各々は、前記第1磁気スタックに前記第1インターコネクト上の信号を発振させるそれぞれの磁化方向を有する、第1磁気スタックと、
    を有し、
    前記第2発振器は、
    SHE材料を用いた第2インターコネクトと、
    2つの磁性層を含む第2磁気スタックであって、複数の前記磁性層の1つは前記第2インターコネクトに結合し、前記2つの磁性層の各々は、前記第2磁気スタックに前記第2インターコネクト上の信号を発振させるそれぞれの磁化方向を有する、第2磁気スタックと、
    を有する、
    装置。
  13. 前記結合回路は、制御可能ゲート端子と、それぞれ前記第1および第2インターコネクトに結合されたソース端子およびドレイン端子を含むトランジスタを有する、請求項12に記載の装置。
  14. 前記第1インターコネクト上で、前記信号の発振を前記第2インターコネクト上の前記信号の発振と同期させるべく、前記ゲート端子の電圧を制御する電圧源を更に備える、請求項13に記載の装置。
  15. 前記結合回路は、前記第1インターコネクトを前記第2インターコネクトに結合する、非磁性インターコネクトである、請求項12または13に記載の装置。
  16. 前記結合回路は可変抵抗デバイスを有する請求項12、13、または15のいずれか一項に記載の装置。
  17. 前記第1および第2インターコネクトの前記SHE材料は非磁性金属層に結合している、請求項12、13、15、または16のいずれか一項に記載の装置。
  18. 前記第1および第2発振器の各々の前記第1および第2インターコネクトの前記SHE材料は、高いスピン軌道結合を有するW、Ta、Pt、CuIr、4dまたは5d金属のうち1または複数から形成される、請求項12、13、15、16、または17のいずれか一項に記載の装置。
  19. 前記結合回路は、結合信号強度を増幅、減衰、フィルタリング、または位相シフトさせるべく動作可能な信号処理部であり、前記結合信号は、前記第1および第2発振器の間を横断する、請求項12、13、15、16、17、または18のいずれか一項に記載の装置。
  20. メモリと、
    前記メモリに結合され、請求項1から11の何れか1つに記載の装置を含むプロセッサと、
    前記プロセッサが別のデバイスと通信可能に結合することを可能にする無線インターフェースと、
    を備えるシステム。
  21. スピン軌道結合材料を用いた第1インターコネクト、および、前記第1インターコネクトに結合される第1磁気スタックを有する第1発振器と、
    スピン軌道結合材料を用いた第2インターコネクト、および、前記第2インターコネクトに結合される第2磁気スタックを有する第2発振器と、
    前記第1発振器を前記第2発振器に結合する、結合回路と、
    を備える装置。
  22. 前記第1磁気スタックは、自由磁性層および固定磁性層を有し、前記自由磁性層は、前記第1インターコネクトに結合し、前記固定磁性層は、前記自由磁性層の磁化方向に垂直な磁化方向を有する、請求項21に記載の装置。
  23. 前記第2磁気スタックは、自由磁性層および固定磁性層を有し、前記自由磁性層は、前記第2インターコネクトに結合され、前記固定磁性層は、前記自由磁性層の磁化方向に垂直な磁化方向を有する、請求項21または22に記載の装置。
  24. 前記第1および第2磁気スタックは、それぞれの自由磁性層および固定磁性層を有し、それぞれの前記自由磁性層は、前記第1および第2インターコネクトにそれぞれ結合し、それぞれの前記固定磁性層は、それぞれの前記自由磁性層の磁化方向に平行な複数の磁化方向を有する、請求項21から23のいずれか一項に記載の装置。
  25. 前記第1および第2磁気スタックは、それぞれの自由磁性層および固定磁性層を有し、それぞれの前記自由磁性層は、前記第1および第2インターコネクトにそれぞれ結合し、それぞれの前記固定磁性層は、それぞれの前記自由磁性層の複数の磁化方向に垂直な磁化方向を有する、請求項21から24のいずれか一項に記載の装置。
  26. 前記結合回路は、結合信号強度を増幅、減衰、フィルタリング、または位相シフトするように動作可能な信号処理部であり、前記結合信号は前記第1および第2発振器の間を横断する、請求項21から25のいずれか一項に記載の装置。
JP2016566285A 2014-06-18 2014-06-18 装置 Active JP6561395B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/043036 WO2015195122A1 (en) 2014-06-18 2014-06-18 Coupled spin hall nano oscillators with tunable strength

Publications (2)

Publication Number Publication Date
JP2017520107A true JP2017520107A (ja) 2017-07-20
JP6561395B2 JP6561395B2 (ja) 2019-08-21

Family

ID=54935930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016566285A Active JP6561395B2 (ja) 2014-06-18 2014-06-18 装置

Country Status (7)

Country Link
US (1) US10320404B2 (ja)
EP (1) EP3158596A4 (ja)
JP (1) JP6561395B2 (ja)
KR (1) KR102249874B1 (ja)
CN (1) CN106463610B (ja)
TW (1) TWI610473B (ja)
WO (1) WO2015195122A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046080A (ja) * 2016-09-13 2018-03-22 Tdk株式会社 共振素子、共振器および磁気抵抗効果デバイス
JP2019204948A (ja) * 2018-05-16 2019-11-28 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11990868B2 (en) 2019-03-01 2024-05-21 Tokyo Institute Of Technology Spin hall oscillator

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6588860B2 (ja) * 2016-05-13 2019-10-09 株式会社東芝 発振器及び演算装置
JP6702034B2 (ja) * 2016-07-04 2020-05-27 株式会社デンソー 磁気センサ
SE540812C2 (en) 2016-11-02 2018-11-20 Johan Aakerman Ab Spin oscillator device and mutually synchronized spin oscillator device arrays
WO2018116655A1 (ja) * 2016-12-20 2018-06-28 Tdk株式会社 磁気抵抗効果デバイス
US10957844B2 (en) 2016-12-23 2021-03-23 Intel Corporation Magneto-electric spin orbit (MESO) structures having functional oxide vias
KR101825318B1 (ko) * 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
CN113659071B (zh) * 2017-02-27 2024-04-09 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
WO2019005046A1 (en) * 2017-06-28 2019-01-03 Intel Corporation SCALE SPIN HALL EFFECT DEVICE WITH FIELD ASSISTANCE
WO2019017276A1 (ja) * 2017-07-21 2019-01-24 株式会社デンソー 交流発生装置
JP6939180B2 (ja) * 2017-07-21 2021-09-22 株式会社デンソー 交流発生装置
EP3492932B1 (en) * 2017-11-30 2020-07-08 INL - International Iberian Nanotechnology Laboratory Frequency sensor
WO2019125388A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based oscillator using exchange bias
CN109437087B (zh) * 2018-11-02 2020-07-21 电子科技大学 基于面外磁各向异性层的自旋霍尔纳米振荡器及制备方法
RU189670U1 (ru) * 2018-12-10 2019-05-30 Федеральное государственное бюджетное учреждение науки Институт физики металлов имени М.Н. Михеева Уральского отделения Российской академии наук (ИФМ УрО РАН) Наноосциллятор возбуждаемый спиновым током
CN111969954B (zh) * 2020-08-12 2022-10-21 北京航空航天大学合肥创新研究院 一种基于滤波器的自旋纳米振荡器同步方法
CN112038483A (zh) * 2020-09-08 2020-12-04 中国科学院微电子研究所 一种振荡器及其制造方法
CN113098396B (zh) * 2021-03-23 2024-06-04 西安交通大学 包括自旋波耦合的自旋霍尔振荡器阵列的振荡器装置
KR102520746B1 (ko) 2021-06-30 2023-04-13 한국과학기술연구원 나노 오실레이터 소자 및 이를 이용한 연산 유닛
CN115498785A (zh) * 2022-09-14 2022-12-20 波平方科技(杭州)有限公司 一种射频能量的采集器、采集器模组以及供电电路
CN116546875A (zh) * 2023-04-23 2023-08-04 西安电子科技大学 一种直流电流驱动大功率的自旋振荡器及其制备工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080867A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッドおよび磁気記録装置
JP2010245419A (ja) * 2009-04-09 2010-10-28 Keio Gijuku マイクロ波発振素子及びマイクロ波発振装置
JP2011124574A (ja) * 2009-12-11 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv スピントルク発振子センサ
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196367B2 (en) 2004-09-30 2007-03-27 Intel Corporation Spin polarization amplifying transistor
US7616412B2 (en) * 2006-07-21 2009-11-10 Carnegie Melon University Perpendicular spin-torque-driven magnetic oscillator
US8049567B2 (en) * 2007-11-01 2011-11-01 Johan Persson Circuit for phase locked oscillators
CN101770804B (zh) 2009-01-06 2012-12-12 中国科学院物理研究所 一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器
US20100308923A1 (en) 2009-06-04 2010-12-09 Seagate Technology Llc Magnetic voltage controlled oscillator
US8450818B2 (en) 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
GB2469375A (en) 2010-04-01 2010-10-13 David John Bowman Tharp User interface presentation and wagering system
KR101740485B1 (ko) * 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
KR20120056019A (ko) 2010-11-24 2012-06-01 삼성전자주식회사 발진기와 그 제조방법 및 동작방법
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US8455966B2 (en) 2010-12-23 2013-06-04 Intel Corporation Magnetic phase change logic
US8933521B2 (en) 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
WO2013025994A2 (en) 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications
JP5969109B2 (ja) 2012-03-29 2016-08-10 インテル コーポレイション 磁気状態素子及び回路
US9281467B2 (en) 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
JP5575198B2 (ja) 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US8988109B2 (en) 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US20140205851A1 (en) 2013-01-23 2014-07-24 Ravindranath V. Mahajan Magnetic contacts for electronics applications
US9460768B2 (en) 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices
WO2014158180A1 (en) 2013-03-28 2014-10-02 Intel Corporation Multigate resonant channel transistor
WO2014204492A1 (en) 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array
US9712171B2 (en) 2013-09-11 2017-07-18 Intel Corporation Clocked all-spin logic circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080867A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッドおよび磁気記録装置
JP2010245419A (ja) * 2009-04-09 2010-10-28 Keio Gijuku マイクロ波発振素子及びマイクロ波発振装置
JP2011124574A (ja) * 2009-12-11 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv スピントルク発振子センサ
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B.GEORGES: "Impact of the electrical connection of spin transfer nano-oscillators on their synchronization : an", APPLIED PHYSICS LETTERS, vol. 92, JPN7018000647, 12 June 2008 (2008-06-12), pages 232504 - 1, ISSN: 0003881726 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046080A (ja) * 2016-09-13 2018-03-22 Tdk株式会社 共振素子、共振器および磁気抵抗効果デバイス
JP2019204948A (ja) * 2018-05-16 2019-11-28 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7211252B2 (ja) 2018-05-16 2023-01-24 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11990868B2 (en) 2019-03-01 2024-05-21 Tokyo Institute Of Technology Spin hall oscillator

Also Published As

Publication number Publication date
EP3158596A4 (en) 2018-02-21
KR102249874B1 (ko) 2021-05-11
CN106463610A (zh) 2017-02-22
TWI610473B (zh) 2018-01-01
TW201618344A (zh) 2016-05-16
CN106463610B (zh) 2020-07-03
WO2015195122A1 (en) 2015-12-23
JP6561395B2 (ja) 2019-08-21
EP3158596A1 (en) 2017-04-26
US20170163275A1 (en) 2017-06-08
KR20170020318A (ko) 2017-02-22
US10320404B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
JP6561395B2 (ja) 装置
CN107004759B (zh) 磁电器件和互连件
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
CN107660304B (zh) 用于逻辑器件和存储器件的金属自旋超晶格
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
TWI544405B (zh) 電壓控制的奈米磁性隨機數產生器
TW201719945A (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
KR20180018501A (ko) 난수 발생기
WO2017105396A1 (en) Magnetoelectric oscillatory cellular neural network apparatus and method
US20170148750A1 (en) On-die inductor with improved q-factor
TW201721644A (zh) 具有磁電自旋軌道裝置的大信號雙電晶體記憶體
TW201729440A (zh) 透過混合磁化堆疊之單脈衝磁致伸縮切換
JP6339667B2 (ja) 可変磁束密度構成要素によって同調可能なインダクタ
WO2017111895A1 (en) Spin wave switch apparatus and method
WO2017155511A1 (en) Spin hall excited spin wave apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R150 Certificate of patent or registration of utility model

Ref document number: 6561395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250