図1を参照すると、システム100の特定の例示的な実施形態が示されている。システム100は、電子デバイス116と、インダクタ102(たとえば、平面状スパイラルインダクタまたは多層パワーインダクタ)と、少なくとも1つの可変磁束密度構成要素(VMFDC)(たとえば、制御信号に応答して磁界を選択的に調整するように構成されてよい構成要素)(第1のVMFDC 104など)と、コントローラ108と、アンテナ114とを含む。コントローラ108は、メモリ112に結合されたプロセッサ110を含んでもよい。インダクタ102は、アンテナ114が特定の通信チャネル上での通信に使用されるときにアンテナ114と電子デバイス116の別の回路または構成要素(コントローラ108など)との間のインピーダンス整合を容易にするために使用されてよい。インダクタ102は、マルチバンド電圧制御発振器(VCO)の共振回路(LC回路)の一部またはモバイルフォンの無線周波数(RF)段における別の回路の一部であってよい。特定の実施形態では、インダクタ102は回路板の一部として含まれ、少なくとも1つのVMFDCが回路板に結合または固定される(たとえば、1本または複数のねじを使用して締結される)。
特定の実施形態では、第1のVMFDC 104は、インダクタ102に電流が印加されたときにインダクタ102の磁界(たとえば、第1の磁界)に作用するように位置付けられる。第1のVMFDC 104は、インダクタ102の磁界を横断するように(たとえば、横切って)位置付けられてよく、インダクタ102の第1の側に配設されてよい。第1のVMFDC 104は、特定の位置における磁界の強度を変化させることによって磁界に作用することのできる構成要素であってよい。プロセッサ110は、第1のVMFDC 104に制御信号を印加することによって、メモリ112から受信された命令に応じて第1のVMFDC 104の構成を調整するように構成されてよい。第1のVMFDC 104が第1の形態であるとき、第1のVMFDC 104はインダクタ102の磁界に(第1の方法で)作用し、インダクタ102の第1の実効インダクタンスを生成することができる。第1のVMFDC 104が第2の形態であるとき、第1のVMFDC 104はインダクタ102の磁界に(第2の方法で)作用し、インダクタ102の第2の実効インダクタンスを生成することができる。第2の実効インダクタンスは第1の実効インダクタンスとは異なる。その結果、第1のVMFDC 104が第1の形態であるとき、インダクタ102は、アンテナ114が第1の通信チャネル上での(たとえば、第1の周波数範囲内での)通信に使用されるときにコントローラ108とアンテナ114との間のインピーダンス整合を容易にするのに使用されてよい。第1のVMFDC 104が第2の形態であるとき、インダクタ102は、アンテナ114が第2の通信チャネル上での(たとえば、第1の周波数範囲とは異なる第2の周波数範囲内での)通信に使用されるときにコントローラ108とアンテナ114との間のインピーダンス整合を容易にするのに使用されてよい。システム100では、VMFDCがインダクタの実効インダクタンスを増大させることがあることに起因してVMFDCを使用しないシステムと比較して小形のインダクタが使用されてよい。
追加の実効インダクタンス値を生成するために第1のVMFDC 104のさらなる構成が使用されてよい。電子デバイス116は、インダクタ102に電流が印加されたときにインダクタ102の磁界に作用するように位置付けされた第2のVMFDC 106をさらに含んでよい。第2のVMFDC 106は、インダクタ102の磁界を横断するように位置付けられてよく、インダクタ102において第1のVMFDC 104と反対側に配設されてよい。第2のVMFDC 106は、第1のVMFDC 104とともに動作させられても、または第1のVMFDC 104とは別個に動作させられてもよい。特定の実施形態では、第2のVMFDC 106が第1のVMFDC 104とともに動作させられるとき、電子デバイス116は、第1のVMFDC 104または第2のVMFDC 106が別個に作用することによって生成する実効インダクタンスよりも大きい実効インダクタンスをインダクタ102から生成するように構成されてよい。図1には2つのVMFDC(104、106)が示されているが、電子デバイス116は1つのVMFDCを含んでもまたは2つ以上のVMFDCを含んでもよい。
特定の実施形態では、1つまたは複数のインダクタパラメータが(たとえば、プロセッサ110によって)選択されてよい。インダクタ102の磁界は、(たとえば、プロセッサ110からの制御信号に応答して)1つまたは複数のインダクタパラメータに基づいて修正されてよい。特定の実施形態では、回路(たとえば、コントローラ108)が、アンテナ114に接続されてよい。(たとえば、第1のVMFDC 104、第2のVMFDC 106、またはその両方の構成を調整することによって)インダクタ102の磁界に作用すると、アンテナ114と回路との間のインピーダンス整合が容易になる。特定の実装形態では、インダクタ102は、回路と複数の別々のアンテナとの間のインピーダンス整合を容易にするのに使用されてよい。特定の実施形態では、システム100またはシステム100の各部(インダクタ102、第1のVMFDC 104、第2のVMFDC 106、またはそれらの組合せなど)が少なくとも1つの半導体ダイに集積されてよい。
システム100を内蔵したデバイスは、インダクタ102を可変インダクタンスインダクタとして使用してデバイスの1つまたは複数の回路(たとえば、コントローラ108)に複数のインダクタンス値を与えるように構成されてよい。したがって、デバイスは、複数の個別のインダクタを使用して複数のインダクタンス値を実現するシステムと比較して、より少ないインダクタを使用して所望の機能(たとえば、複数のインダクタンス値)を実現することができる。したがって、インダクタによって使用されるデバイスの面積を狭くすることができる。特定の実施形態では、第1のVMFDC 104および第2のVMFDC 106は、インダクタ102を含む回路板に結合または固定される。回路板では、第1のVMFDC 104および第2のVMFDC 106に結合されることもまたは固定されることもない回路板と比較して、インダクタによって使用される面積を狭くすることができる。
図2を参照すると、システム200の特定の例示的な実施形態が示されている。システム200は、インダクタ202(たとえば、平面状スパイラルインダクタまたは多層パワーインダクタ)とインダクタンス制御構成要素204とを含む。インダクタ202は、図1のインダクタ102に対応し得る。インダクタンス制御構成要素204は、図1の第1の可変磁束密度構成要素(VMFDC)104または第2のVMFDC 106に対応し得る。特定の実施形態では、インダクタ202は回路板の一部として含まれ、インダクタンス制御構成要素204は、回路板に結合または固定される(たとえば、1本または複数のねじを使用して締結される)。
特定の実施形態では、インダクタ202は、第1のインダクタ端子220と第2のインダクタ端子222とを含む。第1のインダクタ端子220および第2のインダクタ端子222は、インダクタ202に電流を印加するのに使用されてよい。インダクタ202に電流が印加されると、インダクタ202は磁界(たとえば、第1の磁界)を生成する。
特定の実施形態では、インダクタンス制御構成要素204は、(図3および図4に示すように)インダクタ202によって生成される磁界を横断するように(たとえば、横切って)位置付けられる。特定の実施形態では、インダクタンス制御構成要素204は、第1の電極206と第2の電極208とを含む。インダクタンス制御構成要素204は、密封されたエンクロージャ214(たとえば、磁性粒子がエンクロージャから漏れるのを防止するエンクロージャ)内に配設された磁性粒子をさらに含んでよい。磁性粒子は、磁性粒子の動きを可能にするかまたは許容するゲルまたは流体内に配設されてよい。磁性粒子はイオン化されてよい。磁性粒子は、イオン化されたナノ粒子210とシェル粒子212とを含んでよい。特定の実施形態では、イオン化されたナノ粒子210は、ナノスケールFe3O4コアを含み、シェル粒子212はSiO2シェルを含む。ナノスケールFe3O4コアのサイズは、約10nmであってもまたは約10nmよりも小さくてもよい。SiO2シェルのサイズは、約10nmから約100nmの範囲であってよい。
特定の実施形態では、インダクタ202に近接する磁性粒子の密度は、インダクタ202の磁界を調整するように制御可能である。インダクタンス制御構成要素204は、第1の電極入力216に結合された第1の電極206と、第2の電極入力218に結合された第2の電極208とを含んでよい。第1の電極入力216および第2の電極入力218を介して第1の電極206と第2の電極208との間に電位が印加されてよい。この電位によって、磁性粒子は電極に対してインダクタ202の磁界(たとえば、第1の磁界)を横断する方向に移動することができ、磁性粒子が特定の形態に(たとえば、一方の電極よりも他方の電極の近くに)配置される。
特定の実施形態では、磁性粒子は、特定の形態に整列されるときに、粒子が強磁性コアと同様に作用するようにインダクタ202の磁界に揃えられ得る。インダクタ202の磁界の磁界密度を、インダクタ202の実効インダクタンスを増大させるように磁性粒子の位置に集中させてよい。特定の実施形態では、磁性粒子は、第1の形態に配置されたときに(たとえば、図2に示すようにインダクタ202の中心に配置されたときに)、インダクタ202の磁界を第1の量だけ調整する。磁性粒子は、第2の形態に配置されたときに(たとえば、図4に示すように、第2の電極208の近くなど、インダクタ202の中心から離れた位置に配置されたときに)、インダクタ202の磁界を第2の量だけ調整する。第1の量は第2の量とは異なる。インダクタ202の磁界が第1の形態の磁性粒子によって調整されると、インダクタ202は第1の実効インダクタンスを生成することができる。インダクタ202の磁界が第2の形態の磁性粒子によって調整されると、インダクタ202は第1の実効インダクタンスとは異なる第2の実効インダクタンスを生成することができる。第1の形態は、インダクタ202の下方の特定の領域においてより高い磁性粒子密度を有してよく、第2の形態よりも高い実効インダクタンスを生成してよい。磁性粒子は、第1の電極206と第2の電極208との間に印加される電位を変更することによって第1の形態と第2の形態との間で切り替えられてよい。たとえば、第1の電極206と第2の電極208との間に電位を印加しないかまたは第1の電極206と第2の電極208との間に印加される電位の大きさを増減させることによって、他の形態が実現されてもよい。磁性粒子は、インダクタンス制御構成要素204内の渦電流を抑制するほど小さくてよい。渦電流は、特に高周波数において、磁性デバイス内でエネルギーを熱として散逸させることができる。したがって、磁性粒子を使用するデバイスは、より大きい磁性粒子を使用するデバイスまたはより高い密度に配列された磁性粒子を使用するデバイスと比較してより低い熱負荷を有し得る。
図3を参照すると、システム300の特定の例示的な実施形態が示されている。インダクタ300は、側面からみた図2のシステム200に対応し得る。インダクタ202に電流が印加されると、インダクタ202は磁界を生成する。磁界線330は、インダクタンス制御構成要素204によって調整されるかまたはインダクタンス制御構成要素204の作用を受けた、インダクタ202の磁界の形状およびインダクタ202の磁界の相対密度を示す。磁界線330は、一定の縮尺では描かれておらず、例示のために使用されている。インダクタ202の磁界は、図3に示す磁界とは異なってよい。
図3に示す実装形態では、インダクタンス制御構成要素204の磁性粒子(たとえば、イオン化されたナノ粒子210およびシェル粒子212)は第1の形態に配置される。磁性粒子は、第1の形態に配置されたときに、インダクタ202の磁界を第1の量だけ調整するかまたはインダクタ202の磁界に第1の量だけ作用する。インダクタ202の磁界が第1の量だけ調整されるかまたは作用を受けると、磁界密度は、図4に関して説明するように、インダクタ202の磁界が第2の量だけ調整されるときと比較して、特定の領域332においてより高くなり得る。
図4を参照すると、システム400の特定の実施形態が示されている。システム400は、インダクタンス制御構成要素204が第2の形態である、側面からみた図2のシステム200に対応し得る。磁界線330は、図3の磁界線330に対応し得、インダクタンス制御構成要素204によって調整されるかまたはインダクタンス制御構成要素204の作用を受けた、インダクタ202の磁界の形状およびインダクタ202の磁界の相対密度を示す。磁界線330は、一定の縮尺では描かれておらず、例示のために使用されている。インダクタ202の磁界は、図4に示す磁界とは異なってよい。
磁性粒子は、第2の形態に配置されたときに(図4におけるように)、インダクタ202の磁界を第2の量だけ調整するかまたはインダクタ202の磁界に第2の量だけ作用する。インダクタ202の磁界が第2の量だけ調整されるかまたは作用を受けると、磁界密度は、(図3の特定の領域332によって示されるように)インダクタ202の磁界が第1の量だけ調整されるときと比較して、特定の領域332においてより低くなり得る。たとえば、磁性粒子は、図3の磁界線330を図4の磁界線330と比較することによってわかるように、磁界線330を湾曲させるかまたは磁性粒子の方へ向かう方向により集中させることができる。
図2〜図4のシステム200、300、および400を内蔵したデバイスは、インダクタ202を可変インダクタンスインダクタとして使用してデバイスの1つまたは複数の回路に複数のインダクタンス値を与えるように構成されてよい。したがって、デバイスは、複数の個別の固定値インダクタを使用して複数のインダクタンス値を実現するシステムと比較して、より少ないインダクタを使用して所望の機能(たとえば、複数のインダクタンス値)を実現することができる。したがって、インダクタによって使用されるデバイスの面積を狭くすることができる。
図5を参照すると、システム500の特定の例示的な実施形態が示されている。システム500は、インダクタ502(たとえば、平面状スパイラルインダクタまたは多層パワーインダクタ)と磁気アレイ504とを含む。インダクタ502は、図1のインダクタ102に対応し得る。磁気アレイ504は、図1の第1の可変磁束密度構成要素(VMFDC)104または第2のVMFDC 106に対応し得る。特定の実施形態では、インダクタ502は回路板の一部として含まれ、磁気アレイ504は、回路板に結合または固定される(たとえば、1本または複数のねじを使用して締結される)。別の実施形態では、インダクタ502と磁気アレイ504は、同じ集積回路パッケージのそれぞれ異なる層上に配設される。
特定の実施形態では、インダクタ502は、第1のインダクタ端子520と第2のインダクタ端子522とを含む。第1のインダクタ端子520および第2のインダクタ端子522は、インダクタ502に電流を印加するのに使用されてよい。インダクタ502に電流が印加されると、インダクタ502は磁界(たとえば、第1の磁界)を生成することができる。
特定の実施形態では、磁気アレイ504は、(図6および図7に示すように)インダクタ502の磁界を横断するように(たとえば、横切って)位置付けられる。特定の実施形態では、磁気アレイ504は、複数のセル(たとえば、第1のセル506および第2のセル508)を含む。図5には16個のセルが示されているが、システム500は、16個よりも多いセルまたは16個よりも少ないセルを含んでよい。磁気アレイ504の各セルは、セルに印加される電流に基づいて、磁気アレイ504の他のセルとは独立に、第1の形態と第2の形態との間で切替え可能になるように構成されてよい。磁気アレイ504の各セルは、磁気トンネル接合(MTJ)デバイスを含むことができる。特定の実施形態では、磁気アレイ504は、スピン転送トルク(STT)磁気抵抗ランダムアクセスメモリ(MRAM)アレイを含む。
磁気アレイ504の少なくとも1つのセル(たとえば、第2のセル508)が(図5に白丸で示されている)第1の形態を有するとき、少なくとも1つのセルの磁界(たとえば、第2の磁界)をインダクタ502の磁界(たとえば、第1の磁界)に揃えることができ、磁気アレイ504の第1の集合磁界(たとえば、磁気アレイ504の各セルの集合的な磁界)がインダクタ502の磁界を第1の量だけ調整するかまたはインダクタ502の磁界に第1の量だけ作用することができる。磁気アレイ504の少なくとも1つのセル(たとえば、第1のセル506)が(図5にクロスハッチングで示されている)第2の形態を有するとき、少なくとも1つのセルの磁界(たとえば、第3の磁界)をインダクタ502の磁界から独立させることができ、磁気アレイ504の第2の集合磁界がインダクタ502の磁界を第2の量だけ調整するかまたはインダクタ502の磁界に第2の量だけ作用することができる。第1の量は第2の量とは異なってよい。インダクタ502の磁界が第1の量だけ調整されると、インダクタ502は第1の実効インダクタンスを生成することができる。インダクタ502の磁界が第2の量だけ調整されると、インダクタ502は第1の実効インダクタンスとは異なる第2の実効インダクタンスを生成することができる。磁気アレイ504の任意のセルは、第1の形態を有するかまたは第2の形態を有するように構成されてよい。磁気アレイ504の各セルは、少なくとも2つの異なる状態(たとえば、平行磁気状態、反平行磁気状態、および遷移状態)の異なる磁気モーメントを生成するように制御されてよい。磁気アレイ504のセルは、インダクタ502の実効インダクタンスを選択するように制御されてよい。
図6を参照すると、システム600の特定の例示的な実施形態が示されている。システム600は、第1のセル506が第1の形態を有する、側面からみた図5のシステム500に対応し得る。図6に示す磁気アレイ504のセルは、図5の磁気アレイ504のセルの1つの行に対応し得る。インダクタ502に電流が印加されると、インダクタ502は磁界を生成する。図6に示す磁界線630は、磁気アレイ504によって調整されるかまたは磁気アレイ504の作用を受けた、インダクタ502の磁界の形状およびインダクタ502の磁界の相対密度を示す。磁界線630は、一定の縮尺では描かれておらず、例示のために使用されている。インダクタ502の磁界は、図6に示す磁界とは異なってよい。
特定の実施形態では、磁気アレイ504の各セル(たとえば、第1のセル506および第2のセル508)は、第1の接触層610と、ピンド層612と、結合層614と、自由層616と、第2の接触層618とを含む。ピンド層612は、自由層616に対して固定された磁界(たとえば、NiFeまたはCo)を有する材料を含んでよい。たとえば、ピンド層612は、反強磁性層上に構成されてよい。ピンド層612は、自由層616よりもかなり厚くてよい。結合層614は、自由層616とピンド層612との間に配設されてよく、伝導性非磁性材料(たとえば、MgO)を含んでよい。自由層616は、調整可能な磁界を支持する材料(たとえば、NiFeまたはCo)を含んでよい。たとえば、磁気トンネル接合(MTJ)セルの自由層616の磁化は、(たとえば、セルの高抵抗状態に対応する)並列形態と(セルの低抵抗状態に対応する)反並列形態との間で切り替えられてよい。MTJセルの自由層616の磁化は、分極されたスピン電流を自由層616に与えることによって切り替えられてよく、分極されたスピン電流は、交換結合を介して自由層616内の粒子のローカルスピンを回転させることができる。磁気アレイ504は、磁気アレイ504の少なくとも2つのセル間に絶縁層624をさらに含んでよい。絶縁層624は、少なくとも2つのセルの間の渦電流の流れを抑制することができる。渦電流は、特に高周波数において、磁性デバイスでエネルギーを熱として散逸させることができる。したがって、絶縁層624を使用するデバイスは、絶縁層を使用しないデバイスと比較して、より低い熱負荷を有してよい。
磁気アレイ504のセル(たとえば、第1のセル506および第2のセル508)の自由層616は、第1の不安定状態を有し、第2の安定状態を有し、第3の安定状態を有してよい。特定のセルの自由層616が第1の不安定状態を有するとき、特定のセルは第1の形態を有してよい。特定のセルの自由層616が第2の安定状態を有するかまたは第3の安定状態を有するとき、特定のセルは第2の形態を有してよい。特定の実施形態では、インダクタ502の磁界は、磁気アレイ504のセルの各々(第1のセル506および第2のセル508)の形態に基づいて制御可能に調整されるかまたは作用を受けてよい。
第1の接触層610は、第1の接触入力(たとえば、第1の接触入力620)に結合されてよく、第2の接触層618は第2の接触入力(たとえば、第2の接触入力622)に結合されてよい。図6および図7には第1の接触入力620および第2の接触入力622のみが示されているが、磁気アレイ504の各セルを独立に制御できるように磁気アレイ504の各セルに入力が関連付けられてよい。第1の接触入力620および第2の接触入力622を介して第1の接触層610と第2の接触層618との間に電位が印加されてよい。この電位は、セルの自由層616に形態を変化させることができる。したがって、この電位は、セルに印加される電流に基づいてセルを第1の形態と第2の形態との間で切り替えさせることができる。たとえば、特定の時間に、第1のセル506は、第1のセル506の自由層616が第2の安定状態を有する結果として第2の形態を有してよい。その後、第1のセル506の第1の接触層610と第2の接触層618との間に電位が印加されてよく、自由層616が第1の不安定状態に変化し、第1のセル506に第1の形態を有させることが可能になる。第1のセル506の第1の接触層610と第2の接触層618との間に電位を印加するのを停止した場合、自由層616が第3の安定状態をとり、第1のセル506に第2の形態を有させることが可能になる。
図6に示す実装形態では、第1のセル506は、第1のセル506の自由層616内の白丸またはクロスハッチングによって示されるように、第1の構成を有する。第1のセル506が第1の形態を有するとき、第1のセル506の磁界(たとえば、第2の磁界)をインダクタ502の磁界(たとえば、第1の磁界)に揃えることができ、磁気アレイ504の第1の集合磁界がインダクタ502の磁界を第1の量だけ調整するかまたはインダクタ502の磁界に第1の量だけ作用することができる。インダクタ502の磁界が第1の量だけ調整されるかまたは作用を受けると、インダクタの磁界の磁界密度は、図7に関して説明するように、インダクタ502の磁界が第2の量だけ調整されるときと比較して、特定の領域632において異なり得る。
図7を参照すると、システム700の特定の実施形態が示されている。インダクタ700は、側面からみた図5のシステム500に対応し得る。図7に示す磁気アレイ504のセルは、図5のセルの1つの行に対応し得る。磁気アレイ504の層(たとえば、第1の接触層610、ピンド層612、結合層614、自由層616、および第2の接触層618)は、図6の磁気アレイ504の層に対応し得る。磁界線630は、図6の磁界線630に対応し得、磁気アレイ504によって調整されるかまたは磁気アレイ504の作用を受けた、インダクタ502の磁界の形状およびインダクタ502の磁界の相対密度を示す。磁界線630は、一定の縮尺では描かれておらず、例示のために使用されている。インダクタ502の磁界は、図7に示す磁界とは異なってよい。
図7に示す実装形態では、第1のセル506は、第1のセル506の自由層616内の白丸またはクロスハッチングによって示されるように、第2の構成を有する。第1のセル506が第2の形態を有するとき、第1のセル506の磁界をインダクタ502の磁界から独立させることができ、磁気アレイ504の集合磁界がインダクタ502の磁界を第2の量だけ調整するかまたはインダクタ502の磁界に第2の量だけ作用することができる。インダクタ502の磁界が第2の量だけ調整されるかまたは作用を受けると、磁界密度は、((図6の特定の領域632によって示されるように)インダクタ502の磁界が第1の量だけ調整されるかまたは作用を受けるときと比較して)特定の領域632においてより低くなり得る。たとえば、磁気アレイ504のセルの形態は、図6の磁界線630を図7の磁界線630と比較することによってわかるように、磁界線630を湾曲させるかまたはセルから離れる方向により集中させることができる。
図5〜図7のシステム500、600、および700を内蔵したデバイスは、インダクタ502を可変インダクタンスインダクタとして使用してデバイスの1つまたは複数の回路に複数のインダクタンス値を与えるように構成されてよい。したがって、デバイスは、複数の個別の固定値を使用して複数のインダクタンス値を実現するシステムと比較して、より少ないインダクタを使用して所望の機能(たとえば、複数のインダクタンス値)を実現することができる。したがって、インダクタによって使用されるデバイスの面積を狭くすることができる。
図8は、インダクタの磁界を修正する方法800の特定の実施形態のフローチャートである。方法800は、802において、密封されたエンクロージャ内の磁性粒子の動きを選択的に制御してインダクタの第1の磁界を修正することを含む。たとえば、図2を参照して説明するように、密封されたエンクロージャ214内で(たとえば、インダクタンス制御構成要素204に制御信号を印加することによって)インダクタンス制御構成要素204の磁性粒子210および212の動きを選択的に制御して、インダクタ202の磁界(たとえば、第1の磁界)を修正してよい。
方法800は、804において、インダクタに電流を印加することをさらに含み、この場合、インダクタは電流に応答して第1の磁界を生成する。たとえば、第1のインダクタ端子220を介しかつ第2のインダクタ端子222を介して電流を印加してインダクタ202の磁界(たとえば、第1の磁界)を生成してよい。
図8の方法は、フィールドプログラマブルゲートアレイ(FPGA)デバイス、特定用途向け集積回路(ASIC)、処理ユニット、たとえば中央処理装置(CPU)、デジタル信号プロセッサ(DSP)、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組合せによって実施され得る。一例として、図8の方法は、図1および図10に関して説明するように、命令を実行するプロセッサによって実行され得るかまたは開始され得る。
方法800は、デバイスが、インダクタを可変インダクタンスインダクタとして使用してデバイスの1つまたは複数の回路に複数のインダクタンス値を与えるのを可能にする。したがって、デバイスは、複数の個別の固定値インダクタを使用して複数のインダクタンス値を実現するシステムと比較して、より少ないインダクタを使用して所望の機能(たとえば、複数のインダクタンス値)を実現することができる。したがって、インダクタによって使用されるデバイスの面積を狭くすることができる。
図9は、インダクタの磁界を修正する方法900の特定の実施形態を示すフローチャートである。方法900は、902において、磁気アレイの少なくとも1つのセルをインダクタの第1の磁界を制御するように選択的に構成することを含む。たとえば、図5を参照して説明するように、第1のセル506は、インダクタ502の磁界(たとえば、第1の磁界)を修正するように(たとえば、第1のセル506に制御信号を印加することによって)第1の形態または第2の形態を有するように選択的に構成されてよい。磁気アレイの他のセルは、独立的にまたはグループとして制御可能であってよい。
方法900は、904において、インダクタに電流を印加することをさらに含み、この場合、インダクタは電流に応答して第1の磁界を生成する。たとえば、第1のインダクタ端子520を介しかつ第2のインダクタ端子522を介して電流を印加してインダクタ502の磁界(たとえば、第1の磁界)を生成してよい。
図9の方法は、フィールドプログラマブルゲートアレイ(FPGA)デバイス、特定用途向け集積回路(ASIC)、処理ユニット、たとえば中央処理装置(CPU)、デジタル信号プロセッサ(DSP)、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組合せによって実施され得る。一例として、図9の方法は、図1および図10に関して説明するように、命令を実行するプロセッサによって実行され得るかまたは開始され得る。
方法900は、デバイスが、インダクタを可変インダクタンスインダクタとして使用してデバイスの1つまたは複数の回路に複数のインダクタンス値を与えるのを可能にする。したがって、デバイスは、複数の個別の値インダクタを使用して複数のインダクタンス値を実現するシステムと比較して、より少ないインダクタを使用して所望の機能(たとえば、複数のインダクタンス値)を実現することができる。したがって、インダクタによって使用されるデバイスの面積を狭くすることができる。
図10を参照すると、インダクタ1002と可変磁束密度構成要素(VMFDC)1004とを含むモバイルデバイスの特定の例示的な実施形態のブロック図が示され、全体が1000で示されている。通信デバイス1000またはその構成要素は、移動局、アクセスポイント、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、携帯電話、セルフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、タブレット、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星無線、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、およびポータブルデジタルビデオプレーヤなどのデバイスを含むか、実装するか、またはデバイス内に含まれることができる。
デバイス1000は、デジタル信号プロセッサ(DSP)などのプロセッサ1010を含んでよい。プロセッサ1010は、メモリ1032(たとえば、非一時的コンピュータ可読媒体)に結合されてよい。
図10はまた、プロセッサ1010およびディスプレイ1028に結合されたディスプレイコントローラ1026を示す。コーダ/デコーダ(コーデック)1034も、プロセッサ1010に結合することができる。スピーカ1036およびマイクロフォン1038は、コーデック1034に結合されてよい。ワイヤレスコントローラ1040は、プロセッサ1010に結合されてよく、インダクタ1002とVMFDC 1004とを含むRF段1006にさらに結合されてよい。RF段1006は、アンテナ1042に結合され得る。インダクタ1002およびVMFDC 1004は、インダクタ1002を使用して、インダクタ1002に関連するモバイルデバイス1000の1つまたは複数の回路に複数のインダクタンス値を与えることによって、モバイルデバイス1000内に位置する回路の面積を狭くすることができる。インダクタ1002は、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応し得る。VMFDCは、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応し得る。他の実施形態では、インダクタ1002およびVMFDC 1004は、モバイルデバイス1000の他の構成要素に含まるかまたは他の構成要素に複数のインダクタンス値を与えるように構成されてよい。
特定の実施形態では、プロセッサ1010、ディスプレイコントローラ1026、メモリ1032、コーデック1034、およびワイヤレスコントローラ1040は、システムインパッケージデバイスまたはシステムオンチップデバイス1022に含まれる。入力デバイス1030および電源1044は、システムオンチップデバイス1022に結合されてよい。その上、特定の実施形態において、図10に例示するように、RF段1006、ディスプレイ1028、入力デバイス1030、スピーカ1036、マイクロフォン1038、アンテナ1042、および電源1044はシステムオンチップデバイス1022の外部に設けられる。しかしながら、ディスプレイ1028、入力デバイス1030、スピーカ1036、マイクロフォン1038、アンテナ1042、および電源1044の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス1022の構成要素に結合されてよい。RF段1006は、システムオンチップデバイス1022内に含まれてよく、または別個の構成要素であってよい。
前述の実施形態に関連して、デバイスは、磁界にエネルギーを蓄積するための手段と、制御信号に応答して、エネルギーを蓄積するための手段に電流が印加されたときにエネルギーを蓄積するための手段の磁界に制御可能に作用するための手段とを含んでよい。磁界に作用するための手段は、密封されたエンクロージャ内の磁性粒子の動きを制御するための手段を含んでよい。エネルギーを蓄積するための手段は、図1のインダクタ102または図2のインダクタ端子202を含み得る。磁界に作用するための手段は、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、またはそれらの任意の組合せを含んでよい。
前述の実施形態に関連して、デバイスは、磁界にエネルギーを蓄積するための手段と、制御信号に応答して、エネルギーを蓄積するための手段に電流が印加されたときにエネルギーを蓄積するための手段の磁界に制御可能に作用するための手段とを含んでよい。制御可能に作用するための手段は、磁気アレイを制御するための手段を含んでよい。エネルギーを蓄積するための手段は、図1のインダクタ102または図5のインダクタ502を含み得る。磁界に作用するための手段は、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図5の 磁気アレイ504、またはそれらの組合せを含んでよい。
前述の実施形態に関連して、非一時的コンピュータ可読媒体は、プロセッサによって実行されたときに、プロセッサに、密封されたエンクロージャ内の磁性粒子の動きを制御してインダクタの磁界を修正させる命令を記憶する。非一時的コンピュータ可読媒体は、図1のメモリ112に対応し得るかまたは図10のメモリ1032に対応し得る。プロセッサは、図1のプロセッサ110に対応し得るかまたは図10のプロセッサ1010に対応し得る。磁性粒子は、図2の磁性粒子210および212に対応し得る。密封されたエンクロージャは、図2の密封されたエンクロージャ214に対応し得る。インダクタ1002は、図1のインダクタ102に対応し得るか、または図2のインダクタ202に対応し得るか、または図10のインダクタ1002に対応し得る。
前述の実施形態に関連して、非一時的コンピュータ可読媒体は、プロセッサによって実行されたときに、プロセッサに、磁気アレイの少なくとも1つのセルをインダクタの磁界を制御するように選択的に構成させる命令を記憶する。非一時的コンピュータ可読媒体は、図1のメモリ112に対応し得るかまたは図10のメモリ1032に対応し得る。プロセッサは、図1のプロセッサ110に対応し得るかまたは図10のプロセッサ1010に対応し得る。磁気アレイは、図5の磁気アレイ504に対応し得る。インダクタは、図1のインダクタ102に対応し得るか、または図2のインダクタ202に対応し得るか、または図10のインダクタ1002に対応し得る。
上記の開示したデバイスや機能性は、コンピュータ可読媒体上に記憶されるコンピュータファイル(たとえばRTL、GDSII、GERBERなど)へ設計および構成してよい。一部のまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを製造するように製造ハンドラに供給されてよい。得られる製品としては、次いで半導体ダイに切断されて半導体チップへパッケージングされる半導体ウェハが含まれる。図11をさらに参照しながら説明するように、半導体チップは、次いで電子デバイスに一体化される。
図11を参照すると、電子デバイス製造プロセスの特定の例示的な実施形態が示され、全体が1100と表される。図11で、物理デバイス情報1102が、製造プロセス1100において、研究用コンピュータ1106などにおいて受け取られる。物理デバイス情報1102は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)可変磁束密度構成要素(VMFDC)などの半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含んでよい。たとえば物理デバイス情報1102は、研究コンピュータ1106に結合されるユーザインターフェース1104を介して入力される物理パラメータ、材料特性、および構造情報を含んでよい。研究コンピュータ1106は、メモリ1110などのコンピュータ可読媒体に結合される、1つまたは複数の処理コアなどのプロセッサ1108を含む。メモリ1110は、プロセッサ1108に物理デバイス情報1102をファイル形式に準拠して変換させ、ライブラリファイル1112を生成させるように実行可能であるコンピュータ可読命令を記憶してよい。
特定の実施形態において、ライブラリファイル1112は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル1112は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCを含む半導体デバイスのライブラリを含んでもよく、このライブラリは、電子設計自動化(EDA)ツール1120とともに用いるために提供される。
ライブラリファイル1112は、メモリ1118に結合される、1つまたは複数の処理コアなどのプロセッサ1116を含む設計コンピュータ1114で、EDAツール1120に関連して使用してよい。EDAツール1120は、設計コンピュータ1114のユーザが、ライブラリファイル1112を使用して、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCとを含む回路を設計するのを可能にするためのメモリ1118におけるプロセッサ実行可能命令として記憶されてよい。たとえば設計コンピュータ1114のユーザは、回路設計情報1122を設計コンピュータ1114に結合されるユーザインターフェース1124を介して入力してよい。物理デバイス情報1122は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCなどの半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含んでよい。例示として、回路設計性質としては、特定の回路および回路設計内の他の要素との関係の同定、位置情報、特徴サイズ情報、相互接続情報、または半導体デバイスの物理的性質を表す他の情報が含まれてよい。
設計用コンピュータ1114は、回路設計情報1122を含む設計情報をファイルフォーマットに準拠するように変換するように構成することができる。例示として、ファイル構成は、グラフィックデータシステム(GDSII)ファイル形式などの、平面の幾何学的形状、テキストラベル、および他の回路レイアウトに関する情報を階層形式で表すデータベースバイナリファイル形式を含んでよい。設計コンピュータ1114は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCを、他の回路または情報とともに表す情報を含むGDSIIファイル1126などの、変換された設計情報を含むデータファイルを生成するように構成されてよい。例示のために、データファイルは、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCを含み、追加の電子回路および構成要素をさらに含むシステムオンチップ(SOC)に対応する情報を含んでよい。
GDSIIファイル1126は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応する)インダクタおよび(たとえば、図1の第1のVMFDC 104、図1の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCをGDSIIファイル1126の変換された情報に従って製造するための製造プロセス1128において受信されてよい。たとえばデバイス製造プロセスは、GDSIIファイル1126を、代表的なマスク1132として図11に例示するフォトリソグラフィ処理で使用されるマスクなどの、1つまたは複数のマスクを作成するマスク製造業者1130に提供することを含んでよい。マスク1132は、試験されて代表的なダイ1136などのダイに分離されてよい1つまたは複数のウェハ1134を生成するために製作プロセスの間に使用してよい。ダイ1136は、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCとを含む回路を含む。
ダイ1136は、ダイ1136が代表的なパッケージ1140に組み込まれるパッケージングプロセス1138に提供されてよい。たとえばパッケージ1140は単一のダイ1136、またはシステムインパッケージ(SiP)配置などの複数のダイを含んでよい。パッケージ1140は電子素子技術連合評議会(JEDEC)規格などの1つまたは複数の規格または仕様に適合するように構成してよい。
パッケージ1140に関する情報は、コンピュータ1146で記憶されるコンポーネントライブラリを介するなどして様々な製品設計者に配布されてよい。コンピュータ1146は、メモリ1150に結合される、1つまたは複数の処理コアなどのプロセッサ1148を含んでよい。プリント回路基板(PCB)ツールは、ユーザインターフェース1144を介してコンピュータ1146のユーザから受け取られたPCB設計情報1142を処理するために、メモリ1150においてプロセッサ実行可能命令として記憶され得る。PCB設計情報1142は、パッケージングされた半導体デバイスの物理的な位置情報を含んでよく、パッケージングされた半導体デバイスは、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCとを含むパッケージ1140に対応する。
コンピュータ1146は、PCB設計情報1142を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアのような電気的な接続のレイアウトを含むデータを有する、GERBERファイル1152のようなデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCとを含むパッケージ1140に対応する。他の実施形態において、変換されたPCB設計情報によって生成されるデータファイルはGERBER形式以外の形式を有してよい。
GERBERファイル1152は、基板組立てプロセス1154で受け取られ、GERBERファイル1152内に記憶された設計情報に従って製造される、代表的なPCB 1156などのPCBを作成するために使用され得る。たとえば、GERBERファイル1152は、PCB製造プロセスの様々なステップを実行するために、1つまたは複数の機械にアップロードされ得る。PCB 1156は、代表的なプリント回路アセンブリ(PCA)1158を形成するために、パッケージ1140を含む電子構成要素を装着され得る。
PCA 1158は、製品製造プロセス1160において受け取られ、第1の代表的な電子デバイス1162および第2の代表的な電子デバイス1164のような、1つまたは複数の電子デバイスとして集積される。例示的かつ非限定的な例として、第1の代表的な電子デバイス1162、第2の代表的な電子デバイス1164、またはこれらの両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータの群から選択されてよく、これらに、(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCが組み込まれる。別の例示的な非限定的な例として、電子デバイス1162および1164の1つまたは複数は、モバイル電話機などの遠隔ユニット、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などの携帯型データユニット、全地球側位システム(GPS)対応デバイス、ナビゲーションデバイス、検針機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶もしくは取得する任意の他のデバイス、またはそれらの任意の組合せであってよい。図11は、本開示の教示に従った遠隔ユニットを例示するが、本開示は、これらの例示されたユニットに限定されない。本開示の実施形態は、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。
(たとえば、図1のインダクタ102、図2のインダクタ202、または図5のインダクタ502に対応するインダクタに対応する)インダクタと(たとえば、図1の第1のVMFDC 104、図2の第2のVMFDC 106、図2のインダクタンス制御構成要素204、または図5の磁気アレイ504に対応する)VMFDCとを含むデバイスは、例示的な製造プロセス1100において説明するように製造され、加工され、電子デバイスに組み込まれてよい。図1〜図10に関して開示した実施形態の1つまたは複数の態様が、ライブラリファイル1112、GDSIIファイル1126、およびGERBERファイル1152内など様々な処理段階で含まれてよいのと同様に、研究コンピュータ1106のメモリ1110、設計コンピュータ1114のメモリ1118、コンピュータ1146のメモリ1150、基板組立てプロセス1154でなど様々な段階で使用される1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリに記憶され、さらにマスク1132、ダイ1136、パッケージ1140、PCA 1158、プロトタイプ回路もしくはデバイス(図示せず)などの他の製品、またはそれらの任意の組合せなどの、1つまたは複数の他の物理的な実施形態に組み込まれてよい。図1〜図10に関して様々な代表的な段階が描写されたが、他の実施形態では、より少ない段階が使用されるか、またはさらなる段階が含まれる場合がある。同様に、図11のプロセス1100は、製造プロセス1100の様々な段階を実行する、単一のエンティティによって、または1つもしくは複数のエンティティによって実行され得る。
当業者は、本明細書に開示した実施形態に関連して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装されてよいことをさらに理解するであろう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップを概してそれらの機能性の観点から上記に説明した。そのような機能性がハードウェアまたはプロセッサ実行可能命令として実装されるかはシステム全体に課される特定の用途および設計制約に依存する。当業者は説明した機能性を各特定の用途のために様々な方法で実装してよいが、そのような実装の決定は本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
本明細書に開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで具現化されてよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD−ROM)などのメモリに存在し得る。メモリは、当業者に知られている任意の形態の非一時的記憶媒体を含んでよい。例示的な記憶媒体(たとえば、メモリ)は、プロセッサが記憶媒体から情報を読取り、そこに情報を書き込めるようにプロセッサに結合される。代わりに、記憶媒体は、プロセッサと一体化されてもよい。プロセッサおよび記憶媒体は特定用途向け集積回路(ASIC)に常駐してよい。ASICはコンピューティングデバイスまたはユーザ端末に常駐してよい。代替策では、プロセッサおよび記憶媒体は別個の構成要素としてコンピューティングデバイスまたはユーザ端末に常駐してよい。
開示した実施形態の先の説明は、当業者が開示した実施形態を作製または使用できるようにするために提供される。これらの実施形態への様々な変更は当業者には容易に明らかであろうし、本明細書に定めた原理は本開示の範囲から逸脱することなく他の実施形態に適用してよい。したがって、本開示は本明細書に示した実施形態に限定されることを意図するものではなく、以下の特許請求の範囲によって定めされる原理および新規な特徴と一致する可能限りの広範囲を与えられるべきである。