JP2017504193A - 印刷回路基板用セグメントビアの形成方法 - Google Patents
印刷回路基板用セグメントビアの形成方法 Download PDFInfo
- Publication number
- JP2017504193A JP2017504193A JP2016540542A JP2016540542A JP2017504193A JP 2017504193 A JP2017504193 A JP 2017504193A JP 2016540542 A JP2016540542 A JP 2016540542A JP 2016540542 A JP2016540542 A JP 2016540542A JP 2017504193 A JP2017504193 A JP 2017504193A
- Authority
- JP
- Japan
- Prior art keywords
- catalyst
- core
- plating resist
- holes
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本特許出願は、2013年12月17日に出願された米国暫定特許出願第61/917,262号「印刷回路基板用セグメントビアの形成方法」の優先権を主張する。この出願は、引用により本明細書に組み込まれている。
本開示は、めっき処理を行った後に、新規な触媒除去処理を行う、印刷回路基板を作成する方法を提供する。PCBを作成する一例では、コア又はサブコンポジット構造を形成し、そのコア又はサブコンポジット構造内、あるいはコア又はサブコンポジット構造の外側の誘電層に、少なくとも一のめっきレジスト材料を選択的に被覆する。次いで、そのコア又はサブコンポジット構造を通る一またはそれ以上のスルーホールを形成し、触媒材料を、その一またはそれ以上のスルーホールの内側面に塗布する。この内側面は、積層部と、積層部のみが導電材料で被覆されているめっきレジスト部を有する。次いで、無電解めっきを一またはそれ以上のスルーホールに塗布し、触媒除去剤を用いて、めっきレジスト部から触媒材料を除去する。めっきレジストから触媒を除去したのちに、電解めっきを一またはそれ以上のスルーホールに塗布して、外側導電層上に外側層回路を形成する。
ビアホールを形成するためのめっきスルーホールあるいはホール部分の形成に、無電解銅めっきを行う場合、通常、無電解銅めっきを行う前に触媒プロセスを実行して、無電解めっきにおける蒸着用のめっき開始核として作用するパラジウムを被覆する。図3は、印刷回路基板の製造に使用される、通常の触媒プロセスを示す。スルーホールと基板にドリルを行った後、レジスト面をエッチングして、続いて塗布した触媒層と無電解金属層のレジスト面への接触を強化する。次いで、クリーナを塗布する(302)。このクリーナは例えば、酸性又はアルカリ性クリーナでよい。次いで、触媒を塗布し(304)、PCBをすすいで(306)、過剰な触媒を除去する。図4は、PCBの表面に過剰な触媒を有するPCB面402を示す。図に示すように、PCB表面402から近いところにある第1の触媒粒子(又は触媒)セット404がPCB表面402、並びにスルーホールに吸収され、PCB表面402から離れている第2の触媒粒子(触媒)セット406は吸収されていない。図3を参照すると、スルーホール面とレジスト面を具えるPCB表面に、さらに、公知の処理を行って、導電材料308を受けるように表面を活性化する。次いで、図4に示すようにPCBをすすいで(310)、過剰な触媒を除去する(406)。次いで、PCBを処理して、スルーホール表面を含むその表面に金属層を塗布し、このような金属化に対して活性にする。
図5(図5A及び5B)は、本開示の一態様による、一またはそれ以上のセグメント化したビアを形成する方法を示す図である。まず、第1導電層と第2導電層に挟まれた第1の誘電コア層を有する、第1コア又はサブコンポジット構造を形成する(502)。第1コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び/又は電気トレースを形成する(504)。例えば、このようなエッチングは、ビアが形成されているポイントへ及び/又はそのポイントから電導路を形成する。第1のめっきレジスト材料がコア内に埋め込まれている場合は、第1のめっきレジスト材料を、第1コア又はサブコンポジット構造の少なくとも一の表面に被覆する(506)。
図10は、残留触媒を不活化した印刷回路基板のスルーホールの断面図である。印刷回路基板を形成する間に、この分野で知られている除去プロセス又は追加プロセスを用いることができる。
図11は、図10の印刷回路基板のスルーホールの断面図であり、残留触媒が除去されている。上述した通り、公知の印刷回路基板を形成する間に、減法プロセス又は加法プロセスを用いることができる。
Claims (20)
- セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において:
コア又はサブコンポジット構造を形成するステップと;
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと;
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと;
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該めっきレジスト部のみが導電材料で被覆されている、ステップと;
前記一またはそれ以上のスルーホールに無電解めっきを施すステップと;
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと;
前記外側導電層に外側層回路を形成するステップと;
を具えることを特徴とする方法。 - 請求項1に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
- 請求項1に記載の方法において、前記触媒除去剤が酸性溶液であり、当該酸性溶液が少なくとも亜硝酸塩又は亜硝酸塩イオン、及びハロゲンイオンを含むことを特徴とする方法。
- 請求項1に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
- 請求項4に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
- 請求項5に記載の方法において、前記エッチング剤がプラズマガスであることを特徴とする方法。
- 請求項6に記載の方法において、前記プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
- セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において:
コア又はサブコンポジット構造を形成するステップと;
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと;
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと;
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該ラミネート部のみが導電材料で被覆されている、ステップと;
前記一またはそれ以上のスルーホールに金属めっきを施すステップと;
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと;
前記第1コアの導電層に外側層回路を形成するステップと;
を具えることを特徴とする方法。 - 請求項8に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
- 請求項9に記載の方法において、前記触媒除去剤が酸性溶液であり、当該酸性溶液が、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含むことを特徴とする方法。
- 請求項8に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
- 請求項11に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
- 請求項11に記載の方法において、前記エッチング剤がプラズマガスであり、当該プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
- セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において:
コア又はサブコンポジット構造を形成するステップと;
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと;
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと;
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該ラミネート部が導電材料で被覆されており、当該めっきレジスト部は導電材料で被覆されていない、ステップと;
前記一またはそれ以上のスルーホールに金属めっきを施すステップと;
前記第1コアの導電層に外側層回路を形成するステップと;
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと;
を具えることを特徴とする方法。 - 請求項14に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
- 請求項14に記載の方法において、前記触媒除去剤が酸性溶液であることを特徴とする方法。
- 請求項16に記載の方法において、前記酸性溶液が、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含むことを特徴とする方法。
- 請求項14に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
- 請求項18に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
- 請求項19に記載の方法において、前記エッチング剤がプラズマガスであり、当該プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361917262P | 2013-12-17 | 2013-12-17 | |
US61/917,262 | 2013-12-17 | ||
PCT/US2014/070966 WO2015095401A1 (en) | 2013-12-17 | 2014-12-17 | Methods of forming segmented vias for printed circuit boards |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017504193A true JP2017504193A (ja) | 2017-02-02 |
Family
ID=53401722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016540542A Pending JP2017504193A (ja) | 2013-12-17 | 2014-12-17 | 印刷回路基板用セグメントビアの形成方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20150181724A1 (ja) |
EP (1) | EP3085212A4 (ja) |
JP (1) | JP2017504193A (ja) |
KR (1) | KR20160099631A (ja) |
CN (1) | CN105900538A (ja) |
WO (1) | WO2015095401A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9872399B1 (en) * | 2016-07-22 | 2018-01-16 | International Business Machines Corporation | Implementing backdrilling elimination utilizing anti-electroplate coating |
CN108738379B (zh) * | 2017-02-22 | 2020-02-21 | 华为技术有限公司 | 金属化孔的形成方法、电路板的制造方法及电路板 |
WO2020131897A1 (en) * | 2018-12-17 | 2020-06-25 | Averatek Corporation | Three dimensional circuit formation |
CN109862718A (zh) * | 2019-04-02 | 2019-06-07 | 生益电子股份有限公司 | 一种孔壁铜层在指定层断开的过孔加工方法及pcb |
CN111800943A (zh) * | 2019-04-09 | 2020-10-20 | 深南电路股份有限公司 | 线路板及其制作方法 |
CN115988730A (zh) * | 2021-10-15 | 2023-04-18 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件、以及部件承载件的制造方法和使用方法 |
US11889617B1 (en) * | 2022-09-01 | 2024-01-30 | Baidu Usa Llc | Techniques for high-speed signal layer transition |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008532326A (ja) * | 2005-03-04 | 2008-08-14 | サンミナ−エスシーアイ コーポレーション | めっきレジストによるビア構造の同時かつ選択的な分割 |
JP2009024220A (ja) * | 2007-07-19 | 2009-02-05 | Mec Kk | パラジウム除去液 |
JP2011249511A (ja) * | 2010-05-26 | 2011-12-08 | Sumitomo Bakelite Co Ltd | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074599A (ja) * | 1983-09-30 | 1985-04-26 | 株式会社日立製作所 | プリント配線板及びその製造方法 |
US4718972A (en) * | 1986-01-24 | 1988-01-12 | International Business Machines Corporation | Method of removing seed particles from circuit board substrate surface |
JPH0864934A (ja) * | 1994-08-25 | 1996-03-08 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
TW409490B (en) * | 1998-12-31 | 2000-10-21 | World Wiser Electronics Inc | The equipment for plug hole process and the method thereof |
JP2000200971A (ja) * | 1999-01-04 | 2000-07-18 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2001352172A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | 多層プリント配線基板の製造方法及びそれを用いて作製された多層プリント配線基板 |
JP2003204157A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法 |
KR20050093595A (ko) * | 2004-03-20 | 2005-09-23 | 주식회사 에스아이 플렉스 | 선택도금에 의한 양면연성 인쇄회로기판의 제조방법 |
-
2014
- 2014-12-17 JP JP2016540542A patent/JP2017504193A/ja active Pending
- 2014-12-17 KR KR1020167018866A patent/KR20160099631A/ko not_active Application Discontinuation
- 2014-12-17 CN CN201480073032.2A patent/CN105900538A/zh active Pending
- 2014-12-17 WO PCT/US2014/070966 patent/WO2015095401A1/en active Application Filing
- 2014-12-17 EP EP14871907.3A patent/EP3085212A4/en not_active Withdrawn
- 2014-12-17 US US14/574,138 patent/US20150181724A1/en not_active Abandoned
-
2018
- 2018-04-26 US US15/963,980 patent/US20180317327A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008532326A (ja) * | 2005-03-04 | 2008-08-14 | サンミナ−エスシーアイ コーポレーション | めっきレジストによるビア構造の同時かつ選択的な分割 |
JP2009024220A (ja) * | 2007-07-19 | 2009-02-05 | Mec Kk | パラジウム除去液 |
JP2011249511A (ja) * | 2010-05-26 | 2011-12-08 | Sumitomo Bakelite Co Ltd | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3085212A4 (en) | 2017-11-22 |
WO2015095401A1 (en) | 2015-06-25 |
CN105900538A (zh) | 2016-08-24 |
US20150181724A1 (en) | 2015-06-25 |
EP3085212A1 (en) | 2016-10-26 |
US20180317327A1 (en) | 2018-11-01 |
KR20160099631A (ko) | 2016-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017504193A (ja) | 印刷回路基板用セグメントビアの形成方法 | |
KR101930586B1 (ko) | 복수-기능의 홀을 가진 회로 기판 제조 시스템 및 방법 | |
JP4624217B2 (ja) | 回路基板の製造方法 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
JP2006502590A (ja) | プリント回路基板の製造方法 | |
JPH05335713A (ja) | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 | |
CN104902677B (zh) | 外层超厚铜电路板及其钻孔方法 | |
JP2010205801A (ja) | 配線基板の製造方法 | |
CN115052424A (zh) | 具有微盲孔的柔性电路板及其制作方法 | |
KR100956889B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3217563B2 (ja) | プリント配線板の製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
KR101363076B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2016012634A (ja) | 多層プリント配線板およびその製造方法 | |
JPH06120667A (ja) | 多層プリント配線板 | |
JP2013140930A (ja) | 回路基板 | |
JP2003008170A (ja) | 両面可撓性回路基板の製造法 | |
KR20120037306A (ko) | 회로기판 제조방법 | |
JP2004356493A (ja) | 多層プリント配線基板の製造方法 | |
JPH05175651A (ja) | プリント配線板の製造方法 | |
JP2000323814A (ja) | 配線板の製造方法 | |
JP2001352172A (ja) | 多層プリント配線基板の製造方法及びそれを用いて作製された多層プリント配線基板 | |
JP2000133945A (ja) | プリント配線板の製造方法 | |
US20120090172A1 (en) | Method of manufacturing printed circuit boad | |
JP2008288291A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190604 |