JP2017188986A - 漏電検出装置 - Google Patents

漏電検出装置 Download PDF

Info

Publication number
JP2017188986A
JP2017188986A JP2016074850A JP2016074850A JP2017188986A JP 2017188986 A JP2017188986 A JP 2017188986A JP 2016074850 A JP2016074850 A JP 2016074850A JP 2016074850 A JP2016074850 A JP 2016074850A JP 2017188986 A JP2017188986 A JP 2017188986A
Authority
JP
Japan
Prior art keywords
control signal
trip control
positive
negative
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016074850A
Other languages
English (en)
Other versions
JP6725104B2 (ja
Inventor
有 大西
Yu Onishi
有 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2016074850A priority Critical patent/JP6725104B2/ja
Priority to DE102017107126.1A priority patent/DE102017107126A1/de
Priority to US15/478,786 priority patent/US10359463B2/en
Priority to CN201710217220.3A priority patent/CN107276025B/zh
Publication of JP2017188986A publication Critical patent/JP2017188986A/ja
Application granted granted Critical
Publication of JP6725104B2 publication Critical patent/JP6725104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/32—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors
    • H02H3/33—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors using summation current transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/16—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass
    • H02H3/162—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass for ac systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0092—Details of emergency protective circuit arrangements concerning the data processing means, e.g. expert systems, neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Breakers (AREA)

Abstract

【課題】高調波ノイズ、サージ、異常波形による誤検出を抑制し、また負荷により整流された波形を含む漏電波形に対しても高精度の検出ができるようにする。
【解決手段】零相変流器２の正負出力信号の差分信号をＡ／Ｄ変換するΣ変調器４と、ΔΣ変調器４の出力信号から高周波成分を除去するデジタルフィルタ５と、デジタルフィルタ５の出力信号を正側閾値及び負側閾値と比較した検出信号６ａ、６ｂ、６ｃを出力するデジタルコンパレータ６と、デジタルコンパレータ６から出力する検出信号６ａ、６ｂ、６ｃに基づいてトリップ制御信号７ａ、７ｂを出力するトリップ制御信号生成器７と、トリップ制御信号７ａ、７ｂに基づいて前記交流電路の漏電状態を判定しする漏電判定器８と、漏電判定器８から漏電判定信号８ａが第１所定時間を超えて継続して出力したとき最終トリップ制御信号９ａを出力する遅延カウンタ９と、遅延カウンタ９から最終トリップ制御信号９ａが出力すると漏電遮断機１５によって交流電路１を遮断するスイッチ駆動回路１０とを備える。
【選択図】図１

Description

本発明は、交流電路を遮断する漏電遮断機が高周波ノイズ、サージ、異常波形を誤検出することを抑制する漏電検出装置に関する。
従来の交流電路を遮断する漏電検出装置として、地絡電流に比例する零相変流器の正負の出力信号についてそれぞれ波高値を検出し、その正負の波高値の信号から正負の信号幅を求め、その正負の信号幅の信号をそれぞれ積算し、その正負の信号の積算結果によりトリップ制御信号を出力して漏電遮断機を動作させるものがある（たとえば特許文献１参照）。
また、零相変流器の地絡電流に比例する出力信号を、積分回路とＶＦ（電圧／周波数）変換回路によりパルス信号に変換し、そのパルス信号の積算値が規定値以上である場合に交流電路を遮断するトリップ制御信号を発生する演算回路を備えたものもある（たとえば特許文献２）。
特開１９９１−２２６２２５号公報 特開２００４−２２０８５９号公報
ところが、上記のような漏電検出装置では、零相変流器の出力信号に高調波ノイズやサージが重畳した場合に誤検出が発生し不要な動作をする問題があった。さらに、地絡電流に比例する信号レベルの検出はアナログコンパレータを使用する必要があり、その精度に依存するため、高い検出精度が得られないという問題がある。また、漏電電流が負荷により整流された波形となった場合の検出手段は解決されていなかった。
本発明の目的は、高調波ノイズ、サージ、異常波形による誤検出を抑制し、また負荷により整流された波形を含む漏電波形に対しても高精度の検出ができるようにした漏電検出装置を提供することである。
上記目的を達成するために、請求項１にかかる発明は、交流電路で発生した地絡電流を零相変流器によって検出して前記交流電路を遮断する漏電検出装置において、前記零相変流器の正負出力信号の差分信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力するデジタル信号の低周波成分を取り出すデジタルフィルタと、前記デジタルフィルタの出力信号を正側閾値及び負側閾値と比較した検出信号を生成して出力するデジタルコンパレータと、前記デジタルコンパレータから出力する前記検出信号に基づいて正側トリップ制御信号又は負側トリップ制御信号を生成して出力するトリップ制御信号生成器と、前記トリップ制御信号生成器から出力する前記正側トリップ制御信号及び前記負側トリップ制御信号に基づいて前記交流電路の漏電状態を判定し該判定結果が漏電状態であるとき漏電判定信号を出力する漏電判定器と、前記漏電判定器から前記漏電判定信号が第１所定時間を超えて継続して出力したとき最終トリップ制御信号を出力する遅延カウンタと、前記トリップ制御信号生成器から前記正側トリップ制御信号又は前記負側トリップ制御信号が出力するごとにリセットされ、該リセットの後、第２所定時間の内に前記正側トリップ制御信号又は前記負側トリップ制御信号が出力しないとき前記トリップ制御信号生成器及び前記漏電カウンタをリセットするリセット生成カウンタと、前記遅延カウンタから前記最終トリップ制御信号が出力すると漏電遮断機によって前記交流電路を遮断するスイッチ駆動回路と、を備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載の漏電検出装置において、前記デジタルフィルタは、前記交流電路の主周波数よりも高い周波数成分を除去することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の漏電検出装置において、前記デジタルコンパレータは、前記検出信号として、前記デジタルフィルタの出力信号が前記正側閾値を超えるとき正側閾値超過検出信号を出力し、前記負側閾値を下回るとき負側閾値超過検出信号を出力し、前記トリップ制御信号生成器は、時間計測手段を備え、該時間計測手段が前記正側閾値超過検出信号の継続を第３所定時間だけ計測すると前記正側トリップ制御信号を出力し、前記負側閾値超過検出信号の継続を前記第３所定時間だけ計測すると前記負側トリップ制御信号を出力し、前記遅延判定器は、前記トリップ制御信号生成器から出力する前記正側トリップ制御信号及び前記負側トリップ制御信号が、前記正側トリップ制御信号、前記負側トリップ制御信号、前記正側トリップ制御信号の順序で出力したとき、又は、前記負側トリップ制御信号、前記正側トリップ制御信号、前記負側トリップ制御信号の順序で出力したとき、前記漏電判定信号を出力することを特徴とする。
請求項４にかかる発明は、請求項３に記載の漏電検出装置において、前記トリップ制御信号生成器は、前記正側トリップ制御信号を出力した後に前記負側閾値超過検出信号が入力されたとき、又は、前記負側トリップ制御信号を出力した後に前記正側閾値超過検出信号が入力されたときは、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする。
請求項５にかかる発明は、請求項１又は２に記載の漏電検出装置において、前記デジタルコンパレータは、前記検出信号として、前記デジタルフィルタの出力信号が前記正側閾値を超えるとき正側閾値超過検出信号を出力し、前記負側閾値を下回るとき負側閾値超過検出信号を出力し、前記トリップ制御信号生成器は、時間計測手段を備え、該時間計測手段が前記正側閾値超過検出信号の継続を第３所定時間だけ計測すると前記正側トリップ制御信号を出力し、前記負側閾値超過検出信号の継続を前記第３所定時間だけ計測すると前記負側トリップ制御信号を出力し、前記遅延判定器は、前記トリップ制御信号生成器から前記正側トリップ制御信号が連続して２回出力したとき、又は、前記負側トリップ制御信号が２回連続して出力したとき、前記漏電判定信号を出力することを特徴とする。
請求項６にかかる発明は、請求項５に記載の漏電検出装置において、前記デジタルコンパレータは、さらに、前記正側閾値より低い第２正側閾値、前記負側閾値より高い第２負側閾値を備え、前記デジタルフィルタの出力信号が前記第２正側閾値を超えるとき第２正側閾値超過検出信号を出力し、前記第２負側閾値を下回るとき第２負側閾値超過検出信号を出力し、前記トリップ制御信号生成器は、前記正側トリップ制御信号を出力した後に前記第２正側閾値超過検出信号が入力されなくなったとき、又は、前記負側トリップ制御信号を出力した後に前記第２負側閾値超過検出信号が入力されなくなったとき、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする。
請求項７にかかる発明は、請求項３乃至６のいずれか１つの漏電検出装置において、前記デジタルコンパレータは、さらに、前記デジタルフィルタの出力信号が前記正側閾値と前記負側閾値の間のとき閾値内検出信号を出力し、前記トリップ制御信号生成器は、前記時間計測手段が前記第３所定時間を計測する前に、前記デジタルフィルタの出力信号が、前記正側閾値超過検出信号から前記負側閾値超過検出信号に変化したときは、前記時間計測手段がリセットされて前記負側閾値超過検出信号の時間計測に切り替わり、前記負側閾値超過検出信号から前記正側閾値超過検出信号に変化したときは、前記時間計測手段がリセットされて前記正側閾値超過検出信号の時間計測に切り替わり、前記正側閾値超過検出信号又は前記負側閾値超過検出信号から前記閾値内検出信号に変化したときは、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする。
本発明によれば、零相変流器の正負出力信号の差分信号から、Ａ/Ｄ変換した後にデジタルフィルタによって交流電路の主周波数よりも高い周波数成分を除去するので、漏電判定器による判定の前に高周波ノイズやサージを取り除くことができ、高周波ノイズやサージによる誤動作を抑制できる利点がある。また、地絡電流のレベルはデジタルコンパレータにより閾値と比較して検出するので、アナログコンパレータによって閾値と比較する従来の構成に比べて高精度な検出特性を得られる利点がある。また、トリップ制御信号生成器と漏電判定器によって正側トリップ制御信号や負側トリップ制御信号の変化内容を求めて漏電状態を判定するので、漏電以外の要因で発生した異常波形の誤検出を抑制する利点がある。さらに、Ａ/Ｄ変換手段以降をロジック回路で構成できるため、アナログコンパレータや積分回路を複数使用する従来方式に比較して装置の消費電力を低減する利点がある。
本発明の第１実施例の漏電検出装置の回路図である。 図１の漏電検出装置のデジタルフィルタの回路図である。 図１の漏電検出装置のデジタルコンパレータの機能構成図である。 図１の漏電検出装置のトリップ制御信号生成器の状態遷移図である。 図１の漏電検出装置の漏電判定器の状態遷移図である。 図１の漏電検出装置の遅延カウンタの動作のタイミングチャートである。 図１の漏電検出装置のリセット生成カウンタの動作のタイミングチャートである。 図１の漏電検出装置の通常時漏電検出動作のタイミングチャートである。 図１の漏電検出装置の異常波形時漏電検出動作のタイミングチャートである。 本発明の第２実施例の漏電検出装置の回路図である。 図１０の漏電検出装置の整流波形用トリップ制御信号生成器の状態遷移図である。 図１０の漏電検出装置の整流波形用漏電判定器の状態遷移図である。 図１０の漏電検出装置の通常時漏電検出動作のタイミングチャートである。
＜第１実施例＞
図１に本発明の第１実施例の漏電検出装置を示す。１は交流電路、２は零相変流器、４はＡ/Ｄ変換手段としてのΔΣ変調器である。このΔΣ変調器４は、零相変流器２の２次側の正負出力信号の差信号を入力しΔΣ変調を行ってＰＤＭ（パルス密度変調）信号４ａを出力する。３は零相変流器２の２次側にΔΣ変調器４にとって適切なコモンモード電圧を付加するためのバイアス回路である。５はデジタルフィルタであり、ΔΣ変調器４から出力するＰＤＭ信号４ａを入力して交流電路１の主周波数よりも高い周波数成分（ノイズやサージ等）を除去するローパスフィルタ特性を持っている。
６はデジタルフィルタ５から出力するデジタルデータ５ａを後記する閾値と比較して検出信号６ａ、６ｂ、又は６ｃを出力するデジタルコンパレータである。７はトリップ制御信号生成器であり、デジタルコンパレータ６から出力する検出信号６ａ、６ｂ、６ｃを取り込み、所定の条件の下で正側トリップ制御信号７ａ、又は負側トリップ制御信号７ｂを生成する。
８はトリップ制御信号生成器７から出力するトリップ制御信号７ａ、７ｂが所定の順序で発生した場合に漏電を判定して漏電判定信号８ａを出力する漏電判定器、９は漏電判定器８から出力する漏電判定信号８ａが第１所定時間だけ継続すると最終トリップ制御信号９ａを出力する遅延カウンタである。
１１はリセット生成カウンタであり、トリップ制御信号生成器７から正側トリップ制御信号７ａ、又は負側トリップ制御信号７ｂがＯＲ回路７Ａを経由して入力してから第２所定時間内に正側トリップ制御信号７ａ、又は負側トリップ制御信号７ｂが再度入力しなかった場合に、漏電判定器８および遅延カウンタ９をリセットするリセット信号１１ａを生成する。このリセット生成カウンタ１１は、遅延カウンタ９から出力する最終トリップ制御信号９ａを入力すると、交流線路１が遮断されるまでリセット生成機能を停止する。
１２はΔΣ変調器４およびデジタルフィルタ５にクロック信号１２ａを供給する発振回路である。１３は発振器１２から出力するクロック信号１２ａを分周したクロック信号１３ａを生成する分周器であり、デジタルフィルタ５にダウンサンプリング用としてクロック信号１３ａを供給するとともに、トリップ制御信号生成器７、漏電判定器８、遅延カウンタ９、及びリセット生成カウンタ１１にクロック信号１３ａを供給する。１５は交流電路１を遮断するための漏電遮断機、１４は漏電遮断機１５を駆動するためのサイリスタ等スイッチ素子、１０は遅延カウンタ９から出力する最終トリップ制御信号９ａによってスイッチ素子１４を駆動するためのスイッチ駆動回路である。
図２はデジタルフィルタ５の構成を中心に示すものである。デジタルフィルタ５はＣＩＣ（Cascaded Integration-Comb）フィルタとして構成され、積分部１６、ダウンサンプリング部１７、及びコムフィルタ部１８で構成されている。
積分部１６は、フリップフロップ１９と、そのフリップフロップ１９のデータ入力側に配置される加算器２０の組が３段従属に接続されて構成されている。積分部１６のフリップフロップ１９は、ΔΣ変調器４と同じく発振器１２のクロック信号１２ａで駆動される。
ダウンサンプリング部１７は１個のフリップフロップで構成されている。次段のコムフィルタ部１８は、縦続接続された４個のフリップフロップ２１とその終段のフリップフロップ２１の出力側に配置される１個の減算器２２の組が３段従属に接続されて構成されている。ダウンサンプリング部１７のフリップフロップとコムフィルタ部１８のフリップフロップ２１は、分周器１３のクロック信号１３ａにより駆動される。コムフィルタ部１８の出力側には、零相変流器２の正負出力信号の差電圧がゼロである場合に、デジタルフィルタ５の出力信号５ａをゼロとするためのオフセット値を減算する減算器２３が配置されている。
図３はデジタルコンパレータ６の構成を示すものである。デジタルコンパレータ６はデジタル比較器６１、６２とＮＡＮＤゲート６３からなるウインドウコンパレータとして構成され、デジタルフィルタ５の出力信号５ａを入力して、その振幅が正側閾値２４を超えたとき正閾値超過検出信号６ａを出力し、負側閾値２５を下回ったとき負閾値超過検出信号６ｃを出力し、正側閾値２４と負側閾値２５の範囲の中にあるとき閾値内検出信号６ｂを出力する。
図４はトリップ制御信号生成器７を構成するステートマシンの状態遷移を示すものである。トリップ制御信号生成器７は、図４に示すステートマシンと、ステートマシンによって制御される図示しない時間計測手段としての内蔵カウンタ（クロック信号１３ａをカウントする）から構成される。トリップ制御信号生成器７は、デジタルコンパレータ６の正閾値超過検出信号６ａ、閾値内検出信号６ｂ、及び負閾値超過検出信号６ｃにより制御される。内蔵カウンタは、リセット生成カウンタ１１から出力するリセット信号１１ａによってリセットされたときに、カウント値が０となる（Ｓ１）。
正閾値超過検出信号６ａが入力されると、正閾値超過検出状態（Ｓ２）へ遷移し、内蔵カウンタが１カウントだけアップする。内蔵カウンタがＮカウントする期間（請求項記載の第３所定時間）だけ正閾値超過検出信号６ａが連続的に入力されると（Ｓ３）、正側トリップ制御信号出力（Ｓ４）に遷移して正側トリップ制御信号７ａを出力し、正側ゼロクロス待機状態（Ｓ５）へ遷移する。この動作により、デジタルフィルタ５を通過した短いパルス幅（内蔵カウンタがＮカウント未満）の信号が誤検出されることを抑制する効果がある。その後、デジタルフィルタ５の出力信号５ａの値が負値（負側閾値超過検出信号６ｃが入力）となるまで、正側ゼロクロス待機状態を維持する（Ｓ５、Ｓ６）。負側閾値超過検出信号６ｃが入力すると、内蔵カウンタを０リセットして待機状態（Ｓ１）に遷移する。
負閾値超過検出信号６ｃが入力されると、負閾値超過検出状態（Ｓ７）へ遷移し、内蔵カウンタが１カウントだけアップする。内蔵カウンタがＮカウントする期間（請求項記載の第３所定時間）だけ負閾値超過検出信号６ｃが連続して入力されると（Ｓ８）、負側トリップ制御信号出力（Ｓ９）に遷移して負側トリップ制御信号７ｂを出力し、負側ゼロクロス待機状態（Ｓ１０）へ遷移する。この動作によっても、デジタルフィルタ５を通過した短いパルス幅（内蔵カウンタがＮカウント未満）の信号が誤検出されることを抑制する効果がある。その後、デジタルフィルタ５の出力信号５ａの値が正値（正側閾値超過検出信号６ａが入力）となるまで、負側ゼロクロス待機状態を維持する（Ｓ１０、Ｓ１１）。正側閾値超過検出信号６ａが入力すると、内蔵カウンタを０リセットして待機状態（Ｓ１）に遷移する。
なお、正側閾値超過検出状態（Ｓ２）において負側閾値超過検出信号６ｃが入力されると、内蔵カウンタを０リセットして、負側閾値超過検出状態（Ｓ７）に遷移する。また、負側閾値超過検出状態（Ｓ７）において正側閾値超過検出信号６ａが入力されると、内蔵カウンタを０リセットして、正側閾値超過検出状態（Ｓ２）に遷移する。さらに、正側閾値超過検出状態（Ｓ２）あるいは負側閾値超過検出状態（Ｓ７）において閾値内検出信号６ｂが入力されると、内蔵カウンタを０リセットして待機状態（Ｓ１）に遷移する。
以上の動作により、地絡信号以外の例えば前段のデジタルフィルタ５で取り除くことができない直流〜低い周波数成分の信号による誤検出を抑制する効果がある。
図５は漏電判定器８を構成するステートマシンの状態遷移を示すものである。漏電判定器８はトリップ制御信号生成器７から出力する正側トリップ制御信号７ａ、及び負側トリップ制御信号７ｂによって制御される。このステートマシンは、例えば正側トリップ制御信号７ａが発生すると、待機状態（Ｓ２１）から正トリップ制御検出状態（Ｓ２２）に遷移し、その後、負側トリップ制御信号７ｂが発生すると、正負トリップ検出状態（Ｓ２３）に遷移し、再び正側トリップ制御信号７ａが発生すると、漏電検出状態（Ｓ２４）へ遷移して漏電判定信号８ａを出力する。
一方、負側トリップ制御信号７ｂが発生すると、待機状態（Ｓ２１）から負トリップ制御検出状態（Ｓ２５）に遷移し、その後、正側トリップ制御信号７ａが発生すると、正負トリップ検制御出状態（Ｓ２６）に遷移し、再び負側トリップ制御信号７ｂが発生すると、漏電検出状態（Ｓ２４）へ遷移して漏電判定信号８ａを出力する。
なお、負側トリップ制御信号７ｂが発生した後の正負トリップ制御検出状態（Ｓ２３）で再度負側トリップ制御信号７ｂが発生したときは、負トリップ制御検出状態（Ｓ２５）に遷移する。また、正側トリップ制御信号７ａが発生した後の正負トリップ制御検出状態（Ｓ２６）で再度正側トリップ制御信号７ａが発生したときは、正側トリップ制御検出状態（Ｓ２２）に遷移する。
このように、正側→負側→正側、あるいは負側→正側→負側のように、特定の順序でトリップ制御信号７ａ、７ｂが発生した場合のみ、漏電検出状態（Ｓ２４）へ遷移して漏電判定信号８ａを出力する。漏電検出状態（Ｓ２４）へ遷移した後は、リセット生成カウンタ１１でリセット信号１１ａが発生するまで漏電検出状態（Ｓ２４）を維持する。
図６は、遅延カウンタ９の動作を示すタイミングチャートである。遅延カウンタ９は図６（ｊ）に示すような漏電判定器８の漏電判定信号８ａが出力信号されると、その漏電判定信号８ａの検出立上りから図６（ｌ）に示すようにクロック信号１３ａのカウントを行う。このカウントの値がＰ１（請求項記載の第１所定時間）に達すると、図６（ｋ）に示す最終トリップ制御信号９ａを出力する。最終トリップ制御信号９ａはスイッチ駆動回路１０を駆動するとともにリセット生成カウンタ１１を機能停止させる。なお、遅延カウンタ９は図６（ｎ）に示すリセット生成カウンタ１１から出力するリセット信号１１ａによってリセットされる。
図７は、リセット生成カウンタ１１の動作を示すタイミングチャートである。図７（ｍ）に示すカウンタ１１はカウント値Ｐ２（請求項記載の第２所定時間）に到達するまでクロック信号１３ａのカウントを行い、Ｐ２に達すると図７（ｎ）に示すリセット信号１１ａをワンショットパルスとして出力する。リセット信号１１ａの出力後は、正側トリップ制御信号７ａ又は負側トリップ制御信号７ｂが発生するまで、動作を停止する。その後、図７（ｇ）に示す正側トリップ制御信号７ａ、図７（ｈ）に示す負側トリップ制御信号７ｂが入力すると、リセットされカウントを再開する。
また、図７（ｋ）に示すように、遅延カウンタ９が最終トリップ制御信号９ａを出力した後は、交流電路１が遮断されるまでリセット信号生成機能を停止する。リセット生成カウンタ１１により生成されたリセット信号１１ａにより、前記したように漏電判定器８と遅延カウンタ９はリセットされる。
この動作により、漏電判定器８は第２所定時間（カウンタのカウント値Ｐ２）の内に発生した波形に対してのみ漏電の判定を行うことができ、第２所定時間を超えて散発的に発生する異常信号による誤検出を抑制する効果がある。
図１に示すように構成された漏電検出装置の動作を図８、図９に示すタイミングチャートを元に説明する。図８は通常時の漏電検出動作を示すタイミングチャートである。図８（ａ）は交流電路１に発生した地絡電流に比例する零相変流器２の正負出力信号の差電圧を示している。図８（ｂ）はΔΣ変調器４で変調された後デジタルフィルタ５により処理されたデジタルフィルタ５の出力信号５ａを示している。デジタルコンパレータ６は、デジタルフィルタ５の出力信号５ａが、正側閾値２４を超えると図８（ｃ）に示す正閾値超過検出信号６ａを出力し、負側閾値２５を下回ると図８（ｄ）に示す負閾値超過検出信号６ｃを出力し、正側閾値２４と負側閾値２４の内にあると図８（ｅ）に示す閾値内検出信号６ｂを出力する。
これらのデジタルコンパレータ６の出力信号６ａ、６ｂ、６ｃは、図８（ｆ）に示すようにトリップ制御信号生成器７のステートマシンの状態遷移を発生させる。
トリップ制御信号生成器７のステートマシンは、図４に示したように遷移するため、第３所定時間（クロック信号１３ａのＮカウント時間）連続した正閾値超過、あるいは負閾値超過を検出すると、図８（ｇ）に示す正側トリップ制御信号７ａ、あるいは図８（ｈ）に示す負側トリップ制御信号７ｂがパルス信号として出力される。トリップ制御信号７ａ、７ｂは図８（ｉ）に示す漏電判定器８のステートマシンの状態遷移を発生させる。漏電判定器８のステートマシンは図５に示したように遷移するため、正側トリップ制御信号７ａ及び負側トリップ制御信号７ｂが所定の順序（正側→負側→正側、負側→正側→負側）で発生すると漏電検出状態（Ｓ２４）へ遷移し、図８（ｊ）に示す漏電判定信号８ａを出力する。
遅延カウンタ９は漏電判定信号８ａが出力されると、図８（ｌ）に示すカウンタ９の動作を開始し、カウント値Ｐ１（第１所定時間）に達すると図８（ｋ）に示すような最終トリップ制御信号９ａを出力する。遅延カウンタ９の最大カウント値をＰ１に設定することで、漏電判定信号８ａが発生してから交流電路１が遮断されるまでの時間（遅れ時間）を容易に設定することが可能である。
図８（ｍ）に示すリセット生成カウンタ１１は、図８（ｇ）、図８（ｈ）に示すトリップ制御信号７ａ、７ｂでリセットされため、図８（ｎ）に示すようにリセットパルス１１ａは生成されない。以上のようにして生成された最終トリップ制御信号９ａによりスイッチ駆動回路１０が駆動され、スイッチング素子１４が導通し、漏電遮断機１５により交流電路１が遮断される。
図９は零相変流器２から異常波形が入力された場合の動作を示すタイミングチャートである。図９（ａ）は零相変流器２の正負出力信号間に発生した、漏電によるものではない異常波形を示す。図９（ｂ）はデジタルフィルタ５の出力信号５ａを示すものである。零相変流器２の出力信号はデジタルフィルタ５でローパスフィルタ処理されるため高い周波数の成分は抑圧され、サージのような入力に対して強い除去効果を持つ。
図８（ｇ）、図８（ｈ）に示したように、トリップ制御信号７ａ、７ｂが発生した場合には、図９（ｉ）に示す漏電判定器８の状態遷移を発生するものの、図９（ｍ）に示すようにリセット生成カウンタ１１がクロック信号１３ａをＰ２だけカウントすることにより初期の状態へ復帰することができる。このため図９（ａ）に示すような波形によっては交流電路１が遮断されるような不要動作は発生しない。
＜第２実施例＞
図１０は本発明の第２実施例の漏電検出装置を示す図である。第２実施例の漏電検出装置は、図１に示す構成例に対し、クロック信号１３ａで動作する整流波形用トリップ制御信号生成器３０と整流波形用漏電判定装置３１を加えた構成例であり、地絡電流がインバータ負荷などによって整流波形となった場合にも漏電検出を行う機能を備えるものである。
さらに、本実施例のデジタルコンパレータ６は、デジタルフィルタ５の出力信号５ａのレベルが、正側閾値２４を超えたとき正閾値超過検出信号６ａを出力し、負側閾値２５を下回ったとき負側閾値超過検出信号６ｃを出力し、正側閾値２４と負側閾値２５の間にあるとき閾値内検出信号６ｂを出力する他に、正側閾値２４より低い第２正側閾値２６を超えたとき第２正側閾値超過検出信号６ｄを出力し、負側閾値２５より高い第２負側閾値２５を下回ったとき第２負側閾値超過検出信号６ｅを出力する。第２正側閾値２６、第２負側閾値２７は後記する図１３に示した。
整流波形用トリップ制御信号生成器３０は、デジタルコンパレータ６から、正閾値超過検出信号６ａ、閾値内検出信号６ｂ、負閾値超過検出信号６ｃの他に、第２正側閾値超過検出信号６ｄ、第２負側閾値超過検出信号６ｅを入力する。この整流波形用トリップ制御信号生成器３０からは、正側トリップ制御信号３０ａと負側トリップ制御信号３０ｂが整流波形用漏電判定器３１に出力するととも、ＯＲ回路３０Ａ、３０Ｂを経由してリセット生成カウンタ１１にも出力する。整流波形用漏電判定器３１の漏電判定信号３１ａは、ＯＲ回路８Ａを経由して遅延カウンタ９に出力する。
図１１は整流波形用トリップ制御信号生成器３０を構成するステートマシンの状態遷移を示すものである。整流波形用トリップ制御信号生成器３０は図１１に示すステートマシンと、そのステートマシンによって制御される内蔵カウンタから構成される。整流波形用トリップ制御信号生成器３０はデジタルコンパレータ６の正閾値超過検出信号６ａ、閾値内検出信号６ｂ、負閾値超過検出信号６ｃ、第２正側閾値超過検出信号６ｄ、第２負側閾値超過検出信号６ｅにより制御される。
正閾値超過検出信号６ａが入力されると、待機状態（Ｓ３１）から正閾値超過検出状態（Ｓ３２）へ遷移する。クロック信号１３ａをＮカウントする（請求項記載の第３所定時間）まで連続して正閾値超過検出信号６ａが入力される（Ｓ３３）と、正側トリップ制御信号出力状態（Ｓ３４）に遷移し、正側トリップ制御信号３０ａを出力する。そして、この後、正側閾値超過検出信号６ａが出力されなくなっても、第２正側閾値超過検出信号６ｄが出力していれば、第２正閾値超過待機状態（Ｓ３５）を保持する（Ｓ３６）。
また、負閾値超過検出信号６ｃが入力されると、待機状態（Ｓ３１）から負閾値超過検出状態（Ｓ３７）へ遷移する。クロック信号１３ａをＮカウントする（請求項記載の第３所定時間）まで連続して負閾値超過検出信号６ｃが入力される（Ｓ３８）と、負側トリップ制御信号出力状態（Ｓ３９）に遷移し、負側トリップ制御信号３０ｂを出力する。そして、この後、負側閾値超過検出信号６ｂが出力されなくなっても、第２負閾値超過検出信号６ｅが出力されていれば、第２負閾値超過待機状態（Ｓ４０）を保持する（Ｓ４１）。
なお、正側閾値超過検出状態（Ｓ３２）において負側閾値超過検出信号６ｃが入力されると、内蔵カウンタを０リセットして、負側閾値超過検出状態（Ｓ３７）に遷移する。また、負側閾値超過検出状態（Ｓ３７）において正側閾値超過検出信号６ａが入力されると、内蔵カウンタを０リセットして、正側閾値超過検出状態（Ｓ３２）に遷移する。さらに、正側閾値超過検出状態（Ｓ３２）あるいは負側閾値超過検出状態（Ｓ３７）において閾値内検出信号６ｂが入力されると、内蔵カウンタを０リセットして待機状態（Ｓ３１）に遷移する。
以上により、本実施例では、漏電波形のレベルが正側閾値２４を超過すると、その波形が第２正側閾値２６を下回らない限り、２度目の正側トリップ制御信号３０ａの生成は行われない。つまり、デジタルフィルタ５の出力信号５ａが第２正側閾値２６を下回って初めて、カウンタを０リセットして待機状態（Ｓ３１）に遷移する。あるいは、漏電波形の出レベルが負側閾値２４を下回ると、その波形が第２負側閾値２７を上回らない限り、２度目の負側トリップ制御信号３０ｂの生成は行われない。つまり、デジタルフィルタ５の出力信号５ａが第２負側閾値２６を上回って初めて、カウンタを０リセットして待機状態（Ｓ３１）に遷移する。このような動作により、地絡電流が一方の極性しか持たない整流波形である場合でも漏電検出を行うことができ、このとき、地絡信号以外の不要波形や、デジタルフィルタ５で取り除くことができない直流〜低い周波数成分の信号による誤検出を抑制する効果がある。
図１２は整流波形用漏電判定器３１を構成するステートマシンの状態遷移を示すものである。整流波形用漏電判定器３１は、整流波形用トリップ制御信号生成器３０が出力する正側トリップ制御信号３０ａ、負側トリップ制御信号３０ｂによって制御される。このステートマシンは、例えば、待機状態（Ｓ５１）で正側トリップ制御信号３０ａが発生すると、正トリップ検出状態（Ｓ５２）に遷移し、続けて正側トリップ制御信号３０ａが発生すると漏電検出状態（Ｓ５３）へ遷移する。また、待機状態（Ｓ５１）で負側トリップ制御信号３０ｂが発生すると、負トリップ検出状態（Ｓ５４）に遷移し、続けて負側トリップ制御信号３０ｂが発生すると漏電検出状態（Ｓ５３）へ遷移する。そして、正トリップ検出状態（Ｓ５２）で負側トリップ制御信号３０ｂが発生すると負トリップ制御検出状態（Ｓ５４）に遷移し、負トリップ制御検出状態で正側トリップ制御信号３０ａが発生すると正トリップ制御状態（５２）に遷移する。
このように、正側トリップ制御信号３０ａ、あるいは負側トリップ制御信号３０ａが連続して２回発生した場合のみ、漏電検出状態（Ｓ５３）へ遷移し、漏電判定信号３１ａを出力する。漏電検出状態（Ｓ５３）へ遷移した後はリセットが発生するまで漏電検出状態Ｓ１５の状態を維持する。
図１０に示した構成例の漏電検出装置の動作を図１３に示すタイミングチャートを元に説明する。図１３は半波整流された漏電波形の検出動作を示すタイミングチャートである。図１３（ａ）は交流電路１に発生した地絡電流に比例する零相変流器２の正負出力信号の差電圧を示している。図１３（ｂ）はΔΣ変調器４で変調されたのちデジタルフィルタ５により処理されたデジタルフィルタ出力信号５ａを示している。
図１３（ｃ）は正閾値超過検出信号６ａを、図１３（ｄ）は負閾値超過検出信号６ｃを、図１３（ｃ−２）は第２正側閾値超過検出信号６ｄを、図１３（ｄ−２）は第２負側閾値超過検出信号６ｅを、図１３（ｅ）は閾値内検出信号６ｂを、それぞれ示す。これらのデジタコンパレータ６の出力信号６ａ、６ｂ、６ｃ、６ｄ、６ｅは図１３（ｆ−２）に示すように整流波形用トリップ制御信号生成器３０のステートマシンの状態遷移を発生させる。
整流波形用トリップ制御信号生成器３０のステートマシンは、図１１に示したように遷移するため、内蔵カウンタがクロック信号１３ａをＮカウントする（第３所定時間）まで連続して正閾値超過を検出すると図１３（ｇ−２）に示す正側トリップ制御信号３０ａがパルス信号として出力される。整流波形用トリップ制御信号生成器３０は、デジタルフィルタ５の出力信号５ａのレベルが第２正閾値２６を下回るまで、第２正閾値超過待機状態（Ｓ３５）を維持する。
正側トリップ制御信号３０ａは図１３（ｉ−２）に示す整流波形用漏電判定器３１のステートマシンの状態遷移を発生させる。整流波形用漏電判定器３１のステートマシンは図１２に示したように遷移するため、正側トリップ制御信号３０ａが連続して２回発生すると漏電検出状態（Ｓ５３）へ遷移し、図１３（ｊ−２）に示す漏電判定信号３１ａを出力する。
第２実施例では、上記した漏電判定信号３１ａの発生の他に、第１実施例で説明した通常の漏電発生の際には漏電判定信号８ａが出力するので、通常漏電と整流波形漏電の両方に対して交流電路を遮断させることができ、且つ高調波ノイズ、サージ、異常波形による不要動作の発生を抑圧できる。
１：交流電路
２：零相変流器
３：バイアス回路
４：ΔΣ変調器、４ａ：ＰＤＭ信号
５：デジタルフィルタ、５ａ：出力信号
６：デジタルコンパレータ、６ａ：正閾値超過検出信号、６ｂ：閾値内検出信号、６ｃ：負閾値超過検出信号、６ｄ：第２正閾値超過検出信号、６ｅ：第２負閾値超過検出信号
７：トリップ制御信号生成器、７ａ：正側トリップ制御信号、７ｂ：負側トリップ制御信号
８：漏電判定器、８ａ：漏電判定信号
９：遅延カウンタ、９ａ：最終トリップ制御信号
１０：スイッチ駆動回路
１１：リセット生成カウンタ、１１ａ：リセット信号
１２：発振回路、１２ａ：クロック信号
１３：分周回路、１３ａ：クロック信号
１４：スイッチ素子
１５：漏電遮断機
１６：積分部
１７：ダウンサンプリング部
１８：コムフィルタ部
１９：積分器フリップフロップ
２０：積分器加算器
２１：コムフィルタフリップフロップ
２２：コムフィルタ減算器
２３：オフセット減算器
３０：整流波形用トリップ制御信号生成器、３０ａ：正側トリップ制御信号、３０ｂ：負側トリップ制御信号
３１：整流波形用漏電判定器、３１ａ：漏電判定信号
（ａ）零相変流器の正負出力信号の差電圧の波形
（ｂ）：デジタルフィルタの出力信号５ａの波形
（ｃ）：正閾値超過検出信号６ａの波形
（ｃ−２）：第２正閾値超過検出信号６ｄの波形
（ｄ）：負閾値超過検出信号６ｃの波形
（ｄ−２）：第２負閾値超過検出信号６ｄの波形
（ｅ）：閾値内検出信号６ｂの波形
（ｆ）：トリップ制御信号生成器７の状態遷移
（ｆ−２）：整流波形用トリップ制御信号生成器３０の状態遷移
（ｇ）：正側トリップ制御信号７ａの波形
（ｇ−２）：正側トリップ制御信号３０ａの波形
（ｈ）：負側トリップ制御信号７ｂの波形
（ｉ）：漏電判定器８の状態遷移
（ｉ−２）：整流波形用漏電判定器３１の状態遷移
（ｊ）：漏電判定信号８ａの波形
（ｋ）：最終トリップ制御信号９ａの波形
（ｌ）：遅延カウンタ９のカウンと値
（ｍ）：リセット生成カウンタ１１のカウント値
（ｎ）：リセット生成カウンタの生成するリセット信号１１ａの波形

Claims (7)

  1. 交流電路で発生した地絡電流を零相変流器によって検出して前記交流電路を遮断する漏電検出装置において、
    前記零相変流器の正負出力信号の差分信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
    前記Ａ／Ｄ変換手段から出力するデジタル信号の低周波成分を取り出すデジタルフィルタと、
    前記デジタルフィルタの出力信号を正側閾値及び負側閾値と比較した検出信号を生成して出力するデジタルコンパレータと、
    前記デジタルコンパレータから出力する前記検出信号に基づいて正側トリップ制御信号又は負側トリップ制御信号を生成して出力するトリップ制御信号生成器と、
    前記トリップ制御信号生成器から出力する前記正側トリップ制御信号及び前記負側トリップ制御信号に基づいて前記交流電路の漏電状態を判定し該判定結果が漏電状態であるとき漏電判定信号を出力する漏電判定器と、
    前記漏電判定器から前記漏電判定信号が第１所定時間を超えて継続して出力したとき最終トリップ制御信号を出力する遅延カウンタと、
    前記トリップ制御信号生成器から前記正側トリップ制御信号又は前記負側トリップ制御信号が出力するごとにリセットされ、該リセットの後、第２所定時間の内に前記正側トリップ制御信号又は前記負側トリップ制御信号が出力しないとき前記トリップ制御信号生成器及び前記漏電カウンタをリセットするリセット生成カウンタと、
    前記遅延カウンタから前記最終トリップ制御信号が出力すると漏電遮断機によって前記交流電路を遮断するスイッチ駆動回路と、
    を備えることを特徴とする漏電検出装置。
  2. 請求項１に記載の漏電検出装置において、
    前記デジタルフィルタは、前記交流電路の主周波数よりも高い周波数成分を除去することを特徴とする漏電検出装置。
  3. 請求項１又は２に記載の漏電検出装置において、
    前記デジタルコンパレータは、前記検出信号として、前記デジタルフィルタの出力信号が前記正側閾値を超えるとき正側閾値超過検出信号を出力し、前記負側閾値を下回るとき負側閾値超過検出信号を出力し、
    前記トリップ制御信号生成器は、時間計測手段を備え、該時間計測手段が前記正側閾値超過検出信号の継続を第３所定時間だけ計測すると前記正側トリップ制御信号を出力し、前記負側閾値超過検出信号の継続を前記第３所定時間だけ計測すると前記負側トリップ制御信号を出力し、
    前記遅延判定器は、前記トリップ制御信号生成器から出力する前記正側トリップ制御信号及び前記負側トリップ制御信号が、前記正側トリップ制御信号、前記負側トリップ制御信号、前記正側トリップ制御信号の順序で出力したとき、又は、前記負側トリップ制御信号、前記正側トリップ制御信号、前記負側トリップ制御信号の順序で出力したとき、前記漏電判定信号を出力することを特徴とする漏電検出装置。
  4. 請求項３に記載の漏電検出装置において、
    前記トリップ制御信号生成器は、前記正側トリップ制御信号を出力した後に前記負側閾値超過検出信号が入力されたとき、又は、前記負側トリップ制御信号を出力した後に前記正側閾値超過検出信号が入力されたときは、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする漏電検出装置。
  5. 請求項１又は２に記載の漏電検出装置において、
    前記デジタルコンパレータは、前記検出信号として、前記デジタルフィルタの出力信号が前記正側閾値を超えるとき正側閾値超過検出信号を出力し、前記負側閾値を下回るとき負側閾値超過検出信号を出力し、
    前記トリップ制御信号生成器は、時間計測手段を備え、該時間計測手段が前記正側閾値超過検出信号の継続を第３所定時間だけ計測すると前記正側トリップ制御信号を出力し、前記負側閾値超過検出信号の継続を前記第３所定時間だけ計測すると前記負側トリップ制御信号を出力し、
    前記遅延判定器は、前記トリップ制御信号生成器から前記正側トリップ制御信号が連続して２回出力したとき、又は、前記負側トリップ制御信号が２回連続して出力したとき、前記漏電判定信号を出力することを特徴とする漏電検出装置。
  6. 請求項５に記載の漏電検出装置において、
    前記デジタルコンパレータは、さらに、前記正側閾値より低い第２正側閾値、前記負側閾値より高い第２負側閾値を備え、前記デジタルフィルタの出力信号が前記第２正側閾値を超えるとき第２正側閾値超過検出信号を出力し、前記第２負側閾値を下回るとき第２負側閾値超過検出信号を出力し、
    前記トリップ制御信号生成器は、前記正側トリップ制御信号を出力した後に前記第２正側閾値超過検出信号が入力されなくなったとき、又は、前記負側トリップ制御信号を出力した後に前記第２負側閾値超過検出信号が入力されなくなったとき、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする漏電検出装置。
  7. 請求項３乃至６のいずれか１つの漏電検出装置において、
    前記デジタルコンパレータは、さらに、前記デジタルフィルタの出力信号が前記正側閾値と前記負側閾値の間のとき閾値内検出信号を出力し、
    前記トリップ制御信号生成器は、前記時間計測手段が前記第３所定時間を計測する前に、前記デジタルフィルタの出力信号が、前記正側閾値超過検出信号から前記負側閾値超過検出信号に変化したときは、前記時間計測手段がリセットされて前記負側閾値超過検出信号の時間計測に切り替わり、前記負側閾値超過検出信号から前記正側閾値超過検出信号に変化したときは、前記時間計測手段がリセットされて前記正側閾値超過検出信号の時間計測に切り替わり、前記正側閾値超過検出信号又は前記負側閾値超過検出信号から前記閾値内検出信号に変化したときは、前記正側閾値超過検出信号又は前記負側閾値超過検出信号の入力の待機状態にリセットされることを特徴とする漏電検出装置。
JP2016074850A 2016-04-04 2016-04-04 漏電検出装置 Active JP6725104B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016074850A JP6725104B2 (ja) 2016-04-04 2016-04-04 漏電検出装置
DE102017107126.1A DE102017107126A1 (de) 2016-04-04 2017-04-03 Leckstromdetektor
US15/478,786 US10359463B2 (en) 2016-04-04 2017-04-04 Electric leakage detecting device
CN201710217220.3A CN107276025B (zh) 2016-04-04 2017-04-05 漏电检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016074850A JP6725104B2 (ja) 2016-04-04 2016-04-04 漏電検出装置

Publications (2)

Publication Number Publication Date
JP2017188986A true JP2017188986A (ja) 2017-10-12
JP6725104B2 JP6725104B2 (ja) 2020-07-15

Family

ID=59885349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016074850A Active JP6725104B2 (ja) 2016-04-04 2016-04-04 漏電検出装置

Country Status (4)

Country Link
US (1) US10359463B2 (ja)
JP (1) JP6725104B2 (ja)
CN (1) CN107276025B (ja)
DE (1) DE102017107126A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021514102A (ja) * 2018-03-28 2021-06-03 エルエス、エレクトリック、カンパニー、リミテッドＬｓ Ｅｌｅｃｔｒｉｃ Ｃｏ．， Ｌｔｄ． 漏電遮断器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951018B2 (en) * 2017-11-15 2021-03-16 Texas Instruments Incorporated Ground fault current interrupter circuit
KR101956571B1 (ko) * 2017-12-01 2019-03-11 엘에스산전 주식회사 누전 차단 장치
CN109347061A (zh) * 2018-11-23 2019-02-15 深圳市晶扬电子有限公司 漏电检测集成电路芯片、漏电检测保护电路及电器设备
JP7033102B2 (ja) * 2019-04-24 2022-03-09 株式会社デンソー 漏電判定装置
US20230184848A1 (en) * 2021-12-13 2023-06-15 Abb Schweiz Ag System and Method for Grounded-Neutral Fault Detection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817532B2 (ja) 1990-01-29 1996-02-21 三菱電機株式会社 地絡検出装置
JP2774693B2 (ja) * 1990-11-09 1998-07-09 株式会社東芝 漏電遮断器
KR950020841A (ko) * 1993-12-29 1995-07-26 문정환 누전차단기
SG111094A1 (en) * 2002-12-05 2005-05-30 Oki Techno Ct Singapore Pte Digital receiver
JP4156385B2 (ja) 2003-01-10 2008-09-24 株式会社ルネサステクノロジ 漏電検出装置
CN1901310A (zh) * 2006-07-06 2007-01-24 浙江大学 一种用于漏电保护器的抗干扰方法
TW200821609A (en) * 2006-11-10 2008-05-16 Prodigit Electronics Co Ltd Digital electric leakage detection monitoring device
JP4306781B2 (ja) * 2007-10-30 2009-08-05 ダイキン工業株式会社 漏電検出回路
CN101958528B (zh) * 2010-10-18 2013-07-03 吕纪文 一种漏电保护方法和装置
CN104764975B (zh) * 2011-03-23 2018-06-01 松下知识产权经营株式会社 漏电检测装置
CN203551978U (zh) * 2013-10-24 2014-04-16 浙江华洋电器有限公司 电子式接地故障保护继电器
JP6440249B2 (ja) 2014-10-08 2018-12-19 株式会社クラレ 免震構造体用ゴム組成物、及びこれを用いた免震構造体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021514102A (ja) * 2018-03-28 2021-06-03 エルエス、エレクトリック、カンパニー、リミテッドＬｓ Ｅｌｅｃｔｒｉｃ Ｃｏ．， Ｌｔｄ． 漏電遮断器
US11307265B2 (en) 2018-03-28 2022-04-19 Ls Electric Co., Ltd. Earth leakage circuit breaker

Also Published As

Publication number Publication date
US20170285087A1 (en) 2017-10-05
CN107276025B (zh) 2020-07-07
US10359463B2 (en) 2019-07-23
CN107276025A (zh) 2017-10-20
DE102017107126A1 (de) 2017-10-05
JP6725104B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
JP2017188986A (ja) 漏電検出装置
US9389263B2 (en) Filter capacitor degradation identification using measured and expected voltage
TWI639293B (zh) Capacitor discharge method and discharge circuit
CN102412720B (zh) 开关电源电路及其功率因数校正控制电路
US10320310B2 (en) Power conversion device
JP4515937B2 (ja) 波形比較による電圧低下検出方法及び装置
JPWO2013153596A1 (ja) 地絡検出回路およびそれを用いた電力変換装置
JPH0549174A (ja) 携帯用電源装置
JP2017099103A (ja) 回転整流器故障検出装置および回転整流器故障検出方法
JP5386751B2 (ja) 電力変換回路の制御装置
TWI542102B (zh) 電源轉換裝置及其過功率保護方法
KR20150063920A (ko) 쇼트된 다이오드들의 검출
KR101104370B1 (ko) 아크제어수단을 구비한 플라즈마용 펄스전원장치 및 그 장치에서의 아크 제어 방법
JP3800391B2 (ja) 電圧形インバータ装置の欠相検出方法とその回路
JP2004220859A (ja) 漏電検出装置
JP6569489B2 (ja) 漏電遮断器用半導体集積回路
CN110676813B (zh) 供电单元及确定供电单元上罗氏电流测量直流分量的方法
JP2004112888A (ja) Ｐｗｍコンバータ方式の補助電源装置のための停電検出回路
JP4191582B2 (ja) 交流電圧低下検出装置
JP3319799B2 (ja) 地絡検出装置
JP7255703B2 (ja) 電力変換装置
JP2014160011A (ja) 瞬時電圧低下検出装置及び瞬時電圧低下検出方法
AU2021436071B2 (en) Power conversion device and control device
JP2014143049A (ja) 励磁突入電流抑制装置
JP6819818B1 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200129

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6725104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250