JP2012199196A - 遮断装置 - Google Patents

Abstract

【課題】ばらつきや温度特性が少なく、漏電検出精度が良好で誤動作の少ない遮断装置を提供する。
【解決手段】本発明の遮断装置は、交流電路に漏電が発生しているか否かを検出する漏電検出部と、前記交流電路の各線間の電圧情報を検出する電圧検出部と、前記漏電検出部の出力および前記電圧検出部の出力をそれぞれデジタル変換する第１および第２の変換部と、前記第１および第２の変換部の出力に基づき、デジタル信号に基づく信号処理を行う信号処理部と、前記信号処理部の出力に基づいて漏電の有無を判定する漏電判定部と、前記漏電判定部により漏電が発生していると判定されたとき、前記交流電路を遮断するための遮断信号を出力する遮断信号出力部と、を備える。
【選択図】図１

Description

本発明は、遮断装置に関り、特に、Ｎ相欠相検出機能付漏電遮断装置に関する。

遮断装置において、漏電判定部は、交流電路を構成する複数の一次導体を貫通させた軟磁性材料等の磁性体からなる環状の鉄心（コア）と当該コアに巻回されたトロイダル状のコイルとにより構成される零相変流器（ＺＣＴ）を有し、この零相変流器の当該コイル両端の検出出力である出力電圧に応じて、当該複数の一次導体に漏電が発生したか否かを判定する。

一次導体のいずれかに漏電が発生した場合には、交流電路の往路方向を流れる電流と復路方向を流れる電流との間に差異が発生し、当該差異が漏電電流となる。更に、複数の一次導体の通電電流が全体的に不平衡となるため、当該漏電電流により発生する磁束により零相変流器のコアの磁束の状態が変化する。これにより、零相変流器のコイル両端に、漏電電流に対応する誘起電圧が検出される。

また、一次導体のいずれにも漏電が発生していない場合には、当該複数の一次導体の通電電流のベクトル和が零であるいわゆる平衡状態である。この平衡状態においては、零相変流器のコアに磁束は発生するが、これらの磁束は互いに打ち消し合い、零相変流器により前述した様な誘起電圧は検出されない。したがって、零相変流器のコイル両端の出力電圧を検出出力として出力することで、交流電路に漏電電流が発生したか否かを判定することができる。

ところで、漏電検出において、人体の感電保護と誤動作回避とを両立するため、漏電判定が重要な課題となっている。漏電判定は、所定のアルゴリズムにより行っているが、通常、インバータノイズなどの不要周波数を除去するフィルタ、波形の特性値を判定する判定回路などは抵抗、コンデンサなどの素子を用いたアナログ回路で構成されている。

また、Ｎ相欠相検出の回路においても、一例を特許文献１に示すように、電圧レベルを波形の幅で検出するアナログ回路で構成されている。

特開平８−２９４２２７号公報

漏電を判定する判定回路は、抵抗、コンデンサなどの比較回路等から構成され、各部品において、ばらつき、温度特性などの特性を有する。この特性は、漏電判定における誤差につながっていた。
また、誤差の要因として、さらに漏電周波数の要素もあり、この周波数の違いにより、漏電検出感度が、５０ヘルツと、６０ヘルツで５％程度も異なるという問題もあった。

本発明は、前記実情に鑑みてなされたものであって、ばらつきや温度特性が少なく、漏電検出精度が良好で誤動作の少ない遮断装置を提供することを目的とする。

上記課題を解決するために、本発明の遮断装置は、交流電路に漏電が発生しているか否かを検出する漏電検出部と、前記交流電路の各線間の電圧情報を検出する電圧検出部と、前記漏電検出部の出力をデジタル変換する第１の変換部と、前記電圧検出部の出力をデジタル変換する第２の変換部と、前記第１および第２の変換部の出力に基づき、デジタル信号に基づく信号処理を行う信号処理部と、前記信号処理部の出力に基づいて漏電の有無を判定する漏電判定部と、前記漏電判定部により漏電が発生していると判定されたとき、前記交流電路を遮断するための遮断信号を出力する遮断信号出力部と、を備える。

また、上記遮断装置であって、前記電圧検出部の出力がＮ相欠相情報を含み、前記漏電判定部が、前記電圧検出部の出力から前記Ｎ相欠相情報を含む電圧情報を受けとり、前記漏電判定部が、前記漏電検出部の出力と、前記Ｎ相欠相情報とに基づき、漏電の有無を判定するように構成される。

また、上記遮断装置であって、前記電圧検出部はＮ相欠相情報を検出するＮ相欠相検出部であり、前記Ｎ相欠相検出部の出力に基づき、電源周波数を算出し、前記電源周波数を前記漏電判定部に送出するように構成される。

また、上記遮断装置であって、前記Ｎ相欠相検出部は、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成される。

また、上記遮断装置であって、前記第２の信号処理部は、前記電圧検出部の出力信号と、基準信号との比較を行う比較器と、前記比較器の出力に基づきＮ相欠相を検出するＮ相欠相判定部とを含み、前記比較器の出力から前記漏電判定部にＮ相欠相信号を出力するように構成される。

また、上記遮断装置であって、前記漏電検出部は、漏電センサと、前記漏電センサからのアナログ信号を増幅する増幅部とを含み、前記第１の変換部は、アナログ信号をデジタル信号に変換するＡＤ変換部と、フィルタ部とを備え、前記漏電検出部と前記第１の変換部とで、漏電検出回路部を構成する。

また、上記遮断装置であって、前記フィルタ部は、複数のフィルタと、前記フィルタのうちの少なくとも一つを選択するフィルタ選択部を含み、前記フィルタ部は、前記フィルタ選択部の設定値に基づくフィルタ特性に設定可能である。

また、上記遮断装置であって、前記漏電判定部は、漏電発生と判定してから出力信号を出力するまでの時間を設定可能な時延時間選択部を有し、前記漏電判定部は前記時延時間選択部の出力に応じてその時延時間を選択可能である。

また、上記遮断装置であって、前記時延時間の計時は、電源電圧の１周期または半周期の数をカウントすることにより行うものであり、前記電源電圧は、Ｎ相欠相検出部からの電圧情報から取り込んだものである。

また、上記遮断装置であって、前記Ｎ相欠相検出部は、ノイズ除去用のフィルタ部を備える。

また、上記遮断装置であって、さらに外部入力端子と、前記外部入力端子に入力される外部信号をデジタル処理する外部信号処理部と、外部信号を判定する外部信号判定部とを備える。

また、上記遮断装置であって、前記漏電判定部、Ｎ相欠相判定部および前記外部信号判定部の少なくとも二つは独立した出力部を備える。

また、上記遮断装置であって、前記Ｎ相欠相判定部は、前記漏電判定部がＮ相欠相と判定していなくても、前記漏電判定部が、漏電であると判定するとともに、あらかじめ設定された所定の電圧よりも大きい場合にはＮ相欠相であると判定するように構成される。

また、上記遮断装置であって、少なくとも前記漏電検出部と前記Ｎ相欠相検出部と、前記Ｎ相欠相判定部および前記漏電判定部は、同一の集積回路内に一体的に形成される。

本発明によれば、デジタル化することにより、充電／放電用途として使用していたコンデンサなどを削減することが出来、小型化が可能であるとともにコンデンサなどの部品ばらつき要素もなくなるため、漏電判定精度およびＮ相欠相などの電圧情報の検出精度の向上をはかることが可能である。

本発明の実施の形態１における遮断装置の構成例を示す回路説明図 本発明の実施の形態１における漏電判定装置の構成例を示す回路ブロック図 本発明の実施の形態１における短時間過大電圧検出部の詳細構成例を示す回路ブロック図 図２に示した漏電判定装置の各回路が、各シーン（通常漏電、重地絡、雷サージ）の場合に出力する出力信号の波形の一例を示す図 図１に示したＮ相欠相判定装置の出力信号の波形の一例を示す図 本発明の実施の形態１における検出部の構成説明図 本発明の実施の形態１における遮断装置の波形を示す図であり、（ａ）は入力波形、（ｂ）はＶｓｔでコンパレートしたパルス波形を示す 本発明の実施の形態２における遮断装置の構成例を示す回路説明図 本発明の実施の形態３における遮断装置の構成例を示す回路説明図 本発明の実施の形態４における遮断装置の構成例を示す回路説明図 本発明の実施の形態５における遮断装置のＮ相欠相判定装置の出力信号の波形の一例を示す図 本発明の実施の形態６における遮断装置のＮ相欠相判定装置の出力信号の波形の一例を示す図

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１におけるＮ相欠相検出機能付きの漏電遮断装置を示す回路説明図である。図２は同遮断装置の漏電検出回路部２０の構成例を示す回路ブロック図である。図３は、本発明の実施の形態１における短時間過大電圧検出部の詳細構成例を示す回路ブロック図である。図４は図２に示した漏電検出回路部の各回路が、各シーン（通常漏電、重地絡、雷サージ）の場合に出力する出力信号の波形の一例を示す図である。図５は、図１に示したＮ相欠相検出回路部５０の出力信号の波形の一例を示す図である。
図１に示す漏電遮断装置１００は、漏電検出部としての零相変流器１０と、電圧検出部６０と、これらの出力に接続される漏電検出回路部２０と、Ｎ相欠相検出回路部５０と、遮断信号出力部４０とを具備している。この漏電検出回路部２０は、第１の変換部２１と、信号処理部としての積分部２２と、積分値を用いた漏電判定部２３とを備えている。この漏電検出部としての零相変流器１０は、検出対象である交流電路に漏電が発生しているか否かを検出する。また、電圧検出部６０は、交流電路の各線間の電圧情報を検出する。そして、第１の変換部２１は、比較増幅器２１１と、ＡＤ変換器２１２とで構成され、零相変流器１０の出力をデジタル変換する。第２の変換部５１は、電圧検出部６０の出力をデジタル変換する。また、図２に示すように、信号処理部としての積分部２２は第１および第２の変換部２１，５１の出力に基づき、デジタル信号に基づく信号処理を行う。さらに、漏電判定部２３は信号処理部としての積分部２２の出力に基づいて漏電の有無を判定する。また遮断信号出力部４０は、漏電検出回路部２０により漏電が発生していると判定されたとき、交流電路を遮断するための遮断信号を出力する。

遮断信号出力部４０は、漏電判定部２３と欠相判定部５３との出力に接続されたアンド回路４１と、このアンド回路４１の出力により、駆動されるブレーカ引外しコイル４２とを具備している。そして漏電判定部２３と欠相判定部５３の内の少なくとも１方がＨｉｇｈであるとき、ブレーカ引外しコイル４２が駆動され、電路が遮断される。

また、電圧検出部６０は電圧降圧部６１とアナログフィルタ部６２とを具備し、Ｎ相欠相情報を検出するＮ相欠相検出部を構成する。この電圧検出部６０の出力に基づき、電源周波数を算出する。そしてこの電源周波数を漏電判定部２３に送出する。
漏電検出回路部２０の漏電判定部２３は、比較器を構成する第２の変換部５１の出力からＮ相欠相情報を含む電圧情報を受けとる。そして、漏電判定部２３は、漏電検出回路部２０の第１の変換部２１の出力と、第２の変換部５１の出力として得られるＮ相欠相情報とに基づき、漏電の有無を判定するように構成されている。

そして、Ｎ相欠相検出回路部５０は、第２の変換部５１としての比較器と、欠相判定部５３とで構成される。そしてこの第２の変換部５１としての比較器は、電圧検出部６０の出力を第１の基準電圧Ｖｒｅｆ１と比較し、デジタル信号として出力するものである。

零相変流器１０の出力を、遮断装置１００を構成する集積回路１００Ｃに接続する端子１０Ｔ１、１０Ｔ２の一方は第１の基準電圧Ｖｒｅｆ１として用いられる。

なお、本実施の形態の遮断装置を構成する集積回路１００Ｃの内、第１および第２の変換部２１，５１はアナログ回路部１００ａを構成し、漏電判定部２３及び欠相判定部５３はデジタル回路部１００ｄを構成している。

以下、各回路要素について詳細に説明する。
零相変流器１０を構成するＺＣＴ部１１は、三相の通電電流が流れる交流電路を構成する複数の一次導体を貫通させた軟磁性材料等の磁性体からなる環状の鉄心（コア）と、当該コアに巻回されたトロイダル状のコイルと、により構成される。零相変流器１０は、交流電路の往路方向を流れる電流と復路方向を流れる電流との間に差異が発生した場合には、その差異に基づく漏電電流を検出する。このとき、漏電電流に対応する誘起電圧がコイル内に発生する。零相変流器１０は、この誘起電圧を零相変流器１０の出力電圧であるＺＣＴ出力電圧として漏電検出回路部２０及び短時間過大電圧検出部３０に出力する。また、ＺＣＴ部１１から電圧出力を得るために、ＺＣＴ部１１に対して並列に抵抗素子１２、キャパシタ１３およびトランジスタ１４が挿入され、ＺＣＴ出力部１０ｏを構成している。

漏電判定部２３は、交流電路に漏電が発生しているか否かを判定する。漏電検出回路部２０は、第１の変換部２１、積分部２２、漏電判定部２３を備える。

第１の変換部２１は、比較増幅器２１１とＡＤ変換器２１２とにより構成され、漏電電流が発生したことを検出する。ここでは、第１の変換部２１は、ＺＣＴ出力電圧の絶対値が漏電電流検出閾値ｔｈ２の絶対値以上である場合に、積分部２２へ電圧Ｈ（Ｈｉｇｈ）を出力する。一方、ＺＣＴ出力電圧の絶対値が漏電電流検出閾値ｔｈ２未満である場合に、積分部２２へ電圧Ｌ（Ｌｏｗ）を出力する。なお、電圧Ｈは電圧Ｌよりも高く設定されている。

積分部２２は、積分器等により構成されており、第１の変換部２１の出力電圧を積算し、積算された電圧（積算電圧）を出力電圧として漏電判定部２３へ出力する。

また、積分部２２は、短時間過大電圧検出部３０の出力電圧（ここでは漏電判定方式変更部３３の出力電圧）が電圧Ｈである場合には、漏電検出回路部２０における漏電判定方式を変更する。漏電判定方式を変更するときには、例えば、積分部２２が、短時間過大電圧検出部３０の出力電圧が電圧Ｈであることを検出した時点で、積分値（積分電圧）を所定値だけ小さくする。また、積分部２２は、積分値を所定値だけ小さくするのではなく、積分値判定閾値ｔｈ３を所定値だけ大きくするようにしてもよい。漏電判定方式を変更することで、ＺＣＴ出力電圧の電圧値を積算する時間の時間幅が大きくなる。つまり、短時間過大電圧検出部３０により、漏電検出回路部２０による漏電判定処理を時延させる。

漏電判定部２３は、積算された積分部２２の出力電圧である積算値及び短時間過大電圧検出部３０の出力電圧に基づいて、漏電が発生しているか否かを判定する。ここでは、漏電判定部２３は、積算値が積分値判定閾値ｔｈ３以上である場合に、遮断信号出力部４０へ電圧Ｈを出力する。一方、積算値が積分値判定閾値ｔｈ３未満である場合に、遮断信号出力部４０へ電圧Ｌを出力する。漏電判定部２３の出力電圧が電圧Ｈであることは、漏電が発生していると判定していることに相当する。

短時間過大電圧検出部３０は、所定の短時間で過大なＺＣＴ出力電圧が発生したことを検出する。例えば、ＺＣＴ出力電圧が所定時間以内に所定電圧範囲外に達した場合、漏電判定部２３による漏電判定方式を変更する。短時間過大電圧検出部３０は、過大電圧検出部３１、急峻波検出部３２、漏電判定方式変更部３３を備える。短時間過大電圧検出部３０により、例えば雷サージを検出する。

過大電圧検出部３１は、図３に詳細を示すように比較器（ウィンドウコンパレータ）等により構成され、ＺＣＴ出力電圧の絶対値が過大電圧検出閾値ｔｈ１の絶対値以上である場合に、漏電判定方式変更部３３へ電圧Ｈを出力する。一方、ＺＣＴ出力電圧の絶対値が過大電圧検出閾値ｔｈ１の絶対値未満である場合に、漏電判定方式変更部３３へ電圧Ｌを出力する。

なお、過大電圧検出閾値ｔｈ１の絶対値は、漏電電流検出閾値ｔｈ２の絶対値よりも大きい。また、積分値判定閾値ｔｈ３は、漏電電流検出閾値ｔｈ２の絶対値よりも大きい。積分値判定閾値ｔｈ３は、例えば、漏電判定方式の変更なく漏電電流検出部を構成する第１の変換部２１の出力電圧として電圧Ｈが２回検出された場合に、積分電圧が積分値判定閾値ｔｈ３よりも大きくなるような値である。

急峻波検出部３２は、図３に詳細を示すように微分器（微分回路）等により構成され、ＺＣＴ出力電圧を微分する。そして、急峻波検出部３２は、微分された電圧が急峻波検出閾値以上である場合には、漏電判定方式変更部３３へ電圧Ｈを出力する。一方、微分された電圧が急峻波検出閾値未満である場合には、漏電判定方式変更部３３へ電圧Ｌを出力する。

漏電判定方式変更部３３は、アンド回路等により構成され、過大電圧検出部３１の出力電圧と急峻波検出部３２の出力電圧との論理積に応じて、漏電検出回路部２０の積分部２２へ電圧Ｈ又はＬを出力する。具体的には、過大電圧検出部３１の出力電圧及び急峻波検出部３２の出力電圧がともに電圧Ｈである場合には、漏電判定方式変更部３３の出力電圧は電圧Ｈとなる。これ以外の場合には、漏電判定方式変更部３３の出力電圧は電圧Ｌとなる。漏電判定方式変更部３３の出力電圧が電圧Ｈであることは、短時間過大電圧検出部３０が雷サージを検出したことに意味し、さらに、漏電検出回路部２０による漏電判定方式を変更することを意味する。

遮断信号出力部４０は、アンド回路４１等により構成され、漏電判定部２３の出力電圧が電圧Ｈである場合に、電圧Ｈを出力する。一方、漏電判定部２３の出力電圧が電圧Ｌである場合に、電圧Ｌを出力する。つまり、遮断信号出力部４０は、漏電検出回路部２０により漏電が発生していると判定された場合、交流電路の電路接点を開放するための（交流電路を遮断するための）遮断信号を、上記電路接点を開放するブレーカ引外しコイル４２に送出する。

また、この交流電源からの電圧は、電源部８０により５Ｖに電圧制御がなされて端子８０Ｔ１，８０Ｔ２を介して集積回路１００Ｃに供給される。集積回路１００Ｃ内部ではＲｅｆ用電源８１で第１の基準電圧Ｖｒｅｆ１が生成される。また９０はゲイン調整用抵抗であり、端子９０Ｔ１，９０Ｔ２を介して集積回路１００Ｃに接続される。このゲイン調整用抵抗９０によって増幅器２１１のゲインが調整される。２７は内部動作クロックである。この内部動作クロックは、デジタル部の動作の基準となるクロックを生成するものであり、内部のロジック回路は、このクロック信号を基にして、タイミング制御を行うものである。

次に、漏電判定を行う漏電検出回路部２０の動作を説明する。
図４は漏電検出回路部２０の動作例を説明するためのタイムチャートである。

図４の「漏電電流」は、各ケース（通常漏電、重地絡、雷サージ）における零相変流器１０に発生する漏電電流を示すものである。図４に示すように、通常漏電の場合には、比較的電流値が小さな漏電電流が発生し、重地絡の場合には比較的電流値が大きくかつ周期的な漏電電流が発生し、雷サージの場合には比較的電流値が大きくかつ一時的な漏電電流が発生する。

図４の「ＺＣＴ出力」は、各ケースにおける漏電電流に対応する零相変流器１０の出力電圧（ＺＣＴ出力電圧）を示すものである。

図４の「過大電圧検出部出力」は、各ケースにおける過大電圧検出部３１の出力電圧を示すものである。雷サージの場合、ＺＣＴ出力電圧の絶対値が過大電圧検出閾値ｔｈ１（＋ｔｈ１、−ｔｈ１）の絶対値以上となったときに、過大電圧検出部３１の出力電圧が電圧Ｈとなる。

図４の「急峻波検出部出力」は、各ケースにおける急峻波検出部３２の出力電圧を示すものである。雷サージの場合、急峻波検出部３２の出力電圧が急峻波検出閾値以上となったときに（急峻波検出閾値は不図示）、急峻波検出部３２の出力電圧が電圧Ｈとなる。

図４の「漏電判定方式変更部出力」は、各ケースにおける漏電判定方式変更部３３の出力電圧を示すものである。雷サージの場合、図４のｔ１１において、過大電圧検出部３１の出力電圧と急峻波検出部３２の出力電圧とが共に電圧Ｈとなるので、漏電判定方式変更部３３の出力電圧が電圧Ｈとなる。

図４の「漏電電流検出出力」は、各ケースにおける漏電電流検出部を構成する第１の変換部２１の出力電圧を示すものである。通常漏電、重地絡、雷サージのそれぞれの場合、ＺＣＴ出力電圧の絶対値が漏電電流検出閾値ｔｈ２（＋ｔｈ２、−ｔｈ２）の絶対値以上となったときに、漏電電流検出を行う第１の変換部２１の出力電圧が電圧Ｈとなる。この漏電電流検出閾値ｔｈ２は、Ｎ相欠相検出回路部５０からの情報により変更される。たとえばＮ相欠相検出回路部５０からの情報により得られる電源周波数が５０Ｈｚと６０Ｈｚとでは６０Ｈｚの方が漏電電流検出出力のＨｉｇｈの幅が狭い。このため、電源周波数により検出時間が異なる。このため電源周波数が６０Ｈｚの方で、閾値ｔｈ２を下げる。これにより漏電電流検出精度が向上する。

図４の「積分出力」は、各ケースにおける積分部２２の出力電圧を示すものである。雷サージの場合、漏電判定方式変更部３３の出力電圧が電圧Ｈとなったときに、積分部２２は、積分値を所定値だけ小さくする。したがって、雷サージの場合には、通常漏電や重地絡の場合と比較して、積分値が積分値判定閾値ｔｈ３以上となるタイミングが遅くなる。この積分値判定閾値ｔｈ３は、Ｎ相欠相検出回路部５０からの情報により変更する。たとえば電源周波数が５０Ｈｚと６０Ｈｚとでは６０Ｈｚの方が漏電電流検出出力のＨｉｇｈの幅が狭いため、電源周波数により検出時間が異なる。このため電源周波数が６０Ｈｚの方で、積分値判定閾値ｔｈ３を下げる。これにより検出精度が向上する。

図４の「遮断信号出力」は、各ケースにおける遮断信号出力部の出力電圧を示すものである。通常漏電及び重地絡の場合、積分値が積分値判定閾値ｔｈ３以上となったときに、遮断信号出力部４０の出力電圧は電圧Ｈとなる。一方、雷サージの場合、積分値は積分値判定閾値ｔｈ３未満のままであるので、遮断信号出力部４０の出力電圧は電圧Ｌのままである。

次に、Ｎ相欠相検出回路部５０の動作を説明する。
図５（ａ）乃至（ｄ）はＮ相欠相検出回路部５０の動作例を説明するためのタイムチャートである。

図５（ａ）の「Ｎ相電圧（ＶＢＮ）」は、電圧検出部６０の出力である。
図５（ｂ）の「閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）」はこの電圧検出部６０の出力信号を、閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）である。

そしてこのパルス（ＶＢＰ）の幅をサンプリング周波数ｓｍｐ（ｍｓｅｃ）でモニタリングする。
そしてパルスがＨｉｇｈの時、ΔＡをサンプリング毎に積算し、Ｌｏｗ時ΔＢで減算する。
この値が、図５（ｃ）に示すように「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ０）」である。

図５（ｄ）に示すように、「ＦＰＧＡ内部Ｎ相検出信号（Ｎｓｅｋ２）」は、閾値ＶｎａでコンパレートしたパルスＶＢＰ（ＶＢＰ）がＬ→Ｈに変化したとき３０ｍｓのパルスを発生する。そしてこのパルス発生中にパルスＶＢＰ（ＶＢＰ）がＨ→Ｌに変化すると再度３０ｍｓのパルスが発生する。

「ＦＰＧＡ内部Ｎ相検出カウンタ（Ｎｓｅｋ３）」は、ＦＰＧＡ内部Ｎ相検出信号（Ｎｓｅｋ２）がＨの間はカウントダウンし、ＦＰＧＡ内部Ｎ相検出信号（Ｎｓｅｋ２）がＬになるとカウントは停止し、リセットする。
一方、ＦＰＧＡ内部Ｎ相検出カウンタ（Ｎｓｅｋ３）が０となったとき、５５ｍｓｅｃのパルスを出力し、欠相判定部５３はＮ相欠相であると判定する。

本実施の形態の遮断装置１００によれば、漏電検出部の出力およびＮ相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。

なおここでは図６に検出部の構成説明図、図７（ａ）に入力波形及び図７（ｂ）にＶｓｔでコンパレートしたパルス波形を示す。本実施の形態では、パルスの立下りエッジを電圧のゼロクロスに相当するタイミングとして検出する。そして検出したタイミングをもとに、サイリスタなどを動作させるタイミングをはかる。
すなわち、図７（ａ）に示す入力波形から例えばしきい値Ｖｓｔ１からの立下りエッジを、図７（ｂ）に示すように、電圧のゼロクロスに相当するタイミングとして検出し、次の立下りエッジまでの時間Ｔｆを計測することにより、電源周波数を求める。エッジ間の時間差は、定期的にカウントするカウンタのカウント数より判別する。
具体的には、５０Ｈｚの場合，Ｔｆ＝２０ｍｓｅｃ、６０Ｈｚの場合、Ｔｆ＝１６．７ｍｓｅｃである。

以上のように、漏電判定部が、電圧検出部の出力からＮ相欠相情報を含む電圧情報を受けとり、漏電判定部が、漏電検出部の出力と、Ｎ相欠相情報とに基づき、漏電の有無を判定するように構成されている。このため、本実施の形態によれば、周期の異なる電源周波数に応じて閾値を変えるなど、漏電判定を行うことができ、高精度の漏電判定を行うことが可能となる。

また、Ｎ相欠相検出部の出力に基づき、電源周波数を算出し、電源周波数を漏電判定部に送出するように構成されるため、電源周波数に応じた漏電判定を行うことにより、より検出感度を上げた漏電判定を行うことが可能となる。

また、Ｎ相欠相検出部が、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成されているため、電圧のゼロクロスタイミングを用いて漏電判定部がサイリスタのゲートをたたくタイミングを制御することができる。
従来は、サイリスタのゲートをたたくタイミングが任意のタイミングであり、たとえば電源電圧が低い状態でサイリスタをたたいてもコイルに電流が流れないため遮断装置として開極するまでに時間がかかることがあった。本実施の形態によれば、サイリスタのゲートをたたくタイミングを制御することができるため、最適なタイミングでの遮断が可能となり、漏電発生から遮断までの時間を短縮することができる。また最適なタイミングでの遮断が可能となるため、電流通電時の開極時における接点消耗も、軽減することができる。

さらにまた、ノイズ除去用のアナログフィルタ部６２が、第２の変換部５１としての比較器の前段に設けられ、アナログ回路で構成されている。このため、集積回路の入力前段にアナログフィルタ部６２を配置することで、開閉サージなど、電源周波数に対してより高い周波数に対してノイズを除去することができる。従って、Ｎ相欠相判定部５３への高周波のノイズを抑制することができ、より信頼性の高い漏電検出およびＮ相欠相判定を行うことが可能となる。これに対し、デジタル化後にフィルタを配置する場合、除去しようとする周波数の２倍以上のサンプリングが必要である。また高周波をサンプリングするには高度のサンプリングが必要となり、性能の高い高コストの回路が必要となる。

さらにまた、本実施の形態の遮断装置１００によれば、雷サージの場合には短時間過大電圧検出部３０による作用により、積分値が積分値判定閾値ｔｈ３以上になりにくくなる。すなわち、短時間過大電圧検出部３０は、雷サージと判断した場合、漏電判定方式変更部３３の出力電圧が電圧Ｈとなるので、この電圧Ｈが入力される積分部２２は、例えばその入力時点での積分値を減少させる。したがって、雷サージの場合には、ＺＣＴ出力電圧の絶対値が漏電電流検出閾値ｔｈ２の絶対値以上である回数が例えば３回以上になると、遮断信号出力部４０により遮断信号が出力される。

一方、通常漏電及び重地絡の場合には、ＺＣＴ出力電圧の絶対値が漏電電流検出閾値ｔｈ２の絶対値以上である回数が、雷サージよりも少ない回数である例えば２回以上になると、遮断信号出力部４０により遮断信号が出力される。

このように、重地絡の場合には所定以上のＺＣＴ出力電圧が２回検出されると、交流電路による電力供給を遮断するので、人体保護等を確実に行うことができる。また、雷サージの場合には所定以上のＺＣＴ出力電圧が３回検出されると、交流電路による電力供給を遮断するので、交流電路が遮断されにくくなり、雷サージが発生する度に交流電路による電力供給が遮断されるという状況を回避することができる。

（実施の形態２）
図８は本発明の実施の形態２における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態1の遮断器の構成に加えて、漏電検出回路部２０の第１の変換部２１と漏電判定部２３との間にデジタルフィルタ部を具備している。このデジタルフィルタ部は、複数のフィルタ２４と、これらフィルタのうちの少なくとも一つを選択するフィルタ選択部２５とを含み、フィルタ選択部２５の設定値に基づくフィルタ特性に設定できるように構成されている。他部については前記実施の形態１で説明した遮断器と同様であり、同一部位には同一符号を付した。

この構成によれば、フィルタ選択部２５によりフィルタ選択部の特性に応じて演算するパラメータを変更することにより実現可能であり、部品変更することなくフィルタ特性を容易に変更することが可能である。このため、国内用用途、海外用用途、ノイズ環境などの用途別に対応して誤動作のない漏電検出回路部を構成することが可能となる。

このようにデジタル式のフィルタを用いることにより、従来フィルタを構成するのに必要としていたコンデンサや抵抗部品を削減することができ、部品コストを低減することができる。

またフィルタ特性としてアナログフィルタに対して遮断性能の高いフィルタを構成可能であり、不要周波数を精度よく除去することが可能となり、漏電検出における耐誤動作特性を向上することができる。

（実施の形態３）
図９は本発明の実施の形態３における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態２の遮断器の構成に加えて、漏電判定部２３が、時延時間選択部２６を有しており、漏電発生と判定してから出力信号を出力するまでの時間を設定可能である。そしてこの漏電判定部２３は時延時間選択部２６の出力に応じてその時延時間を選択可能であり、判定時間を遅らせることができる。他は、前記実施の形態２の遮断器と同様である。

また、時延時間の計時は、内部動作クロック２７により、電源電圧の１周期または半周期の数をカウントすることにより行う。なお、電源電圧は、Ｎ相欠相検出回路部５０からの電圧情報から取り込んだものである。

このように構成することで、デジタル部での選択方式により、時延時間に関する変数を変更するのみで実現可能であり、部品コストの削減およびスペースの低減を図ることができる。

一方漏電判定時間延長機能をアナログ回路で実現しようとすると、時延時間はコンデンサの充放電によるタイマで実現していた。このため時延する設定数分のコンデンサが必要となるなど、回路スペースを取るばかりでなく、コストアップの要因となっていた。

なおデジタル回路内で、タイマを計時する場合、動作クロックを分周して行うが、計時する時間が長いと分周する回路規模が大きくなる、そこで電源半周期を単位とするカウント方式は数百ｍｓｅｃといった長い時間であってもカウント数が少ないため、デジタル回路部の回路規模を小さくすることができ、低コスト化が可能である。

なお、本実施の形態では実施の形態１と同様、デジタルフィルタ２４を持たないものでも良い事はいうまでもない。

（実施の形態４）
図１０は本発明の実施の形態４における遮断器の構成例を示すブロック図である。本実施の形態では、前記実施の形態３の遮断器の構成に加えて、さらに外部入力端子７０Ｔと、外部回路部７０とを具備したことを特徴とする。この外部回路部は、たとえば太陽光発電による給電回路などであり、外部入力端子７０Ｔと、この外部入力端子７０Ｔに入力される外部信号をデジタル処理する外部信号処理部７１と、外部信号を判定する外部信号判定部７２とを備える。なおこの外部回路部７０は、漏電検出回路部２０およびＮ相欠相検出回路部５０と同一の集積回路内に集積化される。
また、この集積回路１００Ｃは、外部出力端子Ｏ１、Ｏ２、Ｏ３を備える。

この構成により、遮断信号出力部４０は漏電検出回路部およびＮ相欠相検出回路部と共通でよいため、より小型化をはかることができ、外部回路部７０をこの集積回路を通すだけで、漏電検出が容易に可能である。

また、この集積回路１００Ｃは、外部出力端子Ｏ１、Ｏ２、Ｏ３を備え、漏電判定部、Ｎ相欠相判定部は独立した出力部を備えているため、いずれからの異常による遮断化を判別することができる。これにより、遮断器が遮断動作した際の対策を取りやすいようになっている。

（実施の形態５）
次に本発明の実施の形態５として、Ｎ相欠相検出回路部５０の動作について説明する。
図１１（ａ）乃至（ｄ）はＮ相欠相検出回路部５０の動作例を説明するためのタイムチャートである。

図１１の（ａ）乃至（ｃ）は前記実施の形態１と同様である。図１１（ａ）の「Ｎ相電圧（ＶＢＮ）」は、電圧検出部６０の出力である。
図１１（ｂ）の「閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）」はこの電圧検出部６０の出力信号を、閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）である。

そしてこのパルス（ＶＢＰ）の幅をサンプリング周波数ｓｍｐ（ｍｓｅｃ）でモニタリングする。
そしてパルスがＨｉｇｈの時、ΔＡをサンプリング毎に積算し、Ｌｏｗ時ΔＢで減算する。
この値が「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ０）」である（図１１（ｃ））。

「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ０）」がＮ回を超えたとき、Ｎ相欠相発生と判断し、「ＳＣＲ起動信号ＳＣＲ１」をＯＮとする（図１１（ｄ））。

本実施の形態の遮断装置１００によっても、漏電検出部の出力およびＮ相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。

（実施の形態６）
次に本発明の実施の形態６として、Ｎ相欠相検出回路部５０の動作について説明する。
図１２（ａ）乃至（ｄ）はＮ相欠相検出回路部５０の動作例を説明するためのタイムチャートである。

図１２の（ａ）乃至（ｃ）は前記実施の形態１および５と同様である。図１２（ａ）の「Ｎ相電圧（ＶＢＮ）」は、電圧検出部６０の出力である。
図１２（ｂ）の「閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）」はこの電圧検出部６０の出力信号を、閾値Ｖｎａでコンパレートしたパルス（ＶＢＰ）である。

そして図１２（ｃ）に示すように「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ１）」を算出する。このとき「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ１）」がＮ回を超えたとき、Ｎ相欠相と判断し、「ＳＣＲ起動信号ＳＣＲ１」をＯＮとする。そしてＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ１）がＮ回を超えたときサンプリング毎にΔｃ加算する（図１２ｃ））。そしてＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ０）がＮ回を超えるまで「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ１）」を０としてリセットする。
この値が「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ１）」である。

「ＦＰＧＡ内部Ｎ相検出積算値（Ｎｓｅｋ０）」がＮ回を超えたとき、Ｎ相欠相発生と判断し、「ＳＣＲ起動信号ＳＣＲ１」をＯＮとする（図１２（ｄ））。

本実施の形態の遮断装置１００によっても、漏電検出部の出力およびＮ相欠相を検出するための電圧検出部の出力をデジタル化し、デジタル値による演算処理を行うようにしている。このため、コンデンサなどの個別部品が不要となり、部品による、ばらつき、温度特性などに起因した漏電判定における誤差を低減し、判定誤差を低減することが可能となる。

１００ 遮断装置
１００Ｃ 集積回路
１００ａ アナログ回路
１００ｄ デジタル回路
１０ 零相変流器
１１ ＺＣＴ部
１２ 抵抗素子
１３ キャパシタ
１４ トランジスタ
１０ｏ ＺＣＴ出力部
２０ 漏電検出回路部
２１ 第１の変換部（漏電電流検出部）
２２ 積分部
２３ 漏電判定部
２４ フィルタ
２５ フィルタ選択部
２６ 時延時間選択部
２７ 内部動作クロック
３０ 短時間過大電圧検出部
３１ 過大電圧検出部
３２ 急峻波検出部
３３ 漏電判定方式変更部
４０ 遮断信号出力部
５０ Ｎ相欠相検出回路部
５１ 第２の変換部
５３ 欠相判定部
６０ 電圧検出部
６１ 電圧降圧部
６２ アナログフィルタ部
７０ 外部回路部
７１ 外部信号処理部
７２ 外部信号判定部
８０ 電源部
８１ Ｒｅｆ用電源
９０ ゲイン調整用抵抗
２１１ 比較増幅器
２１２ ＡＤ変換器

Claims (14)

1. 交流電路に漏電が発生しているか否かを検出する漏電検出部と、
   前記交流電路の各線間の電圧情報を検出する電圧検出部と、
   前記漏電検出部の出力をデジタル変換する第１の変換部と、
   前記電圧検出部の出力をデジタル変換する第２の変換部と、
   前記第１および第２の変換部の出力に基づき、デジタル信号に基づく信号処理を行う信号処理部と、
   前記信号処理部の出力に基づいて漏電の有無を判定する漏電判定部と、
   前記漏電判定部により漏電が発生していると判定されたとき、
   前記交流電路を遮断するための遮断信号を出力する遮断信号出力部と、
   を備えた遮断装置。
2. 請求項１に記載の遮断装置であって、
   前記電圧検出部の出力はＮ相欠相情報を含み、
   前記漏電判定部は、前記電圧検出部の出力から前記Ｎ相欠相情報を含む電圧情報を受けとり、
   前記漏電判定部は、前記漏電検出部の出力と、前記Ｎ相欠相情報とに基づき、漏電の有無を判定するように構成された遮断装置。
3. 請求項２に記載の遮断装置であって、
   前記電圧検出部はＮ相欠相情報を検出するＮ相欠相検出部であり、
   前記Ｎ相欠相検出部の出力に基づき、電源周波数を算出し、前記電源周波数を前記漏電判定部に送出するように構成された遮断装置。
4. 請求項３に記載の遮断装置であって、
   前記Ｎ相欠相検出部は、電圧のゼロクロスタイミング情報を前記漏電判定部に送出するように構成された遮断装置。
5. 請求項２乃至４のいずれか１項に記載の遮断装置であって、
   前記第２の信号処理部は、前記電圧検出部の出力信号と、基準信号との比較を行う比較器と、前記比較器の出力に基づきＮ相欠相を検出するＮ相欠相判定部とを含み、前記比較器の出力から前記漏電判定部にＮ相欠相信号を出力するように構成された遮断装置。
6. 請求項２乃至４のいずれか１項に記載の遮断装置であって、
   前記漏電検出部は、漏電センサと、前記漏電センサからのアナログ信号を増幅する増幅部とを含み、
   前記第１の変換部は、アナログ信号をデジタル信号に変換するＡＤ変換部と、フィルタ部とを備え、
   前記漏電検出部と前記第１の変換部とで、漏電検出回路部を構成する遮断装置。
7. 請求項６に記載の遮断装置であって、
   前記フィルタ部は、複数のフィルタと、前記フィルタのうちの少なくとも一つを選択するフィルタ選択部を含み、
   前記フィルタ部は、前記フィルタ選択部の設定値に基づくフィルタ特性に設定可能である遮断装置。
8. 請求項１乃至７のいずれか１項に記載の遮断装置であって、
   前記漏電判定部は、漏電発生と判定してから出力信号を出力するまでの時間を設定可能な時延時間選択部を有し、
   前記漏電判定部は前記時延時間選択部の出力に応じてその時延時間を選択可能である遮断装置。
9. 請求項８に記載の遮断装置であって、
   前記時延時間の計時は、電源電圧の１周期または半周期の数をカウントすることにより行うものであり、
   前記電源電圧は、
   Ｎ相欠相検出部からの電圧情報から取り込んだものである遮断装置。
10. 請求項５に記載の遮断装置であって、
    前記Ｎ相欠相検出部は、ノイズ除去用のフィルタ部を備えた遮断装置。
11. 請求項１乃至１０のいずれか１項に記載の遮断装置であって、
    さらに外部入力端子と、前記外部入力端子に入力される外部信号をデジタル処理する外部信号処理部と、外部信号を判定する外部信号判定部とを備えた遮断装置。
12. 請求項１１に記載の遮断装置であって、
    前記漏電判定部、Ｎ相欠相判定部および前記外部信号判定部の少なくとも二つは独立した出力部を備えた遮断装置。
13. 請求項５乃至１２のいずれか１項に記載の遮断装置であって、
    前記Ｎ相欠相判定部は、前記漏電判定部がＮ相欠相と判定していなくても、前記漏電判定部が、漏電であると判定するとともに、あらかじめ設定された所定の電圧よりも大きい場合にはＮ相欠相であると判定するように構成された遮断装置。
14. 請求項１乃至１３のいずれか１項に記載の遮断装置であって、
    少なくとも前記漏電検出部と前記Ｎ相欠相検出部と、前記Ｎ相欠相判定部および前記漏電判定部は、同一の集積回路内に一体的に形成された遮断装置。

Images