JP4156385B2

JP4156385B2 - 漏電検出装置

Info

Publication number: JP4156385B2
Application number: JP2003004887A
Authority: JP
Inventors: 潔大友; 雄二土本; 孝治甲斐
Original assignee: Renesas Technology Corp; Araco Corp
Current assignee: Renesas Technology Corp; Araco Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2008-09-24
Anticipated expiration: 2023-01-10
Also published as: JP2004220859A

Description

【０００１】
【発明の属する技術分野】
この発明は、漏電を検出する漏電検出装置に関し、特にノイズなどによる誤動作を防止し高い精度で漏電を検出できる漏電検出装置に関するものである。
【０００２】
【従来の技術】
従来の漏電検出装置としては、波高値と波形幅により漏電を検出し、その正負の組み合わせにより漏電を検出していた。
このような漏電検出装置としては、漏電信号のピーク電圧値がコンパレータの基準値以上になると正側レベル判別器および負側レベル判別器により信号を発生させ、その各出力信号が所定のパルス幅以上であることを正側信号幅判別器および負側信号幅判別器で判別し、その各判別結果をそれぞれ加算器で加算し、前記各加算器の加算結果をもとにスイッチング素子を動作させるものがある（例えば、特許文献１参照）。
【０００３】
また、地絡電流が流れたときにこれを零相変流器により検出し、その検出電流を直流出力に変換するとともに、その直流出力の電圧値に対応した周波数のパルス信号にさらに変換し、前記パルス信号の計数値が一定時間内に所定値に達したときに出力回路接点を開放するものがある（例えば、特許文献２参照）。
【０００４】
さらに、主回路に設けられた零相変流器と、この零相変流器の２次出力を直流出力に変換する変換手段と、この変換手段からの出力信号があらかじめ設定された基準定電圧以上のときに信号を出力する比較手段と、この比較手段からの出力信号とあらかじめ設定された所定周波数のパルス信号との論理積をとる論理積手段と、その論理積手段からの出力パルスを計数しその計数値が所定値に達したとき漏電検出信号を出力する計数手段とを備えたものがある（例えば、特許文献３参照）。
【０００５】
【特許文献１】
特開平６−２４５３６４号公報（第１頁、第１図）
【特許文献２】
特開昭６０−２５７７１６号公報（第１頁、第１図）
【特許文献３】
特開昭６０−１０２８１３号公報（第１頁、第６図）
【０００６】
【発明が解決しようとする課題】
従来の漏電検出装置は以上のように構成されているので、本来の漏電入力波形ではない、例えば電動機の突入電流や位相制御形電源などの負荷変動による異常波形を漏電入力波形として検出して不要な動作をすることがあり、特に高速タイプブレーカにおける一波形検出によるものにおいては検出精度の低下が顕著になり、またインバータノイズにより不要な動作が発生するという課題があった。
【０００７】
この発明は、上記のような課題を解決するためになされたもので、本来の漏電入力波形ではない異常波形による不要な動作を抑制し、検出精度の低下を回避できる漏電検出装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る漏電検出装置は、交流電路に設けられた零相変流器の出力を積分する積分回路と、積分回路の出力信号の波形の大きさが第１のレベルに達したとき積分回路をリセットし、零相変流器から出力された漏電入力波形に応じた周波数のパルス信号を出力する変換回路と、零相変流器から出力された漏電入力波形のレベルが第２のレベル以上の期間が所定期間以上あるとともに、変換回路から出力されたパルス信号の積算値が規定値以上あるとき、交流電路を遮断するためのトリップ信号を発生する演算回路とを備えたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１はこの実施の形態１による漏電検出装置の構成を示すブロック図である。この漏電検出装置は、基準電源回路１８で発生した基準電圧Ｖｒｅｆ１をもとに、交流電路１に設けられた零相変流器４の出力の正側と負側の出力を生成し、その正側出力と負側出力をＣＲの時定数によりそれぞれ積分し出力する積分回路１４と、積分回路１４の出力信号の波形の大きさが正側については＋Ｖｒｅｆ２、負側については−Ｖｒｅｆ２の所定のレベルに達したときに積分回路１４をリセットし、零相変流器４から出力された漏電入力波形に応じた周波数のパルス信号を出力するＶＦ（ＶｏｌｔａｇｅｔｏＦｒｅｑｕｅｎｃｙ）変換回路（変換回路）１５と、零相変流器４からの漏電入力波形のレベルが所定の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるか判定するとともに、ＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上あるか判定し、それら経過時間と積算値とが所定の条件を満たしたとき、トリップ信号を発生する演算回路１６を備えている。
より具体的には、演算回路１６では、正側の漏電入力波形の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるとともに、漏電入力波形の立上りからその一定時間幅Ｔｄの終点までＶＦ変換回路１５から出力されたパルス信号を計数して、漏電入力波形の平均値（面積）を積算し、その積算値が規定値ΣＳ以上であること、さらに、負側の漏電入力波形の判定レベル−Ｖｔｈ３以下の期間が一定時間幅Ｔｄ以上あるとともに、漏電入力波形の立下りからその一定時間幅Ｔｄの終点までＶＦ変換回路１５から出力されたパルス信号を計数して、漏電入力波形の平均値（面積）を積算し、その積算値が規定値ΣＳ以上であることをそれぞれ判定するものである。
また、この漏電検出装置は、演算回路１６から出力された信号によりサイリスタなどのスイッチング素子６を作動させ、電磁装置５を介して遮断機３を引き外し、負荷２への交流電路１を遮断する出力回路１７と、ＶＦ変換回路１５と演算回路１６へ基準周波数のパルス信号をクロック信号として与える発振回路１９とを備えている。
【００１０】
次に、この漏電検出装置の動作について図２、図３および図４に示すタイミングチャートを参照しながら説明する。図２（ａ）はこの実施の形態１の漏電検出装置の通常の漏電入力波形（積分回路１４が有する入力アンプの出力波形）と、通常の漏電入力波形に対する積分回路１４の出力である積分波形と、ＶＦ変換回路１５から出力されるパルス信号を示すタイミングチャート、図２（ｂ）は異常時の入力波形と、異常時の入力波形に対する積分回路１４の積分波形と、ＶＦ変換回路１５から出力されるパルス信号を示すタイミングチャート、図３は通常の漏電入力波形に対する各部の信号波形、図４は本来の漏電入力波形ではない異常時の入力波形に対する各部の信号波形を示すタイミングチャートである。
【００１１】
先ず、通常の漏電入力波形と異常時の漏電入力波形に対する積分回路１４とＶＦ変換回路１５の動作について図２（ａ）、（ｂ）に示すタイミングチャートを参照して説明する。
通常の漏電入力波形については、図２（ａ）に示すように積分回路１４の出力波形（ロ）は、その積分回路１４のＣＲの時定数に応じて上昇し、通常の漏電入力波形（イ）の波高値に応じて充電波形の勾配が急峻になり、この充電波形のレベルが＋Ｖｒｅｆ２に達すると、積分回路１４はＶＦ変換回路１５によりリセットされる。これに伴いＶＦ変換回路１５からはパルス信号が出力されるが、通常の漏電入力波形の場合、図２（ａ）（イ）に示すように立上りが遅れることなく、徐々に上昇する波形であるため、充電波形の勾配も積分回路１４がリセットされるたびに大きくなり、ＶＦ変換回路１５から出力されるパルス信号の間隔は小さくなっていく。
また、図２（ｂ）に示す異常時の入力波形（ニ）については、立上りが遅れ、急峻に上昇する波形であるため、積分回路１４の出力波形（ホ）では充電波形の立上りが遅れ、この結果、ＶＦ変換回路１５から出力されるパルス信号の数も少ない。
従って、このＶＦ変換回路１５から出力されるパルス信号をある期間、計数することで、前記期間の図２（ａ）、（ｂ）に示す漏電入力（イ）、異常時の入力（ニ）の波形面積の平均値を算出することができる。
【００１２】
次に、図３および図４に示すタイミングチャートを参照してこの漏電検出装置の動作を説明する。通常の地絡検出動作は図３に示すタイミングチャートにより示される。図３（ａ）は交流電路１の地絡成分信号、同図（ｂ）は零相変流器４の出力波形を示す。
通常の地絡検出動作では通常の漏電入力波形が入力されるが、積分回路１４から出力された正側入力波形の大きさが図２（ａ）に示すように＋Ｖｒｅｆ２に達すると、ＶＦ変換回路１５により積分回路１４はリセットされ、次の充電を開始する。そして、その充電波形が再度＋Ｖｒｅｆ２に達すると、ＶＦ変換回路１５により積分回路１４は再リセットされ、次の充電を開始し、一定の時間この動作を繰り返す。この結果、零相変流器４から出力され積分回路１４で積分された正側入力波形の大きさに応じて図３（ｃ）に示すように周波数の変化するパルス信号がＶＦ変換回路１５から出力される。
【００１３】
演算回路１６では、ＶＦ変換回路１５から出力されたパルス信号を漏電入力波形の立上り開始とともに積算を開始し、零相変流器４からの漏電入力波形が判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄとなったときに積算値が規定値ΣＳ以上あると図３（ｅ）に示す信号を発生し、一定時間幅Ｔｄおよび規定値ΣＳのうちのいずれかが満たしていないときには図３（ｅ）に示す信号を発生しない。このようなことから、演算回路１６では、漏電入力波形の正側入力波形の波形幅と、その漏電入力波形の正側入力波形の面積、すなわち漏電電力量の平均値とを計算し、これら両者の条件からトリップ値に達しているか否かを判定する。
出力回路１７では、演算回路１６から出力された前記出力信号を正側ラッチ回路が保持し、同図（ｉ）、（ｊ）に示すようなステップ信号を出力する。
【００１４】
また、同様に通常の地絡検出動作では、積分回路１４の出力である負側入力波形の大きさが−Ｖｒｅｆ２に達すると、ＶＦ変換回路１５により積分回路１４はリセットされ、次の放電を開始する。そして、その放電波形が再度−Ｖｒｅｆ２に達すると、ＶＦ変換回路１５により積分回路１４は再リセットされ、次の放電を開始し、一定の時間この動作を繰り返す。この結果、零相変流器４から出力され積分回路１４で積分された負側入力波形の大きさに応じて周波数の変化する図３（ｆ）に示すようなパルス信号がＶＦ変換回路１５から出力される。
【００１５】
演算回路１６では、ＶＦ変換回路１５から出力されたパルス信号を漏電入力波形の立下り開始とともに積算を開始し、零相変流器４からの漏電入力波形が判定レベル−Ｖｔｈ３以下の期間が一定時間幅Ｔｄとなったときに積算値が規定値ΣＳ以上あると図３（ｈ）に示す信号を発生し、一定時間幅Ｔｄおよび規定値ΣＳのうちのいずれかが満たしていないときには図３（ｈ）に示す信号を発生しない。
このようなことから、演算回路１６では、漏電入力波形の負側入力波形の波形幅と、その漏電入力波形の負側入力波形の面積、すなわち漏電電力量の平均値とを計算し、これら両者の条件からトリップ値に達しているか否かを判定する。
出力回路１７では、演算回路１６から出力された前記出力信号を負側ラッチ回路が保持し、同図（ｋ）、（ｌ）に示すようなステップ信号を出力する。
【００１６】
このように、複数漏電入力波形検出型であれば、零相変流器４により得られた正側入力信号および負側入力信号からそれぞれ２回検出した前記正側ラッチ回路の前記図３（ｉ）、（ｊ）に示すステップ信号と、前記負側ラッチ回路の前記図３（ｋ）、（ｌ）に示すステップ信号とにより、その論理積が成立した時点で、同図（ｍ）に示すような信号を出力回路１７が出力する。また、一波形検出型であれば、演算回路１６から図３（ｅ）または（ｈ）に示す信号が発生した時点で、同図（ｍ）に示すような信号を出力回路１７が出力する。この信号により、スイッチング素子６が導通し、電磁装置５が作動する。この結果、遮断機３により交流電路１は遮断される。
【００１７】
次に、図４に示すタイミングチャートに従って電動機などの起動時における突入電流や位相制御形電源の負荷変動時におけるこの漏電検出装置の動作について説明する。
図４（ａ）は電動機などの起動時における突入電流や位相制御形電源の負荷変動時において交流電路１に発生する異常時の入力波形、同図（ｂ）は零相変流器４の出力信号波形である。図４（ｂ）の正側信号波形は、電動機などの起動時における突入電流により急峻に立上り、正側の判定レベル＋Ｖｔｈ３を超えるが減衰も早く、このため破線で示す通常の漏電入力波形に比べ面積的に２／３程度になっている。
このような正側信号波形が積分回路１４へ入力されると、図２（ｂ）に示した異常時の入力波形（ニ）と同様に、積分回路１４の出力波形（ホ）では充電波形の立上りが遅れ、この結果、ＶＦ変換回路１５から出力されるパルス信号（ヘ）の数も少なくなる。
この結果、演算回路１６では、図４（ｄ）に示すように、例え、零相変流器４からの漏電入力波形が判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あったとしても、漏電入力波形の立上りとともに積算を開始したＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上を満たさない。従って、演算回路１６は図４（ｅ）に示すように出力を発生せず、出力回路１７もスイッチング素子６を導通させることはなく、電磁装置５も作動せず、遮断機３により交流電路１が遮断される動作には至らない。
【００１８】
以上のように、この実施の形態１によれば、積分回路１４では、零相変流器４の出力を積分し、ＶＦ変換回路１５では、積分回路１４の出力信号の波形の大きさが所定のレベルに達したときにリセットし、零相変流器４から入力された信号波形に応じた周波数のパルス信号を出力し、演算回路１６では、零相変流器４からの漏電入力波形のレベルが所定の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるか判定するとともに、ＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上あるか判定し、それら経過時間と積算値との両者の判定結果から遮断動作を行うため、漏電入力波形幅と漏電入力波形の面積、すなわち漏電電力量の平均値からトリップ値に達しているか否かを判定することになり、電動機などの起動時における突入電流や位相制御形電源の負荷変動時において交流電路１に発生する本来の漏電入力波形ではない異常時の入力波形に対し不要動作しにくい漏電検出装置が得られる効果がある。
【００１９】
【発明の効果】
この発明によれば、交流電路に設けられた零相変流器の出力を積分する積分回路と、積分回路の出力信号の波形の大きさが第１のレベルに達したとき積分回路をリセットし、零相変流器から出力された漏電入力波形に応じた周波数のパルス信号を出力する変換回路と、零相変流器から出力された漏電入力波形のレベルが第２のレベル以上の期間が所定期間以上あるとともに、変換回路から出力されたパルス信号の積算値が規定値以上あるとき、交流電路を遮断するためのトリップ信号を発生する演算回路とを備えるように構成したので、漏電入力波形幅と漏電入力波形の面積、すなわち漏電電力量の平均値からトリップ値に達しているか否かを判定することになり、本来の漏電波形ではない異常波形による不要な動作を抑制し、検出精度を向上させることができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による漏電検出装置の構成を示すブロック図である。
【図２】この発明の実施の形態１による漏電検出装置における漏電入力波形と、漏電入力波形に対する積分波形と、ＶＦ変換回路から出力されるパルス信号を示すタイミングチャートである。
【図３】この発明の実施の形態１による漏電検出装置における通常の地絡検出動作を示すタイミングチャートである。
【図４】この発明の実施の形態１による漏電検出装置における異常時の入力波形に対する地絡検出動作を示すタイミングチャートである。
【符号の説明】
１交流電路、２負荷、３遮断機、４零相変流器、５電磁装置、６スイッチング素子、１４積分回路、１５ＶＦ変換回路（変換回路）、１６演算回路、１７出力回路、１８基準電源回路、１９発振回路。

Claims

交流電路に発生した地絡を零相変流器により検出し、前記交流電路を遮断する漏電検出装置において、
前記交流電路に設けられた前記零相変流器の出力を積分する積分回路と、
前記積分回路の出力信号の波形の大きさが第１のレベルに達したとき前記積分回路をリセットし、前記零相変流器から出力された漏電入力波形に応じた周波数のパルス信号を出力する変換回路と、
前記零相変流器から出力された漏電入力波形のレベルが第２のレベル以上の期間が所定期間以上あるとともに、前記変換回路から出力されたパルス信号の積算値が規定値以上あるとき、前記交流電路を遮断するためのトリップ信号を発生する演算回路とを備えたことを特徴とする漏電検出装置。
積分回路は、零相変流器の出力の正側出力と負側出力をそれぞれ積分して出力し、
変換回路は、前記積分回路の出力信号の正側の波形の大きさが第１のレベルに、負側の波形の大きさが第３のレベルにそれぞれ達するごとに前記積分回路をリセットし、前記零相変流器から出力された漏電入力波形の正側と負側の各出力波形に応じた周波数のパルス信号を出力し、
演算回路は、前記零相変流器から出力された正側の漏電入力波形のレベルが第２のレベル以上の期間が所定期間以上あるとともに、前記変換回路から出力された正側の出力波形に応じたパルス信号の積算値が規定値以上あり、かつ前記零相変流器から出力された負側の漏電入力波形のレベルが第４のレベル以下の期間が所定期間以上あるとともに、前記変換回路から出力された負側の出力波形に応じたパルス信号の積算値が規定値以上あるとき、前記交流電路を遮断するためのトリップ信号を発生することを特徴とする請求項１記載の漏電検出装置。
演算回路が、変換回路から出力されたパルス信号を積算する期間は、零相変流器から出力された漏電入力波形の立上りからその漏電入力波形のレベルが第２のレベル以上の所定期間を含むことを特徴とする請求項１記載の漏電検出装置。