JP2803435B2 - 回路遮断器 - Google Patents
回路遮断器Info
- Publication number
- JP2803435B2 JP2803435B2 JP4045221A JP4522192A JP2803435B2 JP 2803435 B2 JP2803435 B2 JP 2803435B2 JP 4045221 A JP4045221 A JP 4045221A JP 4522192 A JP4522192 A JP 4522192A JP 2803435 B2 JP2803435 B2 JP 2803435B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- microcomputer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
- Protection Of Static Devices (AREA)
Description
部、特にその内部にあるマイクロコンピュータの周辺回
路の改良に関するものである。
クロコンピュータを含んだ過電流保護回路400を備えた
電子式回路遮断器を示す回路図である。図において、3
相電源(図示せず)に接続される電源側端子101,102,10
3はそれぞれ開離接点201,202,203を介して各々対応する
負荷側端子301,302,303に接続されている。電源側端子1
01,102,103と負荷側端子301,302,303との間の各電路に
は各相毎に電流検出用の変流器21,22,23がそれぞれ設け
られている。各変流器21,22,23の二次側には二次出力の
絶対値を得るための全波整流回路31,32,33がそれぞれ接
続されている。各全波整流回路31,32,33の出力側には負
担回路41,42,43がそれぞれ接続されている。各負担回路
41,42,43の第1の出力端子(レベル調整された信号の出
力端子)は対応する波形変換回路91,92,93にそれぞれ接
続されている。波形変換回路91,92,93はそれぞれ負担回
路41,42,43に誘起する出力信号の実行値または平均値を
得るためのものである。波形変換回路91,92,93の各出力
信号は各々対応するダイオード161,162,163よりなるO
R回路160に入力されるようになされている。負担回路4
1,42,43の各第2の出力端子はそれぞれダイオード131,1
32,133よりなる最大値検出手段としてのOR回路130の
各入力端子に接続されている。尚、各負担回路41,42,43
の第2の出力端子とは反対側の端部は共通電位点(接地
点)に接続されている。OR回路130は交流電路10に流
れる電流の最大値に対応する信号を出力する。OR回路
130の出力側はツエナーダイオード140を介して時限発生
回路150に接続されている。時限発生回路150の出力端子
はサイリスタ120のゲートに接続されている。また、O
R回路160の出力側には、波形変換回路91,92,93の各出
力信号のうち最大のものをOR回路160を介して受け、
デイジタル信号に変換するA/D変換回路100が設けら
れている。A/D変換回路100のデイジタル出力はマイ
クロコンピュータ110に入力されるようになされてい
る。尚、本例ではA/D変換回路100及びマイクロコン
ピュータ110の作動用電源として電源回路500が負担回路
41,42,43と並列に設けられている。またマイクロコンピ
ュータ110の出力信号がサイリスタ120のゲートに与えら
れるように構成されている。サイリスタ120には直列に
釈放形過電流引外し装置80が接続されていて、この釈放
形過電流引外し装置80は開離接点201,202,203と機械的
に連動するように構成されている。異常検知回路170は
マイクロコンピュータ110の出力ポート110aからの信号
を受け、マイクロコンピュータ110のリセットスタート
端子110bに出力信号を入力するように接続されている。
この異常検知回路170は所定のパルス幅tsを有する単安
定マルチバイブレータからなるものであり、トリガ入力
の立上りエッジを検出し、所定のパルス幅tsより短いト
リガ入力によってリスタート動作する。
交流電路10に事故電流が流れると、各相に対応する変流
器21,22,23はそれら固有の変流比で上記事故電流を検出
し、それらの二次側に出力電流を誘起する。この各出力
電流はそれぞれ全波整流回路31,32,33により直流化され
る。この直流化された全波整流回路31,32,33の出力電流
は対応する負担回路41,42,43にそれぞれ供給される。こ
のとき負担回路41,42,43に誘起する信号電圧波形は周知
のいわゆる絶対値波形になる。各負担回路41,42,43の出
力信号は各相毎に波形変換回路91,92,93によってそれら
の実効値または平均値に対応する信号に変換される。波
形変換回路91,92,93の実効値または平均値出力はOR回
路160を介してそれらの最大値がA/D変換回路100に入
力される。A/D変換回路100はこのようにして入力さ
れたアナログ信号をデイジタル信号に変換する。このデ
イジタル信号はマイクロコンピュータ110に供給され
る。マイクロコンピュータ110は所定のプログラムに従
ってこのデイジタル入力信号のレベル判別を実行する。
更にこのレベル判別の結果に基づいて所定の時限動作を
行ない、その出力ポート116から出力信号を発する。マ
イクロコンピュータ110の出力ポート116から発せられた
出力信号はサイリスタ120のゲートに印加される。サイ
リスタ120はこの信号によりトリガされターンオンして
釈放形過電流引外し装置(以下、引外し装置という)80
を駆動する。引外し装置80が駆動されると、それに機械
的に連動している開離接点201,202,203が開離し、電路
が遮断される。また一方、負担回路41,42,43に誘起され
た事故電流に対応した電圧信号は、ダイオード131,132,
133よりなるOR回路130に入力される。OR回路130の
出力側はツエナーダイオード140を介して時限発生回路1
50に接続されているので、OR回路130の出力レベルが
ツエナーダイオード140のツエナー電圧を超えると時限
発生回路150に信号が入力される。時限発生回路150はこ
の信号に基づき所定の限時動作を行ない、サイリスタ12
0のゲートをトリガして引外し装置80を駆動し、回路遮
断器はすみやかに電路を遮断する。
作を説明する。図15は異常検知回路170に入力されるト
リガ入力T1(幅tT1)及び単安定マルチバイブレータが
有するパルス幅tsを示す図である。このトリガ入力T
1は、マイクロコンピュータ110が正常時には図16に示す
ような周期tで連続的に生じていて、この周期tは上記
パルス幅tsより短い。従って、異常検知回路170、すな
わち単安定マルチバイブレータのパルス出力中に次のト
リガ入力T1が与えられることになり、単安定マルチバイ
ブレータはリスタート動作を繰り返す。こうして異常検
知回路170の出力はHレベルを保持し続ける。ところ
が、マイクロコンピュータ110が異常状態となって図17
に示すようにトリガ入力T1の周期tが単安定マルチバイ
ブレータのパルス幅tsより長くなると、単安定マルチバ
イブレータの出力パルスは時間ts後、Lレベルに変化す
る。そして、次のトリガ入力T1が入力されると再びHレ
ベルに変化し、時間ts後またLレベルに変化する、とい
う動作を繰り返す。こうして、Lレベル出力が異常検知
回路170から出力されることによりマイクロコンピュー
タ110の異常が検知される。ここで、トリガ入力T1の制
御について図18のフローチャートに基づいて説明する。
まず、マイクロコンピュータ110が動作を開始すると、
システムの初期化を含む初期設定(ステップ1001)を行
なう。次に、前述のレベル判別及び時限動作等の回路遮
断器としての本来の機能を成すメインルーチンを行なう
(ステップ1002)。次にトリガ入力T1を与えるべき出力
ポート110aをアクティブにし(ステップ1003)、所定時
間待った(ステップ1004)後、出力を停止する(ステッ
プ1005)。この一連のトリガ出力及び停止動作はルーチ
ンが正常に動作すれば所定の時間で繰り返される。メイ
ンルーチンから抜け出せないような状態におちいった場
合等に、そのトリガリングの乱れを異常検知回路170に
よって検出する。そしてマイクロコンピュータ110をリ
セットスタートすることにより、ルーチン停止による回
路遮断器の不動作等を防ぐようにしている。
路遮断器では、マイクロコンピュータ特有の暴走等の異
常が発生した場合、マイクロコンピュータはリセットさ
れるので、暴走による誤動作は防止できるが、もしマイ
クロコンピュータが完全に破壊された場合、永久にリセ
ットがかかり続けるか又は二度とリセットがかからない
ような事態が生じる。この結果、回路遮断器が遮断動作
しなくなるという問題点があった。
ためになされたもので、マイクロコンピュータが破壊さ
れたときでも電路を遮断して安全を確保することのでき
る回路遮断器を提供することを目的とする。
器は正常時に所定の周期でトリガ信号を出力するマイク
ロコンピュータを含む過電流保護回路、上記トリガ信号
を入力され、このトリガ信号が上記所定の周期で入力さ
れている場合には出力信号を第1のレベルに保持し、そ
れ以外の場合には出力信号を少なくとも1度第2のレベ
ルに変化させ、この出力信号の変化をリセット信号とし
て上記マイクロコンピュータのリセットスタート端子に
供給する異常検知回路、上記異常検知回路の出力信号を
入力され、この出力信号が上記第2のレベルにある時間
の累積量に応じて上記マイクロコンピュータの異常を判
別し前記マイクロコンピュータの異常を判別した場合に
出力信号を出力する異常検知時間判別回路、及び上記過
電流保護回路の出力信号の他に上記異常検知時間判別回
路の出力信号によって引外し動作を生じる引外し手段、
を備えたものである。また、他の構成として、正常時に
所定の周期でトリガ信号を出力するマイクロコンピュー
タを含む過電流保護回路、上記トリガ信号の上記所定の
周期より長い周期で発振信号を発生する第1の発振回
路、第1の入力端子に上記トリガ信号を、第2の入力端
子に上記発振信号をそれぞれ入力され、そのいずれかの
入力によって出力を開始すると共に上記トリガ信号が上
記所定の周期で入力されている場合にはその出力信号を
第1のレベルに保持し、それ以外の場合には上記出力信
号を一旦第2のレベルに変化させ、この出力信号の変化
をリセット信号として上記マイクロコンピュータのリセ
ットスタート端子に供給する異常検知回路、上記異常検
知回路の出力信号を入力され、この出力信号中のトリガ
信号の数が所定の数に達したときに上記マイクロコンピ
ュータの異常を判別して出力信号を生じるカウンタ、 上
記カウンタのリセット端子に所定の周期で発振信号を入
力する第2の発振回路、及び上記過電流保護回路の出力
信号の他に上記カウンタの出力信号によって引外し動作
を生じる引外し手段、を備えたものであっても良い。な
お、上記異常検知回路は、スタートトリガ入力端子に状
態変化が与えられる毎に、上記マイクロコンピュータか
ら出力されるトリガ信号の正常時の周期より長いパルス
幅を有するパルス出力を開始する単安定マルチバイブレ
ータによって構成できる。また、スタートトリガ入力端
子に状態変化が与えられる毎に第1のパルス幅を有する
パルス出力を開始する第1の単安定マルチバイブレータ
と、スタートトリガ入力端子が上記第1の単安定マルチ
バイブレータのパルス出力端子に接続され、上記第1の
単安定マルチバイブレータの出力の状態変化が起こる毎
に上記第1のパルス幅より長い第2のパルス幅を有する
パルス出力を開始する第2の単安定マルチバイブレータ
とを設け、上記マイクロコンピュータから出力されるト
リガ信号の正常時の周期が上記第1のパルス幅より長
く、かつ、上記第2のパルス幅より短くなるように上記
第1のパルス幅及び上記第2のパルス幅を設定すること
によって構成しても良い。
タの異常時にのみ異常検知回路の出力に含まれる第2の
レベルの出力をとらえ、その時間の累積量に応じて引外
し手段を駆動する出力を生じる。また、他の手段におけ
るカウンタはマイクロコンピュータの異常時にのみ異常
検知回路の出力中に生じるトリガ信号を計数し、その値
が所定の値に達したとき引外し手段を駆動する出力を生
じる。第1の発振回路はマイクロコンピュータからトリ
ガ信号が全く出力されないときの疑似的で且つ異常なト
リガ信号を異常検知回路に与える。第2の発振回路はそ
の出力信号によってカウンタを定期的にリセットする。
常検知時間判別回路600を設けたこと以外の構成は従来
例(図14)と同様であるため同一符号を付してそれらの
説明を適用する。以下、本実施例の特徴的構成を中心に
説明する。異常検知時間判別回路600は異常検知回路170
からの出力を入力され、サイリスタ120のゲートに対し
て出力信号を与えるように接続されている。図2は異常
検知時間判別回路600の内部回路を示す図である。図に
おいて、異常検知回路170の出力信号はマイクロコンピ
ュータ110(図1)のリセットスタート端子110bにリセ
ット信号として与えられると共にインバータ601に入力
される。インバータ601の出力信号は所定の時定数を形
成する抵抗602及びコンデンサ603を介してコンパレータ
605の一方の入力端子に入力される。コンパレータ605の
他方の入力端子には基準電圧源604が接続されている。
コンパレータ605の出力信号はサイリスタ120(図1)の
ゲートのトリガ信号として与えられる。
する。従来例と同様の構成部分の動作は従来例と同様で
あるため省略し、本実施例における主要部に関してのみ
説明する。図1及び図2において、異常検知回路170の
出力は、マイクロコンピュータ110が正常に動作してい
るときは従来例において図16で説明したようにHレベル
を保持している。従って、図2のインバータ601の出力V
Iは図3のタイムチャートに示すようにLレベルを保持
する。従って、コンデンサ603は充電されず、その端子
電圧Vcは基準電圧源604の基準電圧Vrより低い。この結
果、コンパレータ605の出力はLレベルのままであり、
サイリスタ120(図1)のゲートのトリガ信号は出力さ
れない。図4はマイクロコンピュータ110の異常時の状
態を示すタイムチャートである。マイクロコンピュータ
110の異常時には従来例において図17で説明したよう
に、異常検知回路170はLレベル出力を生じてマイクロ
コンピュータ110をリセットする。このとき、図2のイ
ンバータ601の出力VIはHレベルとなり、コンデンサ603
はそれ自身と抵抗602とによって規定される時定数を伴
って充電される(図4のa部)。ここで、異常検知回路
170の出力がHレベルに戻ってマイクロコンピュータ110
が正常状態に復帰したら、インバータ601の出力VIはL
レベルとなり、コンデンサ603の電圧Vcは一定の電圧を
保持する(図4のb図)。次に、異常検知回路170の出
力が再びLレベルになり、インバータ601の出力VIがH
レベルになると、コンデンサ603はまた充電される(図
4のc部)。以下同様に、インバータ601の出力VIがH
レベルになる毎にコンデンサ603は充電される。こうし
て、コンデンサ603の端子電圧Vcが基準電圧Vrを超える
とコンパレータ605の出力はHレベルに転じ、サイリス
タ120がトリガされ、回路遮断器は遮断動作を行う。ま
た、マイクロコンピュータ110の故障によって異常検知
回路170の出力が一旦Lレベルになり、そのままLレベ
ルを保持した場合は、インバータ601の出力VIは連続し
てHレベルを保つ(二点鎖線部)ので、図4のa部から
a'部(二点鎖線部)に示すようにコンデンサ603は一気
に充電されて基準電圧Vrを超える。従ってコンパレータ
605の出力がHレベルに転じ、サイリスタ120がトリガさ
れ、回路遮断器は遮断動作を行う。上記のように、マイ
クロコンピュータ110が異常の時には、異常検知回路170
の出力が断続的にLレベルになるか又は継続的にLレベ
ルを保つことにより所定時間後に回路遮断器の遮断動作
が行われる。
を、単安定マルチバイブレータを2個(270a,270b)内
蔵した異常検知回路270に置き替えた例を示すブロック
図である。なお、この図は、説明を簡略化するためマイ
クロコンピュータ110、異常検知回路270及び異常検知時
間判別回路600のみを示している。前段の単安定マルチ
バイブレータ270aは所定のパルス幅tSを、後段の単安定
マルチバイブレータ270bは所定のパルス幅tLをそれぞれ
有していて、tL>tSの関係にある。図6はマイクロコン
ピュータ110が正常であるときのトリガ信号出力(周期
t)と図5中のA点及びB点におけるそれぞれの波形と
を示すタイムチャートである。図に示すように、正常時
には各周期はtL>t>tSの関係にあり、前段の単安定マ
ルチバイブレータ270aはパルス幅tS、周期tの出力をす
る。従って、後段の単安定マルチバイブレータ270bは周
期t毎にトリガされ、常にHレベルの出力を維持する。
図7はマイクロコンピュータ110に異常が発生し、その
トリガ信号の出力の周期tがt<tSの関係になったとき
の各波形を示すタイムチャートである。この場合、前段
の単安定マルチバイブレータ270aは自己のパルス幅tSよ
り短い周期tでトリガされるため常にHレベルの出力と
なり、従って、後段の単安定マルチバイブレータ270bを
トリガできなくなる。この結果、時間tLの経過後単安定
マルチバイブレータ270bはLレベルとなり、マイクロコ
ンピュータ110にリセットをかける。図8はマイクロコ
ンピュータ110に異常が発生し、そのトリガ信号出力の
周期tがtL<tの関係になったときの各波形を示すタイ
ムチャートである。この場合は、前段の単安定マルチバ
イブレータ270aは周期tでパルス出力を行うが、後段の
単安定マルチバイブレータはt>tLの関係にあるため時
間tLの経過後出力がLレベルとなり、マイクロコンピュ
ータ110にリセットをかける。上記の図7に示したよう
な異常は、例えばマイクロコンピュータ110がそのメイ
ンルーチンを極めて短時間に終了してしまった場合に発
生する。また、図8に示したような異常は、例えばマイ
クロコンピュータ110がそのメインルーチンから所定時
間内に抜け出せないような状態に陥った場合に発生す
る。このように、異常検知回路270内に単安定マルチバ
イブレータを2個含めることにより、マイクロコンピュ
ータ110のトリガ信号が短くなった場合及び長くなった
場合をそれぞれ異常として検出し、リセット信号をマイ
クロコンピュータ110及び異常検知時間判別回路600に供
給することができる。
図において、第1の発振回路601、カウンタ602及び第2
の発振回路603を設けたこと以外の構成は従来例(図1
4)と同様であるため同一符号を付してそれらの説明は
省略する。異常検知回路170の第1のトリガ入力端子170
aにはマイクロコンピュータ110の出力ポート110aからの
トリガ信号が入力される。また、異常検知回路170の第
2のトリガ入力端子170bには第1の発振回路601の出力
信号が入力される。異常検知回路170の出力信号はマイ
クロコンピュータ110のリセットスタート端子110bに与
えられると共にカウンタ602の入力端子602aにも与えら
れる。カウンタ602のリセット端子602bには第2の発振
回路603からの出力信号が入力される。カウンタ602の出
力信号はサイリスタ120のゲートに与えられる。図10は
図9中のマイクロコンピュータ110、異常検知回路170、
第1の発振回路601、カウンタ602及び第2の発振回路60
3のみを抽出したブロック回路図である。図11はマイク
ロコンピュータ110が正常であるときの、図10のA〜E
の各点における信号及びカウンタ値のタイムチャートで
ある。正常時のA点における信号は所定の周期により発
振を継続する幅tT1のパルス列信号である。B点には第
1の発振回路601の発振出力が現われるが、これより短
い周期のパルス列信号がA点に与えられているのでB点
に与えられている信号とは無関係に単安定マルチバイブ
レータからなる異常検知回路170の出力(C点の信号)
はHレベルを保持し続ける。従って、カウンタ602はト
リガされず、カウンタ値は変化しないのでカウンタ602
からの出力(E点の信号)はLレベルのままであり、遮
断信号は出力されない。D点には第2の発振回路603か
らの発振出力がカウンタ602のリセット信号として発せ
られるが、カウンタ値は元々ゼロであるので変化は起こ
らない。
態から暴走した後、リセット信号により正常復帰した時
のA〜Eの各点及びカウンタ値のタイムチャートであ
る。マイクロコンピュータ110の正常時には、図10のA
点では所定のパルス幅tT1により発振が継続され(図12
のTa部)、図10のC点の出力は常時Hレベルである。し
かし、マイクロコンピュータ110の暴走が起こるとA点
では例えば非常に長い周期により発振がおこなわれるよ
うになり、異常検知回路170はトリガされなくなる。所
定時間後、C点には異常検知回路170よりマイクロコン
ピュータ110に対しリセット信号が出力される(図12のT
b部)。また、A点が暴走によりHレベル又はLレベル
に固定されてしまった場合は、図10のB点において第1
の発振回路601が異常検知回路170をトリガしてマイクロ
コンピュータ110をリセットする(図12のTc部)。な
お、場合によっては、A点及びB点の両方からトリガさ
れることもある。マイクロコンピュータ110へのリセッ
ト信号(C点の信号)は、第2の発振回路603の1周期
の間カウンタ602によってカウント(図12の0〜β部)
される。ここでもし、異常検知回路170の出力信号によ
りマイクロコンピュータ110が正常動作に復帰すると、
C点における出力はHレベルに固定され、カウンタ602
へのトリガ信号はなくなり、第2の発振回路603により
カウンタ値はリセットされカウンタ値は0に戻る(図12
のTd部)。したがって、遮断信号が出力されることはな
い。図13は、マイクロコンピュータ110が完全に破壊さ
れてしまった場合のタイムチャートである。マイクロコ
ンピュータ110が破壊されてしまうとマイクロコンピュ
ータ110へリセット信号を入力してもA点の出力は無く
なり、異常検知回路170にはB点からのみトリガがかか
る。そしてC点には第1の発振回路601と同じ周期のマ
イクロコンピュータ110へのリセット信号が出力され
る。そのリセット信号を第2の発振回路603の周期の間
カウンタ602により数える。もし、カウンタ602のプリセ
ット値をN回としておけば、第2の発振回路603の周期
の間N回の信号がC点から出たとき、E点には遮断信号
が出力され回路が遮断される。なお、上記第2の実施例
では第1の発振回路601と第2の発振回路603は非同期の
場合について説明したが、第2の発振回路603の機能を
第1の発振回路601の出力を分周することで得ても同様
の効果を奏する。また、上記第2の実施例において、前
述のように異常検知回路170を2個の単安定マルチバイ
ブレータによって構成すれば、マイクロコンピュータ11
0のトリガ信号の周期が正常時より長い場合でも短い場
合でも、マイクロコンピュータ110及びカウンタ602に対
してそれぞれリセット信号及びトリガ信号を供給するこ
とができる。
で、以下に記載する効果を奏する。請求項1又は3の回
路遮断器においては、マイクロコンピュータから出力さ
れるトリガ信号の周期が異常であることによって異常検
知回路の出力信号が第2のレベルになった場合、その時
間の累積量に応じて引外し手段を駆動する出力を生じる
異常検知時間判別回路を設けたので、マイクロコンピュ
ータが回復不能な故障を生じるか又は完全に破壊された
場合でも、異常を検知した時間の累積量が異常であると
して事態をとらえることにより、確実に回路を遮断して
電路の安全を確保できるという効果がある。請求項2又
は3の回路遮断器においては、異常検知回路の出力信号
中のトリガ信号の数が所定の数に達したとき引外し手段
を駆動する出力を生じるカウンタを設け、この異常検知
回路に発振回路の出力信号も入力する構成としたので、
マイクロコンピュータの異常を計数によって検知すると
共に、マイクロコンピュータから異常信号が出なくなっ
た場合にも発振回路から出力される疑似的異常信号をと
らえてマイクロコンピュータの異常を検知することがで
きる。従って、マイクロコンピュータが回復不能な故障
を生じるか又は完全に破壊された場合にも、確実に回路
を遮断して電路の安全を確保できるという効果がある。
請求項4の回路遮断器においては、請求項1又は2の効
果に加えて、マイクロコンピュータが異常に速くメイン
ルーチンを抜けてしまった場合にも、マイクロコンピュ
ータをリセットすると共に、そのような異常に速いルー
チン抜けが繰り返された場合には回路を遮断して電路の
安全を確保できる。
図
の端子電圧Vcを示すタイムチャート
態における各部の電圧等を示すタイムチャート
チバイブレータを2個内蔵する異常検知回路270に置き
替えた例を示すブロック図
ャート
ガ信号出力が正常周期より短くなった場合の各点におけ
る出力波形を示すタイムチャート
ガ信号出力が正常周期より長くなった場合の各点におけ
る出力波形を示すタイムチャート
の、図10の各部における信号等を示すタイムチャート
の、図10の各部における信号等を示すタイムチャート
たときの、図10の各部における信号等を示すタイムチャ
ート
入力及び単安定マルチバイブレータが有するパルス幅を
示す図
るときの異常検知回路170の入出力を示すタイムチャー
ト
るときの異常検知回路170の入出力を示すタイムチャー
ト
行されるフローチャート
Claims (4)
- 【請求項1】 正常時に所定の周期でトリガ信号を出力
するマイクロコンピュータを含む過電流保護回路、 上 記トリガ信号を入力され、このトリガ信号が上記所定
の周期で入力されている場合には出力信号を第1のレベ
ルに保持し、それ以外の場合には出力信号を少なくとも
1度第2のレベルに変化させ、この出力信号の変化をリ
セット信号として上記マイクロコンピュータのリセット
スタート端子に供給する異常検知回路、上記異常検知回
路の出力信号を入力され、この出力信号が上記第2のレ
ベルにある時間の累積量に応じて上記マイクロコンピュ
ータの異常を判別し前記マイクロコンピュータの異常を
判別した場合に出力信号を出力する異常検知時間判別回
路、及び上記過電流保護回路の出力信号の他に上記異常
検知時間判別回路の出力信号によって引外し動作を生じ
る引外し手段、 を備えた回路遮断器。 - 【請求項2】 正常時に所定の周期でトリガ信号を出力
するマイクロコンピュータを含む過電流保護回路、 上 記トリガ信号の上記所定の周期より長い周期で発振信
号を発生する第1の発振回路、 第1の入力端子に上記トリガ信号を、第2の入力端子に
上記発振信号をそれぞれ入力され、そのいずれかの入力
によって出力を開始すると共に上記トリガ信号が上記所
定の周期で入力されている場合にはその出力信号を第1
のレベルに保持し、それ以外の場合には上記出力信号を
一旦第2のレベルに変化させ、この出力信号の変化をリ
セット信号として上記マイクロコンピュータのリセット
スタート端子に供給する異常検知回路、 上記異常検知回路の出力信号を入力され、この出力信号
中のトリガ信号の数が所定の数に達したときに上記マイ
クロコンピュータの異常を判別して出力信号を生じるカ
ウンタ、 上 記カウンタのリセット端子に所定の周期で発振信号を
入力する第2の発振回路、及び上記過電流保護回路の出
力信号の他に上記カウンタの出力信号によって引外し動
作を生じる引外し手段、 を備えた回路遮断器。 - 【請求項3】 上記異常検知回路は、スタートトリガ入
力端子に状態変化が与えられる毎に、上記マイクロコン
ピュータから出力されるトリガ信号の正常時の周期より
長いパルス幅を有するパルス出力を開始する単安定マル
チバイブレータであることを特徴とする請求項1又は2
の回路遮断器。 - 【請求項4】 上記異常検知回路は、スタートトリガ入
力端子に状態変化が与えられる毎に第1のパルス幅を有
するパルス出力を開始する第1の単安定マルチバイブレ
ータと、スタートトリガ入力端子が上記第1の単安定マ
ルチバイブレータのパルス出力端子に接続され、上記第
1の単安定マルチバイブレータの出力の状態変化が起こ
る毎に上記第1のパルス幅より長い第2のパルス幅を有
するパルス出力を開始する第2の単安定マルチバイブレ
ータとを有して成り、上記マイクロコンピュータから出
力されるトリガ信号の正常時の周期は上記第1のパルス
幅より長く、かつ、上記第2のパルス幅より短くなるよ
うに上記第1のパルス幅及び上記第2のパルス幅が設定
されていることを特徴とする請求項1又は2の回路遮断
器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045221A JP2803435B2 (ja) | 1992-03-03 | 1992-03-03 | 回路遮断器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045221A JP2803435B2 (ja) | 1992-03-03 | 1992-03-03 | 回路遮断器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05250978A JPH05250978A (ja) | 1993-09-28 |
JP2803435B2 true JP2803435B2 (ja) | 1998-09-24 |
Family
ID=12713217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4045221A Expired - Fee Related JP2803435B2 (ja) | 1992-03-03 | 1992-03-03 | 回路遮断器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2803435B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5288757B2 (ja) * | 2007-09-25 | 2013-09-11 | パナソニック株式会社 | 電子式遮断器 |
JP5112196B2 (ja) * | 2008-07-04 | 2013-01-09 | パナソニック株式会社 | 電子式ブレーカ |
JP5226450B2 (ja) * | 2008-10-03 | 2013-07-03 | 河村電器産業株式会社 | 電子式ブレーカ |
WO2021038716A1 (ja) * | 2019-08-27 | 2021-03-04 | 三菱電機株式会社 | 受信装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62196015A (ja) * | 1986-02-20 | 1987-08-29 | 三菱電機株式会社 | 回路しや断器の制御装置 |
JPS63188238A (ja) * | 1987-01-31 | 1988-08-03 | Hitachi Constr Mach Co Ltd | マイクロコンピユ−タの保護装置 |
-
1992
- 1992-03-03 JP JP4045221A patent/JP2803435B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05250978A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780787A (en) | Self-monitoring digital solid-state trip release | |
US4605982A (en) | Control circuit for a circuit interrupter | |
US3821630A (en) | Commutation failure detection and control for scr inverters | |
US4812943A (en) | Current fault protection system | |
US3392321A (en) | Inverter short circuit control producing constant short circuit current | |
JP2803435B2 (ja) | 回路遮断器 | |
JPS62285615A (ja) | Ac回路遮断器 | |
US4590533A (en) | Overvoltage protective relay device | |
JPH05137253A (ja) | 異常電圧検出制御装置 | |
JPS6412176B2 (ja) | ||
JP2585516B2 (ja) | 障害防止方法および回路 | |
JP2000014163A (ja) | 過電流保護機能付分散型電源装置 | |
JP2004220859A (ja) | 漏電検出装置 | |
JPS6248222A (ja) | パルス発生回路のサイリスタを保護する方法および装置 | |
JP2793264B2 (ja) | 無停電電源装置 | |
EP0252693A1 (en) | Earth leakage protective circuit | |
JPS62272876A (ja) | インバ−タ装置 | |
CN100367592C (zh) | 线路异常工作时检测保护的装置 | |
JPH0681496B2 (ja) | 突入電流防止回路 | |
JPS6359718A (ja) | 電子ヒユ−ズ回路 | |
JP2505604B2 (ja) | 地絡検出装置 | |
JPS60105123A (ja) | 高速限流遮断器 | |
RU2230413C2 (ru) | Устройство для токовой защиты нагрузки с самовосстановлением | |
JPS6216738Y2 (ja) | ||
RU1823102C (ru) | Стабилизированный источник питани |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |