JP2017163449A

JP2017163449A - 撮影装置

Info

Publication number: JP2017163449A
Application number: JP2016047939A
Authority: JP
Inventors: 塩原　隆一; Ryuichi Shiobara; 隆一塩原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2016-03-11
Filing date: 2016-03-11
Publication date: 2017-09-14
Anticipated expiration: 2036-03-11
Also published as: CN107181894A; EP3217641B1; EP3217641A1; US10313619B2; JP6645279B2; US20170264849A1; CN107181894B

Abstract

【課題】センサーとディスプレイとを所定の位相差を設けた状態で正確に同期させる。
【解決手段】発振器と、前記発振器の出力信号に基づいて、第１タイミング信号を生成す
る第１タイミング信号生成部と、前記発振器の出力信号に基づいて、第２タイミング信号
を生成する第２タイミング信号生成部と、前記発振器の出力信号に基づいて、前記第１タ
イミング信号と前記第２タイミング信号との位相差が所定の位相差になるように制御する
位相差制御部と、前記第１タイミング信号に基づいて駆動されるセンサーと、前記センサ
ーの出力に基づいて表示対象の画像を生成する画像処理部と、前記第２タイミング信号に
基づいて駆動され、前記センサーで撮影された画像を表示する表示部と、を備える撮影装
置を構成する。
【選択図】図１

Description

本発明は、表示部に被写体の像を表示する撮影装置に関する。

従来、センサーで撮影した画像をディスプレイで表示する撮影装置が知られている。近
年の撮影装置においては、撮影された画像に対して画像処理を行い、画像処理によって得
られた画像をディスプレイで表示させる構成が一般的に採用されている。このような構成
において、センサーで撮影された画像がディスプレイで表示されるまでの遅延を防止する
ために、各種の技術が開発されている。例えば、特許文献１には、センサーの駆動タイミ
ングからΔＴだけ遅延した再生タイミングでディスプレイでの画像表示を開始させる構成
が記述されている。

なお、特許文献２には、回路規模を小さくするとともに、放射される電磁波ノイズを低
減するために、同一発生器の出力信号によってセンサーとディスプレイとを駆動する構成
が開示されている。

特開２００７−２４３６１５号公報特開平９−３０７７８６号公報

特許文献１において、センサーとディスプレイは別個のクロック発生手段（クロック発
生手段７５、クロック発生回路２７）の出力信号によって駆動される。このように、別個
のクロック発生手段によって発生したそれぞれのクロック信号を完全に同期させることは
困難であり、撮影および表示の過程で相互のタイミングが相対的にずれてしまう。従って
、それぞれのクロックで決定されたタイミングでディスプレイとセンサーとが駆動され、
ディスプレイがセンサーに対してΔＴだけ遅延するように両者のタイミングが設定されて
いたとしても、撮影および表示の過程で両者の駆動タイミングは理想的なタイミングから
ずれてしまう。この結果、ディスプレイがセンサーに対してΔＴだけ遅延した状態を維持
することが困難であり、結果としてΔＴよりも長い表示遅延（例えば１フレームを超える
遅延等）が発生してしまう。

なお、特許文献２においては、同一発生器の出力信号によってセンサーとディスプレイ
とを駆動する構成が開示されているが、当該特許文献２においては、センサーで撮影され
た画像を画像処理した後にディスプレイで表示する構成において表示遅延を防止するため
の構成は一切開示されていない。
本発明は上記課題にかんがみてなされたもので、センサーとディスプレイとを所定の位
相差を設けた状態で正確に同期させることを目的の１つとする。

上記目的を達成するため、本発明においては、共通の発振器の出力信号を利用して第１
タイミング信号と当該第１タイミング信号に対して所定の位相差を有する第２タイミング
信号を生成する。ここで、所定の位相差は、上述の共通の発振器の出力信号に基づいて制
御される。そして、第１タイミング信号に基づいてセンサーが駆動され、第２タイミング
信号に基づいて表示部が駆動される。

この構成によれば、第１タイミング信号と第２タイミング信号と所定の位相差とが、全
て共通の発振器の出力信号に基づいて生成、制御されるため、第１タイミング信号と第２
タイミング信号との相対的なタイミングが極めて正確な状況で撮影および表示を継続する
ことができる。例えば、温度変化等によって発振器の出力信号の周期がずれるなどの変動
が生じたとしても、この変動に応じて第１タイミング信号と第２タイミング信号と所定の
位相差との全てに同様の変動が発生するため、第１タイミング信号と第２タイミング信号
との位相差が所定の位相差である状態が維持される。従って、所定の位相差を設けた状態
でセンサーと表示部とを正確に同期させることができる。

本発明の実施形態にかかるブロック図である。タイミングジェネレーターの構成例を示す図である。タイミングジェネレーターが扱う信号のタイミングチャートである。タイミングジェネレーターの構成例を示す図である。

ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）撮影装置の構成：
（２）タイミングジェネレーターの構成：
（３）エラー情報取得部の構成：
（４）他の実施形態：

（１）撮影装置の構成：
図１は本発明の一実施形態にかかる撮影装置１には、光学系１０、センサー（エリアイ
メージセンサー）１５、タイミングジェネレーター３０、表示部４０、ＣＰＵ５０、ＶＲ
ＡＭ５１、ＳＤ−ＲＡＭ５２、ＲＯＭ５３、ＲＡＭ５４、操作部５５、エラー情報取得部
６０が備えられている。ＣＰＵ５０は、ＶＲＡＭ５１、ＳＤ−ＲＡＭ５２、ＲＡＭ５４を
適宜利用してＲＯＭ５３に記録されたプログラムを実行可能であり、当該プログラムによ
りＣＰＵ５０は、操作部５５に対する操作に応じてセンサー１５にて撮影された被写体を
示す画像データを生成する機能を実行する。なお、操作部５５はシャッターボタンと、モ
ードを切り換えるためのモード切換手段としてのダイヤルスイッチと、絞りとシャッター
速度を切り換えるためのダイヤルスイッチと、各種の設定メニューを操作するためのプッ
シュボタンとを備えており、利用者は当該操作部５５に対する操作によって撮影装置１に
対して各種の指示を与えることができる。

光学系１０は、センサー１５に被写体画像を結像させるレンズ１１、絞り１２、シャッ
ター１３およびローパスフィルター１４を備える。このうち、レンズ１１と絞り１２とは
図示しない筐体に交換可能に取り付けられる。センサー１５としては、ベイヤー配列され
たカラーフィルターと、光量に応じた電荷を光電変換によって画素ごとに蓄積する複数の
フォトダイオードとを備えるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イ
メージセンサー、ＣＣＤ（Charge Coupled Device）イメージセンサー等の固体撮像素子
が用いられる。

センサー１５の画素の位置は直交座標系における座標で規定され、一方の座標軸に平行
な方向に並ぶ複数の画素によってラインが構成され、画素が並ぶ方向に垂直な方向に複数
のラインが並ぶように構成されている。本明細書では、ラインに平行な方向を水平方向、
ラインに垂直な方向を垂直方向と呼ぶ。センサー１５は、水平方向に所定数、垂直方向に
所定数（むろん、水平方向、垂直方向の画素数が異なっていてよい）の画素を備えている
。ここでは、全画素によって構成される１画面を１フレームと呼ぶ。

本実施形態においてセンサー１５は、タイミングジェネレーター３０が出力する各種信
号に同期した動作を行う。すなわち、タイミングジェネレーター３０は、１フレーム分の
フォトダイオードの検出結果を読み出すための期間を規定する垂直同期信号（SVsync）、
１ライン分のフォトダイオードの検出結果を読み出すための期間を規定する水平同期信号
（SHsync）、各画素の画像データの読み出しタイミング等を規定するデータクロック信号
（SDotclock）を出力する（詳細は後述）。

なお、本実施形態においては、垂直同期信号SVsyncを第１タイミング信号とも呼ぶ。セ
ンサー１５は、垂直同期信号SVsyncに応じて１フレーム分の出力データの出力を開始する
。そして、センサー１５は、水平同期信号SHsyncの期間内のデータアクティブ信号SDacti
veで規定される期間にデータクロック信号SDotclockに応じたタイミングでセンサー１５
の一部の画素に対応するフォトダイオードの検出結果を示す出力データを逐次読み出す。

画像処理部２０は、ＳＤ−ＲＡＭ５２に予め確保された１または複数ライン分のライン
バッファ５２ａ〜５２ｃ，ＶＲＡＭ５２ｄ，５１を利用し、後述する表示部４０にて被写
体の像を表示するための画像データをパイプライン処理によって生成する回路を備えてい
る。本実施形態においては、センサー１５と表示部４０が備える画素数が異なり、両者の
縦横比も異なっている。そこで、画像処理部２０においてセンサー１５が出力する出力デ
ータを表示部４０にて表示可能な画像データに変換する（センサー１５においては、飛び
越し走査や加算器による処理等により、水平方向および垂直方向の画素を間引く処理を行
ってもよい）。

当該変換のために画像処理部２０は、画素補間部２０ａ、色再現処理部２０ｂ、フィル
ター処理部２０ｃ、ガンマ補正部２０ｄ、リサイズ処理部２０ｅ、画像データ出力部２０
ｆを備えている。ラインバッファ５２ａは、センサー１５から出力される出力データを一
時記録するバッファメモリであり、センサー１５から出力データが出力されると当該出力
データがラインバッファ５２ａに一時記録される。画素補間部２０ａは、ラインバッファ
５２ａからベイヤー配列において各画素で欠落している２チャネルの色を生成するために
必要なライン数のデータを取り込みながら補間処理によって当該２チャネルの色を生成す
る。この結果、各画素において３チャネルのデータが生成される。

次に、色再現処理部２０ｂは、生成されたデータに基づいて３×３の行列演算を行うこ
とによってカラーマッチングのための色変換処理を行う。すなわち、３ライン分のデータ
に基づいて１ライン分のデータを生成する。色変換処理によって生成されたデータはライ
ンバッファ５２ｂに一時記録される。次にフィルター処理部２０ｃは、シャープネス調整
やノイズ除去処理などをフィルター処理によって実行する。すなわち、フィルター処理に
必要なライン数のデータを参照してフィルター処理を実行する。次にガンマ補正部２０ｄ
はセンサー１５の出力データの階調値が示す色と表示部４０で扱う画像データの階調値が
示す色との特性差を補償するガンマ補正を実行する。ガンマ補正によって生成されたデー
タはラインバッファ５２ｃに一時記録される。

当該ラインバッファ５２ｃに線順次で記録されていくデータの画素数（ライン数および
水平方向の画素数）はセンサー１５が備える素子の数に依存しており、表示部４０におけ
る画素数と異なり得る。そこで、リサイズ処理部２０ｅは当該ラインバッファ５２ｃに記
録されていくデータを逐次参照して補間演算処理を行い、画素の間の位置における各チャ
ネルの階調値を特定することによってリサイズを行う。生成された画像データはＶＲＡＭ
５２ｄ（ラインバッファでもよい）に線順次で記録される。

画像データ出力部２０ｆは、ＶＲＡＭ５２ｄに記録された画像データ（Data）を表示部
４０に対して線順次に出力する。なお、ＣＰＵ５０は、被写体の像と並べて各種の情報を
表示するためのＯＳＤデータを生成することが可能であり、ＶＲＡＭ５１に対してＯＳＤ
データを記録する。画像データ出力部２０ｆは、所定のタイミング（１フレーム分の被写
体の画像データが出力される前、出力された後等）において、ＶＲＡＭ５１に記録された
ＯＳＤデータを取得し、画像データ（Data）として表示部４０に対して線順次に出力する
。なお、画像データとＯＳＤデータの結合は省略されてもよい（ＯＳＤ表示が行われなく
てもよい）。

表示部４０は、撮影対象となる被写体を示す画像を表示して利用者に撮影前の被写体の
様子および撮影条件等の情報を把握させるＥＶＦ（Electronic View Finder）であり、本
実施形態にかかる撮影装置１はＥＶＦを備えたミラーレスデジタルカメラである。表示部
４０は、図示しないインターフェイス回路、液晶パネルドライバー４１、液晶パネル４２
、図示しない接眼レンズ等を備えている。本実施形態において液晶パネル４２は、画素ご
とに３色のカラーフィルターに対応する３つのサブピクセルを備える高温ポリシリコンＴ
ＦＴ（Thin Film Transistor）であり、画素の位置は直交座標系における座標で規定され
る。また、一方の座標軸に平行な方向に並ぶ複数の画素によってラインが構成され、画素
が並ぶ方向に垂直な方向に複数のラインが並ぶように構成されている。本明細書では、ラ
インに平行な方向を水平方向、ラインに垂直な方向を垂直方向と呼び、液晶パネル４２の
全画素によって構成される１画面を１フレームと呼ぶ。

液晶パネルドライバー４１は、各サブピクセルに電圧を印加して液晶を駆動するための
信号を液晶パネル４２に対して出力する。液晶パネル４２は、図示しないゲートドライバ
およびソースドライバを備えており、液晶パネルドライバー４１から出力される信号に応
じてゲートドライバが各ラインの各画素における表示タイミングを制御し、ソースドライ
バが表示タイミングとされているラインの各画素に対して各画素の画像データに対応した
電圧を印加することによって表示を行う。

すなわち、液晶パネルドライバー４１は、液晶パネル４２における表示を行うための各
種信号、例えば、１フレーム分の表示を行うための期間を規定する垂直同期信号（DVsync
）、１ライン分の表示を行うための期間を規定する水平同期信号（DHsync）、各ライン内
での画像データの取り込み期間を規定するデータアクティブ信号（DDactive）、各画素の
画像データの取り込みタイミング等を規定するデータクロック信号（DDotclock）、各画
素の画像データ（Data）を出力するように構成されている。

液晶パネル４２は、垂直同期信号DVsyncに応じて１フレーム分の画像データに基づく表
示を開始し、水平同期信号DHsyncおよびデータアクティブ信号DDactiveで規定される期間
内にデータクロック信号DDotclockに応じたタイミングで画素毎の画像データDataに対応
する電圧を各画素に印加して表示を行う。なお、本実施形態にかかる撮影装置１は、タイ
ミングジェネレーター３０を備えており、上述の垂直同期信号DVsync、水平同期信号DHsy
nc、データアクティブ信号DDactive、データクロック信号DDotclockは当該タイミングジ
ェネレーター３０によって生成される（詳細は後述）。なお、本実施形態においては、垂
直同期信号DVsyncを第２タイミング信号とも呼ぶ。

また、本実施形態における液晶パネル４２は、水平方向に所定数、垂直方向に所定数の
有効画素（むろん、水平方向、垂直方向の画素数が異なっていてよい）を備えたパネルで
あり、液晶パネルドライバー４１が出力する画像データDataの内容および出力タイミング
を調整することによって、任意の位置にDataに対応した階調の表示を行うことができる。
本実施形態においては、液晶パネル４２の予め決められた被写体像表示領域にセンサー１
５の出力データに基づいて被写体の画像を表示し、また、当該被写体像表示領域以外の情
報表示領域に撮影条件等の情報を示す文字を表示する構成となっている。すなわち、液晶
パネル４２には、被写体の画像とともに撮影条件等の情報を示す文字がＯＳＤ（On Scree
n Display）表示される。なお、液晶パネル４２は水平方向および垂直方向に有効画素よ
りも多数の画素を備えているが、本明細書では簡単のため有効画素以外の画素に関する処
理は省略して説明する。

本実施形態にかかる撮影装置１は、通常時において、センサー１５が出力する出力デー
タに基づいて生成された画像データを表示部４０にて表示する。従って、利用者は、表示
部４０をＥＶＦとして利用しながら被写体を確認することが可能である。また、利用者が
操作部５５を操作して撮影指示を行った場合、撮影指示に応じてセンサー１５は、全有効
画素に対応するフォトダイオードの検出結果を示す出力データを逐次読み出す。そして画
像処理部２０は、ＳＤ−ＲＡＭ５２等を利用しＪＰＥＧ等の形式の画像データを生成する
。生成された画像データは図示しないリムーバブルメモリ等に記録される。すなわち、利
用者は、被写体を示す画像データを生成することが可能である。

（２）タイミングジェネレーターの構成：
以上のように構成された撮影装置１において、タイミングジェネレーター３０は、過度
の表示遅延や表示遅延期間の不安定化が生じないように第１タイミング信号と第２タイミ
ング信号との位相差を制御する。具体的には、タイミングジェネレーター３０は、図１お
よび図２に示すように発振器３０ａと第１タイミング信号生成部３０ｂと第２タイミング
信号生成部３０ｃと位相差制御部３０ｄとを備えている。

発振器３０ａは、水晶振動子を備え、所定の周波数の出力信号ＣＬＫを出力する。図３
は、タイミングジェネレーター３０が扱う信号の一部についてのタイミングチャートであ
る。第１タイミング信号生成部３０ｂは、発振器３０ａの出力信号ＣＬＫに基づいて、第
１タイミング信号等の信号を生成する回路である。具体的には、第１タイミング信号生成
部３０ｂは、SDotclock生成部３１ｂとSVsync生成部３２ｂとSHsync生成部３３ｂとSDact
ive生成部３４ｂとを備えている。

SDotclock生成部３１ｂは、図示しない位相比較器、ローパスフィルター、電圧制御発
振器、分周器を含むＰＬＬ回路を備えている。本実施形態において、SDotclock生成部３
１ｂは、出力信号の周波数をｎ／ｍ倍（ｎ，ｍは１以上の整数）することが可能であり、
SDotclock生成部３１ｂは、発振器３０ａの出力信号ＣＬＫを取得し、所定のパラメータ
ｎ，ｍで周波数を変換してデータクロック信号SDotclockを出力する。

例えば、SDotclock生成部３１ｂは、２７ＭＨｚの出力信号ＣＬＫを８倍の周波数であ
る２１６ＭＨｚのデータクロック信号SDotclockに変換する等の処理が可能である。図３
においては、出力信号ＣＬＫの周波数が整数倍されてデータクロック信号SDotclockが生
成された例を示している。むろん、データクロック信号SDotclockの周波数は、センサー
１５の構成等に応じて任意であり、撮影モード等によって可変であっても良いし、利用者
等がパラメータｎ，ｍを直接的、または間接的に指示することによって可変であっても良
い。

SDotclock生成部３１ｂが生成したデータクロック信号SDotclockは、タイミングジェネ
レーター３０の外部に出力される。また、データクロック信号SDotclockは、SVsync生成
部３２ｂとSHsync生成部３３ｂとSDactive生成部３４ｂとに入力される。

SHsync生成部３３ｂは、SDotclock生成部３１ｂが出力したデータクロック信号SDotclo
ckに同期したタイミングで１ラインの撮影周期Ｔ_SHを示す水平同期信号SHsyncを生成する
。すなわち、１ラインの撮影周期Ｔ_SHは予め決められており（撮影モードや利用者の指示
等によって可変であっても良い）、本実施形態においては、１ラインの撮影周期Ｔ_SHに相
当する期間がデータクロック信号SDotclockのカウント数によって規定されている。SHsyn
c生成部３３ｂは、データクロック信号SDotclockをトリガにして水平同期信号SHsyncを出
力し、当該水平同期信号SHsyncの出力後、データクロック信号SDotclockをカウントする
ことによって１ラインの撮影周期Ｔ_SHを計測し、当該撮影周期Ｔ_SHが経過した場合に、再
度、データクロック信号SDotclockをトリガにして水平同期信号SHsyncを出力する処理を
繰り返す。図３においては、このようにして生成された水平同期信号SHsyncを例示してい
る。水平同期信号SHsyncはタイミングジェネレーター３０の外部、位相差制御部３０ｄ、
SVsync生成部３２ｂおよびSDactive生成部３４ｂに出力される。

SVsync生成部３２ｂは、SDotclock生成部３１ｂが出力したデータクロック信号SDotclo
ckに同期したタイミングで１フレームの撮影周期Ｔ_SVを示す垂直同期信号SVsyncを生成す
る。すなわち、１フレームの撮影周期Ｔ_SVは予め決められており（撮影モードや利用者の
指示等によって可変であっても良い）、本実施形態においては、１フレームの撮影周期Ｔ
_SVに相当する期間が水平同期信号SHsyncのカウント数によって規定されている。SVsync生
成部３２ｂは、SHsync生成部３３ｂが出力する水平同期信号SHsyncをカウントし、１フレ
ームの撮影周期Ｔ_SVに相当する水平同期信号SHsyncがカウントされるたびに垂直同期信号
SVsyncを出力する処理を繰り返す。図３においては、このようにして生成された垂直同期
信号SVsyncを例示している。垂直同期信号SVsyncはタイミングジェネレーター３０の外部
、位相差制御部３０ｄおよびSDactive生成部３４ｂに出力される。

SDactive生成部３４ｂは、SDotclock生成部３１ｂが出力したデータクロック信号SDotc
lockに同期したタイミングで各ラインにおいて実際に撮影が行われる期間を示すデータア
クティブ信号SDactiveを生成する。すなわち、１フレームの撮影周期Ｔ_SV内において、垂
直ブランキング期間Ｔ_BLは予め決められており、垂直同期信号SVsync以後、１ライン目の
データアクティブ信号SDactiveまでに挿入される水平同期信号SHsyncの数Ｃshが予め決め
られている。さらに、１ラインの撮影周期Ｔ_SH内において、バックポーチ期間とフロント
ポーチ期間とを除いた撮影期間は予め決められており、本実施形態においては、バックポ
ーチ期間がデータクロック信号SDotclockのカウント数Ｃscによって規定されている。

SDactive生成部３４ｂは、垂直同期信号SVsyncを取得した後、SHsync生成部３３ｂが出
力する水平同期信号SHsyncをカウントする。水平同期信号SHsyncのカウント数がＣshとな
った場合、SDactive生成部３４ｂは、その後の水平同期信号SHsync以後のデータクロック
信号SDotclockをカウントする。そして、SDactive生成部３４ｂは、データクロック信号S
Dotclockのカウント数がＣscに達した場合、データアクティブ信号SDactiveをアクティブ
にする。データアクティブ信号SDactiveがアクティブとなった後、データクロック信号SD
otclockのカウント数が既定数になるとSDactive生成部３４ｂは、データアクティブ信号S
Dactiveを非アクティブにする。SDactive生成部３４ｂは、この処理を繰り返すことによ
り、有効な撮影期間を示すデータアクティブ信号SDactiveを出力する。データアクティブ
信号SDactiveはタイミングジェネレーター３０の外部に出力される。

位相差制御部３０ｄは、発振器３０ａの出力信号に基づいて、第１タイミング信号とし
ての垂直同期信号SVsyncと第２タイミング信号としての垂直同期信号DVsync（後に詳述）
の間に所定の位相差を与えるための回路である。本実施形態において、位相差制御部３０
ｄは、所定の位相差を示す値を受け付けるインターフェイスを備え、当該インターフェイ
スによって、受け付けた値に基づいて所定の位相差を設定することが可能である。具体的
には、利用者が位相差制御部３０ｄに対して値Ｋを指示すると、位相差制御部３０ｄは、
センサー１５におけるＫ本のラインを撮影する撮影期間に相当する差が所定の位相差とな
るように動作する。

本実施形態においては、第１タイミング信号を基準とし、当該第１タイミング信号に対
してセンサー１５におけるＫ本のラインを撮影する期間（すなわち、水平同期信号SHsync
の周期×Ｋ）だけ位相を遅延させて第２タイミング信号を出力する。このために、位相差
制御部３０ｄは、SVsync生成部３２ｂおよびSHsync生成部３３ｂの出力を監視しており、
SVsync生成部３２ｂによって第１タイミング信号としての垂直同期信号SVsyncが出力され
た後、SHsync生成部３３ｂから出力される水平同期信号SHsyncの数をカウントし、水平同
期信号SHsyncがＫ回カウントされた場合に、第２タイミング信号の出力タイミングを示す
信号をDVsync生成部３２ｃおよびDHsync生成部３３ｃに対して出力する。

図３においては、Ｋ＝Ｃsh＋４（Ｃshは、垂直同期信号SVsync以後、１ライン目のデー
タアクティブ信号SDactiveまでに挿入される水平同期信号SHsyncの数）である場合の例を
示している。すなわち、位相差制御部３０ｄは、時刻ｔ₁で垂直帰線期間SVsyncを検出し
た場合、その後の垂直ブランキング期間Ｔ_BLで発生する水平同期信号SHsyncをＣsh回カウ
ントし、さらに水平同期信号SHsyncを４回カウントした時刻ｔ₂において、第２タイミン
グ信号の出力タイミングを示す信号をDVsync生成部３２ｃおよびDHsync生成部３３ｃに対
して出力する。本実施形態においては、以上のようにして生成される水平同期信号SHsync
の周期のＣsh＋４回分に相当する期間ΔＴに相当する位相差が所定の位相差である。むろ
ん、Ｋの設定法は種々の手法が採用可能であり、既知のＣshを省略して上述の４に相当す
る部分をＫとして入力した場合に、水平同期信号SHsyncの周期のＣsh＋Ｋ回分に相当する
期間が得られるように構成されていても良い。

第２タイミング信号生成部３０ｃは、発振器３０ａの出力信号ＣＬＫに基づいて、第２
タイミング信号等の信号を生成する回路である。具体的には、第２タイミング信号生成部
３０ｃは、DDotclock生成部３１ｃとDVsync生成部３２ｃとDHsync生成部３３ｃとDDactiv
e生成部３４ｃとを備えている。

DDotclock生成部３１ｃは、図示しない位相比較器、ローパスフィルター、電圧制御発
振器、分周器を含むＰＬＬ回路を備えている。本実施形態において、DDotclock生成部３
１ｃは、出力信号の周波数をｉ／ｊ倍（ｉ，ｊは１以上の整数）することが可能であり、
DDotclock生成部３１ｃは、発振器３０ａの出力信号ＣＬＫを取得し、所定のパラメータ
ｉ，ｊで周波数を変換してデータクロック信号DDotclockを出力する。

例えば、DDotclock生成部３１ｃは、２７ＭＨｚの出力信号ＣＬＫを２倍の周波数であ
る５４ＭＨｚのデータクロック信号DDotclockに変換する等の処理が可能である。図３に
おいては、出力信号ＣＬＫの周波数が整数倍されてデータクロック信号DDotclockが生成
された例を示している。むろん、データクロック信号DDotclockの周波数は、表示部４０
の構成等に応じて任意であり、撮影モード等によって可変であっても良いし、利用者等が
パラメータｉ，ｊを直接的、または間接的に指示することによって可変であっても良い。
なお、センサー１５の画素数と表示部４０の画素数は異なる場合、一般的には、データク
ロック信号SDotclock、DDotclockの周期は異なる。

DDotclock生成部３１ｃが生成したデータクロック信号DDotclockは、タイミングジェネ
レーター３０の外部に出力される。また、データクロック信号DDotclockは、DVsync生成
部３２ｃとDHsync生成部３３ｃとDDactive生成部３４ｃとに入力される。

DHsync生成部３３ｃは、位相差制御部３０ｄから第２タイミング信号の出力タイミング
を示す信号を受け取ると、DDotclock生成部３１ｃが出力したデータクロック信号DDotclo
ckに同期したタイミングで１ラインの表示周期Ｔ_DHを示す水平同期信号DHsyncを生成する
。すなわち、１ラインの表示周期Ｔ_DHは予め決められており（撮影モードや利用者の指示
等によって可変であっても良い）、本実施形態においては、１ラインの表示周期Ｔ_DHに相
当する期間がデータクロック信号DDotclockのカウント数によって規定されている。DHsyn
c生成部３３ｃは、第２タイミング信号の出力タイミングを示す信号およびデータクロッ
ク信号DDotclockをトリガにして水平同期信号DHsyncを出力し、当該水平同期信号DHsync
の出力後、データクロック信号DDotclockをカウントすることによって１ラインの表示周
期Ｔ_DHを計測し、当該表示周期Ｔ_DHが経過した場合に、再度、データクロック信号DDotcl
ockをトリガにして水平同期信号DHsyncを出力する処理を繰り返す。図３においては、こ
のようにして生成された水平同期信号DHsyncを例示している。水平同期信号DHsyncはタイ
ミングジェネレーター３０の外部、DVsync生成部３２ｃおよびDDactive生成部３４ｃに出
力される。

DVsync生成部３２ｃは、位相差制御部３０ｄから第２タイミング信号の出力タイミング
を示す信号を受け取ると、DDotclock生成部３１ｃが出力したデータクロック信号DDotclo
ckに同期したタイミングで１フレームの表示周期Ｔ_DVを示す垂直同期信号DVsyncを生成す
る。すなわち、DVsync生成部３２ｃは、第２タイミング信号の出力タイミングを示す信号
およびデータクロック信号DDotclockをトリガにして垂直同期信号DVsyncを出力する処理
を繰り返す。図３においては、このようにして生成された垂直同期信号DVsyncを例示して
いる。垂直同期信号DVsyncはタイミングジェネレーター３０の外部およびDDactive生成部
３４ｃに出力される。なお、垂直同期信号DVsyncは、垂直同期信号SVsyncに対して一定の
位相差（遅延期間ΔＴに相当）が与えられて出力されるため、本実施形態において１フレ
ームの撮影周期Ｔ_SVと１フレームの表示周期Ｔ_DVとの長さは一致している。

DDactive生成部３４ｃは、DDotclock生成部３１ｃが出力したデータクロック信号DDotc
lockに同期したタイミングで各ラインにおいて実際に表示が行われる期間を示すデータア
クティブ信号DDactiveを生成する。すなわち、１フレームの表示周期Ｔ_DV内において、垂
直ブランキング期間は予め決められており、垂直同期信号DVsync以後、１ライン目のデー
タアクティブ信号DDactiveまでに挿入される水平同期信号DHsyncの数Ｃdhが予め決められ
ている。さらに、１ラインの表示周期Ｔ_DH内において、バックポーチ期間とフロントポー
チ期間とを除いた表示期間は予め決められており、本実施形態においては、バックポーチ
期間が水平同期信号DHsyncのカウント数Ｃdcによって規定されている。

DDactive生成部３４ｃは、垂直同期信号DVsyncを取得した後、DHsync生成部３３ｂが出
力する水平同期信号DHsyncをカウントする。水平同期信号DHsyncのカウント数がＣdhとな
った場合、DDactive生成部３４ｃは、その後の水平同期信号DHsync以後のデータクロック
信号DDotclockをカウントする。そして、DDactive生成部３４ｃは、データクロック信号D
Dotclockのカウント数がＣdcに達した場合、データアクティブ信号DDactiveをアクティブ
にする（図３には図示せず）。データアクティブ信号DDactiveがアクティブとなった後、
データクロック信号DDotclockのカウント数が既定数になるとDDactive生成部３４ｃは、
データアクティブ信号DDactiveを非アクティブにする。DDactive生成部３４ｃは、この処
理を繰り返すことにより、有効な撮影期間を示すデータアクティブ信号DDactiveを出力す
る。データアクティブ信号DDactiveはタイミングジェネレーター３０の外部に出力される
。

本実施形態においては、以上のようにして生成された垂直同期信号SVsync等によってセ
ンサー１５が駆動され、垂直同期信号DVsync等によって表示部４０が駆動される。ここで
、垂直同期信号DHsyncは、垂直同期信号SVsyncに対して期間ΔＴに相当する位相差を有す
るため、センサー１５に対して表示部４０がＫ−Ｃshライン分遅延した状態で駆動される
ことになる。

ここで、期間ΔＴに相当する所定の位相差は、センサー１５における撮影完了から表示
部４０の表示開始までの遅延が極小化されるように、また、当該位相差が維持されること
によって過度の表示遅延や表示遅延期間の不安定化が生じないように設定される。すなわ
ち、本実施形態においては、当該位相差に相当する非常に短い期間ΔＴだけ表示が撮影よ
りも遅れるものの、１フレームなど、過度の表示遅延が表示しないように位相差が設定さ
れる。また、撮影から表示までの遅延があるラインでは表示遅延が短く、他のラインでは
表示遅延が長いなどの不安定化が生じないように位相差が設定される。

具体的には、本実施形態においては、表示部４０における任意のラインの表示を行うた
めに必要なライン数分の情報をセンサー１５で撮影する期間および当該必要なライン数分
の情報を画像処理部２０で処理する期間の長さが特定される。そして、当該これらの期間
の和の期間がＫ−Ｃshライン分の撮影期間となるように所定の位相差が設定される。

すなわち、本実施形態においては、センサー１５および表示部４０が複数のラインで構
成され、ライン毎に画像が扱われる。例えば、センサー１５で撮影された画像を示す出力
データは、ライン単位でラインバッファ５２ａに蓄積され、１または複数のラインのデー
タに基づいて画素補間部２０ａ等における処理が行われる。このため、１ラインの表示に
必要とされるライン数の撮影期間をセンサー１５の１ラインの撮影周期の整数倍で表現す
ることは容易である。また、センサー１５による撮影と画像処理部２０による画像処理を
行って、ライン毎の撮影時間や画像処理時間を解析しながら、１または複数のラインのデ
ータに基づいて画像処理部による処理が行われる期間をセンサー１５の１ラインの撮影周
期を単位にして計測することは容易である。

例えば、画像処理部２０において、画素補間部２０ａ〜リサイズ処理部２０ｅにおいて
は、処理に必要なライン数分のデータがラインバッファに記録された後に処理を開始する
。従って、処理の開始までに必要とされる待機時間を１ラインの撮影周期の整数倍（Ｔ_SV
×Ｌ：Ｌは整数）で容易に定義することができる。リサイズ処理部２０ｅにおける処理と
画像データ出力部２０ｆにおける処理に必要とされる待機時間は、必ずしも１ラインの撮
影周期の整数倍にならないが、当該待機時間が例えば１ラインの撮影周期の０．３倍なの
であれば、当該待機時間を１ラインの撮影周期の１倍と見なすことで当該待機時間を１ラ
インの撮影周期の整数倍（Ｔ_SV×Ｍ：Ｍは整数）で定義することができる。以上の結果、
１ラインの表示に必要とされるライン数の撮影期間をセンサー１５の１ラインの撮影周期
の整数倍で表現することが可能である。

このように、撮影および画像処理に要する期間が１ラインの撮影周期の整数倍（Ｌ＋Ｍ
）倍で表現されると、Ｌ＋Ｍ＋上述のカウント数Ｃshが値Ｋとなる。従って、表示ライン
が撮影ラインを追い越さない（表示開始タイミングまでに表示対象の画像が生成されてい
る）ようにするために、最小限の位相差を、センサー１５における１ラインを撮影する撮
影期間の整数倍（すなわち、Ｋライン分の撮影期間）として予め決めることができる。そ
こで、本実施形態においては、最小限の位相差に相当する当該Ｋ本のラインの撮影期間を
予め決めておき、利用者が当該Ｋの値を位相差制御部３０ｄに対して入力するようになっ
ている。この結果、第１タイミング信号としての垂直同期信号SVsyncと第２タイミング信
号としての垂直同期信号DVsyncとの間に所定の位相差が与えられる。この結果、任意のラ
インの表示に充分な期間であるとともに、必要以上に長期化しないように位相差が与えら
れる。

さらに、本実施形態においては、位相差制御部３０ｄに対して値Ｋが与えられることに
よって所定の位相差であるΔＴがセンサー１５におけるＫライン分の撮影期間であると設
定される。そして、位相差制御部３０ｄは、SVsync生成部３２ｂが出力する垂直同期信号
SVsyncおよびSHsync生成部３３ｂが出力する水平同期信号SHsyncに基づいて、第２タイミ
ング信号の出力タイミングを示す信号を出力する。すなわち、位相差制御部３０ｄは、垂
直同期信号SVsyncから、水平同期信号SHsyncのカウント数Ｋだけ遅延したタイミングを第
２タイミング信号の出力タイミングとする。

ここで、これらの垂直同期信号SVsyncおよび水平同期信号SHsyncは、データクロック信
号SDotclockに基づいて生成され、データクロック信号SDotclockはさらに発振器３０ａの
出力信号ＣＬＫに基づいて生成される。従って、位相差制御部３０ｄにおいては、第１タ
イミング信号としての垂直同期信号SVsyncからの位相差としての期間ΔＴを、発振器３０
ａの出力信号ＣＬＫに基づいて計測しているといえる。また、水平同期信号SHsyncは、１
ライン分の撮影周期を示すため、当該水平同期信号SHsyncをカウントすることにより、位
相差制御部３０ｄは、１ラインの撮影期間の整数倍に相当する所定の位相差を有するタイ
ミングを容易に特定することが可能になり、第１タイミング信号に対して当該所定の位相
差を持つ第２タイミング信号を、容易に生成することができる。

以上の構成によれば、第１タイミング信号と第２タイミング信号と所定の位相差とが、
全て共通の発振器３０ａの出力信号に基づいて生成、制御される撮影装置１を提供するこ
とができる。また、当該撮影装置１においては、第１タイミング信号と第２タイミング信
号との相対的なタイミングが極めて正確な状況で撮影および表示を継続することができる
。例えば、温度変化等によって発振器３０ａの出力信号の周期がずれるなどの変動が生じ
たとしても、この変動に応じて第１タイミング信号と第２タイミング信号と所定の位相差
との全てに同様の変動が発生するため、第１タイミング信号と第２タイミング信号との位
相差が所定の位相差である状態が維持される。従って、所定の位相差を設けた状態でセン
サー１５と表示部４０とを正確に同期させることができる。

（３）エラー情報取得部の構成：
エラー情報取得部６０は、液晶パネル４２で表示するラインの画像が画像処理部２０で
生成されていないエラーの有無を示す情報を取得するための回路である。エラー情報取得
部６０は、図示しないメモリを備えている。また、画像処理部２０は、１ライン分の画像
処理が終了すると、画像処理が終了したラインを示す情報をエラー情報取得部６０に対し
て出力する。具体的には、本実施形態においては、リサイズ処理部２０ｅで１ライン分の
画像データの処理が終了すると、ＶＲＡＭ５２ｄにおける保存位置を示すアドレスととも
に処理後の画像データがＶＲＡＭ５２ｄに出力される。さらに、この際、リサイズ処理部
２０ｅは、処理されたラインを示す情報（例えば、アドレス情報であってもよいし、ライ
ン番号を示す情報であってもよい）をエラー情報取得部６０に出力する。図１では、当該
処理されたラインを示す情報が破線の矢印で示されている。エラー情報取得部６０は当該
処理されたラインを示す情報が入力されると、図示しないメモリに記憶させる。この結果
、画像処理済み（本実施形態における画像処理の最終工程であるリサイズ処理済み（出力
待機待ちの工程は除く））の最新のラインを示す情報がメモリに記録されることになる。

さらに、画像データ出力部２０ｆには１ライン分の画像の表示を行うタイミングを指示
する信号（DHsyncやDDactive等）が入力され、画像データ出力部２０ｆは当該信号に応じ
て１ライン分の画像データDataを液晶パネルドライバー４１に出力する。この際、画像デ
ータ出力部２０ｆは、液晶パネルドライバー４１に出力したラインを示す情報（例えば、
ＶＲＡＭ５２ｄに当該ラインのデータが保存されていたときのアドレス情報であってもよ
いし、ライン番号を示す情報であってもよい）をエラー情報取得部６０に出力する。図１
では、当該液晶パネルドライバー４１に出力したラインを示す情報が一点鎖線の矢印で示
されている。エラー情報取得部６０は当該液晶パネルドライバー４１に出力したラインを
示す情報が入力されると、図示しないメモリに記憶させる。この結果、表示済みの最新の
ラインを示す情報がメモリに記録されることになる。ここでは、画像処理済みの最新のラ
インを示す情報と表示済みの最新のラインを示す情報との比較によりエラーの有無を特定
可能であれば良く、当該情報がライン番号を示す情報であれば、液晶パネル４２における
垂直帰線期間など、実効的な表示期間ではない期間は除外されるなどの処理が適宜行われ
る。

画像処理済みの最新のラインを示す情報と表示済みの最新のラインを示す情報との比較
によりエラーの有無を特定する処理の一例を以下に記載する。リサイズ処理部２０ｅは、
Ｎ−１ライン目の画像データの処理が終了すると、ＶＲＡＭ５２ｄにおける保存位置を示
すアドレスとともに処理後の画像データをＶＲＡＭ５２ｄに出力し、Ｎ−１ライン目の画
像データのＶＲＡＭ５２ｄへの出力が終了した際に、Ｎ−１ライン目のＷＲＩＴＥ-ＥＮ
Ｄ情報（Ｎ−１ライン目のライン番号を示す情報）をエラー情報取得部６０に出力する。
同様に、Ｎライン目の画像データのＶＲＡＭ５２ｄへの出力が終了した際に、Ｎライン目
のＷＲＩＴＥ-ＥＮＤ情報（Ｎライン目のライン番号を示す情報）をエラー情報取得部６
０に出力し、Ｎ＋１ライン目の画像データのＶＲＡＭ５２ｄへの出力が終了した際に、Ｎ
＋１ライン目のＷＲＩＴＥ-ＥＮＤ情報（Ｎ＋１ライン目のライン番号を示す情報）をエ
ラー情報取得部６０に出力する。ここで、ＷＲＩＴＥ-ＥＮＤ情報が、前記画像処理済み
の最新のラインを示す情報に対応する。

他方、画像データ出力部２０ｆは、Ｎ−１ライン目の画像データDataを液晶パネルドラ
イバー４１に出力し、その出力が終了した際に、Ｎ−１ライン目のＲＥＡＤ−ＥＮＤ情報
（Ｎ−１ライン目のライン番号を示す情報）をエラー情報取得部６０に出力する。同様に
、Ｎライン目の画像データDataを液晶パネルドライバー４１に出力し、その出力が終了し
た際に、Ｎライン目のＲＥＡＤ−ＥＮＤ情報（Ｎライン目のライン番号を示す情報）をエ
ラー情報取得部６０に出力し、Ｎ＋１ライン目の画像データDataを液晶パネルドライバー
４１に出力し、その出力が終了した際に、Ｎ＋１ライン目のＲＥＡＤ−ＥＮＤ情報（Ｎ＋
１ライン目のライン番号を示す情報）をエラー情報取得部６０に出力する。ここで、ＲＥ
ＡＤ−ＥＮＤ情報が、前記表示済みの最新のラインを示す情報に対応する。

エラーの有無を特定する場合、エラー情報取得部６０は、最新のＷＲＩＴＥ-ＥＮＤ情
報と最新のＲＥＡＤ-ＥＮＤ情報とを比較して、エラーの有無を特定する。具体的には、
関係式「ＷＲＩＴＥ-ＥＮＤ情報≧ＲＥＡＤ−ＥＮＤ情報＋１」が成り立たない場合は、
エラーと判断する。例えば、Ｎ＋１ライン目のＷＲＩＴＥ-ＥＮＤ情報が、エラー情報取
得部６０に出力される前に、Ｎ＋１ライン目の画像データを液晶パネルドライバー４１に
出力しようとした場合、その際、ＷＲＩＴＥ-ＥＮＤ情報≧ＲＥＡＤ-ＥＮＤ情報＋１は、
Ｎ≧Ｎ＋１となるため、関係式が成り立たたなくなり、エラーと判断されることになる。
尚，一画面の上部と下部は，特殊な判定をする必要があり、あくまでも表示するべきライ
ンデータの書き込みが完了した後で表示を行うという判定を行う事になるが，特殊判定の
詳細はここでは省略する。

本実施形態においては、エラー情報取得部６０において取得した情報を表示部４０に表
示することが可能である。すなわち、利用者は操作部５５によってエラーの有無を示す情
報を表示部４０に表示させる指示を撮影装置１に与えることができる。当該指示が行われ
ると、ＣＰＵ５０は、エラー情報取得部６０のメモリに記録された情報を取得し、画像処
理済みの最新のラインを示す情報と表示済の最新のラインを示す情報とに基づいて画像処
理済みの最新のライン番号と表示済の最新のライン番号との差分を取得する。そして、Ｃ
ＰＵ５０は、当該情報を表示するためのＯＳＤデータを生成し、ＶＲＡＭ５１に対して当
該ＯＳＤデータを記録する。この結果、画像処理済みの最新のライン番号と表示済の最新
のライン番号との差分を示す情報、すなわち、画像処理部２０における画像生成の進捗と
表示部４０における画像表示の進捗の差を示す情報が表示部４０に表示される。

この結果、利用者は表示された内容によって所定の位相差が意図通り運用されているか
否かを確認することができる。すなわち、進捗の差が０より大きければ（または所定のマ
ージンより大きければ）、表示が撮影（画像処理を含む）を追い越しておらず、所定の位
相差が適正であると判断することが可能である。むろん、エラーの有無を示す情報の表示
態様は、種々の態様を想定可能であり、進捗の差を示す数値であってもよいし、エラーの
有無を示すアイコンであってもよいし、エラーの有無を示す色等の表示であってもよい。
むろん、エラー情報の利用は、本実施形態のような表示に限定されず、エラー情報に基づ
いてエラーの発生が検出された場合に、ＣＰＵ５０に割込信号が入力され、特定の処理が
実行されてもよい。特定の処理は、例えば、エラーの発生を記録する処理や、エラーの発
生に応じた処理等が挙げられる。当該処理は、任意の制御部、例えば、エラー処理に対応
した専用ファームウェア等によって実行されてよい。

（４）他の実施形態：
以上の実施形態は本発明を実施するための一例であり、共通の発振器に基づいて第１タ
イミング信号および第２タイミング信号と両信号の位相差を生成する限りにおいて、他に
も種々の実施形態を採用可能である。

例えば、信号周期の整数倍によって所定の位相差の期間を特定する構成において、信号
周期は、上述のような１ラインの撮影周期の他、１ラインの表示周期であってもよい。図
４は、このための構成例を示しており、図２に示すタイミングジェネレーター３０に対し
て、信号の入出力関係とSVsync生成部３２ｂおよびSHsync生成部３３ｂの機能を若干修正
することで当該図４に示す構成を実現可能である。

具体的には、図４に示す構成において、図２と同一符号の回路はほぼ同様の機能を有す
る。ただし、位相差の形成において第１タイミング信号生成部３０ｂと第２タイミング信
号生成部３０ｃの役割は図２と図４とでは入れ替わっている。すなわち、第２タイミング
信号生成部３０ｃにおいては、データクロック信号DDotclockに基づいて垂直同期信号DVs
ync、水平同期信号DHsyncおよびデータアクティブ信号DDactiveを生成する。垂直同期信
号DVsyncおよび水平同期信号DHsyncは位相差制御部３０ｄに入力され、位相差制御部３０
ｄはこれらの信号に基づいて、第２タイミング信号としての垂直同期信号DVsyncからＫ−
Ｃdh本のラインの表示期間だけ遅延したタイミングで第１タイミング信号の出力タイミン
グを示す信号を出力する。

当該第１タイミング信号の出力タイミングを示す信号は、SVsync生成部３２ｂおよびSH
sync生成部３３ｂに入力され、SVsync生成部３２ｂは当該タイミングで垂直同期信号SVsy
ncを出力し、SHsync生成部３３ｂは当該タイミングに同期した水平同期信号SHsyncの出力
を開始する。この結果、第２タイミング信号としての垂直同期信号DVsyncに対して第１タ
イミング信号としての垂直同期信号SVsyncが所定の位相差だけ遅延した状態でタイミング
ジェネレーター３０を駆動することができる。ここでも垂直同期信号DVsyncと垂直同期信
号SVsyncの周期は一致しているため、以上の構成によれば、センサー１５による撮影から
一定期間遅延した状態で表示部４０が駆動される状態が維持される撮影装置１を提供する
ことができる。

さらに、所定の位相差を決定するためのパラメータの参照法は、上述の例に限定されず
、他にも種々の参照法を採用可能である。例えば、図２に示す構成において位相差制御部
３０ｄに対してDVsync生成部３２ｃが出力する垂直同期信号DVsyncとSHsync生成部３３ｂ
が出力する水平同期信号SHsyncとを入力し、これらの信号および１ラインの撮影周期のＫ
倍に基づいて位相差を制御する構成であっても良い。

すなわち、位相差制御部３０ｄは垂直同期信号DVsyncが入力された場合に水平同期信号
SHsyncのカウントを開始し、カウント数がＭＡＸSHsync−Ｋとなった場合にSVsync生成部
３２ｂに指示を出し、垂直同期信号SVsyncを出力させるように構成されていても良い。な
お、ここで、ＭＡＸSHsyncは、垂直同期信号SVsyncの一周期内の水平同期信号SHsyncの数
（垂直同期信号SVsyncの周期Ｔ_SV／水平同期信号SHsyncの周期）である。この結果、第１
タイミング信号としての垂直同期信号SVsyncに対してΔＴだけ遅延したタイミングで第２
タイミング信号としての垂直同期信号DVsyncが出力される構成となる。

むろん、図４に示す構成において位相差制御部３０ｄに対してSVsync生成部３２ｂが出
力する垂直同期信号SVsyncとDHsync生成部３３ｃが出力する水平同期信号DHsyncとを入力
し、これらの信号および１ラインの表示周期のＫ倍に基づいて位相差を制御する構成であ
っても良い。

さらに、画像処理部２０における処理内容はラインバッファの構成は一例であり、他の
処理やバッファの構成が採用されてもよい。例えば、歪曲収差に必要なライン数分のデー
タを蓄積できるようにラインバッファが設けられ、画像処理部２０がレンズ１１の歪曲収
差補正を実行できるように構成されていてもよい。

さらに、上述の実施形態において表示部４０は液晶パネルを用いたＥＶＦであったが、
表示部４０はＥＶＦ以外の表示部、例えば、撮影装置１の背面に取り付けられる液晶パネ
ルを用いた表示部であっても良いし、液晶パネル以外の方式を用いたものであっても良い
。また、撮影装置１はミラーを備えた一眼レフカメラでも良く、さらにムービーカメラで
あっても良いし、撮影機能を備えた携帯電話等の装置であっても良い。さらに、撮影装置
１は、他の装置、例えば、車両に搭載されてもよい。この場合、例えば、車両の外部をセ
ンサー１５で撮影し車両の内部の利用者に表示部４０の表示画像を視認させる構成等が挙
げられる。

さらに、上述のセンサー１５において、カラーフィルターはベイヤー配列であったが、
ベイヤー配列以外の配列で構成されたセンサーを利用した撮影装置に本発明を適用しても
良い。さらに、ＶＲＡＭ５２ｄ，５１の容量は限定されず、ラインバッファでも良いし、
１フレーム分の画像データを記録するための記録容量を備えるメモリであってもよい。こ
の構成によれば、表示対象となる画像データに基づく各種処理を行うことが可能になる。
さらに、タイミングジェネレーター３０から表示部４０への各種信号の転送形態は種々の
形態を採用可能であり、HDMI（High-Definition Multimedia Interface：登録商標）等に
よって転送しても良い。また、上述の実施形態における方向を逆にしてもよく、例えば水
平方向において、左から右に表示しても、右から左に表示しても良い。

さらに、ＯＳＤデータは表示部の情報表示領域において表示対象となる所定の情報を示
した画像データであれば良く、撮影条件以外の各種情報、例えば、撮影装置１に搭載され
たバッテリーの残量を示す情報等を表示対象となる所定の情報とする構成としても良い。

さらに、所定の位相差が意図通りに設定されているか否かをチェックできるように構成
されていても良い。このための構成としては、例えば、所定の位相差を直接的、間接的に
示す値等を示す情報が出力される構成が挙げられる。後者としては、位相差が意図通りで
あるか否かをチェックすることが可能な情報を出力する構成を採用可能である。例えば、
撮影装置１が、画像処理対象のラインと表示対象のラインとを出力できるように構成され
ていても良い。

この構成は、例えば、図１に示す撮影装置において、ＶＲＡＭ５１等のメモリに、画像
処理対象のラインを示す情報と表示対象のラインを示す情報とを書き込み、利用者の指示
等によってこれらの情報をＯＳＤ表示等によって表示部４０に表示する構成等によって実
現可能である。すなわち、画像処理部２０においては、画像データ出力部２０ｆが１ライ
ンのデータを出力するたびに出力済のラインを示す値（初期値は１）をインクリメントし
、当該値をＶＲＡＭ５１に出力し、記憶させる。この結果、画像処理済みの最新のライン
を示す値がＶＲＡＭ５１等に記録されることになる。

一方、表示部４０においては、液晶パネル４２で１ラインの画像を表示するたびに表示
済のラインを示す値（初期値は１）をインクリメントし、当該値をＶＲＡＭ５１に出力し
、記憶させる。この結果、表示済みの最新のラインを示す値がＶＲＡＭ５１等に記録され
ることになる。この状態において、利用者の指示等によってこれらの情報を表示させれば
、利用者は表示された内容によって所定の位相差が意図通り運用されているか否かを確認
することができる。すなわち、画像処理済みの最新のラインを示す値が表示済みの最新の
ラインを示す値より大きければ、表示が撮影（画像処理を含む）を追い越しておらず、所
定の位相差が適正であると判断することが可能である。

第１タイミング信号生成部は、発振器の出力信号に基づいて、第１タイミング信号を生
成することができればよい。すなわち、第１タイミング信号生成部は、発振信号に分周器
や逓倍器等を作用させるＰＬＬ（位相同期回路）等によって構成することができる。第１
タイミング信号は、センサーを駆動するための信号であれば良く、上述の垂直同期信号以
外にも、センサーの動作が同期する各種の信号が第１タイミング信号として機能してもよ
い。

第２タイミング信号生成部は、発振器の出力信号に基づいて、第２タイミング信号を生
成することができればよい。すなわち、第２タイミング信号生成部は、発振信号に分周器
や逓倍器等を作用させるＰＬＬ（位相同期回路）等によって構成することができる。第２
タイミング信号は、表示部を駆動するための信号であれば良く、上述の垂直同期信号以外
にも、表示部の動作が同期する各種の信号が第２タイミング信号として機能してもよい。

むろん、第１タイミング信号と第２タイミング信号の特性（周期等）は異なっていても
良いし、第１タイミング信号の周期と第２タイミング信号の周期とが一致していてもよい
。前者は、例えば、第１タイミング信号と第２タイミング信号とのいずれか一方が他方の
整数倍の周期である構成が挙げられる。後者であれば、１フレームの撮影画像を１フレー
ムの表示期間で表示する撮影装置を提供することができる。

位相差制御部は、発振器の出力信号に基づいて、第１タイミング信号と第２タイミング
信号との間に所定の位相差を与えることができればよい。所定の位相差を有する信号を生
成するための構成は、種々の構成を採用可能であり、例えば、第１タイミング信号と第２
タイミング信号との一方を基準とし、基準を検知してから所定の位相差に相当する期間が
経過した後に他方の信号が発生するように信号の生成タイミングを制御する構成等が挙げ
られる。

なお、所定の位相差を生成するためには、第１タイミング信号と第２タイミング信号と
が撮影中に一定の位相差を持つように信号の開始タイミング等を制御することができれば
よく、位相差は任意の単位（例えば、時間であっても良いし、クロックの個数であっても
良い）で計測されてよい。いずれにしても、当該位相差は、発振器の出力信号に基づいて
定義される。すなわち、所定の位相差に相当する期間やクロックの個数が定義され、発振
器の出力信号に基づいて当該定義に従った位相差が計測され、当該位相差に同期したタイ
ミングで第１タイミング信号と第２タイミング信号との少なくとも一方のタイミングが制
御されればよい。

所定の位相差は、表示部における遅延が極小化され、当該位相差が維持されることによ
って過度の表示遅延や表示遅延期間の不安定化が生じないように設定されていればよい。
すなわち、当該位相差に相当する非常に短い期間だけ表示が撮影よりも遅れるものの、１
フレームなど、過度の表示遅延が表示しないように位相差が設定される。また、撮影から
表示までの遅延が、あるラインでは短く、他のラインでは長いなどの不安定化が生じない
ように位相差が設定される。所定の位相差は、予め決められても良いし、利用者等の指示
によって決められても良いし、動作モード等によって決められてもよい。

このような所定の位相差としては、例えば、表示部における任意のラインの表示を行う
ために必要なライン数分の情報をセンサーで撮影する期間および当該情報を画像処理部で
処理する期間の長さに相当する位相差が挙げられる。すなわち、一実施形態においては、
センサーおよび表示部が複数のラインで構成され、ライン毎に画像が扱われる。具体的に
は、撮影された画像がライン毎に出力され、画像処理部による処理が行われる。そして、
処理後の画像が表示部においてライン毎に表示される。このため、表示ラインが撮影ライ
ンを追い越さない（表示開始タイミングまでに表示対象の画像が生成されている）ように
するためには、ライン毎の撮影時間や画像処理時間を解析すればよく、解析の結果、任意
のラインにおいて表示ラインが撮影ラインを追い越さないような最小限の位相差を予め決
めることができる。この構成によれば、任意のラインの表示に充分な期間であるとともに
、必要以上に長期化しないように位相差を決定することができる。

発振器の出力信号に基づいて所定の位相差を定義する際の構成例として、センサーにお
ける１ラインの撮影期間または表示部における１ラインの表示期間の整数倍に相当する差
を所定の位相差とする構成を採用してもよい。すなわち、複数のラインで構成されるセン
サーからライン毎に画像が出力され、ライン毎に画像処理部による処理が行われる構成に
おいて、画像処理は既定ライン数（１個または複数個）の撮影が終了しなければ開始でき
ない。また、１ラインの撮影期間は極めて短い期間であるため、当該既定ライン数の画像
に対する画像処理に要する期間とほぼ等価な期間を撮影期間の整数倍によって定義するこ
とができる。従って、１ラインの撮影期間を単位にして所定の位相差を定義することは容
易であるとともに、表示部における遅延を極小化するような位相差を容易に定義すること
ができる。

さらに、１ラインの撮影期間や１ラインの表示期間は、発振器の出力信号に基づいて容
易に計測可能である。すなわち、センサーや表示部を駆動するためには一般的には、周期
的な同期信号が使用される。例えば、第１タイミング信号生成部および第２タイミング信
号生成部が、第１タイミング信号や第２タイミング信号としての垂直同期信号に加え、水
平同期信号等を生成する構成が想定される。この構成においては、これらの同期信号も発
振器の出力信号に基づいて生成される。

そして、１ラインの撮影期間はセンサーの水平同期信号の１周期に相当し、１ラインの
表示期間は表示部の水平同期信号の１周期に相当する。従って、これらの水平同期信号の
１周期の整数倍に相当する差によって所定の位相差を定義すれば、これらの水平同期信号
を利用して第１タイミング信号または第２タイミング信号の開始タイミングを制御するこ
とにより、１ラインの撮影期間や１ラインの表示期間の整数倍に相当する所定の位相差を
有する信号を、容易に生成することができる。

所定の位相差が可変である構成は、例えば、位相差制御部が、所定の位相差を示す値を
受け付け、受け付けた値に基づいて所定の位相差を設定する構成等を採用可能である。こ
の構成は、例えば、位相差制御部が、利用者の指示値や動作モード毎の値を受け付け、当
該値に基づいて所定の位相差を設定する構成等によって実現可能である。また、当該値は
種々の単位で入力できるように構成して良く、例えば、１ラインの撮影期間や１ラインの
表示期間を単位にして所定の位相差を可変にする構成において、ライン数を入力できるよ
うにする構成等が挙げられる。以上の構成によれば、容易に所定の位相差を設定すること
が可能である。

センサーは、第１タイミング信号に基づいて駆動され、画像を撮影するセンサーであれ
ば良い。むろん、画像を撮影するためのレンズや絞り等の構成を備えていてもよい。いず
れにしても、センサーは、第１タイミング信号によって駆動されればよい。すなわち、第
１タイミング信号に基づいて画像の撮影や出力のタイミングが制御され、表示対象の画像
の元となる情報が生成されればよい。

画像処理部は、センサーの出力データに基づいて被写体の像を示す画像データを生成す
ることができればよく、表示部において当該画像データに基づいて被写体の像を表示する
ことができればよい。画像処理は、任意の種類の処理によって構成可能であり、処理に要
する期間は予め統計等によって特定されればよい。

表示部は、第２タイミング信号に基づいて駆動され、センサーで撮影された画像を表示
することができればよい。すなわち、第２タイミング信号に基づいて画像の表示タイミン
グが制御され、センサーで撮影された画像が表示部に表示されればよい。

さらに、本発明のように、共通の発振器に基づいて第１タイミング信号および第２タイ
ミング信号と両信号の位相差を生成する手法は、プログラムや方法としても適用可能であ
る。また、以上のような装置、プログラム、方法は、単独の装置として実現される場合も
あれば、複合的な機能を有する装置において共有の部品を利用して実現される場合もあり
、各種の態様を含むものである。

１０…光学系、１１…レンズ、１３…シャッター、１４…ローパスフィルター、１５…セ
ンサー、２０…画像処理部、２０ａ…画素補間部、２０ｂ…色再現処理部、２０ｃ…フィ
ルター処理部、２０ｄ…ガンマ補正部、２０ｅ…リサイズ処理部、２０ｆ…画像データ出
力部、３０…タイミングジェネレーター、３０ａ…発振器、３０ｂ…第１タイミング信号
生成部、３０ｃ…第２タイミング信号生成部、３０ｄ…位相差制御部、３１ｂ…SDotcloc
k生成部、３１ｃ…DDotclock生成部、３２ｂ…SVsync生成部、３２ｃ…DVsync生成部、３
３ｂ…SHsync生成部、３３ｃ…DHsync生成部、３４ｂ…SDactive生成部、３４ｃ…DDacti
ve生成部、４０…表示部、４１…液晶パネルドライバー、４２…液晶パネル、５２ａ…ラ
インバッファ、５２ｂ…ラインバッファ、５２ｃ…ラインバッファ、５２ｄ…ＶＲＡＭ、
５５…操作部

Claims

発振器と、
前記発振器の出力信号に基づいて、第１タイミング信号を生成する第１タイミング信号
生成部と、
前記発振器の出力信号に基づいて、第２タイミング信号を生成する第２タイミング信号
生成部と、
前記発振器の出力信号に基づいて、前記第１タイミング信号と前記第２タイミング信号
との位相差が所定の位相差になるように制御する位相差制御部と、
前記第１タイミング信号に基づいて駆動されるセンサーと、
前記センサーの出力に基づいて表示対象の画像を生成する画像処理部と、
前記第２タイミング信号に基づいて駆動され、前記センサーで撮影された画像を表示す
る表示部と、
を備える撮影装置。
前記第１タイミング信号の周期と、前記第２タイミング信号の周期とは一致している、
請求項１に記載の撮影装置。
前記所定の位相差は、
前記表示部における任意のラインの表示を行うために必要なライン数分の情報を前記
センサーで撮影する期間および当該情報を前記画像処理部で処理する期間の長さに相当す
る差である、
請求項１または請求項２に記載の撮影装置。
前記所定の位相差は、
前記センサーにおける１ラインの撮影期間または前記表示部における１ラインの表示
期間の整数倍に相当する差である、
請求項１〜請求項３のいずれかに記載の撮影装置。
前記第１タイミング信号生成部および前記第２タイミング信号生成部は、
前記発振器の出力信号に基づいて水平同期信号を生成し、
前記位相差制御部は、前記第１タイミング信号と前記第２タイミング信号との位相差
が前記水平同期信号の１周期の整数倍に相当する前記所定の位相差となるように制御する
、
請求項１〜請求項４のいずれかに記載の撮影装置。
前記位相差制御部は、
前記所定の位相差を示す値を受け付け、受け付けた値に基づいて前記所定の位相差を
設定する、
請求項１〜請求項５のいずれかに記載の撮影装置。