JPH08163493A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 装置の簡素化その他の合理的な構成を実現し
得る画像信号処理装置を提供する。 【構成】 マイクロプロセッサ２は発振器４からの同期
クロック信号ＣＬＫに同期して動作し、分周器３０は同
期クロック信号ＣＬＫを分周した信号ＣＫｆを発生し、
同期信号発生回路２８は、信号ＣＫｆから、撮像デバイ
ス１８、前処理回路２２及びＡ／Ｄ変換器２４を同期動
作させるための撮像駆動信号ＣＫａ，ＣＫｂ，ＣＫｃを
発生する。マイクロプロセッサ２は更に信号ＣＫａ，Ｃ
Ｋｂ，ＣＫｃに同期した制御信号Ｓ_B ，ＡＤＲ，Ｓ_W 等
を出力し、撮像時に読み出される画素データＤ_I をフレ
ームメモリ３４に記憶させる。このように、単一の同期
クロック信号ＣＬＫに同期してマイクロプロセッサ２が
撮像系と記録系を制御することで、簡素化や多機能化を
図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像機器に関し、特
に、撮像等によって得られる画像情報を、デジタルの画
像データに変換して記録媒体に記録させる画像信号処理
装置に関する。

【０００２】

【従来の技術】近年、各種の映像機器は、撮像等によっ
て得られた画像情報をデジタルの画像データに変換した
後に種々のデジタル信号処理を行う等、所謂デジタル化
が図られるようになった。

【０００３】このような映像機器の典型例としてデジタ
ル電子スチルカメラが知られている。このデジタル電子
スチルカメラは、撮像時にＣＣＤ固体撮像デバイス等か
ら出力されるアナログの画素（ピクセル）信号をＡ／Ｄ
変換器によってデジタルの画素データに変換し、半導体
メモリ（ＲＡＭ）から成るフレームメモリに一旦記憶さ
せると共に、データ圧縮処理等の各種デジタル信号処理
を行った後、半導体メモリ（ＲＡＭ）やハードディスク
（ＨＤ）等の記録媒体に記録させることで静止画像情報
を提供するものであり、デジタル信号処理技術を適用し
た画像信号処理回路（装置）を内蔵した構成となってい
る。

【０００４】従来のデジタル電子スチルカメラの画像信
号処理回路を図４に基づいて更に説明する。ユーザーが
レリーズスイッチ１００をオンにすると、内蔵されてい
るマイクロプロセッサ１０２がこれを検知して撮像動作
を開始する。

【０００５】まず、マイクロプロセッサ１０２は、露出
検出用の受光素子１０４から出力される検出信号ＤＰを
入力して被写体の明るさを検知し、最適な露光条件を決
定する。次に、マイクロプロセッサ１０２は、最適露光
条件を満足する開放時間及び絞り値を示す制御信号ＳＴ
を出力することによって、撮像光学系内に設けられてい
るシャッター機構１０６を駆動し、ＣＣＤ固体撮像デバ
イス１０８を露光させる。

【０００６】次に、マイクロプロセッサ１０２は、開始
制御信号ＧＯを出力することによって同期信号発生回路
１１０を起動させ、同期信号発生回路１１０は発振器１
１２から供給される基準クロック信号ＣＬＫ１に同期し
た種々の同期タイミング信号を、駆動回路１１４、前処
理回路１１６、Ａ／Ｄ変換器１１８及びメモリ制御回路
１２０へ出力し始める。

【０００７】そして、駆動回路１１４は、ＣＣＤ固体撮
像デバイス１０８に対して各画素に発生した画素信号を
点順次に読み出させ、前処理回路１１６は、読み出され
た画素信号に対して白バランス調整やガンマ補正等の補
正処理を行い、Ａ／Ｄ変換器１１８は、その補正された
画素信号を所定ビットの画素データ（画素信号の階調を
示すデータ）に変換して出力する。このように、点順次
読み出しタイミングに同期してＡ／Ｄ変換器１１８から
出力される画素データは、データバスバッファ１２２及
びシステムデータバス１２４を介してフレームメモリ１
２６に記憶される。

【０００８】ここで、メモリ制御回路１２０は、同期信
号発生回路１１０からの上記同期タイミング信号に同期
してデータバスバッファ１２２のオンオフ動作タイミン
グを制御することによって、画素データをシステムデー
タバス１２４を介してフレームメモリ１２６に転送さ
せ、更に、フレームメモリ１２６に対して書込み制御及
びアドレス指定等を指令することにより、画素データを
フレームメモリ１２６に記憶させる。このように、メモ
リ制御回路１２０は、デジタル化された画素データをフ
レームメモリ１２６に記憶させるための同期制御を行
い、各種の順序回路やデコーダ回路等を構成する多数の
論理素子によって形成されている。即ち、メモリ制御回
路１２０は、ハードウェアで構成されている。

【０００９】このようにしてフレームメモリ１２６に１
フレーム画相当分の画素データが記憶されると、次に、
マイクロプロセッサ１０２は、データ処理回路１２８に
指令して、フレームメモリ１２６内の画素データに対し
てデータ圧縮処理その他のデジタル信号処理を行わせ、
更に、録再駆動回路１３０を介して書込み読出しが可能
な不揮発性の半導体メモリ１３１やハードディスク（Ｈ
Ｄ）１３２等の記録媒体に格納させる。

【００１０】また、マイクロプロセッサ１０２に接続さ
れた通信用インタフェースやＲＳ２３２Ｃ規格に準拠し
たインタフェース等１３４に各種の外部装置を接続し、
ユーザーがマイクロプロセッサ１０２に対して画像デー
タ転送指令を入力すると、半導体メモリ１３１やハード
ディスク（ＨＤ）１３２等に記録されている画像データ
をインタフェース１３４を介して外部装置１３６へ転送
し、例えば、モニタテレビジョンに静止画を再生させた
り、プリンタに静止画を印刷させたり、外部のコンピュ
ータシステムを用いて画像編集を行わせる等の各種の応
用が可能である。

【００１１】このようにデジタル電子スチルカメラにて
代表して説明したように、映像機器は、マイクロプロセ
ッサの普及や高集積度の半導体メモリの開発等とも相俟
って、所謂デジタル化された画像信号処理回路（装置）
を内蔵している。

【００１２】

【発明が解決しようとする課題】ところで、従来の画像
信号処理装置にあっては、図４に示したように、撮像か
ら画像データの記録までの処理を行う撮像系及び記録系
は、発振器１１２から出力される同期クロック信号ＣＬ
Ｋ１に同期して動作し、映像機器の全体の動作を制御す
るマイクロプロセッサ１０２は別個の発振器１３８から
出力されるシステムクロック信号ＣＬＫ２に同期して動
作するようになっている。即ち、マイクロプロセッサ１
０２と、撮像系及び記録系とは、相互に異なった機能を
持つものと考えて、夫々固有の発振器１１２と１３８が
設けられている。

【００１３】しかし、機能別にこのような複数の同期系
統を設けることは、画像信号処理装置のハードウェアが
複雑且つ冗長な構成となり、映像機器の簡素化や小形化
等の合理的な構成を実現するための妨げとなっていた。

【００１４】更に、機能別にこのような複数の同期系統
を設けた場合には、撮像系及び記録系のように、マイク
ロプロセッサからの撮像開始の指令信号をひとたび受信
すると、例えば１フレーム画相当の画像情報を得るまで
の期間（１フレーム周期）中は、マイクロプロセッサと
は別個独立に動作することとなるので、この期間中には
マイクロプロセッサが撮像系及び記録系に対して種々の
細かな制御を行うことが困難となる。即ち、フレキシブ
ルな制御が困難となり、多種多様な撮像機能を持った映
像機器を実現する上での障害となる問題があった。一
方、このようなフレキシブルな動作を撮像系及び記録系
に持たせようとすれば、画像信号処理装置のハードウェ
アが複雑となるという問題をも招来する。

【００１５】本発明は、このような従来技術の課題に鑑
みて成されたものであり、簡素化や小形化等その他の合
理的な構成を実現するための画像信号処理装置を提供す
ることを目的とする。

【００１６】

【課題を解決するための手段】このような目的を達成す
るために本発明は、撮像デバイスから出力されるアナロ
グ画素信号をＡ／Ｄ変換器によりデジタル画素データに
変換して半導体メモリに記憶させる画像信号処理装置に
おいて、所定周波数の同期クロック信号を発生する発振
器と、前記発振器からの前記同期クロック信号に同期し
て動作するマイクロプロセッサと、前記マイクロプロセ
ッサからの撮像制御信号に応じて、前記発振器からの前
記同期クロック信号に同期した撮像駆動信号を発生する
と共に、この撮像駆動信号を前記撮像デバイスと前記Ａ
／Ｄ変換器に供給することにより、前記撮像デバイスの
撮像タイミングと前記Ａ／Ｄ変換器の変換タイミングを
同期させる同期信号発生回路と、前記Ａ／Ｄ変換器から
出力される前記デジタル画素データを、前記同期クロッ
ク信号に同期して前記マイクロプロセッサから出力され
る書込み制御信号に同期して記憶する前記半導体メモリ
と、を具備する構成とした。

【００１７】

【作用】映像機器の全体動作を制御するマイクロプロセ
ッサが前記単一の発振器からの同期クロック信号に同期
して、撮像系及び記録系を直接に同期制御するので、例
えば撮像動作と記録動作の途中であっても、撮像系及び
記録系に対して様々な制御を行うことができる。また、
このように直接制御することは、従来技術におけるメモ
リ制御回路等を省略することが可能となるので、装置の
小形化等を図ることができる。

【００１８】更に、このように直接制御することは、マ
イクロプロセッサにとっては、撮像デバイスやＡ／Ｄ変
換器、バッファとしての半導体メモリを所謂周辺機器と
同じ位置付けで制御することを意味するので、更なる機
能拡張を図るべく種々の回路や外部機器を追加接続する
ような場合であっても、これらの各構成要素間の同期動
作を容易に調整することができ、ひいては、機能性及び
拡張性の高い映像機器を提供することが可能となる。

【００１９】

【実施例】以下、本発明による画像信号処理装置の一実
施例を図面と共に説明する。尚、この実施例は、デジタ
ル電子スチルカメラに内蔵されるものである。

【００２０】まず、図１に基づいて回路構成を説明す
る。デジタル電子スチルカメラの全体動作を集中制御す
るマイクロプロセッサ２は、発振器４から出力される所
定周波数の同期クロック信号ＣＬＫに同期して動作す
る。更に、マイクロプロセッサ２は、レリーズスイッチ
６、露出検出用の受光素子８、ＲＳ２３２Ｃ規格やその
他の規格に準拠した機能を有するインタフェース回路１
０が接続されている。ユーザーがレリーズスイッチ６を
押下すると撮像開始を判定して、受光素子８の出力する
検出信号ＤＰを入力して被写体の明るさを検知し、最適
な露光条件を決定する。また、インタフェース回路１０
に設けられている外部端子に接続された各種の外部装置
１２との間で画像データの授受等を行うようになってい
る。

【００２１】次に、撮像系と記録系の構成を述べる。ま
ず撮像系については、被写体からの光像を入力するレン
ズ群１４とシャッタ機構１６を備える撮像光学系の後方
にＣＣＤ固体撮像デバイス１８が設けられ、マイクロプ
ロセッサ２から出力される最適な露光条件を指定する制
御信号ＳＴに同期してシャッタ機構１６がシャッタ動作
することにより、ＣＣＤ固体撮像デバイス１８が被写体
を露光（撮像）する。そして、ＣＣＤ固体撮像デバイス
１８の画素に発生した画素信号が、駆動回路２０から供
給される撮像駆動信号Ｓ_D に同期して所謂走査読出しさ
れる。ＣＣＤ固体撮像デバイス１８から順次に出力され
る上記アナログの画素信号は、前処理回路２２において
白バランス調整やガンマ補正、雑音除去及びオフセット
補正等の前処理が行われ、その補正されたアナログの画
素信号Ｓ_I は、Ａ／Ｄ変換器２４によってデジタルの画
素データＤ_I に変化されて、データバスバッファ２６へ
転送される。

【００２２】ここで、ＣＣＤ固体撮像デバイス１８と前
処理回路２２及びＡ／Ｄ変換器２４は、同期信号発生回
路２８から出力される所定タイミングの各種撮像制御信
号ＣＫａ，ＣＫｂ，ＣＫｃに同期して動作することによ
り、画素信号Ｓ_I の読出しタイミングと画素データＤ_I
の変換タイミングが同期するようになっている。即ち、
分周器３０が、発振器４から出力される基準の同期クロ
ック信号ＣＬＫを分周することによって所定周波数の撮
像用同期クロック信号ＣＫｆを発生し、同期信号発生回
路２８が、これに内蔵されている分周回路やデコーダ回
路及び順序回路等によって、同期クロック信号ＣＫｆか
ら相互に同期した撮像制御信号ＣＫａ，ＣＫｂ，ＣＫｃ
を形成する。そして、駆動回路２０が、撮像制御信号Ｃ
Ｋａに同期した所謂水平走査用と垂直走査用その他、画
素信号走査読出しに必要な撮像駆動信号Ｓ_D を形成して
ＣＣＤ固体撮像デバイス１８に供給する。撮像制御信号
ＣＫｂは、画素信号がＣＣＤ固体撮像デバイス１８から
順次に読出される周期（例えば、点順次読出し周期）に
同期しており、かかる周期毎に前処理回路２２に対して
上記の補正処理を行わせ、撮像制御信号ＣＫｃも同様
に、かかる周期毎に画素信号Ｓ_I を画素データＤ_I にデ
ジタル変換する。このように、同期信号発生回路２８
は、発振器４からの基準の同期クロック信号ＣＬＫに同
期した撮像制御信号ＣＫａ，ＣＫｂ，ＣＫｃを発生する
ことにより、撮像光学系ないしＡ／Ｄ変換器２４の撮像
系をマイクロプロセッサ２の動作に同期させる。

【００２３】データバスバッファ２６は、Ａ／Ｄ変換器
２４から出力される画素データＤ_Iを電力増幅して、マ
イクロプロセッサ２のシステムデータバス３２へ転送す
る所謂スリーステイトバッファアンプを備えている。そ
して、マイクロプロセッサ２が撮像制御信号ＣＫｃに同
期した転送制御信号Ｓ_B をデータバスバッファ２６に供
給することにより、システムデータバス３２での各種デ
ータの混信を生じることの無いようにして、画素データ
Ｄ_I をバッファメモリーとして後述するフレームメモリ
３４へ転送させる。

【００２４】次に、記録系の構成を説明すると、システ
ムデータバス３２に接続された半導体ランダムアクセス
メモリ（ＲＡＭ）から成るフレームメモリ３４と、フレ
ームメモリ３４に記憶された画素データについてデータ
圧縮処理等をするデータ処理回路３６と、データ処理回
路３６から出力される画像データＤ_P を半導体メモリ４
０やハードディスク４２等の記録媒体に記録させる録再
駆動回路３８を備えている。

【００２５】そして、撮像時には、マイクロプロセッサ
２がフレームメモリ３４に対して、アドレス指定データ
ＡＤＲと書込みタイミング制御信号Ｓ_W 及びチップセレ
クト信号等を供給することによって、画素データＤ_I を
フレームメモリ３４に逐次記憶させる。また、１フレー
ム画相当の画素データＤ_I がフレームメモリ３４に記憶
されると、マイクロプロセッサ２がデータ処理回路３６
に制御信号ＣＮＴ１を供給することにより、上記の１フ
レーム画相当の画素データＤ_I についてデータ圧縮処理
等を行わせると同時に、録再駆動回路３８に制御信号Ｃ
ＮＴ２を供給することにより、処理後の画像データＤ_P
を半導体メモリ４０又はハードディスク４２に記憶させ
る。

【００２６】また、撮像完了後などにおいて、ユーザー
がマイクロプロセッサ２に対して、半導体メモリ４０又
はハードディスク４２に記憶されている画像データＤ_P
の読出しを指令すると、マイクロプロセッサ２は、制御
信号ＣＮＴ２により録再駆動回路３８に対して読出しを
指令し、その読出された画像データＤ_P ’をインタフェ
ース回路１０を介して外部装置１２へ転送するなどの処
理を行う。

【００２７】次に、上記の各種信号のタイミングを図２
のタイミングチャートに基づいて説明する。同図におい
て、同期クロック信号ＣＫｆは、分周器３０に設定され
る所定の分周比に基づいて形成される。即ち、発振器４
から出力される同期クロック信号ＣＬＫは、マイクロプ
ロセッサ２の動作周期を設定するための高周波数の繰り
返し矩形信号であり、分周器３０がこの同期クロック信
号ＣＬＫを分周することによって撮像動作に適した周波
数の同期クロック信号ＣＫｆを発生する。また、同期ク
ロック信号ＣＫｆの複数周期分が、各画素信号を点順次
走査読出しするための周期τ_p に設定されている。

【００２８】撮像制御信号ＣＫａは、各周期τ_p 当たり
２周期の矩形信号から成り、撮像駆動信号Ｓ_D は、各周
期τ_p 当たり１周期の矩形信号からなっている。そし
て、ＣＣＤ固体撮像デバイス１８は、撮像駆動信号Ｓ_D
の論理レベルに応じて、内部の所謂垂直レジスタと水平
レジスタが動作することにより画素信号を出力する。ま
た、撮像制御信号ＣＫｂも撮像制御信号ＣＫａに同期し
ているので、Ａ／Ｄ変換器２４には、周期τ_p に同期し
て画素信号Ｓ_I が供給される。撮像制御信号ＣＫｃも周
期τ_p に同期した矩形信号であり、Ａ／Ｄ変換器２４
は、撮像制御信号ＣＫｃが論理“Ｌ”から論理“Ｈ”と
なる立上りエッジで画素信号Ｓ_I をサンプルホールドし
て、論理“Ｈ”の期間中にデジタルの画素データＤ_I に
量子化し、次に論理“Ｌ”となる立下りエッジでその画
素データＤ_I を出力する。したがって、画素データＤ_I
は、画素信号Ｓ_I よりも１周期τ_p 遅延して出力され
る。一方、マイクロプロセッサ２は、図中のＲ／Ｗのタ
イミングに示すように、各周期τ_p の前半周期において
読出し（Ｒ）、後半周期において書込み（Ｗ）の動作状
態となる。そして、読出し周期（Ｒ）中に転送制御信号
Ｓ_B を論理“Ｌ”にすることによって、画素データＤ_I
をデータバスバッファ２６を介してシステムデータバス
３２へ転送し、書込み周期（Ｗ）中にアドレス指定デー
タＡＤＲと論理“Ｌ”の書込み制御信号Ｓ_W を出力する
ことによって、その画素データＤ_I をフレームメモリ２
４に記憶させる。そして、周期τ_p に同期して上記撮像
動作を繰り返すことにより、１フレーム画相当分の画素
データＤ_I をフレームメモリ２４に記憶させることがで
きる。

【００２９】また、図３は、分周比を変更することによ
って、分周器３０から出力される同期クロック信号ＣＫ
ｆの周波数を変化させた場合のタイミングであり、かか
る同期クロック信号ＣＫｆに同期して、撮像動作に必要
な各種同期信号ＣＫａ，ＣＫｂ，ＣＫｃ，Ｓ_D ，Ｓ_B 等
を形成することもできる。

【００３０】このように、この実施例によれば、マイク
ロプロセッサ２が単一の発振器４からの同期クロック信
号ＣＬＫに同期して、撮像系及び記録系を直接に同期制
御するので、従来技術におけるメモリ制御回路（図４を
参照）等を省略することが可能となり、画像信号処理装
置の小形化等を図ることができる。

【００３１】また、このような直接制御することは、撮
像系及び記録系が動作中であってもマイクロプロセッサ
２が優先的にこれらの系統を個々独立に制御することが
できるので、例えば、撮像系の撮像動作の途中に記録系
の動作を停止させたり、再起動を指定したり、ユーザー
の所望する画像情報だけを選択して抽出する等、装置の
多機能化を図ることができる。更に又、マイクロプロセ
ッサ２にとっては、撮像デバイス１８やＡ／Ｄ変換器２
４、フレームメモリ２４等の各構成要素を所謂周辺機器
と同じ位置付けで制御することとなるので、更なる機能
拡張を図るべく種々の回路や外部機器を追加接続するよ
うな場合であっても、これらの各構成要素間の同期動作
を容易に調整することができ、ひいては、機能性及び拡
張性の高い映像機器を提供することが可能となる。

【００３２】

【発明の効果】以上に説明したように本発明によれば、
映像機器の全体動作を制御するマイクロプロセッサが単
一の発振器からの同期クロック信号に同期して、撮像系
及び記録系を直接に同期制御するので、撮像系及び記録
系に対して様々な制御を行うことができる。また、従来
技術におけるメモリ制御回路等を省略することが可能と
なるので、装置の小形化等を図ることができる。更に、
このように直接制御することは、マイクロプロセッサに
とっては、撮像デバイスやＡ／Ｄ変換器、フレームメモ
リを所謂周辺機器と同じ位置付けで制御することを意味
するので、更なる機能拡張を図るべく種々の回路や外部
機器を追加接続するような場合であっても、これらの各
構成要素間の同期動作を容易に調整することができ、ひ
いては、機能性及び拡張性の高い映像機器を提供するこ
とが可能となる等の優れた効果を発揮する。

【図面の簡単な説明】

【図１】本発明の画像信号処理装置の一実施例の構成を
示すブロック図である。

【図２】一実施例の各種信号のタイミングを示すタイミ
ングチャートである。

【図３】一実施例の各種信号の他のタイミングを示すタ
イミングチャートである。

【図４】従来の画像信号処理装置の一例の構成を示すブ
ロック図である。

【符号の説明】

２…マイクロプロセッサ、４…発振器、６…レリーズス
イッチ、８…受光素子、１０…インタフェース回路、１
２…外部装置、１４…撮像レンズ系、１６…シャッタ機
構、１８…ＣＣＤ固体撮像デバイス、２０…駆動回路、
２２…前処理回路、２４…Ａ／Ｄ変換器、２６…データ
バスバッファ、２８…同期信号発生回路、３０…分周
器、３２…システムデータバス、３４…フレームメモ
リ、３６…データ処理回路、３８…録再駆動回路、４０
…半導体メモリ、４２…ハードディスク。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 撮像デバイスから出力されるアナログ画
   素信号をＡ／Ｄ変換器によりデジタル画素データに変換
   して半導体メモリに記憶させる画像信号処理装置におい
   て、 所定周波数の同期クロック信号を発生する発振器と、 前記発振器からの前記同期クロック信号に同期して動作
   するマイクロプロセッサと、 前記マイクロプロセッサからの撮像制御信号に応じて、
   前記発振器からの前記同期クロック信号に同期した撮像
   駆動信号を発生すると共に、この撮像駆動信号を前記撮
   像デバイスと前記Ａ／Ｄ変換器に供給することにより、
   前記撮像デバイスの撮像タイミングと前記Ａ／Ｄ変換器
   の変換タイミングを同期させる同期信号発生回路と、 前記Ａ／Ｄ変換器から出力される前記デジタル画素デー
   タを、前記同期クロック信号に同期して前記マイクロプ
   ロセッサから出力される書込み制御信号に同期して記憶
   する前記半導体メモリと、を具備することを特徴とする
   画像信号処理装置。