JP2017163295A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2017163295A JP2017163295A JP2016045066A JP2016045066A JP2017163295A JP 2017163295 A JP2017163295 A JP 2017163295A JP 2016045066 A JP2016045066 A JP 2016045066A JP 2016045066 A JP2016045066 A JP 2016045066A JP 2017163295 A JP2017163295 A JP 2017163295A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image processing
- unit
- inter
- imaging apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Devices (AREA)
Abstract
【課題】複数の画像処理ユニットによる高速画像処理を実現しつつ、画像処理ユニット間の通信に起因する撮像速度の低下を回避することのできる撮像装置を提供すること。【解決手段】撮像素子と、前記撮像素子からフレーム時間ごとに入力される複数の画像データを処理する複数の画像処理ユニットと、前記複数の画像処理ユニット間で通信を行うためのユニット間通信手段と、を備え、前記画像データ間処理の実施有無に応じて前記ユニット間通信手段による通信先を切り替えるように制御することを特徴とする。【選択図】図1
Description
本発明は、撮像装置に関する。
従来、撮像速度の高速化を実現する為、撮像素子からの読み出し速度を上げるということが行われてきた。このとき、読みだした画像に対する処理速度も併せて上げる必要があり、その手段として複数の画像処理ユニットを用いて並列処理することがあった(特許文献1参照)。
従来技術では、例えば外部記録メディアが特定の画像処理ユニットのみに接続されていた場合、各画像処理ユニットによる処理結果のデータを外部記録メディアが接続された画像処理ユニットへユニット間通信手段を用いてデータコピーを行う必要がある。このとき各画像処理ユニットに接続されたDRAM間でデータコピーを行うと、DRAM帯域の逼迫により画像処理性能が低下し、結果として撮像速度が低下してしまうという課題があった。
そこで、本発明では、複数の画像処理ユニットによる撮像処理の高速化を実現しつつ、ユニット間通信によるDRAM帯域への影響を最適化する撮像装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る撮像装置は、
ユニット間通信手段によりお互いのアドレス空間をメモリマップし、画像処理ユニット間の処理の有無に応じてDRAM経由でデータコピーを行うか否かを切り替えることを特徴とする。
ユニット間通信手段によりお互いのアドレス空間をメモリマップし、画像処理ユニット間の処理の有無に応じてDRAM経由でデータコピーを行うか否かを切り替えることを特徴とする。
本発明に係る撮像装置によれば、画像処理ユニット間の処理が不要である静止画記録時においてはDRAMを経由せずにデータコピーを行うことが可能となり、DRAM帯域の逼迫による撮像速度の低下を抑制することが可能となる。
以下、本発明を実施するための形態を図面に基づいて説明する。
[実施例1]
図1は第1の実施形態の撮像装置全体のハードウェア構成を示すブロック図である。ただし説明中で詳細に触れない機能ブロックについては簡略化ないし省略して記載する。
図1は第1の実施形態の撮像装置全体のハードウェア構成を示すブロック図である。ただし説明中で詳細に触れない機能ブロックについては簡略化ないし省略して記載する。
イメージセンサ101は、被写体像を結像しその像データを画素毎に電気信号に変換する。AFE102は撮像素子101からの出力信号を画素毎に相関二重サンプリング、ゲイン設定、AD変換を順次実施し、順々に所定のデジタル信号に変換した画像データを画像処理ユニットA110/B120に送出する。タイミングジェネレータ103はイメージセンサ101、画像処理ユニットA110/B120の駆動タイミングを制御することで全体の駆動タイミングを決定している。画像処理ユニットA110/B120はAFE102から受け取った画像データに対し、カードメモリ119に記録するための画像処理を施す。
画像処理ユニットA110内には、画像処理ユニットA110全体の制御を司るCPU111と、タイミングジェネレータ103からの指示を受けタイミング制御を司るタイミング制御部112を備える。タイミング制御部112はCPU111に対し任意の制御開始/終了タイミングで割り込みを発行することができる。画像入力部113はAFE102から受け取った画像データをメモリコントローラ117経由でDRAM118に書き込む。画像処理部114は、メモリコントローラ117経由でDRAM118から読みだした画像データに対し現像/色/符号化処理を行ってDRAM118に書き戻す。
カードコントローラ115は画像処理部114で処理後の画像データをメモリコントローラ117経由でDRAM118から読みだし、カードメモリ119に記録する。ユニット間通信部116は画像処理ユニットA110/B120間で任意のデータを相互通信するための手段である。本実施例では同一機能を有する画像処理ユニットA110/B120を2つ並列で接続配置する構成し、画像処理ユニットB120の内部構成説明については省略する。ただし画像処理後の画像データを記録するカードメモリ119は1つだけ搭載する構成とする。
画像処理ユニットB120の画像処理部124で処理された画像データはユニット間通信部116/126を通じて転送し、カードメモリ119に記録する。CPU111はCPUバスAを介して、画像入力部113/画像処理部114/カードコントローラ115/ユニット間通信部116の制御パラメータを設定する。また画像入力部113/画像処理部114/カードコントローラ115/ユニット間通信部116は、それぞれDMAコントローラ(非図示)を内蔵しており、メモリバスAに対してマスタとなってメモリコントローラ117経由でDRAM118に対するアクセスを行う。ここでユニット間通信部116は、メモリバスAに対してマスタであると同時にスレーブでもある。
図2に、メモリバスA/B空間のマッピングを示す。
ユニット間通信部116のスレーブ空間には画像処理ユニットB120内のメモリバスB空間の一部、具体的にはDRAM128空間が割り付けされている。同様にユニット間通信部126のスレーブ空間には画像処理ユニットA110内のメモリバスA空間の一部、具体的にはDRAM118空間が割り付けされている。この仕組みにより、メモリバスA/Bのマスタはアドレス指定によりどちらのユニットに接続されたDRAMにアクセスするかを選択することができる。画像処理ユニットA110/B120で処理された画像データを、最終的にカードメモリ119への書き込むまでの制御はCPU111が行う。
図3のフローチャートを用いてCPU111の制御を説明する。
CPU111はタイミング制御部112からの通知を受けて、画像データの処理が完了したことを確認する(S301)。画像データの処理が完了していたら、画像処理ユニットA110/B120のどちらで処理が完了したか、すなわち以降の制御対象である画像データがDRAM118/128のいずれにあるかを確認する(S302)。画像処理ユニットA110であった場合には、更に現在の処理モードが静止画であるか否かを確認する(S303)。静止画モードの場合には画像間の処理が不要の為、カードコントローラ115を制御してDRAM118から読みだしたデータをカードメモリ119へ記録する(S304)。
動画モードの場合には画像間の処理を行う為、前フレームの画像データをDRAM128からDRAM118にコピーして、画像処理部114を制御してDRAM118のデータを処理する(S305)。その後そのデータを静止画同様にカードメモリ119へ記録する(S304)。画像データの処理が完了したのが画像処理ユニットB120であった場合にも、更に現在の処理モードが静止画であるか否かを確認する(S306)。静止画モードの場合には画像間の処理が不要の為、カードコントローラ115を制御してDRAM128から読みだしたデータをカードメモリ119へ記録する(S307)。
動画モードの場合には画像間の処理を行う為、前フレームの画像データをDRAM118からDRAM128にコピーして、画像処理部124を制御してDRAM128のデータを処理する(S308)。その後そのデータを静止画同様にカードメモリ119へ記録する(S307)。
図3のフローをさらに詳細に説明するため、図4に静止画、図5に動画モードを例に撮影シーケンスタイミング図を用いて説明を行う。
図4は静止画の連写撮影動作としてほぼ同間隔で5駒目まで撮影を行った場合のタイミングを簡単に表したものである。このとき画像処理ユニットA110は奇数撮影駒、B120は偶数撮影駒を処理するものとする。
一番上にイメージセンサ101からの読み出しタイミングを示している。その下には画像処理ユニットA110/B120それぞれの画像入力および処理タイミングを示している。画像処理ユニットA110/B120はそれぞれ処理する駒の画像データがイメージセンサ101から読み出しが完了すると、画像入力とそれに少し遅れて画像処理を開始する。
画像処理には1駒の撮影間隔より長い時間がかかるため、画像処理ユニットA110/B120は並列で処理を行う。各動作の開始タイミングは、全てタイミング制御部112/122で制御されている。画像処理ユニットA110で1駒目の画像データ処理が完了すると、CPU111は割り込みを受けカードコントローラ115を制御してDRAM118から読みだしたデータをカードメモリ119へ記録する。画像処理ユニットB120で2駒目の画像データ処理が完了すると、CPU111は割り込みを受けカードコントローラ115を制御してDRAM128から読みだしたデータをカードメモリ119へ記録する。
このとき画像処理ユニットB120での処理完了からカードメモリ119へ記録までの間に、ユニット間通信部116/126を介したユニット間通信によるタイムラグが発生する。ただしこのときカードコントローラ115は直接DRAM128にアクセスするため、DRAM間コピーは行わない。以降同様に画像処理を継続する。
図5は動画の撮影動作として同間隔で5駒目まで撮影を行った場合のタイミングを簡単に表したものである。その他の条件は図4の静止画撮影時と同じとする。
動画撮影時は静止画撮影時と異なる点が2点ある。1点目は、画像間処理が必要なため画像処理ユニットA110からB120方向のユニット間通信を行うことである。2点目は、画像処理ユニットB120の処理画像データは画像間処理の都合で一旦DRAM128からDRAM118にコピーしてからカードメモリ119へ記録するため、より大きなタイムラグが発生することである。いずれもユニット間通信の際にDRAM間コピーを伴うが、静止画に比較して動画の画像データ量は少ないためDRAM帯域への影響は小さい。
以上のように、本発明の撮像装置におけるユニット間通信制御は、画像処理ユニット間の処理の有無に応じてDRAM経由でデータコピーを行うか否かを切り替えるため、画像処理ユニット間の通信に起因する撮像速度の低下を回避できる。その結果として複数の画像処理ユニットによる撮像処理の高速化を図ることができる。
[実施例2]
動画撮影中に静止画の同時撮影を行う際に、静止画処理を行う画像処理ユニットは動画処理に加えて静止画処理を行うためDRAM帯域への影響が大きく、撮像速度へ影響が出る場合がある。
動画撮影中に静止画の同時撮影を行う際に、静止画処理を行う画像処理ユニットは動画処理に加えて静止画処理を行うためDRAM帯域への影響が大きく、撮像速度へ影響が出る場合がある。
そこで本発明ではこのような動画撮影中における静止画の同時撮影を第2の課題とし、以降にこの課題に対応するための第2実施形態について説明する。
以下に図面を用いて、本発明の撮像装置における第2の実施形態である、動画/静止画同時撮像時の画像処理ユニット間通信制御方法の一実施例を詳細に説明する。なお、第1の実施形態と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。
ブロック図については第1の実施形態と共通であるため省略する。本発明の撮像装置において、動画モード撮影中に静止画撮影を行う場合の撮影シーケンスタイミングについて図6を用いて説明を行う。
図6は動画撮影中の2駒目で静止画の撮影指示が行われた場合のタイミングを簡単に表したものである。このとき2駒目の静止画処理は動画処理と同様に画像処理ユニットB120で実施するものとする。その他の条件は図5の動画画撮影時と同じとする。
画像処理ユニットB120は2駒目の動画像データ処理が完了すると、引き続き静止画像データの処理を行う。このとき画像処理ユニットB120内の画像処理部124は処理後の2駒目の静止画像データをDRAM128ではなく、ユニット間通信部116/126を介してDRAM118に格納することで、DRAM128帯域負荷を低減する。この影響でDRAM118帯域負荷の増加による画像処理ユニットA110における3駒目の動画処理速度が低下するが、以降の駒処理間隔とDRAM118を用いたバッファリングで吸収する。
また2駒目の静止画処理の影響で画像処理ユニットB120における4駒目の動画処理の開始/終了タイミングが遅くなるが、この遅延は画像処理ユニットA110同様に以降の駒処理間隔とDRAM128を用いたバッファリングで吸収する。
以上のように、本発明の撮像装置におけるユニット間通信制御は、動画撮影中における静止画処理のDRAM帯域負荷を複数の画像処理ユニット間で平準化することで、撮像速度の低下を回避することができる。
以上、本発明の撮像装置におけるユニット間通信制御について説明したが、これに限定されず本発明の撮像装置を構成する各ブロックの細部構成及び細部動作に関しても、発明の趣旨を逸脱することのない範囲で適宜変更可能である。
101 イメージセンサ、102 AFE、119 カードメモリ
Claims (6)
- 撮像素子と、
前記撮像素子からフレーム時間ごとに入力される複数の画像データを処理する複数の画像処理ユニットと、
前記複数の画像処理ユニット間で通信を行うためのユニット間通信手段と、
を備え、
前記画像データ間処理の実施有無に応じて前記ユニット間通信手段による通信先を切り替えるように制御することを特徴とする撮像装置。 - 前記複数の画像処理ユニットそれぞれに接続され、画像処理の作業領域および処理後の画像データ格納領域として使用するための一時記憶手段と、
前記画像処理ユニットで処理後の画像データを記録するための記録手段と、
を備え、
前記ユニット間通信手段による通信先を、静止画撮影時は前記記録手段、動画撮影時は前記一時記憶手段とするように切り替え制御することを特徴とする請求項1に記載の撮像装置。 - 動画と静止画を同時に撮影する際に、第一の画像処理ユニットは、画像処理の作業領域および処理後の画像データ格納領域として、第一以外の画像処理ユニットに接続された一時記憶手段を使用することを特徴とする請求項1に記載の撮像装置。
- 前記複数の画像処理ユニット間は前記ユニット間通信手段によりお互いのメモリ空間をメモリマップしていることを特徴とする請求項1に記載の撮像装置。
- 前記ユニット間通信手段にPCI-Expressを用いることを特徴とする請求項1に記載の撮像装置。
- 前記複数の画像処理ユニット間の処理タイミングを制御する同期手段と、
前記複数の画像処理ユニットは前記同期手段の指示を受けそれぞれ異なる画像データを並列処理するように制御することを特徴とする請求項1に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045066A JP2017163295A (ja) | 2016-03-09 | 2016-03-09 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045066A JP2017163295A (ja) | 2016-03-09 | 2016-03-09 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017163295A true JP2017163295A (ja) | 2017-09-14 |
Family
ID=59854141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016045066A Pending JP2017163295A (ja) | 2016-03-09 | 2016-03-09 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017163295A (ja) |
-
2016
- 2016-03-09 JP JP2016045066A patent/JP2017163295A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10225425B2 (en) | Information processing apparatus and method for controlling the same | |
JP4636755B2 (ja) | 撮像装置、画像処理方法、記録媒体およびプログラム | |
US9026697B2 (en) | Data processing apparatus | |
JP6006083B2 (ja) | 撮像装置および撮像方法 | |
JP2007199815A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2010097311A (ja) | 半導体装置及び半導体集積回路 | |
CN110362519B (zh) | 接口装置和接口方法 | |
JP2017163295A (ja) | 撮像装置 | |
JP4965971B2 (ja) | メモリ制御装置、撮像装置およびメモリ制御方法 | |
US20120144150A1 (en) | Data processing apparatus | |
JP2003046939A (ja) | 電子カメラ、および電子カメラ用の制御ic | |
JP2017076887A (ja) | 画像処理装置およびその制御方法、撮像装置 | |
JP2016092483A (ja) | メモリ制御回路及び画像形成装置 | |
JP4137097B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
JP2015034891A (ja) | レジスタ設定制御装置 | |
US10510135B2 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
JP2020030521A (ja) | 画像処理装置 | |
JP6205980B2 (ja) | 画像転送装置及び画像転送方法 | |
JP3912372B2 (ja) | カラー画像処理装置 | |
JP2021125748A (ja) | 情報処理装置、撮像装置、情報処理方法、及びプログラム | |
JP2019022031A (ja) | 撮像装置 | |
JP2005227479A (ja) | 画像処理装置、画像処理方法及び画像処理方法をコンピュータに実行させるためのプログラム | |
JP2009193337A (ja) | ページメモリコントローラ | |
JP2010147818A (ja) | 画像処理装置及び画像処理モジュール | |
JP2009265776A (ja) | 画像処理装置 |