JP2017157638A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2017157638A
JP2017157638A JP2016038043A JP2016038043A JP2017157638A JP 2017157638 A JP2017157638 A JP 2017157638A JP 2016038043 A JP2016038043 A JP 2016038043A JP 2016038043 A JP2016038043 A JP 2016038043A JP 2017157638 A JP2017157638 A JP 2017157638A
Authority
JP
Japan
Prior art keywords
lead frame
lead
package
exposed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016038043A
Other languages
English (en)
Other versions
JP6620037B2 (ja
Inventor
芳雄 藤井
Yoshio Fujii
芳雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2016038043A priority Critical patent/JP6620037B2/ja
Publication of JP2017157638A publication Critical patent/JP2017157638A/ja
Application granted granted Critical
Publication of JP6620037B2 publication Critical patent/JP6620037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】半導体装置の信頼性を損なうことなく、設備投資及び製作コストを抑えることが可能となり、小型化の要求にも応えることができるようにする。
【解決手段】複数の第1リードフレーム1を配置した第1集合リードフレームと、複数の第2リードフレーム2を配置した第2集合リードフレームとを設け、この第1集合リードフレームに半導体素子4、スペーサ7を搭載した後、第1集合リードフレームに第2集合リードフレームを重ね合わせて樹脂封止し、個片化することにより、第1リードフレーム1に、パッケージ裏面に露出する電極1aとパッケージ端のリード部1bが設けられ、第2リードフレーム2にも、パッケージ表面に露出する電極2aとパッケージ端のリード部2bが設けられる。
【選択図】図1

Description

本発明は、ダイオード装置や抵抗装置等のような電子部品に適用され、リードフレームにより表裏に放熱経路を設けた半導体パッケージ及びその製造方法に関する。
従来から、ダイオードや抵抗等の電子部品(半導体素子等)を電気回路に実装する場合、例えば表面実装タイプパッケージのようにリードがあるタイプのパッケージや、リードがないタイプのパッケージ等が多く使用されている。
近年、回路実装技術が向上し、高密度実装品が増えているが、ハンダ実装や溶接実装において小型化の要求が強く、熱ストレスによるダメージが入らないように、リードを有するタイプの小型パッケージを用いることが要請されている。また、ダイオードや抵抗等の電子部品自体の仕様範囲も広がり、これに伴い回路パッケージのサイズも大小様々なものが必要になっている。
更に、ダイオードや抵抗等の高出力化に伴い、小型・高放熱化の要求が強くなっており、下記特許文献1又は2に示されるように、パッケージの表裏面に封止樹脂から露出させた部分を有するパッケージも製作されている。
特開2011−97090号公報 特開2015−160163号公報 特開平10−200024号公報 特開2015−177080号公報
ところで、上記特許文献1では、半導体(FET)パッケージにおいて、その表面にドレインクリツプの主表面、裏面にソースリード構造の主表面を露出させ、また裏面側の端部にソースリードとドレインリード等を設ける構造が採用されている。
しかし、この特許文献1に示すパッケージは、その表面に配置される主表面や電極等を切断金型で作製する工程と、上記主表面や電極等を半導体チップ表面やリード部へマウントする工程が必要であり、これら工程の追加によるコストアップが生じ、切断金型を作製する設備投資も必要である。
また、リードと半導体表面の両方に半田を接続する必要があるため、半田厚が安定せず、そのため、冷熱サイクルによる半田クラック問題等、信頼性への影響が懸念される。
このため、特許文献2に示されるように、半導体チップの表面に突起状電極(バンプ)によりリードを接合し、このリードの一部をパッケージ表面から露出させ、リードの端部をリード部としてパッケージ裏面に露出させることも提案されている。
しかし、このような構造の場合、半導体チップの表面との接合時の位置バラツキ等によりリード部の位置が不安定となるため、このリード部を押えなければならず、特許文献3のようなリードがあるタイプの表面実装パッケージで作製することが必要となる。
しかしながら、リードがあるタイプの表面実装パッケージでは、小型化の要求に対応できず、かつモールド金型や切断金型といった高額の投資が必要となる。また、パッケージ表面側の電極形状が変わる度に、モールド金型や切断金型を変更しなければならず、ピン数違いといった展開が難しくなる。
本発明は上記問題点に鑑みてなされたものであり、その目的は、半導体装置の信頼性を損なうことなく、設備投資及び製作コストを抑えることが可能となり、小型化の要求にも応えることができる半導体パッケージ及びその製造方法を提供することにある。
上記目的を達成するために、請求項1に係る発明は、半導体素子の表裏の一方側に接合された第1リードフレームと、上記半導体素子の表裏の他方側に接合された第2リードフレームとを有し、該半導体素子が樹脂封止される半導体パッケージであって、上記第1リードフレームは、パッケージ裏面に露出する露出部とパッケージ端に一部を露出するリード部とを有し、上記第2リードフレームは、パッケージ表面に露出する露出部とパッケージ端に一部を露出するリード部とを有することを特徴とする。
請求項2の発明は、上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げることにより上記リード部を他方のリードフレーム側へ配置し、上記第1リードフレーム及び第2リードフレームの両方のリード部をパッケージの表面側又は裏面側のいずれか一方のパッケージ端に一部を露出するように配置したことを特徴とする。
請求項3の発明に係る上記リード部は、上下面を露出し、側面部をモールド樹脂形成することを特徴とする。
請求項4の発明に係る半導体パッケージの製造方法は、複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとを形成し、かつこれら第1及び第2の集合リードフレームには、位置合わせのための位置決め部を設け、上記第1集合リードフレーム又は第2集合リードフレームのいずれか一方のリードフレームに半導体素子を搭載し、上記一方の集合リードフレームに、上記の位置決め部を用いて、上記半導体素子を間に挟むように他方の集合リードフレームを重ね合わせ、パッケージ裏面に上記第1リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出し、パッケージ表面に上記第2リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出する状態としてモールド樹脂により封止し、この樹脂封止した重ね合せの集合リードフレームを個片化して回路パッケージを製作することを特徴とする。
請求項5の発明の半導体パッケージの製造方法は、上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、上記リード部を他方のリード部側へ配置し、モールド樹脂により封止することを特徴とする。
請求項6の発明の半導体パッケージの製造方法は、上記モールド樹脂封止の際に、上記リードフレームのリード部をモールド金型で押えることにより、上下面を露出させた上記リード部を形成することを特徴とする。
上記の構成によれば、複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとが形成され、例えば第1集合リードフレームにパッケージ単位で半導体素子を搭載した後、この第1集合リードフレームに第2集合リードフレームを重ね合わせて樹脂封止し、個片化することにより、パッケージ裏面に第1リードフレームの露出部を露出し、かつパッケージ端にリード部の一部を露出し、パッケージ表面に第2リードフレームの露出部を露出し、かつパッケージ端にリード部の一部を露出する半導体パッケージが得られる。
本発明の構成によれば、半導体装置の信頼性を損なうことなく、設備投資及び製作コストを抑えることが可能となり、小型化の要求にも応えることができる。即ち、半導体素子毎に電極をマウントするのではなく、2つのリードフレームを重ね合わせて製造するので、製造コストが抑えられ、またモールド樹脂封止した後に、ブレードダイシングにより切断するため、切断金型で個片化した電極をマウントするタイプのように、切断金型を必要とせず、製造コストを抑制することができる。
また、低投資で小型・高放熱化を実現できる半導体パッケージ構造をベースとし、半導体素子の表裏面に半田等により接続された電極等が配置され、表裏からの熱放散が可能な構造となるため、更なる小型化と高放熱化の要求に応えることが可能となる。
更に、金型によりリード部を押えて行うモールド封止工法を採用すれば、リード部の上下のバラツキを抑制することができるという効果がある。
本発明に係る実施例の半導体パッケージの構成(樹脂を透視したもの)を示し、図(A)は上面図、図(B)は正面図(断面の斜線等省略)、図(C)は側面図(断面の斜線等省略)である。 実施例の半導体パッケージを示し、図(A)は表面図、図(B)は裏面図である。 実施例の半導体パッケージの製造で用いられるリードフレームの構成を示し、図(A)は第1集合リードフレームの図、図(B)は第2集合リードフレームの図、両集合リードフレームを重ねたときの図である。 実施例の半導体パッケージにおいてモールド樹脂成形前の構成を示す上面図である。 実施例の半導体パッケージの製造における樹脂封止工程のリード部を示す図である。
図1及び図2に、実施例の半導体パッケージの構成が示されており、図1において、符号の1aは第1リードフレーム(1)の露出部で、パッケージ裏面の電極、1bは第1リードフレームのリード部(リード)で、パッケージの右側面(図の右側)に2箇所、左側面(図の左側)に3箇所設けられる。2aは、第2リードフレーム(2)の露出部で、パッケージ表面の電極、2bは第2リードフレームのリード部(リード)で、パッケージの右側面の中央に1箇所設けられる。このリード部(リード)2bは、途中で折り曲げられ、第1リードフレームのリード部(リード)1bと同じ高さに形成される。
4は、第1リードフレームの電極1aの上に、導電性接着剤(半田、金属ペースト)5を介して接続された半導体素子、6は半導体素子4の電極4aとリード部1bを接続するワイヤ、7は半導体素子4の上に導電性接着剤5を介して設けられたスペーサ(銅板等)、8は封止後の樹脂である。
図2(A)は、実施例のパッケージの表面であり、この表面には、第2リードフレーム(2)の電極2aが露出し、一段下がった右端の中央に、第2リードフレーム(2)のリード部2bが1箇所露出し、一段下がった左右端両方に、第1リードフレーム(1)のリード部1bが5箇所露出する。
図2(B)は、パッケージの裏面であり、この裏面には、第1リードフレーム(1)の電極(1a)が露出し、左右端に第1リードフレーム(1)の5箇所のリード部1bが露出し、右端に第2リードフレーム(2)の1箇所のリード部2bが露出することになる。
図3には、第1及び第2の集合リードフレームの構成(一部)が示されており、実施例では、多数の回路パッケージを製作するために、パッケージ単位(切断線100で区切られた領域)のリードフレームを多数集合配置させた集合リードフレームが用いられる。
図3(A)の第1集合リードフレーム10は、フレーム基板にエッチング等で空隙部を開けることで、切断線100にて区切られるパッケージ単位の第1リードフレーム1が複数、配列・形成されたもので、図3(B)の第2集合リードフレーム20も、フレーム基板に空隙(孔)を開けることで、切断線100にて区切られるパッケージ単位の第2リードフレーム2が複数、配列・形成されたものである。
また、上記第1集合リードフレーム10と第2集合リードフレーム20には、これらを重ね合わせて位置決めするために、所定の位置に位置決め孔(位置決め部に相当する)12が形成されており、半導体素子4等を搭載した後、この半導体素子4を間に挟む形で、図3(C)に示されるように、この位置決め孔12によって、第1集合リードフレーム10と第2集合リードフレーム20、即ち第1リードフレーム1と第2リードフレーム2が重ね合わされる。
実施例の半導体パッケージでは、図1に示されるように、第1リードフレーム1の電極1aに導電性接着剤5を介して半導体素子4の裏面を接続すると共に、この半導体素子4の電極4aをリード部1bにワイヤボンディングし、その後、半導体素子4の表面に導電性接着剤5によりスペーサ7を接続し、このスペーサ7の上に導電性接着剤5を介して第2リードフレーム2の電極2aを接続する。即ち、スペーサ7上に導電性接着剤5を塗布した後、図3(C)のように、第2集合リードフレーム20を位置決め孔12によって第1集合リードフレーム10に重ね合わせることで、個々のパッケージでは図4に示される状態となる。
そして、図4の状態からモールド金型を用いて樹脂を供給することでパッケージが封止され、図3(C)の鎖線の切断線100に沿ってブレードダイシングを行い、個片化することで、個々のパッケージが製作される。
このモールド樹脂封止では、図5に示されるように、金型15の突起部16によって、リード部(例えば1b,2b)が押えられ、これによって、上下面が露出し、側面に樹脂が充填されるリード部1b,2bを得ることができ、リード部1b,2bの上下のバラツキを抑制することも可能となる。
以上のように、実施例では、第1リードフレーム1の電極1aと第2リードフレーム2の電極2aがパッケージの表裏面から露出しており、これによって放熱経路が形成され、高い放熱効果が得られる。また、第1リードフレーム1と第2リードフレーム2の両方にリード部1a,1bがセットで設けられ、半導体素子4の表裏の両方から配置されるリードとして利用することができる。
実施例では、導電性接着剤(半田等)により搭載される半導体素子4の厚さが比較的薄いため、銅板等のスペーサ7を配置したが、このスペーサ7は必須のものではなく、またスペーサ7により半導体素子4を半田接合していない領域において、例えば金線や銅線等の金属ワイヤ6により、半導体素子4をリード部1bに結線するようにしたが、このようなワイヤ接続も必須ではない。更に、上記第1リードフレーム1と第2リードフレーム2は、半導体素子4の電気的な経路として使用することもできる。
実施例では、半導体素子4の裏面側に第1リードフレーム1を配置し、表面側に第2リードフレーム2を配置したが、この関係は逆としてもよく、またリード部1bをパッケージの左右に設けたが、パッケージの左側のリード部1bを配置しない構成としてもよい。
1…第1リードフレーム、 2…第2リードフレーム、
1a,2a…電極(露出部)、 1b,2b…リード、
4…半導体素子、 4a…電極、
5…導電性接着剤、 6…ワイヤ、
7…スペーサ(銅板)、 8…樹脂、
10…第1集合リードフレーム、20…第2集合リードフレーム、
12…位置決め孔、 15…金型、
100…切断線。

Claims (6)

  1. 半導体素子の表裏の一方側に接合された第1リードフレームと、
    上記半導体素子の表裏の他方側に接合された第2リードフレームとを有し、該半導体素子が樹脂封止される半導体パッケージであって、
    上記第1リードフレームは、パッケージ裏面に露出する露出部とパッケージ端に一部を露出するリード部とを有し、
    上記第2リードフレームは、パッケージ表面に露出する露出部とパッケージ端に一部を露出するリード部とを有する半導体パッケージ。
  2. 上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げることにより上記リード部を他方のリードフレーム側へ配置し、上記第1リードフレーム及び第2リードフレームの両方のリード部をパッケージの表面側又は裏面側のいずれか一方のパッケージ端に一部を露出するように配置したことを特徴とする請求項1記載の半導体パッケージ。
  3. 上記リード部は、上下面を露出し、側面部をモールド樹脂形成することを特徴とする請求項1又は2記載の半導体パッケージ。
  4. 複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとを形成し、かつこれら第1及び第2の集合リードフレームには、位置合わせのための位置決め部を設け、
    上記第1集合リードフレーム又は第2集合リードフレームのいずれか一方のリードフレームに半導体素子を搭載し、
    上記一方の集合リードフレームに、上記の位置決め部を用いて、上記半導体素子を間に挟むように他方の集合リードフレームを重ね合わせ、パッケージ裏面に上記第1リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出し、パッケージ表面に上記第2リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出する状態としてモールド樹脂により封止し、
    この樹脂封止した重ね合せの集合リードフレームを個片化して回路パッケージを製作する半導体パッケージの製造方法。
  5. 上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、上記リード部を他方のリード部側へ配置し、モールド樹脂により封止することを特徴とする請求項4記載の半導体パッケージの製造方法。
  6. 上記モールド樹脂封止の際に、上記リードフレームのリード部をモールド金型で押えることにより、上下面を露出させた上記リード部を形成することを特徴とする請求項4又は5記載の半導体パッケージの製造方法。
JP2016038043A 2016-02-29 2016-02-29 半導体パッケージ及びその製造方法 Active JP6620037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016038043A JP6620037B2 (ja) 2016-02-29 2016-02-29 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016038043A JP6620037B2 (ja) 2016-02-29 2016-02-29 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017157638A true JP2017157638A (ja) 2017-09-07
JP6620037B2 JP6620037B2 (ja) 2019-12-11

Family

ID=59810060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016038043A Active JP6620037B2 (ja) 2016-02-29 2016-02-29 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6620037B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295973A (ja) * 1994-03-28 1994-10-21 Toshiba Corp リードフレームおよびリードフレーム完成体
US20040169289A1 (en) * 2003-02-28 2004-09-02 Yukihiro Satou Semiconductor device, a method of manufacturing the same and an electronic device
US20060043618A1 (en) * 2004-08-30 2006-03-02 Renesas Technology Corp. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295973A (ja) * 1994-03-28 1994-10-21 Toshiba Corp リードフレームおよびリードフレーム完成体
US20040169289A1 (en) * 2003-02-28 2004-09-02 Yukihiro Satou Semiconductor device, a method of manufacturing the same and an electronic device
JP2004266096A (ja) * 2003-02-28 2004-09-24 Renesas Technology Corp 半導体装置及びその製造方法、並びに電子装置
US20060043618A1 (en) * 2004-08-30 2006-03-02 Renesas Technology Corp. Semiconductor device
JP2006066813A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP6620037B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
TWI502665B (zh) Semiconductor device and manufacturing method thereof
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
US20160148877A1 (en) Qfn package with improved contact pins
TWI455269B (zh) 晶片封裝結構及其製作方法
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP4525277B2 (ja) 半導体装置
US9076777B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP6620037B2 (ja) 半導体パッケージ及びその製造方法
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP6347323B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2011151109A (ja) 半導体装置およびその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
TW202022956A (zh) 半導體封裝結構及其製作方法
JP2012164798A (ja) 半導体装置及びその製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6620037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250