JP2017157638A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2017157638A JP2017157638A JP2016038043A JP2016038043A JP2017157638A JP 2017157638 A JP2017157638 A JP 2017157638A JP 2016038043 A JP2016038043 A JP 2016038043A JP 2016038043 A JP2016038043 A JP 2016038043A JP 2017157638 A JP2017157638 A JP 2017157638A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- package
- exposed
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 238000005452 bending Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 9
- 238000005520 cutting process Methods 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】複数の第1リードフレーム1を配置した第1集合リードフレームと、複数の第2リードフレーム2を配置した第2集合リードフレームとを設け、この第1集合リードフレームに半導体素子4、スペーサ7を搭載した後、第1集合リードフレームに第2集合リードフレームを重ね合わせて樹脂封止し、個片化することにより、第1リードフレーム1に、パッケージ裏面に露出する電極1aとパッケージ端のリード部1bが設けられ、第2リードフレーム2にも、パッケージ表面に露出する電極2aとパッケージ端のリード部2bが設けられる。
【選択図】図1
Description
しかし、この特許文献1に示すパッケージは、その表面に配置される主表面や電極等を切断金型で作製する工程と、上記主表面や電極等を半導体チップ表面やリード部へマウントする工程が必要であり、これら工程の追加によるコストアップが生じ、切断金型を作製する設備投資も必要である。
また、リードと半導体表面の両方に半田を接続する必要があるため、半田厚が安定せず、そのため、冷熱サイクルによる半田クラック問題等、信頼性への影響が懸念される。
しかし、このような構造の場合、半導体チップの表面との接合時の位置バラツキ等によりリード部の位置が不安定となるため、このリード部を押えなければならず、特許文献3のようなリードがあるタイプの表面実装パッケージで作製することが必要となる。
請求項2の発明は、上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げることにより上記リード部を他方のリードフレーム側へ配置し、上記第1リードフレーム及び第2リードフレームの両方のリード部をパッケージの表面側又は裏面側のいずれか一方のパッケージ端に一部を露出するように配置したことを特徴とする。
請求項3の発明に係る上記リード部は、上下面を露出し、側面部をモールド樹脂形成することを特徴とする。
請求項5の発明の半導体パッケージの製造方法は、上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、上記リード部を他方のリード部側へ配置し、モールド樹脂により封止することを特徴とする。
請求項6の発明の半導体パッケージの製造方法は、上記モールド樹脂封止の際に、上記リードフレームのリード部をモールド金型で押えることにより、上下面を露出させた上記リード部を形成することを特徴とする。
更に、金型によりリード部を押えて行うモールド封止工法を採用すれば、リード部の上下のバラツキを抑制することができるという効果がある。
4は、第1リードフレームの電極1aの上に、導電性接着剤(半田、金属ペースト)5を介して接続された半導体素子、6は半導体素子4の電極4aとリード部1bを接続するワイヤ、7は半導体素子4の上に導電性接着剤5を介して設けられたスペーサ(銅板等)、8は封止後の樹脂である。
図2(B)は、パッケージの裏面であり、この裏面には、第1リードフレーム(1)の電極(1a)が露出し、左右端に第1リードフレーム(1)の5箇所のリード部1bが露出し、右端に第2リードフレーム(2)の1箇所のリード部2bが露出することになる。
図3(A)の第1集合リードフレーム10は、フレーム基板にエッチング等で空隙部を開けることで、切断線100にて区切られるパッケージ単位の第1リードフレーム1が複数、配列・形成されたもので、図3(B)の第2集合リードフレーム20も、フレーム基板に空隙(孔)を開けることで、切断線100にて区切られるパッケージ単位の第2リードフレーム2が複数、配列・形成されたものである。
このモールド樹脂封止では、図5に示されるように、金型15の突起部16によって、リード部(例えば1b,2b)が押えられ、これによって、上下面が露出し、側面に樹脂が充填されるリード部1b,2bを得ることができ、リード部1b,2bの上下のバラツキを抑制することも可能となる。
1a,2a…電極(露出部)、 1b,2b…リード、
4…半導体素子、 4a…電極、
5…導電性接着剤、 6…ワイヤ、
7…スペーサ(銅板)、 8…樹脂、
10…第1集合リードフレーム、20…第2集合リードフレーム、
12…位置決め孔、 15…金型、
100…切断線。
Claims (6)
- 半導体素子の表裏の一方側に接合された第1リードフレームと、
上記半導体素子の表裏の他方側に接合された第2リードフレームとを有し、該半導体素子が樹脂封止される半導体パッケージであって、
上記第1リードフレームは、パッケージ裏面に露出する露出部とパッケージ端に一部を露出するリード部とを有し、
上記第2リードフレームは、パッケージ表面に露出する露出部とパッケージ端に一部を露出するリード部とを有する半導体パッケージ。 - 上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げることにより上記リード部を他方のリードフレーム側へ配置し、上記第1リードフレーム及び第2リードフレームの両方のリード部をパッケージの表面側又は裏面側のいずれか一方のパッケージ端に一部を露出するように配置したことを特徴とする請求項1記載の半導体パッケージ。
- 上記リード部は、上下面を露出し、側面部をモールド樹脂形成することを特徴とする請求項1又は2記載の半導体パッケージ。
- 複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとを形成し、かつこれら第1及び第2の集合リードフレームには、位置合わせのための位置決め部を設け、
上記第1集合リードフレーム又は第2集合リードフレームのいずれか一方のリードフレームに半導体素子を搭載し、
上記一方の集合リードフレームに、上記の位置決め部を用いて、上記半導体素子を間に挟むように他方の集合リードフレームを重ね合わせ、パッケージ裏面に上記第1リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出し、パッケージ表面に上記第2リードフレームの露出部を露出しかつパッケージ端にリード部の一部を露出する状態としてモールド樹脂により封止し、
この樹脂封止した重ね合せの集合リードフレームを個片化して回路パッケージを製作する半導体パッケージの製造方法。 - 上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、上記リード部を他方のリード部側へ配置し、モールド樹脂により封止することを特徴とする請求項4記載の半導体パッケージの製造方法。
- 上記モールド樹脂封止の際に、上記リードフレームのリード部をモールド金型で押えることにより、上下面を露出させた上記リード部を形成することを特徴とする請求項4又は5記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016038043A JP6620037B2 (ja) | 2016-02-29 | 2016-02-29 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016038043A JP6620037B2 (ja) | 2016-02-29 | 2016-02-29 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017157638A true JP2017157638A (ja) | 2017-09-07 |
JP6620037B2 JP6620037B2 (ja) | 2019-12-11 |
Family
ID=59810060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016038043A Active JP6620037B2 (ja) | 2016-02-29 | 2016-02-29 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6620037B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295973A (ja) * | 1994-03-28 | 1994-10-21 | Toshiba Corp | リードフレームおよびリードフレーム完成体 |
US20040169289A1 (en) * | 2003-02-28 | 2004-09-02 | Yukihiro Satou | Semiconductor device, a method of manufacturing the same and an electronic device |
US20060043618A1 (en) * | 2004-08-30 | 2006-03-02 | Renesas Technology Corp. | Semiconductor device |
-
2016
- 2016-02-29 JP JP2016038043A patent/JP6620037B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295973A (ja) * | 1994-03-28 | 1994-10-21 | Toshiba Corp | リードフレームおよびリードフレーム完成体 |
US20040169289A1 (en) * | 2003-02-28 | 2004-09-02 | Yukihiro Satou | Semiconductor device, a method of manufacturing the same and an electronic device |
JP2004266096A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに電子装置 |
US20060043618A1 (en) * | 2004-08-30 | 2006-03-02 | Renesas Technology Corp. | Semiconductor device |
JP2006066813A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6620037B2 (ja) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502665B (zh) | Semiconductor device and manufacturing method thereof | |
JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
JPH11330313A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
US20160148877A1 (en) | Qfn package with improved contact pins | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4525277B2 (ja) | 半導体装置 | |
US9076777B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP6603169B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2016162964A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2009081494A1 (ja) | 半導体装置及びその製造方法 | |
JP6620037B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
JP6347323B2 (ja) | 半導体装置 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP2011151109A (ja) | 半導体装置およびその製造方法 | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
TW202022956A (zh) | 半導體封裝結構及其製作方法 | |
JP2012164798A (ja) | 半導体装置及びその製造方法 | |
JP5857883B2 (ja) | モールドパッケージの製造方法 | |
JP2002246531A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP2006253360A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6620037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |