TW202022956A - 半導體封裝結構及其製作方法 - Google Patents

半導體封裝結構及其製作方法 Download PDF

Info

Publication number
TW202022956A
TW202022956A TW107143416A TW107143416A TW202022956A TW 202022956 A TW202022956 A TW 202022956A TW 107143416 A TW107143416 A TW 107143416A TW 107143416 A TW107143416 A TW 107143416A TW 202022956 A TW202022956 A TW 202022956A
Authority
TW
Taiwan
Prior art keywords
chip
pin group
adhesive layer
thermosetting adhesive
stage thermosetting
Prior art date
Application number
TW107143416A
Other languages
English (en)
Other versions
TWI692042B (zh
Inventor
石智仁
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW107143416A priority Critical patent/TWI692042B/zh
Priority to CN201910222534.1A priority patent/CN111276407B/zh
Application granted granted Critical
Publication of TWI692042B publication Critical patent/TWI692042B/zh
Publication of TW202022956A publication Critical patent/TW202022956A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝結構的製作方法包括以下步驟。提供導線架，包括第一引腳群與第二引腳群。設置載體於第一引腳群的一側，其中第一引腳群包括多個第一引腳，且載體覆蓋任二相鄰的第一引腳之間的間隙。形成兩階段熱固性膠層於第一引腳群的另一側，兩階段熱固性膠層進一步填入任二相鄰的第一引腳之間的間隙。使第一晶片貼合於兩階段熱固性膠層，且第一晶片與載體分別位於第一引腳群的相對兩側。採用打線接合的方式使第一晶片電性連接第一引腳群與第二引腳群。形成封裝膠體，以包覆導線架、兩階段熱固性膠層及第一晶片。

Description

半導體封裝結構及其製作方法
本發明是有關於一種封裝結構，且特別是有關於一種半導體封裝結構及其製作方法。
導線架常用於半導體封裝，用以承載晶片，並作為晶片電性連接外部裝置的媒介。進一步來說，晶片可由導線架的第一引腳群所承載，並電性連接至第一引腳群與相對於第一引腳群的第二引腳群，惟受限於導線架的尺寸，若將大尺寸晶片設置於導線架的第一引腳群上，則第一引腳群上用以與大尺寸晶片電性連接的部位可能被大尺寸晶片覆蓋，導致大尺寸晶片無法與第一引腳群電性連接。再加上，目前導線架均是採用適當尺寸之膠膜預先黏貼於引腳群上，再使晶片直接貼合於膠膜上，然而，膠膜之成本相當昂貴，因此，如何克服上述大尺寸晶片封裝的技術問題及降低黏晶成本，便成為當前亟待解決的問題之一。
本發明提供一種半導體封裝結構的製作方法，有利於大尺寸晶片封裝。
本發明提供一種半導體封裝結構，有助於簡化黏晶製程、降低生產成本且具有良好的可靠度。
本發明的半導體封裝結構的製作方法包括以下步驟。提供導線架，包括第一引腳群與第二引腳群。設置載體於第一引腳群的一側，其中第一引腳群包括多個第一引腳，且載體覆蓋任二相鄰的第一引腳之間的間隙。形成兩階段熱固性膠層於第一引腳群的另一側，兩階段熱固性膠層進一步填入任二相鄰的第一引腳之間的間隙。使第一晶片貼合於兩階段熱固性膠層，且第一晶片與載體分別位於第一引腳群的相對兩側。採用打線接合的方式使第一晶片電性連接第一引腳群與第二引腳群。形成封裝膠體，以包覆導線架、兩階段熱固性膠層及第一晶片。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括以下步驟。在使第一晶片貼合於兩階段熱固性膠層之後，進行一道烘烤程序，使第一晶片透過兩階段熱固性膠層固定於第一引腳群之後，再移除載體。
在本發明的一實施例中，上述的在使第一晶片貼合於兩階段熱固性膠層的過程中，第一晶片的主動表面朝向兩階段熱固性膠層，並使第一晶片的主動表面的至少部分落在第一引腳群與第二引腳群之間。
在本發明的一實施例中，上述的形成兩階段熱固性膠層於第一引腳群的方法是採用網版印刷製程。
在本發明的一實施例中，上述的導線架還包括匯流條，位於第一引腳群與第二引腳群之間，在使第一晶片貼合於兩階段熱固性膠層的過程中，第一晶片的端部自第一引腳群朝向第二引腳群延伸並止於匯流條與第二引腳群之間，並採用打線接合的方式使第一晶片電性連接匯流條。
在本發明的一實施例中，上述的半導體封裝結構的製作方法更包括以下步驟。在使第一晶片貼合於兩階段熱固性膠層之後，使第二晶片貼合於第一晶片，且第一晶片位於兩階段熱固性膠層與第二晶片之間。採用打線接合的方式使第一晶片電性連接第一引腳群、第二晶片電性連接第二引腳群及第一晶片電性連接第二晶片，第一晶片透過第二晶片電性連接第二引腳群。
本發明的半導體封裝結構包括導線架、兩階段熱固性膠層、第一晶片以及封裝膠體。導線架包括第一引腳群與第二引腳群，其中第一引腳群包括多個第一引腳。兩階段熱固性膠層設置於第一引腳群的一側，且進一步填充於任二相鄰的第一引腳之間的間隙內。第一晶片貼合於兩階段熱固性膠層，以透過兩階段熱固性膠層連接第一引腳群，且第一晶片電性連接第一引腳群與第二引腳。封裝膠體包覆導線架、兩階段熱固性膠層及第一晶片。
在本發明的一實施例中，上述的半導體封裝結構更包括載體，設置於第一引腳群的另一側，且被封裝膠體包覆。第一晶片載體分別位於第一引腳群的相對兩側，其中載體覆蓋任二相鄰的第一引腳之間的間隙，且填充於任二相鄰的第一引腳之間的間隙內的兩階段熱固性膠層接觸載體。
在本發明的一實施例中，上述的導線架還包括匯流條，位於第一引腳群與第二引腳群之間。第一晶片的端部自第一引腳群朝向第二引腳群延伸並止於匯流條與第二引腳群之間，且第一晶片電性連接匯流條。
在本發明的一實施例中，上述的半導體封裝結構更包括第二晶片，貼合於第一晶片，且被封裝膠體包覆。第一晶片位於兩階段熱固性膠層與第二晶片之間，其中第一晶片電性連接第一引腳群，第二晶片電性連接第二引腳群，且第一晶片電性連接第二晶片，以使第一晶片透過第二晶片電性連接第二引腳群。
基於上述，第一引腳群具有相對的第一側與第二側，且第一側設有電性接點，透過將晶片設置於第一引腳群的第二側，本發明的半導體封裝結構的製作方法能避免發生內引腳的第一側上的電性接點被晶片覆蓋的情事，故有利於大晶片尺寸封裝。另一方面，晶片透過兩階段熱固性膠層固定於第一引腳群的第二側而不會輕易地自導線架脫落，故本發明的半導體封裝結構具有良好的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D是本發明一實施例的半導體封裝結構的製作過程的示意圖。圖2A是對應於圖1A的俯視示意圖。圖2B是圖1B沿剖線I-I的剖面示意圖。圖2C是圖1C沿剖線J-J的剖面示意圖。請參考圖1A與圖2A，在本實施例中，首先，提供導線架110，其中導線架110包括相對的第一引腳群111與第二引腳群112，第一引腳群111是由多根第一引腳111c採適當間距並列而成，且第二引腳群112是由多根第二引腳112c採適當間距並列而成。舉例來說，任二根相鄰的第一引腳111c之間維持間隙111d，而任二根相鄰的第二引腳112c之間的間隙的大小可與間隙111d的大小相同，但本發明不限於此。
第一引腳群111具有相對的第一側111a與第二側111b，而第二引腳群112具有相對的第一側112a與第二側112b。第一引腳群111的第一側111a與第二引腳群112的第一側112a面向同側，而第一引腳群111的第二側111b與第二引腳群112的第二側112b面向同側。進一步來說，第一引腳群111與第二引腳群112彼此面對的-二端部互為分離而形成通道101，且第一引腳群111的長度大於第二引腳群112的長度。另一方面，導線架110還包括匯流條113，位於第一引腳群111與第二引腳群112之間的通道101內。如圖1A所示，第一引腳群111與匯流條113之間維持間隙，而匯流條113與第二引腳群112之間維持間隙。
接著，設置載體120於第一引腳群111的第一側111a，其中載體120局部覆蓋於第一引腳群111的第一側111a，且不覆蓋第一引腳群111的第一側111a最接近第二引腳群112的區塊以形成打線區。舉例來說，載體120可為膠帶或隔板與膠帶(或膠體)的組合，用以貼附於第一引腳群111的第一側111a，故載體120不會任意相對於第一引腳群111移動。另一方面，載體120用以覆蓋任二根相鄰的第一引腳111c之間的間隙111d，而每一個間隙111d被載體120覆蓋的程度以及載體120所覆蓋的間隙111d的數量視實際製程需求而定。
請參考圖1B與圖2B，接著，形成兩階段熱固性膠層130於第一引腳群111的第二側111b，其中兩階段熱固性膠層130又稱半硬化階段環氧樹脂(b-stage epoxy resin)，且可透過網版印刷製程形成於第一引腳群111的第二側111b。在本實施例中，兩階段熱固性膠層130在第一引腳群111的第二側111b的分布範圍大致上與載體120在第一引腳群111的第一側111a的分布範圍相同或相近，其中兩階段熱固性膠層130進一步填入任二相鄰的第一引腳111c之間的間隙111d，且兩階段熱固性膠層130受載體120的限制而不會隨意地流動。
另一方面，填充於任二相鄰的第一引腳111c之間的間隙111d內的兩階段熱固性膠層130接觸載體120，並且接觸載體120暴露於任二相鄰的第一引腳111c之間的間隙111d內的表面，藉由黏附面積的提升，兩階段熱固性膠層130不易自第一引腳群111之間隙脫落，故有助於提高製程良率。在其他實施例中，填充於任二相鄰的第一引腳之間的間隙內的兩階段熱固性膠層可不接觸載體，也就是與載體暴露於任二相鄰的第一引腳之間的間隙內的表面保持距離。
請參考圖1C與圖2C，接著，使第一晶片140貼合於兩階段熱固性膠層130，且第一晶片140與載體120分別位於第一引腳群111的相對兩側。進一步來說，第一晶片140的主動表面141朝向自第一引腳群111的第二側111b與兩階段熱固性膠層130，並以主動表面141貼附於兩階段熱固性膠層130，後續經由一道烘烤程序使兩階段熱固性膠層130固化，以使第一晶片140透過兩階段熱固性膠層130固定於第一引腳群111的第二側111b。
另一方面，第一晶片140的主動表面141具有區段141a，其中區段141a未與兩階段熱固性膠層130相接觸，且落在第一引腳群111與第二引腳群112之間(即落在通道101內)。進一步而言，第一晶片140的主動表面141設有銲墊，且位在區段141a內。如圖1C所示，第一晶片140中對應於區段141a的端部142自第一引腳群111朝向第二引腳群112延伸並止於匯流條113與第二引腳群112之間(即朝向第二引腳群112延伸並止於通道101內)，且主動表面141上的銲墊例如是落在匯流條113與第二引腳群112之間。
請參考圖1C，接著，採用打線接合的方式使第一晶片140電性連接第一引腳群111與第二引腳群112。舉例來說，導線150自主動表面141上的銲墊穿過匯流條113與第二引腳群112之間的間隙，並跨越匯流條113朝向第一引腳群111的第一側111a延伸，以電性接合於第一引腳群111上的打線區。導線151自主動表面141上的銲墊穿過匯流條113與第二引腳群112之間的間隙，並朝向匯流條113延伸，以電性接合於匯流條113上。導線151在匯流條113上的電性接合點與導線150在第一引腳群111上的電性接合點面向同側。另一方面，導線152自主動表面141上的銲墊穿過匯流條113與第二引腳群112之間的間隙，並朝向第二引腳群112的第一側112a延伸，以電性接合第二引腳群112上的打線區。特別說明的是，上述導線的穿引方式可視實際製程需求而調整。
請參考圖1D，最後，形成封裝膠體160，以包覆導線架110、載體120、兩階段熱固性膠層130、第一晶片140以及導線150~152。至此，本實施例的半導體封裝結構100的製作大致完成，且經上述製作流程所得的半導體封裝結構100具有良好的可靠度。
圖3是本發明另一實施例的半導體封裝結構的示意圖。請參考圖3，本實施例的半導體封裝結構100A與上述實施例的半導體封裝結構100略有不同，進一步而言，本實施例的半導體封裝結構100A更包括固定於第一晶片140的背表面143的第二晶片170，且第二晶片170被封裝膠體160包覆。
就本實施例的半導體封裝結構100A的製程而言，在使第一晶片140貼合於兩階段熱固性膠層130之後，使第二晶片170以主動表面171貼合於第一晶片140的背表面143，且第一晶片140位於兩階段熱固性膠層130與第二晶片170之間。進一步來說，第二晶片170的主動表面171具有區段171a，其中區段171a未與第一晶片140的背表面143相貼合，且延伸超出第一晶片140的端部142。並且，主動表面171的區段171a落在匯流條113與第二引腳群112之間。
另一方面，第一晶片140未直接電性連接第二引腳群112，而是透過第二晶片170間接電性連接第二引腳群112。並且，第二晶片170透過第一晶片140間接電性連接匯流條113與第一引腳群111。舉例來說，第二晶片170的主動表面171設有銲墊，且位在區段171a內。如圖3所示，導線153自第二晶片170的主動表面171上的銲墊朝向延伸第一晶片140的主動表面141延伸，以電性接合於主動表面141上的銲墊。導線154自第二晶片170的主動表面171上的銲墊穿過匯流條113與第二引腳群112之間的間隙，並朝向第二引腳群112的第一側112a延伸，以電性接合第二引腳群112上的打線區。特別說明的是，上述導線的穿引方式可視實際製程需求而調整。
圖4是本發明又一實施例的半導體封裝結構的示意圖。請參考圖4，本實施例的半導體封裝結構100B與上述實施例的半導體封裝結構100略有不同，進一步而言，本實施例的半導體封裝結構100B未設有載體120(見圖1D)。
就本實施例的半導體封裝結構100B的製程而言，載體120(見圖1D)在封裝膠體160形成前被移除。更進一步而言，在經由一道烘烤程序使兩階段熱固性膠層130固化，以使第一晶片140透過兩階段熱固性膠層130固定於第一引腳群111的第二側111b之後，載體120(見圖1D)即被移除。
圖5是本發明再一實施例的半導體封裝結構的示意圖。請參考圖5，本實施例的半導體封裝結構100C與上述實施例的半導體封裝結構100A略有不同，進一步而言，本實施例的半導體封裝結構100C未設有載體120(見圖3)。
就本實施例的半導體封裝結構100C的製程而言，載體120(見圖3)在封裝膠體160形成前被移除。更進一步而言，在經由一道烘烤程序使兩階段熱固性膠層130固化，以使第一晶片140透過兩階段熱固性膠層130固定於第一引腳群111的第二側111b之後，載體120(見圖3)即被移除。
綜上所述，第一引腳群有相對的第一側與第二側，且第一側設有打線區，透過將晶片設置於第一引腳群的第二側，本發明的半導體封裝結構的製作方法能避免發生第一引腳群的第一側上的打線區被晶片覆蓋的情事，故有利於大晶片尺寸封裝。在形成兩階段熱固性膠層於第一引腳群的第二側時，第一引腳群的第一側設有載體，藉以防止兩階段熱固性膠層隨意地流動或自第一引腳群脫落，故有助於提高製程良率。另一方面，晶片透過兩階段熱固性膠層固定於第一引腳群的第二側而不會輕易地自導線架脫落，故本發明的半導體封裝結構具有良好的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100A~100C:半導體封裝結構101:通道110:導線架111:第一引腳群111a、112a:第一側111b、112b:第二側111c:第一引腳111d:間隙112:第二引腳群112c:第二引腳113:匯流條120:載體130:兩階段熱固性膠層140:第一晶片141、171:主動表面141a、171a:區段142:端部143:背表面150~154:導線160:封裝膠體170:第二晶片
圖1A至圖1D是本發明一實施例的半導體封裝結構的製作過程的示意圖。 圖2A是對應於圖1A的俯視示意圖。 圖2B是圖1B沿剖線I-I的剖面示意圖。 圖2C是圖1C沿剖線J-J的剖面示意圖。 圖3是本發明另一實施例的半導體封裝結構的示意圖。 圖4是本發明又一實施例的半導體封裝結構的示意圖。 圖5是本發明再一實施例的半導體封裝結構的示意圖。
100:半導體封裝結構
101:通道
110:導線架
111:第一引腳群
111a、112a:第一側
111b、112b:第二側
112:第二引腳群
113:匯流條
120:載體
130:兩階段熱固性膠層
140:第一晶片
141:主動表面
141a:區段
142:端部
150~152:導線
160:封裝膠體

Claims (10)

  1. 一種半導體封裝結構的製作方法，包括： 提供導線架，包括第一引腳群與第二引腳群； 設置載體於所述第一引腳群的一側，其中所述第一引腳群包括多個第一引腳，且所述載體覆蓋所述多個第一引腳中任二相鄰者之間的間隙； 形成兩階段熱固性膠層於所述第一引腳群的另一側，所述兩階段熱固性膠層進一步填入所述多個第一引腳中任二相鄰者之間的間隙； 使第一晶片貼合於所述兩階段熱固性膠層，且所述第一晶片與所述載體分別位於所述第一引腳群的相對兩側； 採用打線接合的方式使所述第一晶片電性連接所述第一引腳群與所述第二引腳群；以及 形成封裝膠體，以包覆所述導線架、所述兩階段熱固性膠層及所述第一晶片。
  2. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括： 在使所述第一晶片貼合於所述兩階段熱固性膠層之後，進行一道烘烤程序，使所述第一晶片透過所述兩階段熱固性膠層固定於所述第一引腳群之後，再移除所述載體。
  3. 如申請專利範圍第2項所述的半導體封裝結構的製作方法，其中在使所述第一晶片貼合於所述兩階段熱固性膠層的過程中，所述第一晶片的主動表面朝向所述兩階段熱固性膠層，並使所述第一晶片的主動表面的至少部分落在所述第一引腳群與所述第二引腳群之間。
  4. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中形成所述兩階段熱固性膠層於所述第一引腳群的方法是採用網版印刷製程。
  5. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，其中所述導線架還包括匯流條，位於所述第一引腳群與所述第二引腳群之間，在使所述第一晶片貼合於所述兩階段熱固性膠層的過程中，所述第一晶片的端部自所述第一引腳群朝向所述第二引腳群延伸並止於所述匯流條與所述第二引腳群之間，並採用打線接合的方式使所述第一晶片電性連接所述匯流條。
  6. 如申請專利範圍第1項所述的半導體封裝結構的製作方法，更包括： 在使所述第一晶片貼合於所述兩階段熱固性膠層之後，使第二晶片貼合於所述第一晶片，且所述第一晶片位於所述兩階段熱固性膠層與所述第二晶片之間；以及 採用打線接合的方式使所述第一晶片電性連接第一引腳群、所述第二晶片電性連接第二引腳群及所述第一晶片電性連接所述第二晶片，所述第一晶片透過所述第二晶片電性連接所述第二引腳群。
  7. 一種半導體封裝結構，包括： 導線架，包括第一引腳群與第二引腳群，其中所述第一引腳群包括多個第一引腳； 兩階段熱固性膠層，設置於所述第一引腳群的一側，且進一步填充於所述多個第一引腳中任二相鄰者之間的間隙內； 第一晶片，貼合於所述兩階段熱固性膠層，以透過所述兩階段熱固性膠層連接所述第一引腳群，且所述第一晶片電性連接所述第一引腳群與所述第二引腳；以及 封裝膠體，包覆所述導線架、所述兩階段熱固性膠層及所述第一晶片。
  8. 如申請專利範圍第7項所述的半導體封裝結構，更包括： 載體，設置於所述第一引腳群的另一側，且被所述封裝膠體包覆，所述第一晶片與所述載體分別位於所述第一引腳群的相對兩側，其中所述載體覆蓋所述多個第一引腳中任二相鄰者之間的間隙，且填充於所述多個第一引腳中任二相鄰者之間的間隙內的所述兩階段熱固性膠層接觸所述載體。
  9. 如申請專利範圍第7項所述的半導體封裝結構，其中所述導線架還包括匯流條，位於所述第一引腳群與所述第二引腳群之間，所述第一晶片的端部自所述第一引腳群朝向所述第二引腳群延伸並止於所述匯流條與所述第二引腳群之間，且所述第一晶片電性連接所述匯流條。
  10. 如申請專利範圍第7項所述的半導體封裝結構，更包括： 第二晶片，貼合於所述第一晶片，且被所述封裝膠體包覆，所述第一晶片位於所述兩階段熱固性膠層與所述第二晶片之間，其中所述第一晶片電性連接所述第一引腳群，所述第二晶片電性連接所述第二引腳群，且所述第一晶片電性連接所述第二晶片，以使所述第一晶片透過所述第二晶片電性連接所述第二引腳群。
TW107143416A 2018-12-04 2018-12-04 半導體封裝結構及其製作方法 TWI692042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107143416A TWI692042B (zh) 2018-12-04 2018-12-04 半導體封裝結構及其製作方法
CN201910222534.1A CN111276407B (zh) 2018-12-04 2019-03-22 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107143416A TWI692042B (zh) 2018-12-04 2018-12-04 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI692042B TWI692042B (zh) 2020-04-21
TW202022956A true TW202022956A (zh) 2020-06-16

Family

ID=71001556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143416A TWI692042B (zh) 2018-12-04 2018-12-04 半導體封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN111276407B (zh)
TW (1) TWI692042B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI318443B (en) * 2006-07-12 2009-12-11 Chipmos Technologies Shanghai Ltd Chip package structure
TWI362097B (en) * 2007-12-26 2012-04-11 Powertech Technology Inc Semiconductor package with wire-bonding on multi-zigzag fingers
TWI355732B (en) * 2008-03-20 2012-01-01 Powertech Technology Inc Lead-on-paddle semiconductor package
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package

Also Published As

Publication number Publication date
CN111276407A (zh) 2020-06-12
CN111276407B (zh) 2022-05-31
TWI692042B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7671451B2 (en) Semiconductor package having double layer leadframe
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
US7419855B1 (en) Apparatus and method for miniature semiconductor packages
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US7642638B2 (en) Inverted lead frame in substrate
TW201528459A (zh) 晶片的封裝結構及其製造方法
TWI692042B (zh) 半導體封裝結構及其製作方法
CN209896054U (zh) 引线框、引线框阵列及封装结构
WO2014106879A1 (ja) 放熱部材を備えた半導体装置
KR100487135B1 (ko) 볼그리드어레이패키지
JP3968321B2 (ja) 半導体装置およびその製造方法
US20090096070A1 (en) Semiconductor package and substrate for the same
JP7243016B2 (ja) 半導体装置およびその製造方法
KR20100002868A (ko) 반도체 패키지
JP5234703B2 (ja) 半導体装置の製造方法
TWI402962B (zh) 多晶片堆疊在導線架上之半導體封裝構造及其導線架
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
TW202410321A (zh) 半導體封裝結構
TWI399840B (zh) 具有獨立內引腳之導線架及其製造方法