CN111276407A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN111276407A
CN111276407A CN201910222534.1A CN201910222534A CN111276407A CN 111276407 A CN111276407 A CN 111276407A CN 201910222534 A CN201910222534 A CN 201910222534A CN 111276407 A CN111276407 A CN 111276407A
Authority
CN
China
Prior art keywords
chip
group
adhesive layer
thermosetting adhesive
stage thermosetting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910222534.1A
Other languages
English (en)
Other versions
CN111276407B (zh
Inventor
石智仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN111276407A publication Critical patent/CN111276407A/zh
Application granted granted Critical
Publication of CN111276407B publication Critical patent/CN111276407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装结构及其制作方法，所述制作方法包括：提供导线架，包括第一引脚群与第二引脚群。设置载体于第一引脚群的一侧，其中第一引脚群包括多个第一引脚，且载体覆盖任二相邻的第一引脚之间的间隙。形成两阶段热固性胶层于第一引脚群的另一侧，两阶段热固性胶层进一步填入任二相邻的第一引脚之间的间隙。使第一芯片贴合于两阶段热固性胶层，且第一芯片与载体分别位于第一引脚群的相对两侧。采用打线接合的方式使第一芯片电性连接第一引脚群与第二引脚群。形成封装胶体，以包覆导线架、两阶段热固性胶层及第一芯片。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及一种封装结构，尤其涉及一种半导体封装结构及其制作方法。
背景技术
导线架常用于半导体封装，用以承载芯片，并作为芯片电性连接外部装置的媒介。进一步来说，芯片可由导线架的第一引脚群所承载，并电性连接至第一引脚群与相对于第一引脚群的第二引脚群，受限于导线架的尺寸，若将大尺寸芯片设置于导线架的第一引脚群上，则第一引脚群上用以与大尺寸芯片电性连接的部位可能被大尺寸芯片覆盖，导致大尺寸芯片无法与第一引脚群电性连接。再加上，目前导线架均是采用适当尺寸的胶膜预先黏贴于引脚群上，再使芯片直接贴合于胶膜上，然而，胶膜的成本相当昂贵，因此，如何克服上述大尺寸芯片封装的技术问题及降低黏晶成本，便成为当前亟待解决的问题之一。
发明内容
本发明提供一种半导体封装结构的制作方法，有利于大尺寸芯片封装。
本发明提供一种半导体封装结构，有助于简化黏晶制程、降低生产成本且具有良好的可靠度。
本发明的半导体封装结构的制作方法包括以下步骤。提供导线架，包括第一引脚群与第二引脚群。设置载体于第一引脚群的一侧，其中第一引脚群包括多个第一引脚，且载体覆盖任二相邻的第一引脚之间的间隙。形成两阶段热固性胶层于第一引脚群的另一侧，两阶段热固性胶层进一步填入任二相邻的第一引脚之间的间隙。使第一芯片贴合于两阶段热固性胶层，且第一芯片与载体分别位于第一引脚群的相对两侧。采用打线接合的方式使第一芯片电性连接第一引脚群与第二引脚群。形成封装胶体，以包覆导线架、两阶段热固性胶层及第一芯片。
在本发明的一实施例中，上述的半导体封装结构的制作方法还包括以下步骤。在使第一芯片贴合于两阶段热固性胶层之后，进行一道烘烤程序，使第一芯片通过两阶段热固性胶层固定于第一引脚群之后，再移除载体。
在本发明的一实施例中，上述的在使第一芯片贴合于两阶段热固性胶层的过程中，第一芯片的主动表面朝向两阶段热固性胶层，并使第一芯片的主动表面的至少部分落在第一引脚群与第二引脚群之间。
在本发明的一实施例中，上述的形成两阶段热固性胶层于第一引脚群的方法是采用网版印刷制程。
在本发明的一实施例中，上述的导线架还包括汇流条，位于第一引脚群与第二引脚群之间，在使第一芯片贴合于两阶段热固性胶层的过程中，第一芯片的端部自第一引脚群朝向第二引脚群延伸并止于汇流条与第二引脚群之间，并采用打线接合的方式使第一芯片电性连接汇流条。
在本发明的一实施例中，上述的半导体封装结构的制作方法还包括以下步骤。在使第一芯片贴合于两阶段热固性胶层之后，使第二芯片贴合于第一芯片，且第一芯片位于两阶段热固性胶层与第二芯片之间。采用打线接合的方式使第一芯片电性连接第一引脚群、第二芯片电性连接第二引脚群及第一芯片电性连接第二芯片，第一芯片通过第二芯片电性连接第二引脚群。
本发明的半导体封装结构包括导线架、两阶段热固性胶层、第一芯片以及封装胶体。导线架包括第一引脚群与第二引脚群，其中第一引脚群包括多个第一引脚。两阶段热固性胶层设置于第一引脚群的一侧，且进一步填充于任二相邻的第一引脚之间的间隙内。第一芯片贴合于两阶段热固性胶层，以通过两阶段热固性胶层连接第一引脚群，且第一芯片电性连接第一引脚群与第二引脚。封装胶体包覆导线架、两阶段热固性胶层及第一芯片。
在本发明的一实施例中，上述的半导体封装结构还包括载体，设置于第一引脚群的另一侧，且被封装胶体包覆。第一芯片载体分别位于第一引脚群的相对两侧，其中载体覆盖任二相邻的第一引脚之间的间隙，且填充于任二相邻的第一引脚之间的间隙内的两阶段热固性胶层接触载体。
在本发明的一实施例中，上述的导线架还包括汇流条，位于第一引脚群与第二引脚群之间。第一芯片的端部自第一引脚群朝向第二引脚群延伸并止于汇流条与第二引脚群之间，且第一芯片电性连接汇流条。
在本发明的一实施例中，上述的半导体封装结构还包括第二芯片，贴合于第一芯片，且被封装胶体包覆。第一芯片位于两阶段热固性胶层与第二芯片之间，其中第一芯片电性连接第一引脚群，第二芯片电性连接第二引脚群，且第一芯片电性连接第二芯片，以使第一芯片通过第二芯片电性连接第二引脚群。
基于上述，第一引脚群具有相对的第一侧与第二侧，且第一侧设有电性接点，通过将芯片设置于第一引脚群的第二侧，本发明的半导体封装结构的制作方法能避免发生内引脚的第一侧上的电性接点被芯片覆盖的情事，故有利于大芯片尺寸封装。另一方面，芯片通过两阶段热固性胶层固定于第一引脚群的第二侧而不会轻易地自导线架脱落，故本发明的半导体封装结构具有良好的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1D是本发明一实施例的半导体封装结构的制作过程的示意图；
图2A是对应于图1A的俯视示意图；
图2B是图1B沿剖线I-I的剖面示意图；
图2C是图1C沿剖线J-J的剖面示意图；
图3是本发明另一实施例的半导体封装结构的示意图；
图4是本发明又一实施例的半导体封装结构的示意图；
图5是本发明再一实施例的半导体封装结构的示意图。
附图标号说明：
100、100A～100C：半导体封装结构
101：通道
110：导线架
111：第一引脚群
111a、112a：第一侧
111b、112b：第二侧
111c：第一引脚
111d：间隙
112：第二引脚群
112c：第二引脚
113：汇流条
120：载体
130：两阶段热固性胶层
140：第一芯片
141、171：主动表面
141a、171a：区段
142：端部
143：背表面
150～154：导线
160：封装胶体
170：第二芯片
具体实施方式
图1A至图1D是本发明一实施例的半导体封装结构的制作过程的示意图。图2A是对应于图1A的俯视示意图。图2B是图1B沿剖线I-I的剖面示意图。图2C是图1C沿剖线J-J的剖面示意图。请参考图1A与图2A，在本实施例中，首先，提供导线架110，其中导线架110包括相对的第一引脚群111与第二引脚群112，第一引脚群111是由多根第一引脚111c采适当间距并列而成，且第二引脚群112是由多根第二引脚112c采适当间距并列而成。举例来说，任二根相邻的第一引脚111c之间维持间隙111d，而任二根相邻的第二引脚112c之间的间隙的大小可与间隙111d的大小相同，但本发明不限于此。
第一引脚群111具有相对的第一侧111a与第二侧111b，而第二引脚群112具有相对的第一侧112a与第二侧112b。第一引脚群111的第一侧111a与第二引脚群112的第一侧112a面向同侧，而第一引脚群111的第二侧111b与第二引脚群112的第二侧112b面向同侧。进一步来说，第一引脚群111与第二引脚群112彼此面对的-二端部互为分离而形成通道101，且第一引脚群111的长度大于第二引脚群112的长度。另一方面，导线架110还包括汇流条113，位于第一引脚群111与第二引脚群112之间的通道101内。如图1A所示，第一引脚群111与汇流条113之间维持间隙，而汇流条113与第二引脚群112之间维持间隙。
接着，设置载体120于第一引脚群111的第一侧111a，其中载体120局部覆盖于第一引脚群111的第一侧111a，且不覆盖第一引脚群111的第一侧111a最接近第二引脚群112的区块以形成打线区。举例来说，载体120可为胶带或隔板与胶带(或胶体)的组合，用以贴附于第一引脚群111的第一侧111a，故载体120不会任意相对于第一引脚群111移动。另一方面，载体120用以覆盖任二根相邻的第一引脚111c之间的间隙111d，而每一个间隙111d被载体120覆盖的程度以及载体120所覆盖的间隙111d的数量视实际制程需求而定。
请参考图1B与图2B，接着，形成两阶段热固性胶层130于第一引脚群111的第二侧111b，其中两阶段热固性胶层130又称半硬化阶段环氧树脂(b-stage epoxy resin)，且可通过网版印刷制程形成于第一引脚群111的第二侧111b。在本实施例中，两阶段热固性胶层130在第一引脚群111的第二侧111b的分布范围大致上与载体120在第一引脚群111的第一侧111a的分布范围相同或相近，其中两阶段热固性胶层130进一步填入任二相邻的第一引脚111c之间的间隙111d，且两阶段热固性胶层130受载体120的限制而不会随意地流动。
另一方面，填充于任二相邻的第一引脚111c之间的间隙111d内的两阶段热固性胶层130接触载体120，并且接触载体120暴露于任二相邻的第一引脚111c之间的间隙111d内的表面，通过黏附面积的提升，两阶段热固性胶层130不易自第一引脚群111之间隙脱落，故有助于提高制程良率。在其他实施例中，填充于任二相邻的第一引脚之间的间隙内的两阶段热固性胶层可不接触载体，也就是与载体暴露于任二相邻的第一引脚之间的间隙内的表面保持距离。
请参考图1C与图2C，接着，使第一芯片140贴合于两阶段热固性胶层130，且第一芯片140与载体120分别位于第一引脚群111的相对两侧。进一步来说，第一芯片140的主动表面141朝向自第一引脚群111的第二侧111b与两阶段热固性胶层130，并以主动表面141贴附于两阶段热固性胶层130，后续经由一道烘烤程序使两阶段热固性胶层130固化，以使第一芯片140通过两阶段热固性胶层130固定于第一引脚群111的第二侧111b。
另一方面，第一芯片140的主动表面141具有区段141a，其中区段141a未与两阶段热固性胶层130相接触，且落在第一引脚群111与第二引脚群112之间(即落在通道101内)。进一步而言，第一芯片140的主动表面141设有焊垫，且位在区段141a内。如图1C所示，第一芯片140中对应于区段141a的端部142自第一引脚群111朝向第二引脚群112延伸并止于汇流条113与第二引脚群112之间(即朝向第二引脚群112延伸并止于通道101内)，且主动表面141上的焊垫例如是落在汇流条113与第二引脚群112之间。
请参考图1C，接着，采用打线接合的方式使第一芯片140电性连接第一引脚群111与第二引脚群112。举例来说，导线150自主动表面141上的焊垫穿过汇流条113与第二引脚群112之间的间隙，并跨越汇流条113朝向第一引脚群111的第一侧111a延伸，以电性接合于第一引脚群111上的打线区。导线151自主动表面141上的焊垫穿过汇流条113与第二引脚群112之间的间隙，并朝向汇流条113延伸，以电性接合于汇流条113上。导线151在汇流条113上的电性接合点与导线150在第一引脚群111上的电性接合点面向同侧。另一方面，导线152自主动表面141上的焊垫穿过汇流条113与第二引脚群112之间的间隙，并朝向第二引脚群112的第一侧112a延伸，以电性接合第二引脚群112上的打线区。特别说明的是，上述导线的穿引方式可视实际制程需求而调整。
请参考图1D，最后，形成封装胶体160，以包覆导线架110、载体120、两阶段热固性胶层130、第一芯片140以及导线150～152。至此，本实施例的半导体封装结构100的制作大致完成，且经上述制作流程所得的半导体封装结构100具有良好的可靠度。
图3是本发明另一实施例的半导体封装结构的示意图。请参考图3，本实施例的半导体封装结构100A与上述实施例的半导体封装结构100略有不同，进一步而言，本实施例的半导体封装结构100A还包括固定于第一芯片140的背表面143的第二芯片170，且第二芯片170被封装胶体160包覆。
就本实施例的半导体封装结构100A的制程而言，在使第一芯片140贴合于两阶段热固性胶层130之后，使第二芯片170以主动表面171贴合于第一芯片140的背表面143，且第一芯片140位于两阶段热固性胶层130与第二芯片170之间。进一步来说，第二芯片170的主动表面171具有区段171a，其中区段171a未与第一芯片140的背表面143相贴合，且延伸超出第一芯片140的端部142。并且，主动表面171的区段171a落在汇流条113与第二引脚群112之间。
另一方面，第一芯片140未直接电性连接第二引脚群112，而是通过第二芯片170间接电性连接第二引脚群112。并且，第二芯片170通过第一芯片140间接电性连接汇流条113与第一引脚群111。举例来说，第二芯片170的主动表面171设有焊垫，且位于区段171a内。如图3所示，导线153自第二芯片170的主动表面171上的焊垫朝向延伸第一芯片140的主动表面141延伸，以电性接合于主动表面141上的焊垫。导线154自第二芯片170的主动表面171上的焊垫穿过汇流条113与第二引脚群112之间的间隙，并朝向第二引脚群112的第一侧112a延伸，以电性接合第二引脚群112上的打线区。特别说明的是，上述导线的穿引方式可视实际制程需求而调整。
图4是本发明又一实施例的半导体封装结构的示意图。请参考图4，本实施例的半导体封装结构100B与上述实施例的半导体封装结构100略有不同，进一步而言，本实施例的半导体封装结构100B未设有载体120(见图1D)。
就本实施例的半导体封装结构100B的制程而言，载体120(见图1D)在封装胶体160形成前被移除。更进一步而言，在经由一道烘烤程序使两阶段热固性胶层130固化，以使第一芯片140通过两阶段热固性胶层130固定于第一引脚群111的第二侧111b之后，载体120(见图1D)即被移除。
图5是本发明再一实施例的半导体封装结构的示意图。请参考图5，本实施例的半导体封装结构100C与上述实施例的半导体封装结构100A略有不同，进一步而言，本实施例的半导体封装结构100C未设有载体120(见图3)。
就本实施例的半导体封装结构100C的制程而言，载体120(见图3)在封装胶体160形成前被移除。更进一步而言，在经由一道烘烤程序使两阶段热固性胶层130固化，以使第一芯片140通过两阶段热固性胶层130固定于第一引脚群111的第二侧111b之后，载体120(见图3)即被移除。
综上所述，第一引脚群有相对的第一侧与第二侧，且第一侧设有打线区，通过将芯片设置于第一引脚群的第二侧，本发明的半导体封装结构的制作方法能避免发生第一引脚群的第一侧上的打线区被芯片覆盖的情事，故有利于大芯片尺寸封装。在形成两阶段热固性胶层于第一引脚群的第二侧时，第一引脚群的第一侧设有载体，藉以防止两阶段热固性胶层随意地流动或自第一引脚群脱落，故有助于提高制程良率。另一方面，芯片通过两阶段热固性胶层固定于第一引脚群的第二侧而不会轻易地自导线架脱落，故本发明的半导体封装结构具有良好的可靠度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种半导体封装结构的制作方法，其特征在于，包括：
提供导线架，包括第一引脚群与第二引脚群；
设置载体于所述第一引脚群的一侧，其中所述第一引脚群包括多个第一引脚，且所述载体覆盖所述多个第一引脚中任二相邻者之间的间隙；
形成两阶段热固性胶层于所述第一引脚群的另一侧，所述两阶段热固性胶层进一步填入所述多个第一引脚中任二相邻者之间的间隙；
使第一芯片贴合于所述两阶段热固性胶层，且所述第一芯片与所述载体分别位于所述第一引脚群的相对两侧；
采用打线接合的方式使所述第一芯片电性连接所述第一引脚群与所述第二引脚群；以及
形成封装胶体，以包覆所述导线架、所述两阶段热固性胶层及所述第一芯片。
2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：
在使所述第一芯片贴合于所述两阶段热固性胶层之后，进行一道烘烤程序，使所述第一芯片通过所述两阶段热固性胶层固定于所述第一引脚群之后，再移除所述载体。
3.根据权利要求2所述的半导体封装结构的制作方法，其特征在于，在使所述第一芯片贴合于所述两阶段热固性胶层的过程中，所述第一芯片的主动表面朝向所述两阶段热固性胶层，并使所述第一芯片的主动表面的至少部分落在所述第一引脚群与所述第二引脚群之间。
4.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，形成所述两阶段热固性胶层于所述第一引脚群的方法是采用网版印刷制程。
5.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述导线架还包括汇流条，位于所述第一引脚群与所述第二引脚群之间，在使所述第一芯片贴合于所述两阶段热固性胶层的过程中，所述第一芯片的端部自所述第一引脚群朝向所述第二引脚群延伸并止于所述汇流条与所述第二引脚群之间，并采用打线接合的方式使所述第一芯片电性连接所述汇流条。
6.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：
在使所述第一芯片贴合于所述两阶段热固性胶层之后，使第二芯片贴合于所述第一芯片，且所述第一芯片位于所述两阶段热固性胶层与所述第二芯片之间；以及
采用打线接合的方式使所述第一芯片电性连接第一引脚群、所述第二芯片电性连接第二引脚群及所述第一芯片电性连接所述第二芯片，所述第一芯片通过所述第二芯片电性连接所述第二引脚群。
7.一种半导体封装结构，其特征在于，包括：
导线架，包括第一引脚群与第二引脚群，其中所述第一引脚群包括多个第一引脚；
两阶段热固性胶层，设置于所述第一引脚群的一侧，且进一步填充于所述多个第一引脚中任二相邻者之间的间隙内；
第一芯片，贴合于所述两阶段热固性胶层，以通过所述两阶段热固性胶层连接所述第一引脚群，且所述第一芯片电性连接所述第一引脚群与所述第二引脚；以及
封装胶体，包覆所述导线架、所述两阶段热固性胶层及所述第一芯片。
8.根据权利要求7所述的半导体封装结构，其特征在于，还包括：
载体，设置于所述第一引脚群的另一侧，且被所述封装胶体包覆，所述第一芯片与所述载体分别位于所述第一引脚群的相对两侧，其中所述载体覆盖所述多个第一引脚中任二相邻者之间的间隙，且填充于所述多个第一引脚中任二相邻者之间的间隙内的所述两阶段热固性胶层接触所述载体。
9.根据权利要求7所述的半导体封装结构，其特征在于，所述导线架还包括汇流条，位于所述第一引脚群与所述第二引脚群之间，所述第一芯片的端部自所述第一引脚群朝向所述第二引脚群延伸并止于所述汇流条与所述第二引脚群之间，且所述第一芯片电性连接所述汇流条。
10.根据权利要求7所述的半导体封装结构，其特征在于，还包括：
第二芯片，贴合于所述第一芯片，且被所述封装胶体包覆，所述第一芯片位于所述两阶段热固性胶层与所述第二芯片之间，其中所述第一芯片电性连接所述第一引脚群，所述第二芯片电性连接所述第二引脚群，且所述第一芯片电性连接所述第二芯片，以使所述第一芯片通过所述第二芯片电性连接所述第二引脚群。
CN201910222534.1A 2018-12-04 2019-03-22 半导体封装结构及其制作方法 Active CN111276407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107143416 2018-12-04
TW107143416A TWI692042B (zh) 2018-12-04 2018-12-04 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
CN111276407A true CN111276407A (zh) 2020-06-12
CN111276407B CN111276407B (zh) 2022-05-31

Family

ID=71001556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910222534.1A Active CN111276407B (zh) 2018-12-04 2019-03-22 半导体封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN111276407B (zh)
TW (1) TWI692042B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093719A1 (en) * 2006-07-12 2008-04-24 Chipmos Technologies(Shanghai) Ltd. Chip package structure
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362097B (en) * 2007-12-26 2012-04-11 Powertech Technology Inc Semiconductor package with wire-bonding on multi-zigzag fingers
TWI355732B (en) * 2008-03-20 2012-01-01 Powertech Technology Inc Lead-on-paddle semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093719A1 (en) * 2006-07-12 2008-04-24 Chipmos Technologies(Shanghai) Ltd. Chip package structure
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW202022956A (zh) 2020-06-16
TWI692042B (zh) 2020-04-21
CN111276407B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US5897339A (en) Lead-on-chip semiconductor device package having an adhesive layer formed from liquid adhesive and method for manufacturing the same
US4974057A (en) Semiconductor device package with circuit board and resin
US6861734B2 (en) Resin-molded semiconductor device
US6927096B2 (en) Method of manufacturing a semiconductor device
US6919627B2 (en) Multichip module
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US20030211660A1 (en) BOC BGA package for die with I-shaped bond pad layout
US7419855B1 (en) Apparatus and method for miniature semiconductor packages
US20030148557A1 (en) BOC BGA package for die with I-shaped bond pad layout
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US6998297B2 (en) Wafer level packaging
US7642638B2 (en) Inverted lead frame in substrate
US20040042185A1 (en) Tab package and method for fabricating the same
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
US20020113304A1 (en) Dual die package and manufacturing method thereof
CN111276407B (zh) 半导体封装结构及其制作方法
JP2009099905A (ja) 半導体装置
CN115995440A (zh) 半导体封装结构及其制造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
KR100487135B1 (ko) 볼그리드어레이패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant