以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
本発明は、フラッシュメモリー等の不揮発メモリーや、DRAM(Dynamic Random Access Memory)等のRAMを含む各種の記憶装置に適用可能であるが、以下においては、一例として、本発明をフラッシュメモリーに適用した実施形態について説明する。
<記憶装置の全体構成>
図1は、本発明の各実施形態に係る記憶装置の構成例を示すブロック図である。図1に示すように、この記憶装置は、メモリーセルアレイ10と、電源回路20と、ワード線駆動電圧生成回路30と、ワード線駆動回路40と、ソース線駆動回路50と、スイッチ回路60と、メモリー制御回路70とを含んでいる。
メモリーセルアレイ10は、行方向(図中の横方向)及び列方向(図中の縦方向)にマトリックス状に配置されたM行N列のメモリーセルを含んでいる(M及びNは、2以上の整数)。例えば、メモリーセルアレイ10は、2048行のメモリーセルを含んでいる。また、1行のメモリーセルは、1024個のメモリーセルを含み、128個の8ビットデータを記憶することができる。
また、メモリーセルアレイ10は、複数のワード線WL0、WL1、・・・、WLm、・・・と、複数のソース線SL0、SL1、・・・、SLm、・・・と、複数のビット線BL0、BL1、・・・、BLn、・・・とを含んでいる。各々のワード線及びソース線は、それぞれの行に配置された複数のメモリーセルに接続されている。また、各々のビット線は、それぞれの列に配置された複数のメモリーセルに接続されている。
電源回路20には、ロジック回路用のロジック電源電位VDDと、データ消去及びデータ書き込み用の高電源電位VPPと、電位の基準となる基準電源電位VSS(以下においては、接地電位0Vとする)とが、外部から供給される。ロジック電源電位VDDは、集積回路装置において記憶装置と共に使用されるCPU等の電源電位と共用されても良い。一般的に、ロジック電源電位VDDが1.0V〜1.8V程度であるのに対し、高電源電位VPPは5V〜10V程度である。
電源回路20は、ロジック電源電位VDDをワード線駆動電圧生成回路30及びメモリー制御回路70に供給すると共に、メモリー制御回路70の制御の下で、ロジック電源電位VDD又は高電源電位VPPを、必要に応じて記憶装置の各部に供給する。図1においては、電源回路20からワード線駆動電圧生成回路30に供給される電源電位がワード線電源電位VWLとして示されており、電源回路20からソース線駆動回路50に供給される電源電位がソース線電源電位VSLとして示されている。例えば、読み出しモードにおいて、電源回路20は、ワード線電源電位VWLとしてロジック電源電位VDDをワード線駆動電圧生成回路30に供給する。
ワード線駆動電圧生成回路30は、読み出しモードにおいて、電源回路20から供給されるワード線電源電位VWLをワード線駆動回路40に供給する。また、ワード線駆動電圧生成回路30は、メモリー制御回路70から供給される昇圧開始信号SUPが活性化されると、ワード線電源電位VWLを上昇させて昇圧電位VUP(例えば、1.5V〜2.0V程度)を生成し、昇圧電位VUPをワード線駆動回路40に供給する。
ワード線駆動回路40は、複数のワード線WL0、WL1、・・・、WLm、・・・に接続されており、メモリー制御回路70によって選択されるメモリーセルに接続されたワード線を駆動する。ソース線駆動回路50は、複数のソース線SL0、SL1、・・・、SLm、・・・に接続されており、メモリー制御回路70によって選択されるメモリーセルに接続されたソース線を駆動する。
スイッチ回路60は、例えば、複数のビット線BL0、BL1、・・・、BLn、・・・の経路にそれぞれ接続された複数のトランジスターを含み、それらのトランジスターは、メモリー制御回路70の制御の下でオン又はオフする。メモリー制御回路70は、スイッチ回路60を介して、複数のビット線BL0、BL1、・・・、BLn、・・・に接続されたメモリーセルに接続可能となっている。
メモリー制御回路70は、例えば、組み合わせ回路又は順序回路を含む論理回路や、アナログ回路等で構成され、リファレンスセル70aを含んでいる。メモリー制御回路70には、チップセレクト信号CS、モードセレクト信号MS、クロック信号CK、及び、アドレス信号ADが供給される。
チップセレクト信号CSによって記憶装置が選択されたときに、メモリー制御回路70は、モードセレクト信号MSに従って、消去モード、書き込みモード、又は、読み出しモード等に記憶装置を設定し、メモリーセルアレイ10に含まれているメモリーセルに消去動作、書き込み動作、又は、読み出し動作等を行わせるように電源回路20〜スイッチ回路60を制御する。
書き込みモードにおいて、メモリー制御回路70は、クロック信号CKに同期して書き込みデータを入力し、アドレス信号ADによって指定されたメモリーセルにデータを書き込むように記憶装置の各部を制御する。
読み出しモードにおいて、メモリー制御回路70は、アドレス信号ADによって指定されたメモリーセルからデータを読み出すように記憶装置の各部を制御すると共に、昇圧開始信号SUPを活性化させる。その後、メモリー制御回路70は、アドレス信号ADによって指定されたメモリーセルにビット線を介して接続されたスイッチ回路60のトランジスターをオンさせて、そのメモリーセルに流れる読み出し電流に基づいてデータを読み出し、クロック信号CKに同期して読み出しデータを出力する。
その際に、メモリー制御回路70は、リファレンスセル70aに流れる電流に基づいて判定電流を生成し、アドレス信号ADによって指定されたメモリーセルに流れる読み出し電流を判定電流と比較することにより、そのメモリーセルに記憶されているデータが「0」であるか「1」であるかを判定する。
例えば、メモリー制御回路70において、プリチャージ信号がハイレベルに活性化されると、データの読み出しに先立ってビット線やセンスアンプ出力線等の信号線のプリチャージが行われる。プリチャージ後にセンスアンプ信号がハイレベルに活性化されると、センスアンプが動作を開始して読み出し信号を増幅する。センスアンプが増幅する読み出し信号のレベル差が大きいほど、確実にデータを判定することができる。
そこで、本実施形態においては、読み出しモードが開始したときにメモリー制御回路70が昇圧開始信号SUPを活性化し、ワード線駆動電圧生成回路30が、電源回路20から供給される電源電圧を昇圧してワード線駆動回路40に供給することによって、読み出し信号の振幅を大きくする。
<第1の実施形態>
図2は、本発明の第1の実施形態に係るワード線駆動電圧生成回路及びメモリーセル等の構成例を示す回路図である。図2に示すように、各々のメモリーセルMCは、コントロールゲート、フローティングゲート、ソース、及び、ドレインを有するNチャネルMOSトランジスターを含んでいる。メモリーセルMCのトランジスターは、フローティングゲートに蓄積される電荷に応じて1ビットのデータを記憶する。
各々のワード線WLmは、それぞれの行に配置された複数のメモリーセルMCのトランジスターのコントロールゲートに接続されている。各々のソース線SLmは、それぞれの行に配置された複数のメモリーセルMCのトランジスターのソースに接続されている。各々のビット線BLnは、それぞれの列に配置された複数のメモリーセルMCのトランジスターのドレインに接続されている。
図2に示す例においては、1行のメモリーセル11について、ワード線WLmの他に、メインワード線MWLmが設けられている。メインワード線MWLmには、メモリーセルアレイを構成する複数行のメモリーセルの内から1行のメモリーセル11を選択するためのローアクティブの行選択信号が、メモリー制御回路70(図1)から供給される。
ワード線駆動回路40は、1行のメモリーセル11に接続されたワード線WLmを駆動するワード線ドライバー41を含んでいる。ワード線ドライバー41は、PチャネルMOSトランジスターQP41と、NチャネルMOSトランジスターQN41とを含み、行選択信号を反転して出力するインバーターとして機能する。
トランジスターQP41のゲート及びトランジスターQN41のゲートは、メインワード線MWLmに接続されており、トランジスターQP41のドレイン及びトランジスターQN41のドレインは、ワード線WLmに接続されている。トランジスターQP41のソースには、ワード線駆動電圧生成回路30からワード線電源電位VWL又は昇圧電位VUPが供給され、トランジスターQN41のソースは、基準電源電位VSSの配線に接続されている。
ソース線駆動回路50は、1行のメモリーセル11に接続されたソース線SLmを駆動するソース線ドライバー51を含んでいる。ソース線ドライバー51は、PチャネルMOSトランジスター及びNチャネルMOSトランジスターで構成されるトランスミッションゲートTGを含み、ソース線SLmと所定の電位の配線との間の接続を開閉するスイッチ回路として機能する。
トランスミッションゲートTGにおいて、PチャネルMOSトランジスターのゲートは、メインワード線MWLmに接続されており、NチャネルMOSトランジスターのゲートは、ワード線WLmに接続されている。また、読み出しモードにおいては、ソース線駆動回路50が、所定の電位として基準電源電位VSSを供給する。
読み出しモードにおいて、選択されていないメインワード線MWLmにハイレベルの行選択信号が供給されることにより、メインワード線MWLmに接続されたワード線ドライバー41において、トランジスターQP41がオフ状態となり、トランジスターQN41がオン状態となる。従って、ワード線ドライバー41は、ワード線WLmに基準電源電位VSSを供給する。また、トランスミッションゲートTGは、オフ状態となる。
一方、選択されたメインワード線MWLmにローレベルの行選択信号が供給されることにより、メインワード線MWLmに接続されたワード線ドライバー41において、トランジスターQP41がオン状態となり、トランジスターQN41がオフ状態となる。従って、ワード線ドライバー41は、ワード線WLmにワード線電源電位VWL又は昇圧電位VUPを供給する。また、トランスミッションゲートTGがオン状態となって、ソース線SLmに基準電源電位VSSを供給する。
ワード線WLmの電位がハイレベルになると、ビット線BLnが選択されたときに、ワード線WLm及びビット線BLnに接続されたメモリーセルMCが、ビット線BLnに読み出し電流を流す。メモリー制御回路70(図1)は、この読み出し電流に基づいて、メモリーセルMCに保持されているデータが「1」であるか「0」であるかを判定し、読み出されたデータを出力する。
ワード線駆動電圧生成回路30は、昇圧開始信号SUPが活性化されると、ノードN1とノードN2との間に供給される電源電圧(VWL−VSS)に基づいて、ワード線ドライバー41にノードN3を介して供給される昇圧電圧(VUP−VSS)を生成する。図2に示す例においては、トランジスターQP41がオンのとき、ワード線ドライバー41のトランジスターQP41のソースとトランジスターQN41のソースとの間に、昇圧電圧(VUP−VSS)が供給される。なお、読み出しモードにおいて、ワード線電源電位VWLは、ロジック電源電位VDDと等しくなっている。
図2に示すように、ワード線駆動電圧生成回路30は、昇圧制御回路31と、レベル検出用電流生成回路32と、定電流源33と、PチャネルMOSトランジスターQP31及びQP32と、NチャネルMOSトランジスターQN32と、キャパシターC1とを含んでいる。なお、本願において、「定電流源」とは、負荷が変動しても同じ電流を流し続けようとする回路のことをいい、インピーダンスが高い回路ということもできる。
昇圧制御回路31は、昇圧開始信号SUP、及び、レベル検出用電流生成回路32によって生成されるレベル検出用電流に基づいて、制御信号CNT1、CNT2、CNT3を生成する。トランジスターQP31は、ノードN1に接続されたソースと、ノードN3に接続されたドレインとを有している。トランジスターQP31のゲートには、昇圧制御回路31から出力される制御信号CNT1が印加される。
キャパシターC1は、ノードN3に接続された端子Aと、トランジスターQP32のドレイン及びトランジスターQN32のドレインに接続された端子Bとを有している。例えば、キャパシターC1は、PチャネルMOSトランジスターによって構成され、ゲートが、第1の電極(端子A)に相当し、ソース、ドレイン、及び、バックゲートが、第2の電極(端子B)に相当する。
定電流源33は、ノードN1とトランジスターQP32との間に接続されて、トランジスターQP32に電流を供給する。トランジスターQP32は、定電流源33に接続されたソースと、キャパシターC1の端子Bに接続されたドレインとを有している。トランジスターQP32のゲートには、昇圧制御回路31から出力される制御信号CNT2が印加される。
トランジスターQN32は、キャパシターC1の端子Bに接続されたドレインと、ノードN2に接続されたソースとを有している。トランジスターQN32のゲートには、昇圧制御回路31から出力される制御信号CNT3が印加される。
読み出しモードにおいて、昇圧開始信号SUPが非活性化されているときには、昇圧制御回路31がローレベルの制御信号CNT1を出力するので、トランジスターQP31が導通状態(オン状態)となって、ノードN1からノードN3にワード線電源電位VWLを供給する。それにより、ワード線ドライバー41は、ワード線WLmにワード線電源電位VWLを供給する。
また、昇圧開始信号SUPが非活性化されているときには、昇圧制御回路31がハイレベルの制御信号CNT2及びCNT3を出力するので、トランジスターQP32が非導通状態(オフ状態)となり、トランジスターQN32が導通状態(オン状態)となって、キャパシターC1の端子BをノードN2に接続する。
次に、昇圧開始信号SUPが活性化されると、昇圧制御回路31が制御信号CNT1をハイレベルに変化させるので、トランジスターQP31がオフ状態となる。また、昇圧制御回路31が制御信号CNT2及びCNT3をローレベルに変化させるので、トランジスターQP32がオン状態となり、トランジスターQN32がオフ状態となって、定電流源33からキャパシターC1の端子Bに正の電荷を供給する。
キャパシターC1に充電される電荷量に応じてキャパシターC1の端子Bの電位が上昇し、キャパシターC1の端子AからノードN3に正の電荷が放出されて、ノードN3の電位がワード線電源電位VWLから昇圧電位VUPに上昇する。それにより、ワード線ドライバー41は、ワード線WLmに昇圧電位VUPを供給する。
昇圧制御回路31が制御信号CNT2をハイレベルに変化させると、トランジスターQP32がオフ状態となって、昇圧動作が停止する。また、ワード線WLm及びビット線BLnに接続されたメモリーセルMCの読み出し電流に基づいて、メモリーセルMCからデータが読み出される。
図3は、図2における昇圧制御回路及びレベル検出用電流生成回路の構成例を示す回路図である。図3に示すように、昇圧制御回路31は、インバーター80〜84と、NOR回路85と、インバーター86と、NAND回路87と、PチャネルMOSトランジスターQP33と、NチャネルMOSトランジスターQN33とを含んでいる。
インバーター80及び81は、ハイアクティブの昇圧開始信号SUPをバッファーして制御信号CNT1として出力する。インバーター82は、制御信号CNT1を反転して制御信号CNT3として出力する。一方、制御信号CNT2は、昇圧開始信号SUP及びレベル検出用電流に基づいて生成される。
レベル検出用電流生成回路32は、インバーター88及び89と、参照用のダミーのメモリーセルDC1〜DC4とを含んでいる。インバーター88及び89に含まれているPチャネルMOSトランジスターのソースは、ノードN3に電気的に接続されている。従って、インバーター88及び89は、昇圧開始信号SUPのハイレベルの電位をノードN3の電位にシフトする。
メモリーセルDC1〜DC4の各々は、図1に示すメモリーセルアレイ10を構成するメモリーセルのトランジスターと同一構造を有するNチャネルMOSトランジスターで構成される。メモリーセルDC1〜DC4の各々は、検出ノードNDに接続されたドレインと、インバーター89の出力端子に接続されたゲートと、基準電源電位VSSの配線に接続されたソースとを有している。メモリーセルDC1〜DC4の各々において、ゲートに印加されるノードN3の電位に基づいて、ドレイン・ソース間にレベル検出用電流が流れる。
図3においては、メモリーセルDC1〜DC4が並列に接続されているが、ダミーのメモリーセルは、1つのメモリーセルで構成されても良いし、複数のメモリーセルが並列接続以外の方法で接続されても良い。ダミーのメモリーセルがイレーズ状態又はプログラム状態に設定可能な場合には、閾値電圧が高いプログラム状態に設定されていることが望ましい。それにより、メモリーセルアレイ10においてプログラム状態のメモリーセルがオンしない程度の昇圧状態であるか否かを検知することができる。
昇圧制御回路31において、インバーター83は、昇圧開始信号SUPを反転して出力し、インバーター84は、インバーター83の出力信号を反転して出力する。トランジスターQP33は、ロジック電源電位VDDが供給されるソースと、インバーター84の出力信号が印加されるゲートと、検出ノードNDに接続されたドレインとを有している。
NOR回路85は、インバーター83の出力信号と検出ノードNDにおける信号との論理和を求め、論理和を表す信号を反転して出力する。インバーター86は、NOR回路85の出力信号を反転して出力する。NAND回路87は、制御信号CNT1とインバーター86の出力信号との論理積を求め、論理積を表す信号を反転して制御信号CNT2として出力する。
読み出しモードにおいて、昇圧開始信号SUPがローレベルに非活性化されているときには、制御信号CNT1がローレベルになり、制御信号CNT2及びCNT3がハイレベルになる。従って、昇圧制御回路31は、トランジスターQP31及びQN32をオン状態に制御すると共に、トランジスターQP32をオフ状態に制御する。また、インバーター84の出力信号がローレベルになるので、トランジスターQP33がオン状態となって検出ノードNDに正の電荷を充電するので、検出ノードNDにおける信号がハイレベルになる。
昇圧開始信号SUPがハイレベルに活性化されると、制御信号CNT1がハイレベルになり、制御信号CNT2及びCNT3がローレベルになる。従って、昇圧制御回路31は、トランジスターQP31及びQN32をオフ状態に制御すると共に、トランジスターQP32をオン状態に制御する。それにより、トランジスターQP32が定電流源33からキャパシターC1の端子Bに正の電荷を供給するので、ノードN3とノードN2との間の電圧が昇圧される。
レベル検出用電流生成回路32は、昇圧電圧に基づいて、図1に示すメモリーセルアレイ10に含まれている複数のメモリーセルの読み出し電流に対応したレベル検出用電流を生成する。例えば、レベル検出用電流は、メモリーセルアレイ10に含まれている閾値電圧が高いプログラム状態のメモリーセルがオンしない程度の昇圧電圧がワード線に供給されているか否かを表している。
昇圧開始信号SUPがローレベルからハイレベルに活性化されたときには、メモリーセルDC1〜DC4に十分な昇圧電圧が印加されていないので、検出ノードNDの電位が所定の電位以上となっている。昇圧動作が開始された後、昇圧電圧がメモリーセルDC1〜DC4の閾値電圧よりも高くなったときに、メモリーセルDC1〜DC4にレベル検出用電流が流れ始めて、検出ノードNDの電位が所定の電位よりも低下する。それにより、NOR回路85の出力信号がハイレベルとなるので、トランジスターQN33がオン状態となって、その状態が保持される。
そのとき、インバーター86の出力信号がローレベルとなり、NAND回路87が、制御信号CNT2をハイレベルに変化させる。それにより、トランジスターQP32がオフ状態となるので、キャパシターC1の端子Bの電位上昇が停止して、昇圧動作が停止する。このようにして、昇圧制御回路31は、レベル検出用電流生成回路32によって生成されるレベル検出用電流に基づいて、トランジスターQP32をオフ状態に制御する。上記の構成により、昇圧制御回路31は、昇圧開始信号SUP及びレベル検出用電流に基づいて、ワード線駆動電圧生成回路30における昇圧動作を制御することができる。
図4は、図2における定電流源の構成例を示す回路図である。図4に示すように、定電流源33は、ノードN1とノードN4との間に接続され、ゲートがドレインに接続された少なくとも1つのPチャネル又はNチャネルMOSトランジスターと、ノードN4とノードN2との間に接続された抵抗R31とを含んでいる。図4には、一例として、ノードN1とノードN4との間に直列に接続された2つのPチャネルMOSトランジスターQP34及びQP35が示されている。トランジスターQP34及びQP35の各々は、ダイオードと等価であり、ワード線電源電位VWLを略一定の電圧(閾値電圧)だけ降下させてノードN4に供給する。
また、定電流源33は、ノードN1に接続されたソースと、ノードN4に接続されたゲートと、トランジスターQP32のソースに接続されたドレインとを有し、トランジスターQP32に電流を供給するトランジスターQP36を含んでいる。トランジスターQP36のゲート・ソース間電圧は、電源電圧(VWL−VSS)によらずに略一定に保たれるので、電源電圧が異なっても昇圧速度を一定に近付けることができる。
ここで、ノードN1とノードN4との間に接続されたトランジスターの閾値電圧の合計値は、記憶装置に供給される電源電圧(VDD−VSS)の仕様下限値近くに設定されることが望ましい。例えば、記憶装置に供給される電源電圧の仕様下限値が1.0Vである場合に、ノードN4の電位がVDD−1.0Vとなるように定電流源33を構成すると、電源電圧が仕様下限値となったときにトランジスターQP36のゲート電位がVSSと等しくなる。それにより、記憶装置に供給される電源電圧が仕様下限値になっても、電源電圧が高い場合におけるのと略同等の昇圧速度を維持することができる。なお、トランジスターQP34及びQP35の替りに抵抗を用いて、分圧回路を構成しても良い。
図5は、第1の実施形態に係るワード線駆動電圧生成回路の昇圧特性を比較例と比較して示す波形図である。図5において、実線は、本実施形態の昇圧特性を示しており、破線は、比較例の昇圧特性を示しており、一点鎖線は、昇圧開始信号の波形を示している。比較例においては、図2における定電流源33が設けられておらず、トランジスターQP32のソースがノードN1に直接接続されている。
図5(A)は、電源電圧が1.8Vの場合における昇圧特性を示している。比較例によれば、1.8Vの電源電圧が約2.2Vまで昇圧されて過昇圧となる。図3に示す昇圧制御回路31は、レベル検出用電流に基づいてトランジスターQP32をオフ状態に制御するが、回路動作の遅延により、過昇圧を回避することはできない。その結果、消費電力が増加したり、記憶装置が破壊されたり、又は、メモリーセルからデータを読み出す際に誤りが発生してしまう。一方、本実施形態によれば、1.8Vの電源電圧が約2.0Vまで昇圧されて、過昇圧を防止することができる。なお、比較例においてトランジスターQP32の駆動能力を低下させた場合にも、本実施形態におけるのと同様の昇圧特性が得られる。
図5(B)は、電源電圧が1.0Vの場合における昇圧特性を示している。比較例によれば、1.0Vの電源電圧が約1.6V〜1.7Vまで昇圧される。ただし、比較例においてトランジスターQP32の駆動能力を低下させた場合には、二点鎖線で示すように昇圧が遅くなってしまうので、データ読み出し速度が低下する。一方、本実施形態によれば、昇圧の遅延によるデータ読み出し速度の低下を抑制することができる。
このように、本実施形態によれば、トランジスターQP32が、ノードN1に接続された定電流源33から、ノードN3に接続された一端を有するキャパシターC1の他端に電荷を供給するので、電源電圧が高い場合における過昇圧を防止しながら、電源電圧が低い場合における昇圧の遅延によるデータ読み出し速度の低下を抑制することができる。それにより、消費電力の増加、記憶装置の破壊、又は、データの読み出し誤りが抑制される。
<第2の実施形態>
図6は、本発明の第2の実施形態に係るワード線駆動電圧生成回路の一部の構成例を示す回路図である。第2の実施形態においては、図2に示す第1の実施形態に係るワード線駆動電圧生成回路30に対し、第2の定電流源34及び遅延回路35が追加されている。その他の点に関しては、第2の実施形態は、第1の実施形態と同様でも良い。
図6に示すように、第2の定電流源34は、正確には定電流源の一部を構成し、ノードN1とノードN5との間に接続された抵抗R32と、ノードN5とノードN2との間に接続され、ゲートがドレインに接続された少なくとも1つのNチャネル又はPチャネルMOSトランジスターとを含んでいる。図6には、一例として、ノードN5とノードN2との間に直列に接続された2つのNチャネルMOSトランジスターQN34及びQN35が示されている。トランジスターQN34及びQN35の各々は、ダイオードと等価であり、基準電源電位VSSを略一定の電圧(閾値電圧)だけ上昇させてノードN5に供給する。
遅延回路35は、直列に接続されて昇圧開始信号SUPを伝送する複数段(偶数段)のインバーターを含んでいる。図6には、一例として、直列に接続された4段のインバーターが示されている。それらのインバーターは、第1群のPチャネルMOSトランジスターQP81〜QP84と、第1群のNチャネルMOSトランジスターQN81〜QN84とを含んでいる。
また、遅延回路35は、ノードN1とトランジスターQP81〜QP84のソースとの間に接続されて、トランジスターQP81〜QP84にそれぞれ電流を供給する第2群のPチャネルMOSトランジスターQP91〜QP94を含んでいる。さらに、遅延回路35は、トランジスターQN81〜QN84のソースとノードN2との間に接続されて、トランジスターQN81〜QN84にそれぞれ電流を供給する第2群のNチャネルMOSトランジスターQN91〜QN94を含んでいる。
トランジスターQP91〜QP94のゲートは、ノードN4に接続されており、第1の定電流源33からゲート電位が印加される。また、トランジスターQN91〜QN94のゲートは、ノードN5に接続されており、第2の定電流源34からゲート電位が印加される。トランジスターQP91〜QP94及びQN91〜QN94のゲート・ソース間電圧を電源電圧(VWL−VSS)によらずに略一定に保つことにより、電源電圧が異なっても遅延時間を一定に近付けることができる。
遅延回路35は、読み出しモードが開始したときにメモリー制御回路70(図1)によって活性化される昇圧開始信号SUPを遅延させて、昇圧制御回路31(図2)に供給する。読み出しモードが開始すると、選択されたワード線WLmにワード線電源電位VWLが供給されるが、ワード線WLmの電位がワード線電源電位VWLに達する前に昇圧動作が開始すると、昇圧電源電位VUPが所定の値に達しないおそれがある。そこで、昇圧開始信号SUPを遅延させて昇圧制御回路31に供給することにより、ワード線駆動電圧生成回路30における昇圧動作の開始タイミングを適正化することができる。
第2の定電流源34において、ノードN5とノードN2との間に接続されたトランジスターの閾値電圧の合計値は、記憶装置に供給される電源電圧(VDD−VSS)の仕様下限値近くに設定されることが望ましい。例えば、記憶装置に供給される電源電圧の仕様下限値が1.0Vである場合に、ノードN5の電位がVSS+1.0Vとなるように第2の定電流源34を構成すると、電源電圧が仕様下限値となったときにトランジスターQN91〜QN94のゲート電位がVDDと等しくなる。それにより、記憶装置に供給される電源電圧が仕様下限値になっても、電源電圧が高い場合におけるのと略同等の遅延時間を維持することができる。なお、トランジスターQN34及びQN35の替りに抵抗を用いて、分圧回路を構成しても良い。
本発明の各実施形態によれば、電源電圧が高い場合における過昇圧を防止しながら、電源電圧が低い場合における昇圧の遅延によるデータ読み出し速度の低下を抑制することができるワード線駆動電圧生成回路30を用いて、広い電源電圧範囲に対応可能で信頼性が高い記憶装置を提供することが可能になる。
<集積回路装置>
次に、本発明の一実施形態に係る集積回路装置について説明する。
図7は、本発明の一実施形態に係る集積回路装置の構成例を示すブロック図である。本実施形態に係る集積回路装置は、本発明のいずれかの実施形態に係る記憶装置110と、記憶装置110に記憶されているデータを読み出すCPU(中央演算装置)120とを含んでいる。以下においては、集積回路装置の一例として、マイクロコンピューターについて説明する。
図7に示すように、マイクロコンピューター100は、記憶装置110及びCPU120に加えて、ROM(リードオンリー・メモリー)130と、RAM(ランダムアクセス・メモリー)140と、I/O回路150と、電源回路160と、タイマー回路170とを含んでいる。記憶装置110〜タイマー回路170は、内部バス180を介して互いに接続されている。
記憶装置110は、例えば、不揮発メモリーであり、各種のデータ等を記憶する。CPU120は、プログラムに従って、記憶装置110に記憶されているデータを読み出し、読み出されたデータを用いて各種の信号処理や制御処理を実行する。ROM130は、CPU120が動作するために用いられるプログラム等を記憶している。RAM140は、CPU120の作業領域として用いられ、ROM130又は記憶装置110から読み出されたプログラムやデータ、又は、CPU120がプログラムに従って実行した演算結果等を一時的に記憶する。
I/O回路150は、例えば、デジタル回路及びアナログ回路で構成され、マイクロコンピューター100に接続される外部機器との間でI/Oアクセス動作を行う。電源回路160は、例えば、アナログ回路で構成され、マイクロコンピューター100の各部に供給される電源電圧を生成する。タイマー回路170は、例えば、デジタル回路で構成され、計時動作を行うと共に、必要に応じてCPU120に対する割り込み動作を行う。
本実施形態に係る集積回路装置においては、広い電源電圧範囲に対応可能で信頼性が高い記憶装置110が搭載される。それにより、広い電源電圧範囲に対応可能で信頼性が高い集積回路装置を提供することが可能になる。
<電子機器>
次に、本発明の一実施形態に係る電子機器について説明する。
図8は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。図8に示すように、電子機器200は、本発明のいずれかの実施形態に係る記憶装置110と、制御部220と、操作部230と、格納部240と、通信部250と、表示部260と、音声出力部270とを含んでいる。なお、図8に示す構成要素の一部を省略又は変更しても良いし、あるいは、図8に示す構成要素に他の構成要素を付加しても良い。
記憶装置110は、例えば、不揮発メモリーであり、各種のデータ等を記憶する。制御部220は、例えば、CPUを含み、プログラムに従って、記憶装置110に記憶されているデータを読み出し、読み出されたデータを用いて各種の信号処理や制御処理を実行する。例えば、制御部220は、操作部230から供給される操作信号に応じて各種の信号処理を行ったり、外部との間でデータ通信を行うために通信部250を制御する。あるいは、制御部220は、表示部260に各種の画像を表示させるための画像信号を生成したり、音声出力部270に各種の音声を発生させるための音声信号を生成する。
操作部230は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号を制御部220に出力する。格納部240は、例えば、ハードディスク又は各種のメモリー等で構成され、制御部220が動作するために用いられるプログラム等を格納している。
通信部250は、例えば、アナログ回路及びデジタル回路で構成され、制御部220と外部装置との間のデータ通信を行う。表示部260は、例えば、LCD(液晶表示装置)等を含み、制御部220から供給される画像信号に基づいて各種の情報を表示する。また、音声出力部270は、例えば、スピーカー等を含み、制御部220から供給される音声信号に基づいて音声を発生する。
電子機器200としては、例えば、腕時計や置時計等の時計、タイマー、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、複合機、車載装置(ナビゲーション装置等)、電卓、電子辞書、電子ゲーム機器、ロボット、測定機器、及び、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡)等が該当する。
本実施形態に係る電子機器においては、広い電源電圧範囲に対応可能で信頼性が高い記憶装置110が搭載される。それにより、広い電源電圧範囲に対応可能で信頼性が高い電子機器を提供することが可能になる。
以上においては、本発明をフラッシュメモリーに適用した実施形態について説明したが、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。