JP2017143110A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2017143110A
JP2017143110A JP2016022100A JP2016022100A JP2017143110A JP 2017143110 A JP2017143110 A JP 2017143110A JP 2016022100 A JP2016022100 A JP 2016022100A JP 2016022100 A JP2016022100 A JP 2016022100A JP 2017143110 A JP2017143110 A JP 2017143110A
Authority
JP
Japan
Prior art keywords
signal
signal wiring
wiring board
semiconductor device
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016022100A
Other languages
English (en)
Other versions
JP2017143110A5 (ja
JP6723754B2 (ja
Inventor
宏治 平井
Koji Hirai
宏治 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016022100A priority Critical patent/JP6723754B2/ja
Priority to US15/422,342 priority patent/US10433417B2/en
Publication of JP2017143110A publication Critical patent/JP2017143110A/ja
Publication of JP2017143110A5 publication Critical patent/JP2017143110A5/ja
Priority to US16/552,404 priority patent/US10863615B2/en
Application granted granted Critical
Publication of JP6723754B2 publication Critical patent/JP6723754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】プリント回路板と導電性部材との間の共振で発生する電磁波のノイズ放射を低減する。【解決手段】電子機器100は、筐体200と、筐体200に固定されたプリント回路板300と、を備えている。プリント回路板300は、信号配線320Sが形成されたプリント配線板301と、プリント配線板301に実装され、信号配線320Sにデジタル信号を出力する半導体装置351と、プリント配線板301に実装され、半導体装置351から出力されたデジタル信号を信号配線320Sを介して入力する半導体装置352と、を有する。信号配線320Sは、プリント配線板301において筐体200と対向する表層311に形成された信号配線パターン321Sを有する。筐体200は、平板部201と、凹部202が形成された、信号配線パターン321Sに対向する凹部形成部210と、を有する。【選択図】図1

Description

本発明は、導電性部材に固定されたプリント回路板を有する電子機器に関する。
複写機等の大型の電子機器は、剛性を保つための導電性部材(筐体)、機器制御を行うためのCPU等の半導体装置がプリント配線板上に実装されたプリント回路板、プリント回路板間を信号伝送するためのケーブル等で構成されている(特許文献1参照)。
特許文献1では、プリント回路板は、導電性の筐体に導電性のスペーサを利用して導電接続されて固定されている。プリント回路板は、導電性の筐体の平板部へ固定され、プリント回路板の位置固定及び剛性確保、プリント回路板のグラウンド電位安定、プリント回路板で発生する電磁波ノイズの抑制並びに外部ノイズのプリント回路板への影響抑制のために行われる。
特開平11−298182号公報
しかしながら、プリント回路板と導電性部材とを対向させた特許文献1の構造では、プリント回路板と導電性部材との間に発生する電磁波の共振により、ある特定周波数において強い電磁波ノイズを放射する問題があった。
そこで、本発明は、プリント回路板と導電性部材との間の共振で発生する電磁波ノイズの放射を低減することを目的とする。
本発明の電子機器は、導電性部材と、前記導電性部材に固定されたプリント回路板と、を備え、前記プリント回路板は、信号配線が形成されたプリント配線板と、前記プリント配線板に実装され、前記信号配線にデジタル信号を出力する第1半導体装置と、前記プリント配線板に実装され、前記第1半導体装置から出力された前記デジタル信号を前記信号配線を介して入力する第2半導体装置と、を有し、前記信号配線は、前記プリント配線板において前記導電性部材と対向する表層に形成された信号配線パターンを有し、前記導電性部材は、平板部と、前記信号配線パターンに対向し、前記平板部よりも前記プリント配線板から遠ざかる方向に凹む凹部が形成された凹部形成部と、を有することを特徴とする。
本発明によれば、プリント回路板と導電性部材との間の共振で発生する電磁波ノイズの放射を低減することができる。
(a)は、第1実施形態に係る電子機器の一部を示す斜視図である。(b)は、第1実施形態に係る電子機器の一部を示す断面図である。 実施例1と比較例の電界強度のシミュレーション結果を示すグラフである。 (a)は、実施例1において凹部の長さL1を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。(b)は、実施例1において凹部の長さL2を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。(c)は、実施例1において凹部の長さL3を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。 (a)は、第2実施形態に係る電子機器の一部を示す平面図である。(b)は、第2実施形態に係る電子機器の一部を示す断面図である。 実施例2と比較例の電界強度のシミュレーション結果を示すグラフである。 (a)は、クロック信号の波形図、(b)は、クロック信号の周波数スペクトラムを示すグラフである。 実施例3と比較例の電界強度のシミュレーション結果を示すグラフである。 第3実施形態に係る電子機器の一部を示す斜視図である。 (a)は、比較例の電子機器の一部を示す斜視図である。(b)は、比較例の電子機器の一部を示す断面図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1(a)は、第1実施形態に係る電子機器の一部を示す斜視図である。図1(b)は、第1実施形態に係る電子機器の一部を示す断面図である。電子機器100は、例えば、複写機等の画像形成装置であり、図1(a)および図1(b)には、画像形成装置の制御部およびその近傍を図示している。
電子機器100は、導電性部材である金属製の筐体200と、筐体200に間隔をあけて対向して配置され、筐体200に導電性(金属製)の接続部材であるスペーサ(立ち上げ部)250で固定されたプリント回路板300と、を備えている。具体的には、筐体200は、平板状の部材である平板部201を有し、平板部201にプリント回路板300が固定されている。プリント回路板300には、不図示の他のプリント回路板にケーブルで接続されおり、プリント回路板間でケーブルを介してデジタル信号の送受信を行う。第1実施形態では、スペーサ250は、筐体200(平板部201)と一体に取り付けられている。
筐体200は、プリント回路板300の位置固定及び剛性確保、プリント回路板300のグラウンド電位安定、プリント回路板300で発生する電磁波ノイズの抑制並びに外部ノイズのプリント回路板300への影響抑制のために機器内部に配置されている。
プリント回路板300は、プリント配線板301と、プリント配線板301に実装された第1半導体装置である半導体装置(IC)351と、プリント配線板301に実装された第2半導体装置である半導体装置(IC)352と、を有する。半導体装置351は、半導体装置352にデジタル信号を送信し、半導体装置352は、半導体装置351から送信されたデジタル信号を受信して動作する。
プリント配線板301は、一対の表層311,312を有する2層以上のプリント配線板である。半導体装置351,352は、プリント配線板301の一方の表層311に実装されている。表層311は、筐体200(平板部201)に対向する(固定される)側の表層である。
プリント配線板301には、半導体装置351の信号端子(出力端子)と半導体装置352の信号端子(入力端子)とを接続する、デジタル信号の伝送路となる信号配線320Sが形成されている。
半導体装置351は、デジタル信号、具体的にはクロック信号を信号配線320Sに出力する出力回路を有し、半導体装置352は、半導体装置351が信号配線320Sに出力した信号を入力する入力回路を有する。
表層311には、信号配線320Sを構成する信号配線パターン321Sと、グラウンド配線を構成するグラウンドパターン321Gとが形成されている。なお、図示は省略するが、表層311には、電源配線を構成する電源配線パターンが形成されている。
第1実施形態では、信号配線320Sの全てが表層311に形成された信号配線パターン321Sである。そして、信号配線パターン321Sは、直線状に延びて形成されている。
ここで、プリント配線板301の面(表層)311の接線方向であって信号配線パターン321Sの延びる配線方向(と平行な方向)をX方向とする。プリント配線板301の面311の接線方向であってX方向と直交する方向をY方向とする。プリント配線板301の面311の法線方向をZ方向とする。
プリント配線板301の四隅は、導電性のビス251でスペーサ250に固定されている。具体的には、プリント配線板301に形成された貫通孔360とスペーサ250に形成されたビス穴260とを一致させてビス251で固定されている。
プリント配線板301の表層311の少なくとも四隅には、グラウンドパターン321Gが形成されており、グラウンドパターン321Gと筐体200とがスペーサ250で電気的に接続されている。つまり、プリント回路板300は、スペーサ250により筐体200に接地されている。
ここで、比較例の電子機器について説明する。図9(a)は、比較例の電子機器の一部を示す斜視図である。図9(b)は、比較例の電子機器の一部を示す断面図である。
比較例の電子機器100Xは、第1実施形態の電子機器100と筐体の構造が異なる。それ以外の構成は、第1実施形態と同様である。導電性の筐体200Xは、平板状の部材である平板部201Xで構成されている。平板部201Xには、プリント回路板300がスペーサ250を介して固定されている。
平板部201Xとプリント配線板301の表層311にあるグラウンドパターン321Gは、その対向構造により共振が発生する。この対向構造に電磁波ノイズが供給されると、その共振周波数で強い電磁波ノイズが放射される。
特に、信号配線パターン321Sをクロック信号が伝送される場合、クロック信号の高調波成分が信号配線パターン321Sの近傍の対向した平板部201Xの部分に、図9(b)の矢印で示すような電磁界結合を起こす。その結果、クロック信号の高調波成分が、平板部201Xを伝搬して拡がっていくことにより、平板部201Xとプリント配線板301との対向構造に供給される。そして、クロック信号の高調波成分と、その対向構造の共振周波数が重なった周波数において、強い電磁波ノイズが放射される。
そこで、第1実施形態では、筐体200は、平板部201に配置され、信号配線パターン321Sに対向する、平板部201よりもプリント配線板301から遠ざかる方向に凹む凹部202が形成された凹部形成部210を有する。この凹部202は、プリント配線板301の表層(表面)311に対向する側の面211に形成されていることになる。
第1実施形態では凹部形成部210には1つの凹部202が形成されているが、互いに間隔をあけて複数の凹部が形成されていてもよい。凹部形成部210は、Z方向から見て、すべての凹部202を含む最小面積の凸多角形であり、第1実施形態では、凹部202が1つであるため、凹部202と凹部形成部210とは同じ大きさである。
プリント配線板301の四隅は、平板部201にスペーサ250を介して固定されている。凹部202(凹部形成部210)は、プリント配線板301の面311の法線方向(Z方向)から見て、信号配線パターン321Sの一部または全部、好ましくは全部を包含する大きさである。
プリント回路板300の信号配線パターン321Sからはクロック信号の高調波成分の電磁波ノイズが放射されるが、筐体200の凹部202により、筐体200への電磁界結合は、凹部202のない比較例の場合と比較して小さくなる。
そのため、クロック信号の高調波成分が平板部201を伝搬して拡がっていく量が減少し、プリント配線板301と筐体200との間で生じる共振による電磁波ノイズの放射が低減する。このように、筐体200に凹部202を設けたことにより、プリント配線板301と筐体200との均一な対向構造が崩され、共振が抑制され、その結果、共振周波数における電磁波ノイズの放射量が低減する。
つまり、信号配線パターン321Sから放射される電磁波ノイズの総エネルギーが低減するものではないが、プリント回路板300と筐体200との間の共振で発生する電磁波ノイズの電界強度のピークを低減することができる。したがって、共振による電磁波ノイズの放射を低減することができ、電磁波ノイズが他の電子機器に及ぼす影響を低減することができる。
また、放射される電磁波ノイズの電界強度のピークが低減するので、シールドボックスでプリント回路板300を覆う必要がなくなる。そして、シールドボックスがない分、プリント回路板300(プリント配線板301)に接続するケーブルの引き回しが容易となる。また、組立も容易になる。
なお、第1実施形態では、信号配線パターン321Sが直線状である場合について説明したが、屈曲部を持った信号配線パターンであってもよい。その場合、凹部は信号配線パターンの屈曲した形状を投影した形状であってもよい。
また、第1実施形態では、信号配線320Sを伝搬するデジタル信号がクロック信号である場合について説明したが、これに限定するものではない。クロック信号の場合、電磁波ノイズの電界強度のピークを効果的に低減できるが、クロック信号以外のデジタル信号、例えば制御信号やデータ信号等のデジタル信号であっても、電磁波ノイズの電界強度のピークを低減することができる。
(実施例1)
上記した作用効果を確認するために、プリント回路板300と筐体200との対向構造で発生する、距離3[m]の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
電磁界シミュレーションはCST社のMW−STUDIOを使用した。平板部201は、横(X方向)310[mm]、縦(Y方向)230[mm]の導電性平板とした。平板部201の下に横300[mm]、縦210[mm]のプリント配線板301が配置されている構成とした。接地用の導電性のスペーサ250の高さは、5[mm]とした。デジタル信号の伝送線路である信号配線パターン321Sは、表層311の中央に配置され、長さ40[mm]、幅0.2[mm]とした。
ノイズ源は、デジタル信号を出力する半導体装置351の代わりに、1[V]のガウシアンパルスを設定し、デジタル信号を入力する半導体装置352の代わりに、1[MΩ]の抵抗を設定した。凹部202は、Z方向から見て、長方形状に形成されているものとした。
凹部202のサイズは、Y方向の長さをL1、X方向の長さをL2、Z方向の深さ(長さ)をL3としたときに、L1=40[mm]、L2=60[mm]、L3=3[mm]に設定した。
図2は、実施例1と比較例の電界強度のシミュレーション結果を示すグラフである。図2に示すグラフは、プリント回路板300から距離3[m]離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。なお、比較例では、凹部がない以外実施例1と同じ構成としてシミュレーションした。
計算(シミュレーション)結果から、図2に示すように、周波数330[MHz]と690[MHz]に電界強度のピークがある。これがプリント回路板300(プリント配線板301)と筐体200との対向構造における共振による電界強度ピークである。図2より、比較例(凹部なし)よりも実施例1(凹部あり)のほうが、330[MHz]において、電界強度のピークが低く電磁波ノイズの放射量が低減されていることがわかる。
次に、凹部202のサイズに依存する電磁波ノイズの放射量の低減効果を確認するため、凹部202のY方向の長さL1と、X方向の長さL2と、Z方向の長さ(深さ)L3をそれぞれ変えた場合の計算(シミュレーション)結果を示す。図2中、実線が実施例1(凹部あり)のシミュレーション結果、破線が比較例(凹部なし)のシミュレーション結果である。
まず、凹部202の長さL1を変えて計算した結果を図3(a)に示す。図3(a)は、実施例1において凹部202の長さL1を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図3(a)に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である330[MHz]付近の電界強度のピーク値を比較したものである。
信号配線パターン321Sの幅を0.2[mm]、プリント配線板301の面(表層)311と平板部201との距離L4を5[mm]とした。信号配線パターン321Sの幅は、距離L4に対して1/25以下と小さい。そのため、信号配線幅の0.2[mm]を加えずに、プリント配線板301と筐体200の平板部201との距離L4(5[mm])の偶数倍でL1の長さを変化させた。長さL2は60[mm]、長さL3は3[mm]に固定した。また、凹部202は、信号配線パターン321Sの中央に対向する位置を中心に、+Y方向および−Y方向に長さを可変した。
距離L4(5[mm])に対して長さL1が2倍の10[mm]では、約3[dB]のノイズ低減効果があった。更に凹部202の長さL1を長くして、長さL1が距離L4(5[mm])に対して12倍となる60[mm]でノイズ低減効果が最も高く、約18[dB]の低減効果があった。そして、長さL1が距離L4(5[mm])に対して22倍となる110[mm]まで3[dB]以上の低減効果が確認された。
そのため、3[dB]以上のノイズ低減効果を考慮すると、凹部202は、Y方向の長さL1が、プリント配線板301と平板部201との距離L4の2倍以上22倍以下の長さに、信号配線パターン321Sの配線幅を加えた長さを有するのが好ましい。
次に、凹部202の長さL2を変えて計算した結果を図3(b)に示す。図3(b)は、実施例1において凹部202の長さL2を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図3(b)に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である330[MHz]付近の電界強度のピーク値を比較したものである。長さL1は40[mm]、長さL3は3[mm]に固定した。また、凹部202は、信号配線パターン321Sの中央に対向する位置を中心に、半導体装置351,352に向う−X方向および+X方向に長さを可変した。
信号配線パターン321Sの長さ40[mm]に対して、凹部202の長さL2が0.25倍の10[mm]では、約1[dB]の低減効果があり、0.5倍の20[mm]では、約3[dB]の低減効果があった。
更に凹部202の長さL2を長くして、長さL2が信号配線長の40[mm]に対して2.25倍となる90[mm]で最もノイズ低減効果が高く、約19[dB]の低減効果があった。そして、長さL2が信号配線長の4.75倍となる190[mm]まで3[dB]以上の抑制効果が確認された。
そのため、3[dB]以上のノイズ低減効果を考慮すると、凹部202は、X方向の長さが、信号配線パターン321SのX方向の長さの0.5倍以上4.75倍以下であることが好ましい。
すなわち、長さL2が信号配線パターン321SのX方向の長さの1倍よりも長い場合には、凹部202(凹部形成部210)は、Z方向から見て、信号配線パターン321Sの全てを包含している。また、長さL2が信号配線パターン321SのX方向の長さの1倍よりも長い場合には、凹部202(凹部形成部210)は、Z方向から見て、半導体装置351の一部または全部を包含している。そして、長さL2が信号配線パターン321SのX方向の長さの2.25倍のときは、凹部202(凹部形成部210)は、Z方向から見て、半導体装置351の全部を包含している。
このように、凹部202が、Z方向から見て、電磁波ノイズの放射源となる信号配線パターン321Sの全てを包含することで、共振による電磁波ノイズの放射量を効果的に低減することができる。さらに、凹部202が、Z方向から見て、半導体装置351の一部または全部(好ましくは全部)を包含することで、より効果的に共振による電磁波ノイズの放射量を低減することができる。
さらに、実施例1では、受信側である半導体装置352においても、凹部202(凹部形成部210)が、Z方向から見て、半導体装置352の一部または全部を包含するようにしている。これにより、さらに効果的に共振による電磁波ノイズの放射量を低減することができる。
次に、凹部202の長さL3を変えて計算した結果を図3(c)に示す。図3(c)は、実施例1において凹部202の長さL3を変えた場合の電磁波ノイズの電界強度のシミュレーション結果を示すグラフである。図3(c)に示すグラフは、ノイズ源の基本周波数に近く、問題になりやすい低い周波数である330[MHz]付近の電界強度のピーク値を比較したものである。長さL1は40[mm]、長さL2は60[mm]に固定した。
プリント配線板301と筐体200の平板部201との距離L4(5[mm])に対して凹部202の長さL3が0.2倍の1[mm]では、約4[dB]のノイズ低減効果がある。
更に凹部202の深さ(長さ)L3を深く(長く)して、深さL3が距離L4(5[mm])に対して1.6倍となる8[mm]で最もノイズ低減効果が高く、約23[dB]の低減効果があった。また、それ以上、深さL3を深くしてもノイズ低減効果はほとんど変化しなかった。そのため、筐体200のサイズおよび3[dB]以上のノイズ抑制効果を考慮すると、凹部202の深さL3が距離L4の0.2倍以上1.6倍以下であることが好ましい。
[第2実施形態]
次に、第2実施形態に係る電子機器について説明する。図4(a)は、第2実施形態に係る電子機器の一部を示す平面図である。図4(b)は、第2実施形態に係る電子機器の一部を示す断面図である。第2実施形態では、導電性部材である筐体200Aの構成が、第1実施形態で説明した筐体200と異なる。それ以外の構成は第1実施形態と同様である。なお、第2実施形態において、第1実施形態と同様の構成については説明を省略する。
電子機器100Aは、導電性部材である金属製の筐体200Aと、筐体200Aに間隔をあけて対向して配置され、筐体200Aにスペーサ250で固定されたプリント回路板300と、を備えている。具体的には、筐体200Aは、平板状の部材である平板部201Aを有し、平板部201Aにプリント回路板300が固定されている。
筐体200Aは、信号配線パターン321Sに対向する、平板部201Aよりもプリント配線板301から遠ざかる方向に凹む凹部202が形成された凹部形成部210を有する。
第2実施形態においても凹部形成部210には1つの凹部202が形成されているが、互いに間隔をあけて複数の凹部が形成されていてもよい。凹部形成部210は、Z方向から見て、すべての凹部202を含む最小面積の凸多角形であり、第2実施形態では、凹部202が1つであるため、凹部202と凹部形成部210とは同じ大きさである。
平板部201Aには、凹部202(凹部形成部210)の周りにスリット203が形成されている。スリット203は1つでもよいが、第2実施形態では平板部201Aに複数のスリット203が形成されている。そして、平板部201Aと凹部202とは、接続部204により部分的に接続された構造となっている。この構造により、信号配線パターン321Sと平板部201Aとの信号の高調波成分の電磁界結合を抑制することができる。さらにスリット203により、凹部202から平板部201Aへのノイズの伝搬を抑制することができ、平板部201Aからのノイズの放射を抑制することができる。
なお、第2実施形態では、信号配線パターン321Sが直線状である場合について説明したが、屈曲部を持った信号配線パターンであってもよい。その場合、凹部は信号配線パターンの屈曲した形状を投影した形状であってもよい。
また、第2実施形態では、信号配線320Sを伝搬するデジタル信号がクロック信号である場合について説明したが、これに限定するものではない。クロック信号の場合、電磁波ノイズの電界強度のピークを効果的に低減できるが、クロック信号以外のデジタル信号、例えば制御信号やデータ信号等のデジタル信号であっても、電磁波ノイズの電界強度のピークを低減することができる。
(実施例2)
上記した作用効果を確認するために、プリント回路板300と筐体200Aとの対向構造で発生する、距離3[m]の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
電磁界シミュレーションはCST社のMW−STUDIOを使用した。平板部201Aは、横310[mm]、縦230[mm]の導電性平板とした。平板部201Aの下に横300[mm]、縦210[mm]のプリント配線板301が配置されている構成とした。接地用の導電性のスペーサ250の高さは、5[mm]とした。デジタル信号の伝送線路である信号配線パターン321Sは、表層311の中央に配置され、長さ40[mm]、幅0.2[mm]とした。
ノイズ源は、デジタル信号を出力する半導体装置351の代わりに、1[V]のガウシアンパルスを設定し、デジタル信号を入力する半導体装置352の代わりに、1[MΩ]の抵抗を設定した。凹部202は、Z方向から見て、長方形状に形成されているものとした。
凹部202のサイズは、Y方向の長さをL1、X方向の長さをL2、Z方向の深さ(長さ)をL3としたときに、L1=40[mm]、L2=60[mm]、L3=3[mm]に設定した。
平板部201Aには、凹部202の周縁部分に、間隙2[mm]のスリット203が形成されている。凹部202の2つ短辺それぞれの中央位置と、2つの長辺それぞれの中央位置において、2[mm]幅で平板部201Aと凹部202とが接続部204で接続されている。
図5は、実施例2と比較例の電界強度のシミュレーション結果を示すグラフである。図5に示すグラフは、プリント回路板300から距離3[m]離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。図5中、実線が実施例2(凹部及びスリットあり)のシミュレーション結果、破線が比較例(凹部及びスリットなし)のシミュレーション結果である。
計算(シミュレーション)結果から、図5に示すように、周波数330[MHz]と690[MHz]に電界強度のピークがある。これがプリント回路板300(プリント配線板301)と筐体200Aとの対向構造における共振による電界強度ピークである。図5より、比較例(凹部及びスリットなし)よりも実施例2(凹部及びスリットあり)のほうが、330[MHz]において、電界強度のピークが低く電磁波ノイズの放射量が低減されていることがわかる。
実施例2(第2実施形態)によれば、筐体200Aに凹部202とスリット203とを形成することにより、対向構造の共振による電磁波ノイズの放射をさらに低減することが可能となる。
(実施例3)
実施例2では、半導体装置351の代わりに、ノイズ源としてガウシアンパルスを設定した場合についてシミュレーションした。実施例3では、半導体装置351がクロック信号を出力した場合についてシミュレーションした結果を示す。
ここで、クロック信号について説明する。図6(a)は、クロック信号の波形図、図6(b)は、クロック信号の周波数スペクトラムを示すグラフである。
クロック信号は台形波である。クロック信号の振幅をA、周期をT、立ち上がり時間をtr、パルス幅をτとしたとき、その周波数スペクトラムとの関係は図6(a)および図6(b)のようになる。
ここで、プリント回路板300(プリント配線板301)と筐体200Aとの対向構造による最も低次の共振周波数をfrとする。ノイズ源から出力されるクロック信号の高調波成分が十分に低減していない領域に共振周波数frがあると、共振による電磁波ノイズが大きくなるリスクが高く、信号配線パターン321Sから筐体200Aへの電磁界結合を抑制する必要がある。
そこで、クロック信号における周波数スペクトラムの−40[dB/dec]の特性領域で20[dB]低減する周波数よりも共振周波数frが低い場合、信号配線パターン321Sと対向する筐体200Aの領域に凹部202及びスリット203を形成する。その条件は、クロック信号の立ち上がり時間trが、tr<3/(π×fr)の関係にある場合となる。
ノイズ低減の作用効果を確認するために、プリント回路板300と筐体200Aとの対向構造で発生する、距離3[m]の位置における電界強度の電磁界シミュレーション計算を行った結果を示す。
電磁界シミュレーションはCST社のMW−STUDIOを使用した。平板部201Aは、横310[mm]、縦230[mm]の導電性平板とした。平板部201Aの下に横300[mm]、縦210[mm]のプリント配線板301が配置されている構成とした。接地用の導電性のスペーサ250の高さは、5[mm]とした。デジタル信号の伝送線路である信号配線パターン321Sは、表層311の中央に配置され、長さ40[mm]、幅0.2[mm]とした。
ここで、この形態の最も低次の共振周波数は330[MHz]であり、tr<3/(π×fr)の計算によると、tr<2.9[ns]のクロック信号が対象の信号配線となる。
デジタル信号を出力する半導体装置351は、振幅3.3[V]、周波数10[MHz]、立ち上り時間1[ns]の台形波のクロック信号を出力するものとした。デジタル信号を入力する半導体装置352は、1[MΩ]の抵抗値を有するものとした。凹部202は、Z方向から見て、長方形状に形成されているものとした。
凹部202のサイズは、Y方向の長さをL1、X方向の長さをL2、Z方向の深さ(長さ)をL3としたときに、L1=40[mm]、L2=60[mm]、L3=3[mm]に設定した。
平板部201Aには、凹部202の周縁部分に、間隙2[mm]のスリット203が形成されている。凹部202の2つ短辺それぞれの中央位置と、2つの長辺それぞれの中央位置において、2[mm]幅で平板部201Aと凹部202とが接続部204で接続されている。
図7は、実施例3と比較例の電界強度のシミュレーション結果を示すグラフである。図7に示すグラフは、プリント回路板300から距離3[m]離れた位置における電界強度のシミュレーション結果である。横軸に周波数、縦軸に電界強度を示す。図7中、実線が実施例3(凹部及びスリットあり)のシミュレーション結果、破線が比較例(凹部及びスリットなし)のシミュレーション結果である。
計算(シミュレーション)結果から、図7に示すように、周波数330[MHz]と690[MHz]に電界強度のピークがある。これがプリント回路板300(プリント配線板301)と筐体200Aとの対向構造における共振による電界強度ピークである。
低次の共振周波数330[MHz]において、立ち上がり時間の速いクロック信号(10[MHz]以上のクロック信号)が伝搬する信号配線パターン321Sに対して凹部202を適用することにより、クロック信号の高調波の電磁波ノイズ放射を低減できる。更に、高次の共振周波数690[MHz]に対しても、電磁波ノイズを低減できる。
クロック信号の周波数が10[MHz]以上である場合、電磁波ノイズを効果的に低減できるが、実用的にはクロック信号の周波数は1[GHz]以下である。したがって、クロック信号の周波数が10[MHz]以上1[GHz]以下であるのが好ましい。
[第3実施形態]
次に、第3実施形態に係る電子機器について説明する。図8は、第3実施形態に係る電子機器の一部を示す斜視図である。第3実施形態では、プリント回路板の構成が、第1実施形態で説明したプリント回路板300と異なる。それ以外の構成は第1実施形態と同様である。なお、第3実施形態において、第1実施形態と同様の構成については説明を省略する。
電子機器100Bは、導電性部材である金属製の筐体200と、筐体200に間隔をあけて対向して配置され、筐体200にスペーサ250で固定されたプリント回路板300Bと、を備えている。
プリント回路板300Bは、プリント配線板301Bと、プリント配線板301Bに実装された第1半導体装置である半導体装置(IC)351Bと、プリント配線板301Bに実装された第2半導体装置である半導体装置(IC)352Bと、を有する。
プリント配線板301Bは、一対の表層311B,312Bを有する2層以上のプリント配線板である。半導体装置351B,352Bは、プリント配線板301Bの一方の表層311Bに実装されている。表層311Bは、筐体200に対向する(固定される)側の表層である。
プリント配線板301Bには、半導体装置351Bの信号端子(出力端子)と半導体装置352Bの信号端子(入力端子)とを接続する、デジタル信号の伝送路となる信号配線320Sが形成されている。また、プリント配線板301Bには、半導体装置351Bの別の信号端子と半導体装置352Bの別の信号端子とを接続する、デジタル信号の伝送路となる信号配線322Sが形成されている。つまり、プリント配線板301Bには、半導体装置351Bと半導体装置352Bとを接続する信号配線が複数形成されている。
半導体装置351Bは、デジタル信号、例えばクロック信号を信号配線320Sに出力する出力回路を有し、半導体装置352Bは、半導体装置351Bが信号配線320Sに出力した信号を入力する入力回路を有する。また、半導体装置351Bは、デジタル信号、例えば制御信号やデータ信号を信号配線322Sに出力する出力回路を有し、半導体装置352Bは、半導体装置351Bが信号配線322Sに出力した信号を入力する入力回路を有する。つまり、複数の信号配線のうち少なくとも1つの信号配線、第3実施形態では信号配線320Sをクロック信号が伝搬する。
表層311Bには、信号配線320Sを構成する信号配線パターン321Sと、信号配線322Sを構成する信号配線パターン323Sと、グラウンド配線を構成するグラウンドパターン321Gとが形成されている。なお、図示は省略するが、表層311Bには、電源配線を構成する電源配線パターンが形成されている。
第3実施形態では、信号配線320Sの全てが表層311Bに形成された信号配線パターン321Sであり、信号配線322Sの全てが表層311Bに形成された信号配線パターン323Sである。そして、信号配線パターン321S,323Sは、直線状に延びて形成されている。
第3実施形態では、筐体200は、平板状の部材である平板部201と、信号配線320S,322Sのうち少なくとも1つの信号配線の信号配線パターンに対向する凹部形成部210(凹部202)と、を有する。
具体的には、信号配線パターン321Sにはクロック信号が伝送されるので、凹部形成部210(凹部202)は、少なくとも信号配線パターン321Sに対向するように配置されている。第3実施形態では、凹部形成部210(凹部202)は、信号配線パターン323Sにも対向しており、信号配線パターン323Sを伝搬するデジタル信号に起因する電磁波ノイズの共振による電界強度のピークも低減することができる。
なお、第3実施形態において、第2実施形態のように平板部201にスリットを形成してもよい。
本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、本発明の実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本発明の実施形態に記載されたものに限定されない。
上述の実施形態では、プリント配線板の一方の表層に第1半導体装置および第2半導体装置が実装された場合について説明したが、これに限定するものではない。一方の表層に一方の半導体装置が実装され、他方の表層に他方の半導体装置が実装される場合であってもよい。この場合、信号配線には、導電性部材に対向する側の表層の信号配線パターンのほか、ヴィアや反対側の表層または内層の信号配線パターン等が含まれることになる。したがって、凹部(凹部形成部)は、信号配線のうち、少なくとも導電性部材に対向する側の表層の信号配線パターンに対向していればよい。
100…電子機器、200…筐体(導電性部材)、201…平板部、202…凹部、210…凹部形成部、300…プリント回路板、301…プリント配線板、311…表層、320S…信号配線、321S…信号配線パターン、351…半導体装置(第1半導体装置)、352…半導体装置(第2半導体装置)

Claims (12)

  1. 導電性部材と、
    前記導電性部材に固定されたプリント回路板と、を備え、
    前記プリント回路板は、
    信号配線が形成されたプリント配線板と、
    前記プリント配線板に実装され、前記信号配線にデジタル信号を出力する第1半導体装置と、
    前記プリント配線板に実装され、前記第1半導体装置から出力された前記デジタル信号を前記信号配線を介して入力する第2半導体装置と、を有し、
    前記信号配線は、前記プリント配線板において前記導電性部材と対向する表層に形成された信号配線パターンを有し、
    前記導電性部材は、平板部と、前記信号配線パターンに対向し、前記平板部よりも前記プリント配線板から遠ざかる方向に凹む凹部が形成された凹部形成部と、を有することを特徴とする電子機器。
  2. 前記凹部形成部には、1つの前記凹部が形成されていることを特徴とする請求項1に記載の電子機器。
  3. 前記信号配線パターンが直線状に延びて形成されており、
    前記凹部は、前記信号配線パターンの延びる配線方向に対して直交する方向の長さが、前記プリント配線板と前記平板部との距離の2倍以上22倍以下の長さに、前記信号配線パターンの配線幅を加えた長さを有することを特徴とする請求項2に記載の電子機器。
  4. 前記信号配線パターンが直線状に延びて形成されており、
    前記凹部は、前記信号配線パターンの延びる配線方向と平行な方向の長さが、前記信号配線パターンの前記配線方向の長さの0.5倍以上4.75倍以下であることを特徴とする請求項2または3に記載の電子機器。
  5. 前記凹部の深さが、前記プリント配線板と前記平板部との距離の0.2倍以上1.6倍以下であることを特徴とする請求項2乃至4のいずれか1項に記載の電子機器。
  6. 前記凹部形成部は、前記プリント配線板の面の法線方向から見て、前記信号配線パターンの全てを包含することを特徴とする請求項1乃至5のいずれか1項に記載の電子機器。
  7. 前記凹部形成部は、前記プリント配線板の面の法線方向から見て、前記第1半導体装置の一部または全部を包含することを特徴とする請求項1乃至6のいずれか1項に記載の電子機器。
  8. 前記平板部には、前記凹部形成部の周りにスリットが形成されていることを特徴とする請求項1乃至7のいずれか1項に記載の電子機器。
  9. 前記プリント配線板には、前記信号配線が複数形成されており、
    前記凹部形成部は、前記複数の信号配線のうち少なくとも1つの信号配線の配線パターンに対向していることを特徴とする請求項1乃至7のいずれか1項に記載の電子機器。
  10. 前記信号配線を伝搬する前記デジタル信号がクロック信号であることを特徴とする請求項1乃至8のいずれか1項に記載の電子機器。
  11. 前記少なくとも1つの信号配線を伝搬する前記デジタル信号がクロック信号であることを特徴とする請求項9に記載の電子機器。
  12. 前記クロック信号の周波数が10[MHz]以上1[GHz]以下であることを特徴とする請求項10または11に記載の電子機器。
JP2016022100A 2016-02-08 2016-02-08 電子機器 Active JP6723754B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016022100A JP6723754B2 (ja) 2016-02-08 2016-02-08 電子機器
US15/422,342 US10433417B2 (en) 2016-02-08 2017-02-01 Electronic apparatus
US16/552,404 US10863615B2 (en) 2016-02-08 2019-08-27 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016022100A JP6723754B2 (ja) 2016-02-08 2016-02-08 電子機器

Publications (3)

Publication Number Publication Date
JP2017143110A true JP2017143110A (ja) 2017-08-17
JP2017143110A5 JP2017143110A5 (ja) 2019-03-22
JP6723754B2 JP6723754B2 (ja) 2020-07-15

Family

ID=59628614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016022100A Active JP6723754B2 (ja) 2016-02-08 2016-02-08 電子機器

Country Status (1)

Country Link
JP (1) JP6723754B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307305A (ja) * 1999-04-26 2000-11-02 Hitachi Ltd 高周波通信装置
JP2005019582A (ja) * 2003-06-25 2005-01-20 Sony Corp 高速信号回路基板およびその信号伝送特性の改善方法。
JP2005085847A (ja) * 2003-09-05 2005-03-31 Canon Inc プリント配線板を取り囲む筐体構造及び電子機器の回路実装ユニット
JP2007323050A (ja) * 2006-06-05 2007-12-13 Samsung Electronics Co Ltd 駆動装置およびこれを含む液晶表示装置
JP2010093322A (ja) * 2008-10-03 2010-04-22 Fujitsu Ten Ltd 回路装置、及びレーダ装置
JP2012199463A (ja) * 2011-03-23 2012-10-18 Furukawa Electric Co Ltd:The 高周波通信装置
JP2014093446A (ja) * 2012-11-05 2014-05-19 Denso Corp 高周波モジュール
JP2015119295A (ja) * 2013-12-18 2015-06-25 日本ピラー工業株式会社 アンテナ用ユニット

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307305A (ja) * 1999-04-26 2000-11-02 Hitachi Ltd 高周波通信装置
JP2005019582A (ja) * 2003-06-25 2005-01-20 Sony Corp 高速信号回路基板およびその信号伝送特性の改善方法。
JP2005085847A (ja) * 2003-09-05 2005-03-31 Canon Inc プリント配線板を取り囲む筐体構造及び電子機器の回路実装ユニット
JP2007323050A (ja) * 2006-06-05 2007-12-13 Samsung Electronics Co Ltd 駆動装置およびこれを含む液晶表示装置
JP2010093322A (ja) * 2008-10-03 2010-04-22 Fujitsu Ten Ltd 回路装置、及びレーダ装置
JP2012199463A (ja) * 2011-03-23 2012-10-18 Furukawa Electric Co Ltd:The 高周波通信装置
JP2014093446A (ja) * 2012-11-05 2014-05-19 Denso Corp 高周波モジュール
JP2015119295A (ja) * 2013-12-18 2015-06-25 日本ピラー工業株式会社 アンテナ用ユニット

Also Published As

Publication number Publication date
JP6723754B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
JP5969816B2 (ja) 構造部材及び通信装置
JP6187606B2 (ja) プリント基板
US20150173256A1 (en) Emi suppression technique using a transmission line grating
JP4336802B2 (ja) 配線基板および半導体装置
JPWO2011152054A1 (ja) 配線基板及び電子装置
JP6520281B2 (ja) 電子機器筐体
JP6779630B2 (ja) 電子機器
JP6723754B2 (ja) 電子機器
JP6612008B1 (ja) 電子機器
JPWO2017006553A1 (ja) プリント配線基板
US10863615B2 (en) Electronic apparatus
JP2007088102A (ja) プリント基板
JP6273182B2 (ja) 電子機器
JP5675122B2 (ja) 光モジュール
JPH09205290A (ja) 低emi構造を有する回路基板
JP6688719B2 (ja) 電子制御ユニット
JP2009302190A (ja) プリント基板および画像処理装置
JP6861904B1 (ja) 電磁シールドケース
JP2006210742A (ja) 電子機器用シールドケースおよび電子機器
JP2005302799A (ja) 多層プリント配線板
EP1122993A2 (en) Noise cancellation by addition of phase shifted signal
JP6812402B2 (ja) 電子機器及び収納ユニット
KR100448194B1 (ko) 인쇄회로기판
JP7513699B2 (ja) 通信機器
JP2007299808A (ja) 電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200624

R151 Written notification of patent or utility model registration

Ref document number: 6723754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151