JP2017139294A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2017139294A
JP2017139294A JP2016018130A JP2016018130A JP2017139294A JP 2017139294 A JP2017139294 A JP 2017139294A JP 2016018130 A JP2016018130 A JP 2016018130A JP 2016018130 A JP2016018130 A JP 2016018130A JP 2017139294 A JP2017139294 A JP 2017139294A
Authority
JP
Japan
Prior art keywords
layer
electronic component
base material
sintered body
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016018130A
Other languages
English (en)
Other versions
JP6788974B2 (ja
Inventor
俊孝 林
Toshitaka Hayashi
俊孝 林
紳弥 清野
Shinya Kiyono
紳弥 清野
頌 藤田
Sho Fujita
頌 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016018130A priority Critical patent/JP6788974B2/ja
Publication of JP2017139294A publication Critical patent/JP2017139294A/ja
Application granted granted Critical
Publication of JP6788974B2 publication Critical patent/JP6788974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】金属焼結体からなる導体よりも体積抵抗率が低く、信頼性の高い導体層を有する電子部品を提供する。【解決手段】基材1と、基材1上に配設された導体層2を備えた電子部品Aにおいて、導体層が、基材上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体21aを有する下地配線層21と、下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属22aにより埋められてなる中間層22と、中間層上に形成されたCuめっき膜層23とを備えた構成とする。また、基材がビア電極を有し、導体層がビア電極と電気的に接続するように配設されているとともに、導体層を構成する下地配線層とビア電極とが両者の界面で金属結合した構成とする。【選択図】図1

Description

本発明は、電子部品に関し、詳しくは、基材上に金属焼結体層を含む電極や回路などの導体層が配設された構造を有する電子部品に関する。
基材上に、金属微粒子の焼結膜を含む電極を備える電子部品の1つに、例えば、特許文献1に記載されているような導電性基板がある。
この導電性基板は、基材上に、金属または金属酸化物微粒子を含む塗布液を印刷して印刷層を形成し、該印刷層を焼成処理して金属微粒子焼結膜を形成してなる導電性基板であって、X線回折により測定した金属微粒子焼結膜の結晶子径が25nm〜100nmであり、かつ金属微粒子焼結膜の断面の空隙率が1%以下であることを特徴とするものである。
そして、特許文献1には、上記金属または金属酸化物が、銅、酸化銅、および表面が酸化された銅から選ばれる少なくとも1種である導電性基板が開示されている。
さらに、特許文献1には、上記金属微粒子焼結膜と基材の間に、異種金属層または金属酸化物層を有さない構成のものが開示され、また、基材を構成する材料がポリイミド樹脂であるものが開示されている。
なお、基材としては、ポリイミド樹脂の他、無機材料、耐熱性の低い有機材料を用いることも可能であるとされている。
また、特許文献1においては、マイクロ波表面波プラズマにより、焼成処理されて形成された金属微粒子焼結膜は、厚みが50nm〜2μm程度、好ましくは100〜1000nmであるとされており、配線の体積抵抗率は実施例1において、6.5×10-6Ωcmと例示されている。
上述の特許文献1によれば、ポリイミドなどの基材上に、銅配線などの金属微粒子焼結膜を形成してなり、金属微粒子焼結膜と基材との密着性が高く、優れた導電性を有する導電性基板が得られるとされている。
特許第5387034号公報
しかしながら、特許文献1の導電性基板においては、配線とする金属微粒子焼結膜は、マイクロ波表面波プラズマにより焼成処理された場合、厚みが例えば50nm〜2μmと薄いため、低抵抗の配線形成には適していないという問題点がある。
一方、金属微粒子焼結膜を厚くしようとすると、配線材料中の溶媒が気化する際に気孔が発生しやすくなり、金属微粒子焼結膜の空隙率が上昇して、体積抵抗率の低い配線を形成することが困難になる。
また、雰囲気は焼結膜表面から侵入するため、焼結膜の膜厚が厚くなるほど焼結膜の内部まで、均一に焼結させることは困難で、この面からも体積抵抗率の低い配線形成を行うことが困難である。
したがって,特許文献1の発明から得られる金属微粒子焼結膜は、表面の影響を受けない塊状の金属材料、いわゆるバルク状の金属材料(例えば、金属箔,めっき膜、棒状金属など)のような金属材料に比べて、体積抵抗率が高くなってしまうことを回避することは困難であるのが実情である。
なお、特許文献1の実施例1では、体積抵抗率が例えば、6.5×10-6Ωcmのものが示されている(特許文献1の第1表の実施例1)が、いわゆるバルク状の金属材料膜の場合体積抵抗率は、例えば1.694×10-6Ωcmと低い値となる(金属データブック改訂4版、日本金属学会編、丸善株式会社出版)。
また、特許文献1の導電性基板は、基材(絶縁基材)の表面での電気接続のための構成を備えたものであり、基材の厚み方向の電気接続や、基材層間の電気的接続については具体的な構成は示されておらず、基材の厚み方向や基材層間の電気的接続についての信頼性の向上や低抵抗化などの課題の解決方法は示されていない。
本発明は、上記課題を解決するものであり、基材上にCu焼結体を含む下地配線層を備えた導体層であって、金属焼結体からなる導体よりも体積抵抗率が低く、信頼性の高い導体層を有する電子部品を提供することを目的とする。
上記課題を解決するために、本発明の電子部品は、
基材と、前記基材上に配設された導体層を備えた電子部品であって、
前記導体層が、
前記基材上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、
前記下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、
前記中間層上に形成されたCuめっき膜層と
を具備していることを特徴としている。
本発明の電子部品においては、前記基材がビアホールを有し、前記ビアホールにはビア電極が配設され、前記導体層が前記ビア電極と電気的に接続するように配設されているとともに、前記導体層を構成する前記下地配線層と前記ビア電極とが両者の界面で金属結合していることが好ましい。
ビア電極を備えることにより、基材の平面方向だけでなく、ビア電極を介して、基材の厚み方向にも電気接続を得ることが可能になる。
また、ビア電極と導体層が金属結合により確実に接続された信頼性の高い電子部品を提供することが可能になる。
また、前記ビア電極が、CuまたはCu合金を含む材料から形成されたものであることが好ましい。
還元性の焼成雰囲気で焼成してCuの酸化物を還元し、あるいは、還元性溶媒を存在させてCuの酸化物を還元することにより、導体層を構成する金属と、ビア電極を構成する金属どうしが直接に金属結合した強固な接合を実現することが可能になり、信頼性の高い電子部品を得ることができる。
また、本発明の電子部品は、前記基材の一方の主面と他方の主面の両方に、前記導体層が配設されている構成とすることも可能である。
基材の一方の主面と他方の主面の両方に導体層を配設することにより、導体層を配設するための領域の省スペース化を図ることが可能になる。
また、本発明の電子部品は、前記基材が複数枚積層されて積層体を構成し、前記導体層が前記積層体の内部に配設されているとともに、前記積層体の内部に配設され、前記基材層を介して対向する前記導体層の少なくとも一部が、前記ビア電極を介して層間接続されている構成とすることも可能である。
上記の構成とすることにより、面方向の導体層の配設領域の省スペース化をさらに進めることができる。
また、前記基材が,有機材料および無機材料のいずれか一方、または両者を組み合わせた材料から形成されていることが好ましい。
本発明の電子部品は、導体層が平均結晶子径60nm以上150nm以下のCu焼結体を含むものであり、そのようなCu焼結体は、低温で熱処理することによって形成することが可能であることから、基材として、例えばセラミックなどの耐熱性に優れた無機材料を用いることが可能であることはもちろん、例えばエポキシ樹脂などの、セラミックなどの無機材料に比べて耐熱性が低い有機材料からなるものを用いることも可能である。
本発明の電子部品は、基材に形成された導体層が、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、中間層上に形成されたCuめっき膜層とを備えており、導体層を構成するCuめっき膜層および中間層の緻密性が高く、かつ、下地配線層への密着性にも優れているため、従来の金属焼結体からなる導体よりも体積抵抗率が低く、信頼性の高い導体層を備えた電子部品を提供することが可能になる。
本発明の実施例1にかかる電子部品(配線基板)の構成を示す断面図である。 本発明の実施例1にかかる電子部品(配線基板)の導体層のTEM像を示す図である。 本発明の実施例2にかかる電子部品(配線基板)の構成を示す断面図である。 本発明の実施例2にかかる電子部品(配線基板)のビア電極と下地配線層(Cu焼結体層)の接合界面のFE−SEM像を示す図である。 本発明の実施例3にかかる電子部品(配線基板)の構成を示す断面図である。 本発明の実施例4にかかる電子部品(多層基板)の構成を示す断面図である。
以下に本発明を実施するための形態を示して、本発明の特徴とするところをさらに詳しく説明する。
本発明の電子部品は、例えば、後述の実施例1の説明でも用いる図1に示すように、基材(基板)1と、基材1上に配設された導体層2を有する電子部品(配線基板)Aである。
そして、導体層2は、基材1上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の表面近傍の空隙(下地配線層21の焼結に由来して形成された隙間)が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。
なお、ここでは、下地配線層21についてX線回折測定を行い、ピーク<111>、<200>、<311>の3つのピークを得た。そして、得られた3つのピークを用いて、リートベルト法により結晶子径を算出し、その平均値を平均結晶子径とした。
このような構成を備えた電子部品(配線基板)Aにおいては、Cu焼結体21aを有する下地配線層21の、Cuめっきが施される面が凹凸や空隙を有しているため、Cu焼結体21aの空隙にCuめっき金属22aが入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性が向上する。
また、本発明の電子部品(配線基板)Aにおいては、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と同じ厚みである場合に、Cu焼結体のみからなる配線よりも低抵抗で導通性に優れた導体層(配線)を備えた電子部品Aを実現することができる。
また、本発明の電子部品Aにおいては、例えば、後述の実施例2でも用いる図3に示すように、基材1がビアホール3を備え、ビアホール3にはビア電極4が配設された構造とすることができる。
なお、本発明の電子部品Aにおいては、ビア電極4と下地配線層21を構成するCu焼結体とが、両者の界面で金属結合するように構成されている。
上記構成を備えることにより、基材1の平面方向だけでなく、ビア電極4を介して、基材1の厚み方向にも電気接続を行うことが可能になる。
また、本発明は、多層基板などにも適用することができる。なお、基材1の厚み方向にも電気接続を行うことが可能になることにより、電子部品(配線基板)Aの省面積化を図り、電子部品Aの小型化を実現することができる。
また、ビア電極4とCu焼結体層(下地配線層)21が金属結合しているため、ビア電極と導体層とが確実に接続された信頼性の高い電子部品Aを提供することが可能になる。
[実施例1]
図1は、本発明の実施例1にかかる電子部品である配線基板の構成を示す断面図である。
この電子部品(配線基板)A(A1)は、エポキシ樹脂からなる基材(基板)1上に形成された導体層2を備えている。そして、導体層2は、
(a)Cu焼結体21aを主たる成分とする下地配線層21と、
(b)下地配線層21の上に形成された、下地配線層21を構成するCu焼結体21aの表面近傍の空隙が、Cuめっき金属22aにより埋められてなる中間層22と、
(c)中間層22上に形成されたCuめっき膜層23と
を備えている。
基材1としては、セラミックなどの無機材料や、それよりも耐熱性の低い、エポキシ樹脂をはじめとして、ポリイミド樹脂などの有機材料(樹脂系材料)を用いることができる。また、有機材料および無機材料を組み合わせた材料を用いることも可能である。
基材1に耐熱性の低い有機材料を用いることができるのは、焼結後の平均結晶子径が60nm以上150nm以下となるようなCu粒子を導体成分とする配線材料(例えば導電性ペースト)を使用し、これを基材に塗布して焼き付けることで、比較的低い温度でCu粒子を焼結させて、Cu焼結体層(下地配線層)を形成できることによる。
また、下地配線層21の表面近傍の空隙がCuめっき金属22aにより埋められてなる中間層22、および、中間層22上のCuめっき膜層23は、Cu焼結体21aからなる下地配線層21をシード層として、Cuめっきを施すことにより形成することができる。
次に、図1に示す電子部品(配線基板)A1の製造方法の一例について説明する。
まず、エポキシ樹脂(信越化学工業社製SMC−850−4H)を例えば150℃で1時間加熱した後、200℃で4時間加熱して硬化させ基材(基板)1を作製した。そして、作製した基材1を研磨して、表面を平滑化した。
次に、基材1の表面に下地配線層21を形成した。この実施例1では、下地配線層21を構成するCu焼結体となる配線材料として、Cu粒子と溶媒を含む材料を用いた。Cu粒子は粒度分布の粒径ピークが0.1μm以上5.0μm以下の範囲にあり、かつ、焼結前の平均結晶子径が10nm以上100nm以下の範囲の粒子を使用した。溶媒としては、トリエタノールアミンを用いた。
そして、Cu粒子とトリエタノールアミンとを、重量比で87:13の割合で配合し、混錬することで下地配線層21用の配線材料を作製した。
それから、上述のようにして作製した配線材料を、基材1上に、長方形状に印刷した後、ギ酸雰囲気下、180℃で10分の熱処理を行い、配線材料中のCu粒子どうしを焼結させ、下地配線層(Cu焼結体層)を形成した。なお、印刷サイズは2mm×6mmとした。
基材1を構成する樹脂(絶縁体)と下地配線層21とを確実に密着させる方法としては、基材1の表面である樹脂表面を粗化させてアンカー効果を得る方法、樹脂表面にプライマー処理を行う方法、Cu粒子と溶媒で構成する材料にCu焼結体と樹脂の両方に密着する樹脂やカップリング剤を付与し、熱処理時に密着力を発現する方法などを適用することが可能である。
この実施例1では、エポキシ樹脂からなる基板の表面を粗化処理し、配線材料を印刷した後、窒素(N2)97vol%、ギ酸3vol%の雰囲気下、180℃で10分の条件で、焼結させ、下地配線層(Cu焼結体層)21を形成した。
それから、下地配線層(Cu焼結体層)21を給電膜として、Cuの電解めっきを行い、下地配線層21を構成するCu結晶体の表面近傍の空隙に、Cuめっき金属22aを析出させることにより中間層22を形成するとともに、中間層22上にCuめっき膜層23を形成した。これにより、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2が形成される。
次に、形成された導体層2の構造(配線構造)を調べた。図2に、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2のTEM(透過電子顕微鏡)像を示す。
TEM像の明度は、結晶方位が違うことにより認められるものであることから、このTEM像の明度より下地配線層(Cu焼結体層)21を構成するCu焼結体21aは、Cuめっき膜層を構成するCu粒子よりも結晶子径が小さいことがわかる。なお、TEM像で観察すると、結晶方位によって明度が変わり、同じ明度の領域=1つの結晶粒となる。この結晶粒のサイズが結晶子径であり、X線回折を用いることで測定した全体の平均結晶子径を測定することができる。
また、中間層22が、下地配線層21を構成するCu焼結体21aの空隙が、Cuめっき金属22aにより埋められることにより形成されていることが確認された。
なお、めっき層22においては同じ明度の領域が大きいことから、めっき層22では結晶子径が大きいことがわかる。一方、下地配線層21においては同じ明度の領域が小さいことから、下地配線層21では結晶子径が小さいことがわかる。また、中間層の22においては同じ明度の領域が小さく、かつ、空隙がないことから、下地配線層21の空隙がめっき金属により埋められていることが確認できる。
また、中間層22上には、めっきされた金属Cuからなる層であるCuめっき膜層23が形成されていることがわかる。
この実施例1の配線基板(電子部品)A1は、上述のように、下地配線層21を構成するCu焼結体21aの表面、すなわち、Cuめっきが施される面が凹凸を有しているため、Cu焼結体21aの空隙にめっき金属が入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性を向上させることができる。
また、本発明の電子部品(配線基板)A1においては、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と厚みが同じである場合に、Cu焼結体のみからなる配線よりも低抵抗で導通性に優れた配線を備えた電子部品を実現することができる。
なお、表1に、Cu焼結体層のみからなる導体層と、上述の下地配線層(Cu焼結体層)21と、中間層22と、Cuめっき膜層23を備えた導体層2について調べた、導体層厚み、表面抵抗率、および、体積抵抗率を表1に示す。
なお、表1における導体層厚みは、以下に説明する方法で測定した厚みである。
<導体層厚みの測定方法>
レーザー変位計LT−9500V(Keyence製)を用い、基材表面の高さと、導体層の表面の高さを、導体層2(図1参照)の長手方向にそれぞれライン上で測定し、両者の差分の平均値を導体層厚みとした。なお、ライン上での導体層厚みの測定ピッチは50μmとした。
<表面抵抗率、体積抵抗率の測定方法>
表面抵抗計ロレスタGP(三菱化学アナリスティック製)を用いて、4探針法にて表面抵抗率を測定した。
さらに、表面抵抗率に導体層厚み(膜厚)を乗算して、体積抵抗率を算出した。
表1に示すように、Cu焼結体のみからなる導体層の場合、導体層厚みが10.5μmと薄い比較例1、および、導体層厚みが52.3μmと厚い比較例2のいずれの場合も、本発明の実施例にかかる導体層に比べて、表面抵抗率および体積抵抗率が高く、本発明によれば、従来のCu焼結体のみからなる導体層では得られないような、表面抵抗率および体積抵抗率の低い導体層を形成できることが確認された。
[実施例2]
図3は、本発明の実施例2にかかる電子部品A2である配線基板の構成を示す断面図である。
この電子部品A2は、エポキシ樹脂からなる基材(基板)1と、基材(基板)1上に形成された導体層2を備えている。
そして、基材(基板)1には、ビアホール3が形成されており、ビアホール3には、めっきにより形成された円柱状のビア電極(Cu電極)4が配設されている。
導体層2は、上記実施例1の場合と同様に、Cu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の上に形成された、Cu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。
なお、ビア電極4として、この実施例2では円柱状のCu電極が用いられているが、ビア電極4を構成する材料はCuに限られるものではなく、Au、Ag、Cu、Niまたはこれら1種類以上を含む合金などを用いることが可能であり、その具体的な種類や組成に特別の制約はない。ただし、通常は、導体層2を構成する下地配線層(Cu焼結体層)21との焼結接合性が良好で、経済性にも優れたCuおよびCu合金を用いることが好ましい。
また、ビア電極4は、電極用の金属をめっきする方法、円柱状の電極材料を埋め込む方法、電極材料粒子を含む導電性ペーストを充填して焼き付ける方法などにより形成することができる。
また、ビア電極4は、表面の影響を受けない塊状の金属材料、いわゆるバルク状の金属であってもよく、また、金属焼結体であってもよい。さらに、ビア電極4に、樹脂やガラスなどの絶縁材料中に導電性材料が分散しているような導電体を用いることも可能である。
また、この実施例2の電子部品(配線基板)A2において、ビア電極4と、導体層2を構成する下地配線層(Cu焼結体層)21とは、両者の界面で金属結合している。この実施例2の電子部品A2では、下地配線層(Cu焼結体層)21を焼結させる際に、基材1が備えるビア電極(金属Cu)4に対してもCu焼結体層21を構成するCu粒子が焼結するようにして、Cu焼結体層21とビア電極4とを金属結合させるようにした。
次に、図3に示す電子部品(配線基板)A2の製造方法の一例について説明する。この実施例2の電子部品(配線基板)A2を製造するにあたっては、まず、エポキシ樹脂(信越化学工業社製SMC−850−4H)を例えば150℃で1時間加熱した後、200℃で4時間加熱して硬化させ、基材(基板)1を作製した。そして、作製した基材1を研磨して、表面を平滑化した。
次に、穴加工してビアホール3を形成し、フィルドビアめっきの方法によりビアホール3に、Cuめっき金属を充填して、ビア電極4を形成した。その後、基材(基板)1表面上に盛り上がったCu(めっきにより形成された金属Cu)を削り取り、表面が平坦な基材を得た。
また、この実施例2でも、下地配線層21を構成するCu焼結体となる配線材料として、Cu粒子と溶媒を含む材料を用いた。Cu粒子は粒度分布の粒径ピークが0.1μm以上5.0μm以下の範囲にあり、かつ、焼結前の平均結晶子径が10nm以上100nm以下の範囲の粒子を使用した。溶媒としては、トリエタノールアミンを用いた。
そして、Cu粒子とトリエタノールアミンとを、重量比で87:13の割合で配合し、混錬することで下地配線層21用の配線材料を作製した。
それから、上述のようにして作製した配線材料を、基材1上に、長方形状に印刷した。このとき、配線材料がビア電極4を覆うように印刷を行った。その後、ギ酸雰囲気下、180℃で10分の熱処理を行い、配線材料中のCu粒子どうしを焼結させ、下地配線層(Cu焼結体層)を形成した。
このとき、ビア電極4に対しても下地配線層(Cu焼結体層)21を構成するCu粒子を焼結させて、下地配線層(Cu焼結体層)21とビア電極4とを金属結合させた。
なお、ギ酸はCu酸化物を還元することが可能であるため、ビア電極4が例えば表面が酸化されやすいCuあるいはCu合金の場合にも、ビア電極4の表面のCu酸化物を還元して、金属どうしを直接に金属結合させることが可能になり、強固な接合を得ることができる。
なお、焼成雰囲気以外にも配線材料中にCu酸化物を還元する還元剤を含有させることで、還元雰囲気を用いずにCu酸化物を還元するように構成することも可能である。
その後、実施例1の場合と同様の方法で、下地配線層(Cu焼結体層)21を給電膜として、Cuの電解めっきを行い、下地配線層21を構成するCu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22を形成するとともに、中間層22上にCuめっき膜層23を形成することにより、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2を形成した。
これにより、図3に示すような構造を有する電子部品(配線基板)A2が得られる。
図4にこの実施例2にかかる電子部品のビア電極4と下地配線層(Cu焼結体層)21の接合界面のFE−SEM(電界放射形走査電子顕微鏡)像を示す。
図4より、下地配線層(Cu焼結体層)21がビア電極(Cu金属)に焼結し、金属結合していることが確認された。
この実施例2の電子部品A2の場合も、上述の実施例1の電子部品A1の場合と同様に、下地配線層21を構成するCu焼結体21aの表面、すなわち、Cuめっきが施される面が凹凸を有しているため、Cu焼結体21aの空隙にめっき金属が入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性を向上させることができる。
また、電子部品(配線基板)A2においても、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と厚みが同じである場合に、Cu焼結体のみからなる配線よりも低抵抗で信頼性に優れた配線を備えた電子部品を実現することができる。
さらに、実施例2の構成によれば、基材1の平面方向だけでなく、ビア電極4を介して、基材1の厚み方向にも電気接続を行うことが可能でより有用な電子部品(配線基板)を提供することが可能になる。
また、ビア電極4とCu焼結体層21が金属結合しているため、接合信頼性の高い配線を形成することができる。
[実施例3]
図5は、本発明の実施例3にかかる電子部品A3である配線基板の構成を示す断面図である。
この電子部品A3は、エポキシ樹脂からなる基材(基板)1と、基材(基板)1の上面に形成された導体層2(2a)と、基材(基板)1の下面に形成された導体層2(2b)を備えている。
導体層2(2a),2(2b)は、いずれも、実施例1および2の導体層2の場合と同様に、Cu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の上に形成された、Cu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。
そして、導体層2(2a),2(2b)は、ビアホール3内に配設されたビア電極4を介して互いに電気的に接続されている。
また、導体層2(2a),2(2b)を構成する下地配線層(Cu焼結体層)21は、ビア電極4に金属結合により接合されている。
その他の構成は、上記実施例2の電子部品(配線基板)A2の場合と同様である。
また、この実施例の電子部品(配線基板)A3は、上述の実施例2の場合に準じる方法で、基材(基板)1の上面側に、導体層2(2a)を構成する下地配線層(Cu焼結体層)21を形成した後、さらに、基材(基板)1の下面側に、導体層2(2b)を構成する下地配線層(Cu焼結体層)21を形成し、その後、Cuめっきを施して、中間層22およびCuめっき膜層23を形成することにより作製することができる。
この実施例3の電子部品(配線基板)A3のように、基材(基板)1の上面側と下面側の両方に導体層2(2a),2(2b)を形成することにより、面方向の配線領域の省スペース化を実現することできる。
また、その他の点においても、上記実施例1および2の電子部品(配線基板)A1,A2の場合と同様の効果を得ることができる。
[実施例4]
図6は、本発明の実施例4にかかる電子部品A4である多層基板の構成を示す断面図である。
この電子部品A4は、複数の基材層1aが積層された構造を有する積層体11の内部および上面に導体層2を備え、異なる層の導体層2が、ビアホール3に配設されたビア電極4により電気的に接続された構造を有する多層基板である。
なお、電子部品(多層基板)が備える各導体層2は、上記実施例1〜3の電子部品A1,A2,A3における導体層2と同様の構成を備えている。また、ビア電極4も、上記実施例2および3の電子部品A2,A3におけるビア電極4と同様の構成を備えている。
この実施例4の電子部品(多層基板)A4は、例えば以下に説明する方法により作製される。
(1)まず、実施例2で説明した方法により、エポキシ樹脂からなる基材(基板)1に設けたビアホール3にビア電極4が配設され、上面に導体層2が形成された配線基板(導体層2を備えた基材層)1aを作製する。
(2)それから、基材層1a上に、未硬化のエポキシ樹脂を塗布した後、例えば200℃、4時間の条件で加熱してエポキシ樹脂を硬化させ、2層目の基材層1aを形成する。
(3)その後、2層目の基材層1aに穴加工を施してビアホール3を形成する。続いて、上述の実施例2でも説明したように、フィルドビアめっきによりビアホール3に、Cuめっき金属を充填して、ビア電極4を形成する。
(4)その後、基材層1aの表面上に盛り上がったCu(めっきにより形成された金属Cu)を研磨により削り取り、基材層1aの表面を、配線形成を行うことができるように平坦な状態とする。
(5)次いで、基材層1aと、ビア電極4の上に、上述の実施例1〜3で用いた配線材料と同じ、Cu粒子と溶媒を含む配線材料を印刷し、焼き付けることにより下地配線層(Cu焼結体層)21を形成する。
(6)その後、下地配線層(Cu焼結体層)21にCuめっきを施して、中間層22、Cuめっき膜層23を形成する。これにより、下地配線層(Cu焼結体層)21と、中間層22と、Cuめっき膜層23とを備えた導体層2が形成される。
(7)そして、上記(2)〜(6)の工程を繰り返すことにより、基材層1a、導体層2を順次積層する。これにより、図6に示すような構造を有する多層基板A4が得られる。
この実施例4の電子部品(多層基板)A4のように、基材層および導体層を厚み方向に積層していくことで、面方向の導体層の配設領域の省スペース化をさらに進めることが可能になり、小型で高性能な電子部品(多層基板)を提供することができるようになる。
なお、本発明は上記の実施形態および実施例に限定されるものではなく、基材の形状や寸法、構成材料、導体層やビア電極を構成する材料の種類、導体層の具体的なパターンやビア電極の配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
1 基材(基板)
1a 基材層
2,2a,2b 導体層
3 ビアホール
4 ビア電極
11 積層体
A(A1,A2,A3,A4) 電子部品
21 下地配線層(Cu焼結体層)
21a Cu焼結体
22a Cuめっき金属
22 中間層
23 Cuめっき膜層

Claims (6)

  1. 基材と、前記基材上に配設された導体層を備えた電子部品であって、
    前記導体層が、
    前記基材上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、
    前記下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、
    前記中間層上に形成されたCuめっき膜層と
    を具備していることを特徴とする電子部品。
  2. 前記基材がビアホールを有し、前記ビアホールにはビア電極が配設され、前記導体層が前記ビア電極と電気的に接続するように配設されているとともに、前記導体層を構成する前記下地配線層と前記ビア電極とが両者の界面で金属結合していることを特徴とする請求項1記載の電子部品。
  3. 前記ビア電極が、CuまたはCu合金を含む材料から形成されたものであることを特徴とする請求項1または2記載の電子部品。
  4. 前記基材の一方の主面と他方の主面の両方に、前記導体層が配設されていることを特徴とする請求項1〜3のいずれかに記載の電子部品。
  5. 前記基材が複数枚積層されて積層体を構成し、前記導体層が前記積層体の内部に配設されているとともに、前記積層体の内部に配設され、前記基材層を介して対向する前記導体層の少なくとも一部が、前記ビア電極を介して層間接続されていることを特徴とする請求項2〜4のいずれかに記載の電子部品。
  6. 前記基材が,有機材料および無機材料のいずれか一方、または両者を組み合わせた材料から形成されていることを特徴とする請求項1〜5のいずれかに記載の電子部品。
JP2016018130A 2016-02-02 2016-02-02 電子部品 Active JP6788974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016018130A JP6788974B2 (ja) 2016-02-02 2016-02-02 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018130A JP6788974B2 (ja) 2016-02-02 2016-02-02 電子部品

Publications (2)

Publication Number Publication Date
JP2017139294A true JP2017139294A (ja) 2017-08-10
JP6788974B2 JP6788974B2 (ja) 2020-11-25

Family

ID=59566122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016018130A Active JP6788974B2 (ja) 2016-02-02 2016-02-02 電子部品

Country Status (1)

Country Link
JP (1) JP6788974B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021090893A1 (ja) * 2019-11-08 2021-05-14
WO2023157676A1 (ja) * 2022-02-17 2023-08-24 株式会社村田製作所 電子部品及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263486A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 焼結導体配線基板とその製造方法
JP2004124257A (ja) * 2002-09-11 2004-04-22 Sumitomo Metal Mining Co Ltd 金属銅微粒子及びその製造方法
JP2010272837A (ja) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法
JP2014075543A (ja) * 2012-10-05 2014-04-24 Tyco Electronics Japan Kk ガラス配線板
WO2016013473A1 (ja) * 2014-07-24 2016-01-28 学校法人福岡大学 プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263486A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 焼結導体配線基板とその製造方法
JP2004124257A (ja) * 2002-09-11 2004-04-22 Sumitomo Metal Mining Co Ltd 金属銅微粒子及びその製造方法
JP2010272837A (ja) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法
JP2014075543A (ja) * 2012-10-05 2014-04-24 Tyco Electronics Japan Kk ガラス配線板
WO2016013473A1 (ja) * 2014-07-24 2016-01-28 学校法人福岡大学 プリント配線板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021090893A1 (ja) * 2019-11-08 2021-05-14
WO2021090893A1 (ja) * 2019-11-08 2021-05-14 旭化成株式会社 導電性パターン付構造体及びその製造方法
EP4056365A4 (en) * 2019-11-08 2023-01-04 Asahi Kasei Kabushiki Kaisha STRUCTURE COMPRISING A CONDUCTIVE PATTERN AND METHOD OF MANUFACTURING THEREOF
JP7312270B2 (ja) 2019-11-08 2023-07-20 旭化成株式会社 導電性パターン付構造体及びその製造方法
WO2023157676A1 (ja) * 2022-02-17 2023-08-24 株式会社村田製作所 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP6788974B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
JP6784366B2 (ja) チップ電子部品及びその製造方法
CN104575937B (zh) 片式电子组件及其制造方法
JP5420060B2 (ja) コンデンサ
WO2007072617A1 (ja) セラミック電子部品及びその製造方法
US9253881B2 (en) Multilayer flexible substrate
JP2015211092A (ja) 配線基板および半導体装置
JP5349007B2 (ja) 配線基板およびその製造方法
JP6788974B2 (ja) 電子部品
JP2009111331A (ja) 印刷回路基板及びその製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5848139B2 (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
TW200908828A (en) Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2005268672A (ja) 基板
JP5248941B2 (ja) セラミック部品及びその製造方法
JPH10178249A (ja) 配線基板およびその製造方法
JP2007142223A (ja) セラミック基板の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JPH11186680A (ja) 配線基板
JP5573557B2 (ja) 接合方法及び接合体
JP2001102754A (ja) 多層配線基板
JP4758235B2 (ja) 誘電体積層構造体の製造方法
JP3393745B2 (ja) 配線基板
JP2004200439A (ja) 基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200117

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200121

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200221

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200303

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200714

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200923

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201102

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6788974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150