JP5848139B2 - 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 - Google Patents
配線基板およびはんだバンプ付き配線基板ならびに半導体装置 Download PDFInfo
- Publication number
- JP5848139B2 JP5848139B2 JP2012008114A JP2012008114A JP5848139B2 JP 5848139 B2 JP5848139 B2 JP 5848139B2 JP 2012008114 A JP2012008114 A JP 2012008114A JP 2012008114 A JP2012008114 A JP 2012008114A JP 5848139 B2 JP5848139 B2 JP 5848139B2
- Authority
- JP
- Japan
- Prior art keywords
- connection layer
- copper
- wiring board
- semiconductor element
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
ックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによっ
て製作される。
のため、めっき法で形成された接続層(図示せず)の場合には、エレクトロマイグレーションが発生しやすい傾向がある。
m程度の円柱状のものであり、ガラス成分が40〜60体積%程度の場合であれば、約1〜3μm程度である。この場合であれば、接続層2における銅の結晶の平均粒径は、貫通導体3における銅の結晶の平均粒径に比べて約1.5〜10倍程度とすればよく、具体的には、約
4〜10μm程度にすればよい。
た、接続層2のうち厚みが比較的厚い外周部は、例えば平面視において円形状の接続層2の半径のうち約20〜50%に設定する。
ず接続層2となる銅のペーストを中央部の厚みと同じ程度の厚みで絶縁基板1となるセラミックグリーンシートに、接続層2全体のパターンで印刷する。次に、この印刷した銅のペースト上に、接続層2の外周部と中央部との厚みの差に対応した厚さで、接続層2の外周部に対応したパターンで銅のペーストを印刷する。つまり、接続層2の外周部においては銅のペーストを2回に分けて印刷し、2回目の印刷は外周部のみとする。その後、これらの銅のペーストとセラミックグリーンシートとを同時焼成すれば、外周部における厚みが中央部における厚みよりも厚い接続層2を形成することができる。
る半導体素子の電極の個数と同じ64個であり、各接続層は、半導体素子の電極に対応する位置に形成した。貫通導体は、接続層と同様に銅を用いて、直径が約100μmの円形状(
円柱状)に形成し、その端部を接続層の中央部に直接に接続した。なお、貫通導体を形成するために用いた銅ペーストは、銅粉末を分級せずに用いたものであり、ガラス成分としてホウケイ酸系ガラス成分を約10質量%程度添加した。実施例の半導体装置に用いた配線基板において、貫通導体の銅の結晶の平均粒径は約2μmであった。接続層の銅の結晶の平均粒径は、表1に示す。
た。半導体素子は、実施例、比較例1および比較例2のいずれの半導体装置においても同様のものを用いた。
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。はんだバンプについても、実施例、比較例1および比較例2のいずれの半導体装置においても同様のものを用いた。
導体素子の電極においても同様に約0.8Aの電流を通電させた。接続層における電流密度
は約4527A/cm2であり、電極における電流密度は約10185A/cm2であった。
1a・・搭載部
2・・・接続層
3・・・貫通導体
4・・・半導体素子
5・・・電極
6・・・はんだ(はんだバンプ)
7・・・配線導体
Claims (4)
- 上面に半導体素子の搭載部を有する絶縁基板と、
ガラス成分を含む銅の多結晶体からなり、前記搭載部から前記絶縁基板の内部にかけて形成された貫通導体と、
前記貫通導体を形成している銅の結晶よりも平均粒径が大きく、かつ結晶配向性が無配向である銅の多結晶体からなり、前記搭載部における前記貫通導体の端面を覆うように形成された接続層とを備えており、
前記接続層を形成している前記銅の多結晶体は、結晶の平均粒径が4〜10μmであることを特徴とする配線基板。 - 前記接続層の厚みが、該接続層の外周部において中央部よりも厚いことを特徴とする請求項1に記載の配線基板。
- 請求項1または請求項2に記載の配線基板と、前記接続層に接合されたはんだバンプとを備えることを特徴とするはんだバンプ付き配線基板。
- 請求項1または請求項2に記載の配線基板と、前記搭載部に搭載され、電極が前記接続層にはんだバンプを介して接続された半導体素子とを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008114A JP5848139B2 (ja) | 2011-08-30 | 2012-01-18 | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187280 | 2011-08-30 | ||
JP2011187280 | 2011-08-30 | ||
JP2012008114A JP5848139B2 (ja) | 2011-08-30 | 2012-01-18 | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065807A JP2013065807A (ja) | 2013-04-11 |
JP5848139B2 true JP5848139B2 (ja) | 2016-01-27 |
Family
ID=48189022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008114A Expired - Fee Related JP5848139B2 (ja) | 2011-08-30 | 2012-01-18 | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5848139B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6151616B2 (ja) * | 2013-09-27 | 2017-06-21 | 京セラ株式会社 | 電子部品搭載用基板および電子装置 |
JP6172128B2 (ja) * | 2014-03-25 | 2017-08-02 | セイコーエプソン株式会社 | シート製造装置 |
JP7158179B2 (ja) * | 2018-05-30 | 2022-10-21 | シャープ株式会社 | 半導体チップ積層体および半導体チップ積層体の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08153827A (ja) * | 1994-11-30 | 1996-06-11 | Toshiba Corp | 半導体用パッケージおよびそれを用いた半導体部品 |
JP2000188299A (ja) * | 1998-12-21 | 2000-07-04 | Kyocera Corp | 半導体素子の実装構造 |
JP2008159940A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
-
2012
- 2012-01-18 JP JP2012008114A patent/JP5848139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013065807A (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5305148B2 (ja) | 電子部品、それを用いた電子部品装置およびその製造方法 | |
JP6255949B2 (ja) | 接合方法、及び半導体装置の製造方法 | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP5848139B2 (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2013175578A (ja) | 配線基板および半導体装置 | |
JP5409236B2 (ja) | 配線基板 | |
JP6154110B2 (ja) | 実装基板 | |
JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2014078627A (ja) | 配線基板、はんだバンプ付き配線基板および半導体装置 | |
JPH10209591A (ja) | 配線基板 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP5265256B2 (ja) | セラミック配線基板 | |
JP2012151351A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2013115244A (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JP2014011259A (ja) | 半導体装置 | |
JP6219695B2 (ja) | 配線基板およびそれを備えた半導体装置 | |
JP2014063827A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2012033623A (ja) | 多層配線基板 | |
JP3847219B2 (ja) | 配線基板 | |
JP2010278193A (ja) | 電子部品、それを用いた電子部品装置およびそれらの製造方法 | |
JP3780503B2 (ja) | 配線基板 | |
JP3847220B2 (ja) | 配線基板 | |
JP2014067891A (ja) | 配線基板 | |
JP3847216B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5848139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |