JP2014078627A - 配線基板、はんだバンプ付き配線基板および半導体装置 - Google Patents
配線基板、はんだバンプ付き配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2014078627A JP2014078627A JP2012226057A JP2012226057A JP2014078627A JP 2014078627 A JP2014078627 A JP 2014078627A JP 2012226057 A JP2012226057 A JP 2012226057A JP 2012226057 A JP2012226057 A JP 2012226057A JP 2014078627 A JP2014078627 A JP 2014078627A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electrode
- solder
- semiconductor element
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】搭載される半導体素子の電極における、エレクトロマイグレーションによる空隙が抑制された配線基板、はんだバンプ付き配線基板および半導体装置を提供する。
【解決手段】電極5を有する半導体素子3が搭載される搭載部1aを含む上面を有する絶縁基板1と、搭載部1aに設けられており、半導体素子3の電極5とはんだ6を介して接続される接続パッド2とを備えており、接続パッド2の上面のうち電極5の外周部の一部と対向し合う部位に、はんだ6の電気抵抗率と異なる電気抵抗率を有する金属材料からなる補助層8が設けられている配線基板である。補助層8によって電流密度の偏りが低減され、エレクトロマイグレーションが抑制される。
【選択図】図1
【解決手段】電極5を有する半導体素子3が搭載される搭載部1aを含む上面を有する絶縁基板1と、搭載部1aに設けられており、半導体素子3の電極5とはんだ6を介して接続される接続パッド2とを備えており、接続パッド2の上面のうち電極5の外周部の一部と対向し合う部位に、はんだ6の電気抵抗率と異なる電気抵抗率を有する金属材料からなる補助層8が設けられている配線基板である。補助層8によって電流密度の偏りが低減され、エレクトロマイグレーションが抑制される。
【選択図】図1
Description
本発明は、半導体素子等の電子部品素子がはんだを介して接合される接続パッドを備える配線基板、配線基板の接続パッドにはんだバンプが接合されてなるはんだバンプ付き配線基板および配線基板に半導体素子が搭載されてなる半導体装置に関するものである。
半導体集積回路素子(IC)等の半導体素子は、通常、半導体素子搭載用のセラミック配線基板等の配線基板に搭載されて半導体装置となる。半導体装置は、例えばコンピュータや通信機器,センサ等の電子機器を構成する外部の電気回路(マザーボード等)に実装されて、使用されている。
半導体素子は、一般に、シリコン等の半導体基板の一主面に電子回路が形成され、この電子回路と電気的に接続された円形状等の電極が一主面に配置された構造である。電子回路は、その一端部が電極の外周の一部に直接に接続することによって、電極と電気的に接続されている。
配線基板は、例えばセラミック基板等の絶縁基板の上面に半導体素子の搭載部を有し、この搭載部に接続パッドが設けられている。接続パッドは、搭載部に搭載される半導体素子の電極と対向し合うように接続パッドが設けられた構造である。半導体素子の電極と配線基板の接続パッドとが互いに対向し合い、両者がはんだ(はんだバンプ)を介して接続されて、半導体装置が形成されている。はんだバンプは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなる。
半導体装置は、上記電子機器の基板に実装され、外部の電気回路から貫通導体、接続パッドおよびはんだバンプを通って半導体素子の電極に各種の信号としての電流が通電される。
しかしながら、上記従来技術の配線基板においては、接続パッドと電極とが、はんだを介して接続されて、両者間で通電が行なわれたときに、電極のはんだとの接合面にボイド(空隙)が発生する可能性があるという問題点があった。空隙が生じると、電極とはんだとの間で電気抵抗の増加、または断線等の不具合を生じる。
これは、電極の外周部の一部において、他の部分よりも流れる電流の電流密度が大きい場合があることによる。例えば、電極からはんだを通って接続パッドに流れる電流の密度が、電極のうち電子回路が接続された外周部の一部において他の部分よりも大きい。この外周部の一部においてエレクトロマイグレーションが促進される。
特に、近年、半導体素子の高速化に伴い、電極からはんだバンプを通って接続パッドに流れる電流がさらに大きくなる傾向にあるため、上記電流密度の増加が顕著であり、エレクトロマイグレーションによる空隙がさらに発生しやすくなってきている。
本発明の一つの態様の配線基板は、電極を有する半導体素子が搭載される搭載部を含む上面を有する絶縁基板と、前記搭載部に設けられており、前記半導体素子の前記電極とはんだを介して接続される接続パッドとを備えている。この接続パッドの上面のうち前記電極の外周部の一部と対向し合う部位に、前記はんだの電気抵抗率と異なる電気抵抗率を有する金属材料からなる補助層が設けられている。
本発明の一つの態様のはんだバンプ付き配線基板は、上記構成の配線基板と、前記接続パッドに接合されたはんだバンプとを備える。
本発明の一つの態様の半導体装置は、上記構成の配線基板と、半導体基板および該半導体基板の表面に設けられた電極を有しており、該電極が前記接続パッドと対向し合うようにして前記搭載部に搭載された半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極との間に介在しているはんだバンプとを備えている。
本発明の一つの態様の配線基板によれば、上記構成を有することから、搭載部に半導体素子が搭載され、その半導体素子の電極と接続パッドとがはんだを介して接続されたときに、電極におけるエレクトロマイグレーションの発生の抑制が可能である。すなわち、電極からはんだを通って接続パッドに至る導電路のうち補助層を通る部分における電気抵抗が他の部分と異なる。この電気抵抗の差に応じて上記導電路における電気の流れやすさが異なり、これによって、上記導電路を通る電流の偏りが低減される。例えば、上記導電路のうち電流密度が大きくなりやすい部分の電気抵抗が高くなっていれば、実際に流れる電流が抑制され、電流密度が低減される。そのため、電極からはんだを通って接続パッドに流れる電流の電流密度が部分的に大きくなることが抑制される。したがって、電極におけるエレクトロマイグレーションの発生が抑制された半導体装置を製作することが可能な配線基板を提供することができる。
本発明の一つの態様のはんだバンプ付き配線基板によれば、上記構成の配線基板と、接続パッドに接合されたはんだバンプとを有することから、搭載部に半導体素子が搭載され、その半導体素子の電極と接続パッドとがはんだバンプを介して接続されたときに、上記配線基板の場合と同様に、補助層によって電流密度の偏りが低減される。そのため、電極におけるエレクトロマイグレーションの発生が抑制された半導体装置を製作することが可能なはんだバンプ付き配線基板を提供することができる。
また、本発明の一つの態様の半導体装置によれば、上記構成の配線基板に半導体素子が搭載され、半導体素子の電極と配線基板の接続パッドとの間にはんだバンプが介在していることから、上記配線基板の場合と同様に、電極におけるエレクトロマイグレーションの発生が抑制され得る。したがって、電極におけるエレクトロマイグレーションの発生が抑制された半導体装置を提供することができる。
本発明の配線基板10、その配線基板10を用いてなるはんだバンプ付き配線基板10および半導体装置を添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に配線基板10等が用いられるときの上下を限定するものではない。
図1は本発明の実施形態の配線基板10を示す断面図である。また、図2(a)は、図1に示す配線基板10の要部を拡大して示す平面図であり、図2(b)は、図2(a)のA−A線における断面図である。なお、図1においては、配線基板10に半導体素子3が搭載されて半導体装置となった状態が示されているが、図2においては、半導体素子3等は省略されている。
絶縁基板1と、絶縁基板1の上面の搭載部1aに設けられた接続パッド2とによって、半導体素子3を搭載するための配線基板10が基本的に構成されている。
配線基板10は、半導体素子3が搭載されて半導体装置となるものであり、いわゆるICパッケージ等である。配線基板10は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体,ムライト質焼結体,窒化アルミニウム質焼結体等のセラミック材料や、エポキシ樹脂,ポリイミド樹脂等の樹脂材料、セラミック材料やガラス材料等と樹脂材料との複合材料等の絶縁材料によって形成された絶縁基板1の上面に半導体素子3の搭載部1aを有し、この搭載部1aに接続パッド2が設けられたものである。
絶縁基板1は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、酸化アルミニウムにガラス,焼結助剤を添加した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層したセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成するこ
とによって製作することができる。
とによって製作することができる。
絶縁基板1は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子3の搭載部1aとなっている。絶縁基板1は、上面の中央部等に凹部(いわゆるキャビティ)(図示せず)を有するものであってもよい。この場合には、凹部の底面の中央部等が半導体素子3の搭載部となる。
半導体素子3は、シリコン等の半導体材料からなる四角板状等の半導体基板3aと、その半導体基板3aの主面に設けられた電子回路4と、電子回路4の端部等と直接に接続された電極5とを有する構造である。
配線基板10の搭載部1aに、半導体素子3の電極5が電気的に接続される接続パッド2が設けられている。一般的には、複数の電極5と、複数の接続パッド2とが設けられる。複数の電極5と複数の接続パッド2とは、搭載部1aに半導体素子3が搭載されるときに、互いに対向し合うような位置に配置されている。
接続パッド2は、絶縁基板1の上面の搭載部1aに、半導体素子3の主面(図1の例では下面)に配置された電極5と対向するように配置されている。接続パッド2と半導体素
子3の電極5とがはんだ6を介して互いに接合されることによって半導体素子3と配線基板10とが電気的および機械的に接続され、半導体装置が形成される。
子3の電極5とがはんだ6を介して互いに接合されることによって半導体素子3と配線基板10とが電気的および機械的に接続され、半導体装置が形成される。
接続パッド2は、銅、銀、パラジウム、金、白金、タングステン、モリブデン、マンガンまたはチタン等の金属材料、またはこれらの金属材料を主成分とする合金材料により形成されている。これらの金属材料の中で、特に銅および銀は、電気抵抗が低いため、接続パッド2における電気抵抗を低く抑える上で有利である。
接続パッド2は、例えば平面視で円形状や楕円形状,四角形状等であり、対向して接続される電極5の形状や寸法に応じて適宜、形状および寸法が設定されている。例えば電極5が直径約30〜200μm程度の円形状等の場合であれば、接続パッド2は、これよりも若
干大きな円形状(直径が約60〜300μm)等に形成される。
干大きな円形状(直径が約60〜300μm)等に形成される。
接続パッド2は、例えば、メタライズ層やめっき層,蒸着層等の形態で形成されている。例えば、接続パッド2が銅のメタライズ層からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板1となるセラミックグリーンシートの表面に所定の接続パッド2のパターンで、スクリーン印刷法等の印刷法で印刷して同時焼成することによって形成することができる。
接続パッド2は、絶縁基板1の搭載部1aから下面等の外表面にかけて形成された接続導体7を介して絶縁基板1の下面等の外表面に電気的に導出されている。接続導体7は、絶縁基板1の厚み方向の少なくとも一部を貫通する貫通導体(符号なし)、および絶縁基板1の内部および下面等に設けられた層状の配線導体(符号なし)を含んでいる。接続導体7のうち絶縁基体1の下面等に設けられた露出部分が外部の電気回路と電気的に接続される。すなわち、接続導体7は、接続パッド2と外部の電気回路との電気的な接続のためのものである。
なお、接続導体7の一部である貫通導体は、例えば、直径が約30μm〜200μm程度の
円形状(円柱状)であり、平面視で接続パッド2の中央部等の部分に接続している。平面視における貫通導体の端部の接続パッド2に対する接続位置は、接続パッド2の中央部に限らず、外周部であってもよく、貫通導体の一部が接続パッド2よりも外側にはみ出ていてもよい。また、複数の貫通導体が1つの接続パッド2に接続していてもよい。また、貫通導体は、円形状に限らず、楕円形状や四角形状等でもよい。
円形状(円柱状)であり、平面視で接続パッド2の中央部等の部分に接続している。平面視における貫通導体の端部の接続パッド2に対する接続位置は、接続パッド2の中央部に限らず、外周部であってもよく、貫通導体の一部が接続パッド2よりも外側にはみ出ていてもよい。また、複数の貫通導体が1つの接続パッド2に接続していてもよい。また、貫通導体は、円形状に限らず、楕円形状や四角形状等でもよい。
接続導体7(貫通導体および配線導体等)は、例えば接続パッド2と同様の金属材料を用いて、同様の方法で形成することができる。接続導体7を形成する金属材料についても、銅および銀が、それぞれの電気抵抗を低く抑える上で有利である。この場合、例えば、絶縁基板1となるセラミックグリーンのうち接続パッド2を形成する予定の位置にあらかじめ貫通孔を形成しておいて、この貫通孔内に貫通導体となる金属ペーストを充填し、同時焼成を行なうことによって、絶縁基体1に貫通導体を設けることができる。
接続パッド2と半導体素子3の電極5とを接続する(電気的および機械的に接続する)はんだ6(以下、はんだバンプ6ともいう)を形成するはんだ材料としては、例えばスズ−鉛やスズ−銀やスズ−銀−銅、スズ−銀−ビスマス等を用いることができる。はんだ6は、環境への悪影響を避ける上では、鉛等の有害物質を含有しない、いわゆる鉛フリーはんだであることが好ましい。これらのはんだ材料は、スズを約90質量%以上含んでいるため、はんだ6の電気抵抗(抵抗率)は、スズの電気抵抗(抵抗率)と同じ程度である。
接続パッド2の上面のうち電極5の外周部の一部と対向し合う部位に、はんだ6の電気抵抗率と異なる電気抵抗率を有する金属材料からなる補助層8が設けられている。補助層
8は、電極5からはんだ6を通って接続パッド2を通ってはんだ6に流れる電流が、電極5と電子回路4との接続部分、およびその下方に集中するのを抑制するためのものである。この実施の形態の例における補助層8は、接続パッド2の上面から突出する凸状の部分(凸状部)となっている。
8は、電極5からはんだ6を通って接続パッド2を通ってはんだ6に流れる電流が、電極5と電子回路4との接続部分、およびその下方に集中するのを抑制するためのものである。この実施の形態の例における補助層8は、接続パッド2の上面から突出する凸状の部分(凸状部)となっている。
図3は、配線基板10に半導体素子3が搭載されるときの状態を模式的に示す斜視図である。図3において、半導体素子3は上下ひっくり返した状態で示している。すなわち、図3における半導体素子3は、図1において下面となっていた部分が上向きになっている。また、図を見やすくするために、はんだ6を接続パッド2および電極5から離して示している。実際には、はんだ6の上下の端が、接続パッド2および電極5に直接に接続される。なお、図3において図1および図2と同様の部位には同様の符号を付している。
このような配線基板10によれば、搭載部1aに半導体素子3が搭載され、その半導体素子3の電極5と接続パッド2とがはんだ6を介して接続されたときに、電極5におけるエレクトロマイグレーションの発生の抑制が可能である。
すなわち、電極5からはんだ6を通って接続パッド2に至る導電路(以下、単に導電路、または上記導電路ともいう)のうち補助層8を通る部分における電気抵抗が他の部分と異なる。この電気抵抗の差に応じて上記導電路における電気の流れやすさが異なり、これによって、上記導電路を通る電流の偏りが低減される。
なお、この実施の形態の例においては、補助層8を形成している金属材料の電気抵抗率(以下、単に補助層8の抵抗率という場合がある)が、はんだ6の電気抵抗率(抵抗率)よりも大きい場合を例に挙げて説明する。
上記導電路のうち電流密度が大きくなりやすい部分、つまり電子回路4と電極5との接続部の下方において電気抵抗が高くなっていれば、この部分に実際に流れる電流が抑制され、電流密度が低減される。そのため、電極5からはんだ6を通って接続パッド2に流れる電流の電流密度が部分的に大きくなることが抑制される。したがって、電極5におけるエレクトロマイグレーションの発生が抑制された半導体装置を製作することが可能な配線基板10を提供することができる。
言い換えれば、補助層8は、上記導電路の電気抵抗を調整して、電流密度が導電路の一部分において他の部分よりも大きくなることを抑制する、電流密度調整用の層として機能する。
補助層8は、接続パッド2の全面に設けられていてもよい。この場合には、例えば補助層8の厚みが部分的に異ること、または補助層8を形成している金属材料の抵抗率が部分的に異なること等によって、導電経路における電流密度が調整され得る。例えば、後述するようにめっき法によって接続パッド2が形成される場合には、接続パッド2の全面に補助層8が設けられた形態が適している。
はんだ6がスズを主成分とする金属材料からなる場合であれば、補助層8は、チタンまたは銅−スズ合金(Sn6Cu5)等の、スズよりも抵抗率が高い金属材料によって形成されている。
金属材料の電気抵抗率は、金属の物性値としての電気抵抗率が小さい金属材料であっても、その結晶状態等の形態に応じて大きくなる場合がある。例えば、多結晶のめっき層として被着形成されたものであれば、単体の金属としての抵抗率よりも大きな抵抗率を有する金属材料になる。
そのため、例えば、補助層8は、上記のような合金層、またはめっき層の形態で設けられたものであってもよい。この場合には、各種の金属材料の選択肢が増えて、接続パッド2に対する密着性または作業性等の各種の条件を考慮した材料の選択が可能になる。
図1および図2に示す例においては、前述したように、半導体素子3の電極5の外周部の一部が、半導体素子3の電子回路4と電極5との接続部を含む部位であり、補助層8が、はんだ6の電気抵抗率よりも大きい電気抵抗率を有する金属材料からなっている。この場合には、上記導電路のうち電流密度が大きくなりやすい部分、つまり補助層8を設けるべき部分の位置がわかりやすい。そのため、補助層8の形成位置決め等が容易である。また、はんだ6よりも抵抗率が高い金属材料である合金材料によって、補助層8を設けることも容易である。したがって、この場合には、配線基板10としての生産性が高い。
また、図1および図2に示す例においては、補助層8の高さが、接続パッド2の外側において内側よりも高い。これは、接続パッド2の内側よりも外側の方が、平面透視において、半導体素子3の電子回路4と電極5との接続部分、つまり電極5の外周部に近いことに対応したものである。補助層8がないときには電極5の外周部の下側に電流が集中しやすいため、この部分に、抵抗率が比較的大きい補助層8が設けられていることによって、電流密度の偏りが、より効果的に低減される。
はんだ6よりも電気抵抗率が大きい金属材料からなる補助層8は、少なくとも、平面透視において電子回路4と電極5との接続部分に重なるように設けられている。平面視における補助層8の大きさは、上記導電路を流れる電流の大きさ(補助層8がないと仮定したときの最大の電流密度等)、および接続パッド2の外形の大きさ等の条件に応じて、適宜設定すればよい。
補助層8を形成している金属材料と、はんだ6との電気抵抗率の差は、約5μΩcm(約5×10−4Ωm)以上であることが望ましい。この程度の差があれば、補助層8の厚みが低く抑えられ、形成が容易である。そのため、例えば配線基板10の生産性が高い。
また、補助層8の厚みが大きいほど、上記導電路のうち補助層8を通る部分の電気抵抗が大きくなる。補助層8の厚みによって電流密度を調整することもできる。補助層8の厚みは、補助層8を形成している金属材料の抵抗率、または上記導電路を流れる電流の大きさ等の条件に応じて、適宜設定すればよい。
補助層8は、前述したように、合金層またはめっき層の形態で、接続パッド2上に設けることができる。なお、めっき層の形態で補助層8が設けられる場合には、接続パッド2の上面のうち補助層8となる部分をマスキングした後、電界めっき法または無電解めっき法等の方法で、補助層8となる金属材料を被着させればよい。
補助層8がスズの合金層からなる場合であれば、例えば、まず銅からなる接続パッド2の上面のうち補助層8を設ける部分のみにスズの層(スズの金属ペースト等)を被着させておき、次に、接続パッド2およびスズの層を加熱して接続パッド2の銅の一部とスズの層とを合金化させることによって、補助層8を設けることができる。
半導体素子3の電子回路4と電極5との接続部分の下方に、はんだ6よりも電気抵抗が高い金属材料からなる補助層8が設けられているときには、補助層8を形成している金属材料が、スズを含んでおり、スズよりも電気抵抗率が大きい合金材料であることが好ましい。これは、上記のように、補助層8を設けることが容易であることによる。また、補助層8およびはんだ6が、いずれもスズを含有しているため、補助層8とはんだ6との間の
接合性も高い。そのため、半導体装置を作製したときに、半導体装置の信頼性を高める上で有効である。
接合性も高い。そのため、半導体装置を作製したときに、半導体装置の信頼性を高める上で有効である。
なお、補助層8は、あらかじめ所定の補助層8の形状および寸法に形成したブロック状等の形状の金属材料を、溶接法等の方法で接続パッド2の上面に接合すること等によって設けることもできる。
図4は、本発明の一つの態様のはんだバンプ付き配線基板における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。
このはんだバンプ付き配線基板は、例えば図1および図2に示すような配線基板10と、配線基板10の接続パッド2に直接に接続されたはんだ(はんだバンプ)6とを含んでいる。はんだバンプ付き配線基板のはんだバンプ6に半導体素子(図4では図示せず)の電極が接続されて半導体装置が作製される。
なお、はんだバンプ付き配線基板におけるはんだバンプ6は、前述した配線基板10において接続パッド2と半導体素子3の電極5との接続に用いられたはんだ6と同様の材料からなる。このようなはんだ6用のはんだ材料(スズ−銀等)のペーストを接続パッド2の上面に塗布し、これを加熱していったん溶融させた後に、冷却し固化させることによってはんだバンプ6を設けることができる。
このようなはんだバンプ付き配線基板によれば、上記構成の配線基板10と、接続パッド2に接続されたはんだバンプ6とを有することから、搭載部1aに半導体素子3が搭載され、その半導体素子3の電極5と接続パッド2とがはんだバンプ6を介して接続されたときに、上記配線基板10の場合と同様に、電流密度の偏りが低減される。したがって、電極5におけるエレクトロマイグレーションの発生が抑制された半導体装置を製作することが可能なはんだバンプ付き配線基板を提供することができる。
図5は、本発明の一つの態様の半導体装置における要部を拡大して示す断面図である。図5において図1および図2と同様の部位には同様の符号を付している。半導体装置についての説明において、前述した配線基板10についての説明と同様の点については説明を省略する。
この半導体装置は、例えば図1および図2に示すような配線基板10と、半導体基板3aおよび半導体基板3の表面に設けられた電極5を有しており、電極5が接続パッド2と対向し合うようにして搭載部1aに搭載された半導体素子3と、配線基板10の接続パッド2と半導体素子3の電極5との間に介在しているはんだ6とを備えている。
半導体装置におけるはんだ6も、前述した配線基板10において接続パッド2と半導体素子3の電極5との接続に用いられたはんだ6と同様の材料からなる。このようなはんだ6用のはんだ材料(スズ−銀等)のペーストを介して、接続パッド2と電極5とが互いに対向し合うように位置合わせし、このはんだ材料のペーストを加熱していったん溶融させた後に、冷却し固化させることによって半導体装置を作製することができる。
このような半導体装置によれば、上記構成の配線基板10に半導体素子3が搭載され、半導体素子3の電極5と配線基板10の接続パッド2との間にはんだ6が介在していることから、上記配線基板の場合と同様に、電流密度の偏りが低減される。そのため、電極5におけるエレクトロマイグレーションの発生が抑制され得る。したがって、電極5におけるエレクトロマイグレーションの発生が抑制された半導体装置を提供することができる。
図6は、図1および図2に示す配線基板10の変形例における要部を拡大して示す断面図である。図6において図1および図2と同様の部位には同様の符号を付している。図6に示す例において、補助層8は、断面視で階段状となっている。この場合には、接続パッド2の外側において内側よりも高い補助層8を設ける際に、その高さの調整(特に微調整)が容易である。このような補助層8は、補助層8となるスズのめっき層を、複数回に分けて接続パッド2の上面に被着させた後、そのスズのめっき層と接続パッド2の銅成分とを加熱して合金化させることによって、容易に設けることができる。複数回に分けてスズのめっき層を被着させる際には、マスキング等の手段で適宜、めっきされる範囲を調整する。複数回に分けてめっき層を被着させる際に、めっき層の厚みを、めっき時間等の方法で調整すれば、補助層8の厚みをより正確に所望の値に合わせることができる。
図7は、本発明の他の実施形態の配線基板10Aにおける要部を拡大して示す断面図である。図7において図1および図2と同様の部位には同様の符号を付している。図7においては、配線基板10に半導体素子3が搭載された状態を示している。
図7に示す例の配線基板10Aにおいては、補助層8Aが、はんだ6よりも電気抵抗率(抵抗率)が小さい金属材料によって形成されている。この補助層8Aの材料(抵抗率)および位置以外の点は、前述した実施形態の配線基板と同様であるため、説明を省略する。なお、図7においては、配線基板10Aに半導体素子3が搭載され、配線基板10Aの接続パッド2と半導体素子3の電極5とがはんだ6を介して接続された状態を示している。
他の実施形態の配線基板10Aでは、電極5からはんだ6を通って接続パッド2に至る導電路(導電路)のうち、電流密度が比較的小さくなりやすい部分における電気抵抗が、他の部分よりも小さくなっている。この電気抵抗の差により、電流密度が小さくなりやすい部分にも電流が流れやすくなり、電流密度の偏りの低減が可能になっている。
他の実施形態の配線基板10Aにおける補助層8Aは、例えば、はんだ6がスズ−銀からなる場合であれば、銅、銀またはこれらの合金等の金属材料によって設けられる。また、補助層8は、はんだ6よりも銀の含有率が大きいスズ−銀合金によって設けられたものでもよい。
他の実施形態の配線基板10Aにおける補助層8Aが設けられる範囲は、例えば、実施形態の配線基板10における補助層8が設けられた範囲以外の範囲とみなすこともできる。
下記の半導体素子および配線基板を準備し、半導体素子の電極と配線基板の接続パッドとをスズ−銀はんだからなるはんだを介して互いに電気的および機械的に接続して、実施例の半導体装置(本発明の配線基板を用いた半導体装置の一例)および比較例の半導体装置を作製した。実施例の半導体装置は、接続パッドに補助層を形成し、比較例の半導体装置では補助層を形成しなかった。
半導体素子:半導体基板として、辺の長さが10×10mmの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅からなる電極を配置したものを用いた。電極は、直径が約100μmの円形状であり、
半導体基板の主面に縦横の並びに256個(16×16)配列させた。
半導体基板の主面に縦横の並びに256個(16×16)配列させた。
配線基板:ガラスセラミック焼結体を用いて作製した、各辺の長さが約22×22×2mmの正方形板状の絶縁基板の上面に、銅のメタライズ層によって、直径が約150μmの円形
状の接続パッドを形成した。接続パッドの個数は半導体素子の電極の個数と同じ256個で
あり、各接続パッドは、半導体素子の電極に対応する位置に形成した。
状の接続パッドを形成した。接続パッドの個数は半導体素子の電極の個数と同じ256個で
あり、各接続パッドは、半導体素子の電極に対応する位置に形成した。
補助層:平面透視で半導体素子の電子回路と電極との接続部を含む電極の外周部と重なる部位において接続パッドの上面に凸状の補助層を設けた。これらの補助層は、はんだよりも電気抵抗率が高い金属材料であるスズ−銅合金からなるものとした。また、それぞれの補助層は、半径が約80μmであり、中心角が約60度の扇形状とした。この扇形状の中心位置は、平面透視において半導体素子の電子回路と電極との接続部と重なる位置とした。
はんだ:スズ−銀−銅(Sn−3Ag−0.5Cu)はんだを用いた。はんだバンプの形
成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃で加熱して溶融
接合させて行なった。
成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃で加熱して溶融
接合させて行なった。
以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電を500時間行なった後、接続パッドと電極と
の間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各接続パッドと電極との間の通電量(電極からはんだを通って接続パッドに流れる電流の大きさ)は0.8Aとし、1000時間の通電を行なった。
の間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各接続パッドと電極との間の通電量(電極からはんだを通って接続パッドに流れる電流の大きさ)は0.8Aとし、1000時間の通電を行なった。
以上の結果、本発明の実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では20%の電極において故障が発生していた。これにより、本発明の配線基板を用いて作製した半導体装置における、電極での空隙の発生を抑制する効果を確認することができた。
1・・・絶縁基板
1a・・搭載部
2・・・接続パッド
3・・・半導体素子
4・・・電子回路
5・・・電極
6・・・はんだ(バンプ)
7・・・接続導体
8・・・補助層
8A・・補助層(他の実施形態)
10・・・配線基板
10A・・配線基板(他の実施形態)
1a・・搭載部
2・・・接続パッド
3・・・半導体素子
4・・・電子回路
5・・・電極
6・・・はんだ(バンプ)
7・・・接続導体
8・・・補助層
8A・・補助層(他の実施形態)
10・・・配線基板
10A・・配線基板(他の実施形態)
Claims (6)
- 電極を有する半導体素子が搭載される搭載部を含む上面を有する絶縁基板と、
前記搭載部に設けられており、前記半導体素子の前記電極とはんだを介して接続される接続パッドとを備えており、
該接続パッドの上面のうち前記電極の外周部の一部と対向し合う部位に、前記はんだの電気抵抗率と異なる電気抵抗率を有する金属材料からなる補助層が設けられていることを特徴とする配線基板。 - 前記半導体素子の前記電極の前記外周部の前記一部が、前記半導体素子の電子回路と前記電極との接続部を含む部位であり、
前記補助層が、前記はんだの電気抵抗率よりも大きい電気抵抗率を有する金属材料からなることを特徴とする請求項1記載の配線基板。 - 前記補助層の高さが、前記接続パッドの外側において内側よりも高いことを特徴とする請求項2記載の配線基板。
- 前記補助層を形成している前記金属材料が、スズを含んでおり、スズよりも電気抵抗率が大きい合金材料であることを特徴とする請求項2または請求項3記載の配線基板。
- 請求項1記載の配線基板と、
前記接続パッドの前記上面に設けられたはんだバンプとを備えることを特徴とするはんだバンプ付き配線基板。 - 請求項1記載の配線基板と、
半導体基板および該半導体基板の表面に設けられた電極を有しており、該電極が前記接続パッドと対向し合うようにして前記搭載部に搭載された半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極との間に介在しているはんだとを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226057A JP2014078627A (ja) | 2012-10-11 | 2012-10-11 | 配線基板、はんだバンプ付き配線基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226057A JP2014078627A (ja) | 2012-10-11 | 2012-10-11 | 配線基板、はんだバンプ付き配線基板および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014078627A true JP2014078627A (ja) | 2014-05-01 |
Family
ID=50783709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012226057A Pending JP2014078627A (ja) | 2012-10-11 | 2012-10-11 | 配線基板、はんだバンプ付き配線基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014078627A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017050354A (ja) * | 2015-08-31 | 2017-03-09 | 日亜化学工業株式会社 | 半導体モジュール |
JP2021150374A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 半導体装置および検査装置 |
-
2012
- 2012-10-11 JP JP2012226057A patent/JP2014078627A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017050354A (ja) * | 2015-08-31 | 2017-03-09 | 日亜化学工業株式会社 | 半導体モジュール |
JP2021150374A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 半導体装置および検査装置 |
JP7305587B2 (ja) | 2020-03-17 | 2023-07-10 | 株式会社東芝 | 半導体装置および検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101300384B1 (ko) | 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치 | |
JP2005095977A (ja) | 回路装置 | |
US20090072383A1 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP6524724B2 (ja) | 電子装置及びその製造方法 | |
JP5868274B2 (ja) | 配線基板およびそれを用いた電子装置 | |
JP5848139B2 (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2014078627A (ja) | 配線基板、はんだバンプ付き配線基板および半導体装置 | |
JP2013175578A (ja) | 配線基板および半導体装置 | |
JP6154110B2 (ja) | 実装基板 | |
JP2002111188A (ja) | 配線基板 | |
JP2021034600A (ja) | 半導体装置 | |
JP2002057444A (ja) | 配線基板 | |
JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2012142488A (ja) | 半導体装置 | |
JP2014011259A (ja) | 半導体装置 | |
JP2012151351A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2013115244A (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JP4174407B2 (ja) | 電子部品収納用パッケージ | |
JP6219695B2 (ja) | 配線基板およびそれを備えた半導体装置 | |
WO2015004952A1 (ja) | 回路基板 | |
JP2014063827A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2012033623A (ja) | 多層配線基板 | |
JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JP2012156467A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2007063633A (ja) | 電気的接続構造、配線付き絶縁部材およびその製造方法、ならびに電子装置 |