JP6524724B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP6524724B2 JP6524724B2 JP2015046208A JP2015046208A JP6524724B2 JP 6524724 B2 JP6524724 B2 JP 6524724B2 JP 2015046208 A JP2015046208 A JP 2015046208A JP 2015046208 A JP2015046208 A JP 2015046208A JP 6524724 B2 JP6524724 B2 JP 6524724B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic device
- main component
- junction
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
電子装置の一態様は、少なくとも一方がCuを主成分とする第1電極と第2電極とが対向し、接合部により接合されてなる電子装置であって、前記接合部は、Cu 6 Sn 5 の部分と、Snと反応してCu 6 Sn 5 よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体とを含み、前記構造体は、前記第1電極及び前記第2電極の少なくとも一方の対向面に形成された柱状突起である。
電子装置の製造方法の一態様は、少なくとも一方がCuを主成分とする第1電極と第2電極とを対向させ、接合部により接合する電子装置の製造方法であって、前記接合部を、Cu 6 Sn 5 の部分と、Snと反応してCu 6 Sn 5 よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体とを含むように形成し、前記第1電極及び前記第2電極の少なくとも一方の対向面に、突起状の前記第1部分を前記第2部分で被覆してなる柱状突起を形成して、前記構造体とする。
図1は、本実施形態により作製された半導体装置の概略構成を示す断面図である。
この半導体装置は、第1半導体チップ1と第2半導体チップ2とがフリップチップ接合してなるものである。
第1及び第2電極11,12の電極径φを50μm程度、電極間のギャップを22μm程度とする。粒子23のAg粒子31の半径を1μm程度とし、粒子23をハンダに5%程度添加する。この場合、SuとAgとの合金層を形成するために必要なハンダの体積は、19634.95μm3程度(厚み10μm程度)となる。ハンダをCu6Sn5に合金化させるために必要なCuの体積(第1及び第2電極11,12からのCu拡散量)は、23561.94μm3程度(厚み10μm程度)となる。以上に基づけば、Cu膜32の厚みは2.2μm程度とすれば良い。
以下、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様に半導体装置について開示するが、その接合部の構造が異なる点で第1の実施形態と相違する。図6は、第1の実施形態の変形例による半導体装置の電極接合構造10を拡大して示す概略断面図である。
次いで、第2の実施形態について説明する。本実施形態では、第1の実施形態と同様に半導体装置について開示するが、その接合部の構造が異なる点で第1の実施形態と相違する。図7は、第2の実施形態による半導体装置の電極接合構造10を拡大して示す概略断面図である。
2 第2半導体チップ
10 電極接合構造
11 第1電極
12,15 第2電極
13,14,16 接合部
21 Cu6Sn5の部分
22 Cu3Snの部分
23 粒子
24 柱状突起
25 (CuNi)3Sn4+(CuNi)6Sn5の部分
31 Ag粒子
32,42 Cu膜
41 Ag突起
Claims (10)
- 少なくとも一方がCuを主成分とする第1電極と第2電極とが対向し、接合部により接合されてなる電子装置であって、
前記接合部は、
Cu6Sn5の部分と、
Snと反応してCu6Sn5よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体と
を含み、
前記構造体は粒子であり、前記Cu 6 Sn 5 の部分内に分散されていることを特徴とする電子装置。 - 少なくとも一方がCuを主成分とする第1電極と第2電極とが対向し、接合部により接合されてなる電子装置であって、
前記接合部は、
Cu6Sn5の部分と、
Snと反応してCu6Sn5よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体と
を含み、
前記構造体は、前記第1電極及び前記第2電極の少なくとも一方の対向面に形成された柱状突起であることを特徴とする電子装置。 - 前記第1電極がCuを主成分とする電極であり、前記第2電極がNiを主成分とする電極であることを特徴とする請求項1又は2に記載の電子装置。
- 前記構造体の前記第1部分は、Ag,Fe,Ni,Mg,Mn,Ptから選ばれた1種又は複数種の材料からなることを特徴とする請求項1〜3のいずれか1項に記載の電子装置。
- 前記構造体の前記第2部分は、Cuを主成分とする材料又は有機材料からなることを特徴とする請求項1〜4のいずれか1項に記載の電子装置。
- 少なくとも一方がCuを主成分とする第1電極と第2電極とを対向させ、接合部により接合する電子装置の製造方法であって、
前記接合部を、
Cu6Sn5の部分と、
Snと反応してCu6Sn5よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体と
を含むように形成し、
前記構造体は粒子であり、
前記接合部を、Snを主成分とするハンダ内に前記構造体を分散させた材料で前記第1電極と前記第2電極とを接合することで形成することを特徴とする電子装置の製造方法。 - 少なくとも一方がCuを主成分とする第1電極と第2電極とを対向させ、接合部により接合する電子装置の製造方法であって、
前記接合部を、
Cu6Sn5の部分と、
Snと反応してCu6Sn5よりも融点の高い化合物を生成する元素を主成分とする第1部分を第2部分で被覆する構造体と
を含むように形成し、
前記第1電極及び前記第2電極の少なくとも一方の対向面に、突起状の前記第1部分を前記第2部分で被覆してなる柱状突起を形成して、前記構造体とすることを特徴とする電子装置の製造方法。 - 前記第1電極がCuを主成分とする電極であり、前記第2電極がNiを主成分とする電極であることを特徴とする請求項6又は7に記載の電子装置の製造方法。
- 前記構造体の前記第1部分は、Ag,Fe,Ni,Mg,Mn,Ptから選ばれた1種又は複数種の材料からなることを特徴とする請求項6〜8のいずれか1項に記載の電子装置の製造方法。
- 前記構造体の前記第2部分は、Cuを主成分とする材料又は有機材料からなることを特徴とする請求項6〜9のいずれか1項に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046208A JP6524724B2 (ja) | 2015-03-09 | 2015-03-09 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046208A JP6524724B2 (ja) | 2015-03-09 | 2015-03-09 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016165739A JP2016165739A (ja) | 2016-09-15 |
JP6524724B2 true JP6524724B2 (ja) | 2019-06-05 |
Family
ID=56897177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015046208A Active JP6524724B2 (ja) | 2015-03-09 | 2015-03-09 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6524724B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6631547B2 (ja) * | 2016-12-09 | 2020-01-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
CN107058956B (zh) * | 2017-04-13 | 2019-03-15 | 厦门大学 | 一种铜六锡五全imc微凸点的快速制造方法 |
WO2020194592A1 (ja) * | 2019-03-27 | 2020-10-01 | 三菱電機株式会社 | 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法 |
CN112151401B (zh) * | 2020-10-12 | 2023-08-18 | 电子科技大学 | 一种基于半导体温控的晶粒取向控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3735526B2 (ja) * | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2013031864A (ja) * | 2011-08-01 | 2013-02-14 | Hitachi Metals Ltd | はんだボールおよびはんだボールを用いた半導体装置 |
JP5893528B2 (ja) * | 2012-07-27 | 2016-03-23 | 新日鉄住金マテリアルズ株式会社 | 無鉛はんだバンプ接合構造 |
-
2015
- 2015-03-09 JP JP2015046208A patent/JP6524724B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016165739A (ja) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233074B2 (en) | Semiconductor device with improved contacts | |
US20060065978A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
TWI505424B (zh) | 電子組件、包含其之電子設備及該電子設備之製造方法 | |
JP4387548B2 (ja) | 半導体装置及びその製造方法 | |
JP6524724B2 (ja) | 電子装置及びその製造方法 | |
TWI493672B (zh) | 半導體裝置、電子裝置及半導體裝置之製造方法 | |
US20060076665A1 (en) | Package stack and manufacturing method thereof | |
TW201104769A (en) | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask | |
EP3974096A1 (en) | Hybrid bonding structures, solder paste composition, semiconductor devices, and manufacturing methods thereof | |
JP2015122445A (ja) | 半導体装置およびその製造方法 | |
US20050046032A1 (en) | Bonding material and circuit device using the same | |
JP4672576B2 (ja) | 電子デバイス及びその製造方法 | |
TW202117969A (zh) | 半導體裝置及其製造方法 | |
JP2006100552A (ja) | 配線基板および半導体装置 | |
WO2013136382A1 (ja) | 半導体装置 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP2010525553A (ja) | 半導体装置のバンプ構造 | |
KR101979078B1 (ko) | 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름 | |
JP2009224700A (ja) | 接合材料及びそれを用いた接合方法 | |
JP2013135014A (ja) | 電子部品及び電子機器 | |
JP2010283404A (ja) | 半導体装置 | |
JP6154110B2 (ja) | 実装基板 | |
KR20090037819A (ko) | 웨이퍼 또는 회로 보드 및 웨이퍼 또는 회로 보드의 접합 구조 | |
JP3703807B2 (ja) | 半導体装置 | |
TW200409575A (en) | Fine pad pitch organic circuit board with plating solder and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6524724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |