JP2017123489A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017123489A
JP2017123489A JP2017056080A JP2017056080A JP2017123489A JP 2017123489 A JP2017123489 A JP 2017123489A JP 2017056080 A JP2017056080 A JP 2017056080A JP 2017056080 A JP2017056080 A JP 2017056080A JP 2017123489 A JP2017123489 A JP 2017123489A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
transistor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017056080A
Other languages
English (en)
Other versions
JP6360580B2 (ja
Inventor
英樹 松倉
Hideki Matsukura
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017123489A publication Critical patent/JP2017123489A/ja
Application granted granted Critical
Publication of JP6360580B2 publication Critical patent/JP6360580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】Ｈ２Ｏを酸化物半導体層中に含有させるための構造を提供する。
【解決手段】第１の導電層上に絶縁層を有し、前記絶縁層上に第１の酸化物半導体層を有
し、前記絶縁層上に第２の酸化物半導体層を有し、前記第１の酸化物半導体層上に第２の
導電層を有し、前記第１の酸化物半導体層上に第３の導電層を有し、前記第２の導電層上
及び前記第３の導電層上に無機絶縁層を有し、前記無機絶縁層上に樹脂層を有し、前記第
１の酸化物半導体層は、前記第１の導電層と重なる領域を有し、前記樹脂層は、前記第１
の酸化物半導体層と接触せず、前記樹脂層は、前記無機絶縁層の有する孔の内側において
、前記第２の酸化物半導体層と接触する部分を有する。
【選択図】図１

Description

技術分野は半導体装置に関する。
特許文献１には酸化物半導体層を有するトランジスタが記載されている。
特許文献１の段落００１２には「水素元素はキャリアを誘発する２つの要因を双方有し
ているため、水素元素を含む物質は酸化物半導体層を高純度化してＩ型に近づけることを
妨げる元素であるといえる」と記載されている。
特許文献１の段落００１３には「水素元素を含む物質とは、例えば、水素、水分、水酸
化物、水素化物等である」と記載されている。
特許文献１には酸化物半導体層中に水素元素を含む物質が含有されるとトランジスタの
しきい値電圧がマイナス側にシフトすることが記載されている。
特開２０１１−１４２３１１号公報
特許文献１に記載されているように、Ｈ２Ｏ（水）は酸化物半導体層を高純度化してＩ
型に近づけることを妨げる分子である。
しかし、本発明者は酸化物半導体層にＨ２Ｏを敢えて含有させることにもメリットがあ
ると考えた。
そこで、以下に開示する発明は、Ｈ２Ｏを酸化物半導体層中に含有させるための構造を
提供することを第１の目的とする。
また、新規な構造を有する半導体装置を提供することを第２の目的とする。
また、活性層の形成されていないスペースを有効利用することを第３の目的とする。
また、特許文献１に記載されているように、Ｈ（水素）は酸化物半導体層を高純度化し
てＩ型に近づけることを妨げる元素である。
しかし、本発明者は酸化物半導体層にＨを敢えて含有させることにもメリットがあると
考えた。
そこで、以下に開示する発明は、Ｈを酸化物半導体層中に含有させるための構造を提供
することを第４の目的とする。
以下に開示する発明は、第１の目的乃至第４の目的のうちの少なくとも一つを達成でき
れば良い。
例えば、第１の酸化物半導体層上及び第２の酸化物半導体層上に無機絶縁層を設ける。
例えば、無機絶縁層に孔を設ける。
例えば、無機絶縁層上に樹脂層を設ける。
そして、樹脂層と第１の酸化物半導体層とを接触させず、樹脂層を孔の内側において第
２の酸化物半導体層と接触させる。
樹脂層中のＨ２Ｏの含有量は、無機絶縁層中のＨ２Ｏの含有量と比較して非常に多い。
そして、樹脂層と酸化物半導体層とが接触すると、樹脂層中のＨ２Ｏが酸化物半導体層
中へ容易に移動してしまう。
また、無機絶縁層はＨ２Ｏをブロックすることができる機能を有する。
よって、第２の酸化物半導体層中のＨ２Ｏの含有量を、第１の酸化物半導体層中のＨ２
Ｏの含有量と比較して多くすることができる。
つまり、第２の酸化物半導体層の少なくとも一部と樹脂層の少なくとも一部とが接触す
ることによって、第２の酸化物半導体層中にＨ２Ｏを含有させることができるようになる
。
ここで、第１の酸化物半導体層の用途は例えばトランジスタの活性層である。
活性層とは、チャネルを形成することができる領域（チャネル形成領域）を有する半導
体層である。
第１の酸化物半導体層と樹脂層とが接触しないことによって、トランジスタのしきい値
電圧がマイナス側にシフトすることを防止することができる。
一方、第２の酸化物半導体層の用途として、例えば以下のような用途がある。
例えば、第２の酸化物半導体層を配線の少なくとも一部として用いる場合、第２の酸化
物半導体層中のＨ２Ｏの含有量を増やすことができるので、第２の酸化物半導体層の抵抗
率を下げることができる。
例えば、第２の酸化物半導体層を電極の少なくとも一部として用いる場合、第２の酸化
物半導体層中のＨ２Ｏの含有量を増やすことができるので、第２の酸化物半導体層の抵抗
率を下げることができる。
例えば、第２の酸化物半導体層を抵抗素子の少なくとも一部として用いる場合、第２の
酸化物半導体層中のＨ２Ｏの含有量を増やすことができるので、第２の酸化物半導体層の
抵抗率を下げることができる。
例えば、第２の酸化物半導体層をトランジスタの活性層として用いる場合、第２の酸化
物半導体層中のＨ２Ｏの含有量を増やすことができるので、第１の酸化物半導体層を有す
るトランジスタのしきい値電圧の値と、第２の酸化物半導体層を有するトランジスタのし
きい値電圧の値と、を異なる値にすることができる。
第１の目的は、Ｈ２Ｏを酸化物半導体層中に含有させるための構造を提供することであ
る。
よって、第１の目的に鑑みれば、第２の酸化物半導体層の用途が例示した用途に限定さ
れないことは明らかである。
第２の酸化物半導体層を配線の少なくとも一部として用いる場合又は第２の酸化物半導
体層を電極の少なくとも一部として用いる場合は、第２の酸化物半導体層中のＨ（水素）
の含有量を増やすために、Ｈを含む物質を第２の酸化物半導体層中に含有させても良い。
Ｈを含む物質を第２の酸化物半導体層中に含有させることで、第２の酸化物半導体層の
抵抗率を下げることができる。
Ｈを含む物質を第２の酸化物半導体層中に含有させる方法は、例えばＨを含む物質をイ
オンドーピング又はイオン注入する方法等があるが限定されない。
例えば、Ｈ２、Ｈ２Ｏ、ＰＨ３、Ｂ２Ｈ６等をイオンドーピング又はイオン注入する方
法がある。
ところで、第２の酸化物半導体層から放出されたＨ２Ｏが無機絶縁層中又は無機絶縁層
の下側を移動して第１の酸化物半導体層に到達してしまうことがある。
無機絶縁層中又は無機絶縁層の下側を移動するＨ２Ｏは微量ではあるが、第１の酸化物
半導体層を有するトランジスタの電気的特性に影響を与えてしまう場合がある。
そこで、第１の酸化物半導体層と第２の酸化物半導体層の間に第３の酸化物半導体層を
設けることが好ましい。
第３の酸化物半導体層にＨ２Ｏを吸収させることによって、第１の酸化物半導体層に到
達するＨ２Ｏの量を減少することができる。
第３の酸化物半導体層が樹脂層と接触している場合、第３の酸化物半導体層から放出さ
れたＨ２Ｏが第１の酸化物半導体層に到達する場合がある。
よって、第３の酸化物半導体層は樹脂層と接触しないことが好ましい。
第２の目的は、新規な構造を有する半導体装置を提供することである。
第２の目的を達成する場合、半導体層は酸化物半導体層に限定されず、半導体層として
シリコンを有する層等を用いても良い。
第３の目的は、活性層の形成されていないスペースを有効利用することである。
所定の用途の第２の酸化物半導体層を形成することにより、活性層の形成されていない
スペースを有効利用することができる。
例えば、第２の酸化物半導体層を配線の少なくとも一部として用いることができる。
例えば、第２の酸化物半導体層を電極の少なくとも一部として用いることができる。
例えば、第２の酸化物半導体層を抵抗素子の少なくとも一部として用いることができる
。
第２の酸化物半導体層の用途は例示した用途に限定されない。
また、第３の目的を達成する場合、半導体層は酸化物半導体層に限定されず、半導体層
としてシリコンを有する層等を用いても良い。
第４の目的を達成するために、水素（Ｈ）を含む層を設ける。
そして、水素を含む層と第１の酸化物半導体層とを接触させず、水素を含む層を第２の
酸化物半導体層と接触させる。
水素を含む層は、無機絶縁層よりもＨを多く含む。
水素を含む層は、絶縁層、半導体層、又は導電層等を用いることができる。
例えば、所定の層（絶縁層、半導体層、又は導電層等）を形成した後に、所定の層にＨ
を含む物質を含有させることにより、水素を含む層を形成することができる。
例えば、Ｈを含む物質をイオンドーピング又はイオン注入する方法等があるが限定され
ない。
例えば、Ｈを含む物質を成膜ガスの一部に用いて成膜を行うことにより、水素を含む層
を形成することができる。
成膜方法としては、例えば、スパッタリング法、ＣＶＤ法等があるが限定されない。
Ｈを含む物質としては、例えば、Ｈ２、Ｈ２Ｏ、ＰＨ３、Ｂ２Ｈ６等があるが限定され
ない。
そして、水素を含む層と酸化物半導体層とが接触すると、水素を含む層中のＨが酸化物
半導体層中へ容易に移動してしまう。
よって、第２の酸化物半導体層中のＨの含有量を、第１の酸化物半導体層中のＨの含有
量と比較して多くすることができる。
つまり、第２の酸化物半導体層の少なくとも一部と水素を含む層の少なくとも一部とが
接触することによって、第２の酸化物半導体層中にＨを含有させることができるようにな
る。
ここで、第１の酸化物半導体層の用途は例えばトランジスタの活性層である。
活性層とは、チャネルを形成することができる領域（チャネル形成領域）を有する半導
体層である。
第１の酸化物半導体層と水素を含む層とが接触しないことによって、トランジスタのし
きい値電圧がマイナス側にシフトすることを防止することができる。
一方、第２の酸化物半導体層の用途として、例えば以下のような用途がある。
例えば、第２の酸化物半導体層を配線の少なくとも一部として用いる場合、第２の酸化
物半導体層中のＨの含有量を増やすことができるので、第２の酸化物半導体層の抵抗率を
下げることができる。
例えば、第２の酸化物半導体層を電極の少なくとも一部として用いる場合、第２の酸化
物半導体層中のＨの含有量を増やすことができるので、第２の酸化物半導体層の抵抗率を
下げることができる。
例えば、第２の酸化物半導体層を抵抗素子の少なくとも一部として用いる場合、第２の
酸化物半導体層中のＨの含有量を増やすことができるので、第２の酸化物半導体層の抵抗
率を下げることができる。
例えば、第２の酸化物半導体層をトランジスタの活性層として用いる場合、第２の酸化
物半導体層中のＨの含有量を増やすことができるので、第１の酸化物半導体層を有するト
ランジスタのしきい値電圧の値と、第２の酸化物半導体層を有するトランジスタのしきい
値電圧の値と、を異なる値にすることができる。
第４の目的は、Ｈを酸化物半導体層中に含有させるための構造を提供することである。
よって、第４の目的に鑑みれば、第２の酸化物半導体層の用途が例示した用途に限定さ
れないことは明らかである。
ところで、第２の酸化物半導体層中のＨが放出されるとき、第２の酸化物半導体層中の
Ｏと結合した状態で放出される場合がある。
そのため、第２の酸化物半導体層からＨ２Ｏが放出される場合がある。
そして、第２の酸化物半導体層から放出されたＨ２Ｏが、無機絶縁層中又は無機絶縁層
の下側を移動して第１の酸化物半導体層に到達してしまうことがある。
無機絶縁層中又は無機絶縁層の下側を移動するＨ２Ｏは微量ではあるが、第１の酸化物
半導体層を有するトランジスタの電気的特性に影響を与えてしまう場合がある。
そこで、第１の酸化物半導体層と第２の酸化物半導体層の間に第３の酸化物半導体層を
設けることが好ましい。
第３の酸化物半導体層にＨ２Ｏを吸収させることによって、第１の酸化物半導体層に到
達するＨ２Ｏの量を減少することができる。
第３の酸化物半導体層が水素を含む層と接触している場合、第３の酸化物半導体層から
放出されたＨ２Ｏが第１の酸化物半導体層に到達する場合がある。
よって、第３の酸化物半導体層は水素を含む層と接触しないことが好ましい。
以下に第１の目的乃至第４の目的のうちの少なくとも一つを達成することができる発明
の例を示す。
例えば、基板上に第１の導電層を有し、前記第１の導電層上に絶縁層を有し、前記絶縁
層上に第１の酸化物半導体層を有し、前記絶縁層上に第２の酸化物半導体層を有し、前記
第１の酸化物半導体層上に第２の導電層を有し、前記第１の酸化物半導体層上に第３の導
電層を有し、前記第２の導電層上及び前記第３の導電層上に無機絶縁層を有し、前記無機
絶縁層上に樹脂層を有し、前記第１の酸化物半導体層は、前記第１の導電層と重なる領域
を有し、前記樹脂層は、前記第１の酸化物半導体層と接触せず、前記樹脂層は、前記無機
絶縁層の有する孔の内側において、前記第２の酸化物半導体層と接触する部分を有するこ
とを特徴とする半導体装置である。
例えば、基板上に第１の導電層を有し、前記第１の導電層上に絶縁層を有し、前記絶縁
層上に第１の酸化物半導体層を有し、前記絶縁層上に第２の酸化物半導体層を有し、前記
絶縁層上に第３の酸化物半導体層を有し、前記第１の酸化物半導体層上に第２の導電層を
有し、前記第１の酸化物半導体層上に第３の導電層を有し、前記第２の導電層上及び前記
第３の導電層上に無機絶縁層を有し、前記無機絶縁層上に樹脂層を有し、前記第１の酸化
物半導体層は、前記第１の導電層と重なる領域を有し、前記樹脂層は、前記第１の酸化物
半導体層と接触せず、前記樹脂層は、前記無機絶縁層の有する孔の内側において、前記第
２の酸化物半導体層と接触する部分を有し、前記樹脂層は、前記第３の酸化物半導体層と
接触せず、前記基板は、第１の領域と第２の領域と第３の領域とを有し、前記第１の酸化
物半導体層は、前記第１の領域と重なる領域を有し、前記第２の酸化物半導体層は、前記
第２の領域と重なる領域を有し、前記第３の酸化物半導体層は、前記第３の領域と重なる
領域を有し、前記第３の領域は、前記第１の領域と前記第２の領域の間に位置することを
特徴とする半導体装置である。
例えば、基板上に第１の導電層を有し、前記第１の導電層上に絶縁層を有し、前記絶縁
層上に第１の層を有し、前記絶縁層上に第２の層を有し、前記第１の層上に第２の導電層
を有し、前記第１の層上に第３の導電層を有し、前記第２の導電層上及び前記第３の導電
層上に無機絶縁層を有し、前記無機絶縁層上に樹脂層を有し、前記第１の層は、インジウ
ムとガリウムと亜鉛と酸素とを有し、前記第２の層は、インジウムとガリウムと亜鉛と酸
素とを有し、前記第１の層は、前記第１の導電層と重なる領域を有し、前記樹脂層は、前
記第１の層と接触せず、前記樹脂層は、前記無機絶縁層の有する孔の内側において、前記
第２の層と接触する部分を有することを特徴とする半導体装置である。
例えば、基板上に第１の導電層を有し、前記第１の導電層上に絶縁層を有し、前記絶縁
層上に第１の層を有し、前記絶縁層上に第２の層を有し、前記絶縁層上に第３の層を有し
、前記第１の層上に第２の導電層を有し、前記第１の層上に第３の導電層を有し、前記第
２の導電層上及び前記第３の導電層上に無機絶縁層を有し、前記無機絶縁層上に樹脂層を
有し、前記第１の層は、インジウムとガリウムと亜鉛と酸素とを有し、前記第２の層は、
インジウムとガリウムと亜鉛と酸素とを有し、前記第３の層は、インジウムとガリウムと
亜鉛と酸素とを有し、前記第１の層は、前記第１の導電層と重なる領域を有し、前記樹脂
層は、前記第１の層と接触せず、前記樹脂層は、前記無機絶縁層の有する孔の内側におい
て、前記第２の層と接触する部分を有し、前記樹脂層は、前記第３の層と接触せず、前記
基板は、第１の領域と第２の領域と第３の領域とを有し、前記第１の層は、前記第１の領
域と重なる領域を有し、前記第２の層は、前記第２の領域と重なる領域を有し、前記第３
の層は、前記第３の領域と重なる領域を有し、前記第３の領域は、前記第１の領域と前記
第２の領域の間に位置することを特徴とする半導体装置である。
酸化物半導体層の少なくとも一部と樹脂層の少なくとも一部とが接触することによって
、酸化物半導体層中にＨ２Ｏを含有させることができる。
新規な半導体装置を提供することができる。
所定の用途（例えば、電極、配線、抵抗素子等）の酸化物半導体層を形成することによ
って、活性層の形成されていないスペースを有効利用することができる。
酸化物半導体層の少なくとも一部と水素を含む層の少なくとも一部とが接触することに
よって、酸化物半導体層中にＨを含有させることができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の作製方法の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号又は同一のハッチングを異なる図面間で共通して用い、その繰り返しの説明は省略す
る。
また、以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
（実施の形態１）
図１は酸化物半導体層３１と酸化物半導体層３２とを有する半導体装置の一例である。
基板１０上に導電層２１を有する。
導電層２１の少なくとも一部は、トランジスタのゲート電極として機能することができ
る。
基板１０と導電層２１との間に、絶縁層を有していても良い。
導電層２１上に絶縁層３０を有する。
絶縁層３０の少なくとも一部は、トランジスタのゲート絶縁膜として機能することがで
きる。
絶縁層３０上に酸化物半導体層３１を有する。
酸化物半導体層３１の少なくとも一部は、トランジスタの活性層として機能することが
できる。
酸化物半導体層３１上に導電層４１を有する。
酸化物半導体層３１上に導電層４２を有する。
導電層４１の少なくとも一部は、トランジスタのソース電極又はドレイン電極の一方と
して機能することができる。
導電層４２の少なくとも一部は、トランジスタのソース電極又はドレイン電極の他方と
して機能することができる。
絶縁層３０上に酸化物半導体層３２を有する。
酸化物半導体層３２の少なくとも一部は、例えば、配線、電極、抵抗素子、又はトラン
ジスタの活性層等として機能することができる。
但し、酸化物半導体層３２の機能は、配線、電極、抵抗素子、又はトランジスタの活性
層等に限定されない。
少なくとも、酸化物半導体層３１上、導電層４１上、及び導電層４２上に無機絶縁層５
０を有する。
図１では、酸化物半導体層３２上にも無機絶縁層５０を有する場合を例示している。
無機絶縁層５０は孔を有する。
無機絶縁層５０上に樹脂層６０を有する。
樹脂層６０は酸化物半導体層３１と接触していない。
樹脂層６０は、孔の内側に、酸化物半導体層３２に接触する部分を有する。
樹脂層６０が酸化物半導体層３１と接触していないことによって、酸化物半導体層３１
中のＨ２Ｏの含有量を、酸化物半導体層３２中のＨ２Ｏの含有量と比較して少なくするこ
とができる。
酸化物半導体層３１はトランジスタの活性層として機能することができるので、トラン
ジスタのしきい値電圧がマイナス側にシフトすることを防止することができる。
樹脂層６０が酸化物半導体層３２と接触する部分を有することによって、酸化物半導体
層３２中のＨ２Ｏの含有量を、酸化物半導体層３１の含有量と比較して多くすることがで
きる。
酸化物半導体層３２中のＨ２Ｏの含有量を、酸化物半導体層３１の含有量と比較して多
くすることによって、酸化物半導体層３２の性質を酸化物半導体層３１の性質と異なるも
のにすることができる。
例えば、酸化物半導体層３２の抵抗率を酸化物半導体層３１の抵抗率よりも小さくする
ことができるので、酸化物半導体層３２を配線、電極、抵抗素子の少なくとも一部として
用いることができる。
例えば、酸化物半導体層３２をトランジスタの活性層として用いる場合、酸化物半導体
層３２を有するトランジスタのしきい値電圧と酸化物半導体層３１を有するトランジスタ
のしきい値電圧とを異なる値にすることができる。
酸化物半導体層３２がトランジスタの活性層ではない場合、酸化物半導体層３２はゲー
ト電極として機能することができる領域と重ならない。
ゲート電極として機能することができる領域は、トランジスタの活性層の有するチャネ
ル形成領域と重なる領域である。
つまり、酸化物半導体層３２がトランジスタの活性層ではない場合、酸化物半導体層３
２はチャネル形成領域を有さない。
図５４〜図５８に酸化物半導体層３２の例を示す。
図５４は、図１において、導電層４３を追加した図面の一例である。
酸化物半導体層３２の少なくとも一部は、配線として機能することができる。
導電層４３の少なくとも一部は、配線として機能することができる。
酸化物半導体層３２又は導電層４３の一方は、補助配線として機能することができる。
図５５は、図１において、導電層２２を追加した図面の一例である。
酸化物半導体層３２の少なくとも一部は、容量素子の一方の電極として機能することが
できる。
導電層２２の少なくとも一部は、容量素子の他方の電極として機能することができる。
図５６は、図１において、導電層４３、導電層４４を追加した図面の一例である。
酸化物半導体層３２の少なくとも一部は、抵抗素子の抵抗体として機能することができ
る。
導電層４３の少なくとも一部は、抵抗素子の一方の端子として機能することができる。
導電層４４の少なくとも一部は、抵抗素子の他方の端子として機能することができる。
図５７は、図１において、導電層２２、導電層４３、導電層４４を追加した図面の一例
である。
酸化物半導体層３２の少なくとも一部は、トランジスタの活性層として機能することが
できる。
導電層２２の少なくとも一部は、トランジスタのゲート電極として機能することができ
る。
導電層４３の少なくとも一部は、トランジスタのソース電極又はドレイン電極の一方と
して機能することができる。
導電層４４の少なくとも一部は、トランジスタのソース電極又はドレイン電極の他方と
して機能することができる。
図５８は、図１において、樹脂層６０に孔を追加した図面の一例である。
樹脂層６０は、無機絶縁層５０の有する孔の内側に、酸化物半導体層３２と接触する部
分を有する。
酸化物半導体層３２は樹脂層６０の有する孔の内側において露出した領域を有する。
露出した領域上には所定の層を設けることができるようになる。
よって、酸化物半導体層３２の少なくとも一部は、素子の一方の電極として機能するこ
とができる。
素子としては、例えば、表示素子、記憶素子、容量素子等があるが限定されない。
例えば、素子が表示素子の場合は、酸化物半導体層３２の少なくとも一部は、画素電極
として機能することができる。
酸化物半導体層３２の機能は、素子の一方の電極に限定されない。
酸化物半導体層３２が配線、電極、抵抗体、活性層等でも良い。
なお、導電層２２は、導電層２１と同一工程で形成することができる。
また、導電層４３は、導電層４１及び導電層４２と同一工程で形成することができる。
また、導電層４４は、導電層４１及び導電層４２と同一工程で形成することができる。
例えば、図１２７は、図５８において、樹脂層６０上に機能層５５を設け、機能層５５
上に導電層７０を設けた例である。
例えば、液晶素子の場合、機能層５５は液晶層である。
例えば、ＥＬ素子の場合、機能層５５は有機化合物を含む層である。
例えば、容量素子の場合、機能層５５は絶縁層（誘電体層）である。
図１２７において、酸化物半導体層３２は素子の一方の電極として機能することができ
る。
図１２７において、導電層７０は素子の他方の電極として機能することができる。
なお、図１２７では機能層５５を局所的に設けた例を示したが、機能層５５を基板全面
に設けても良い。
なお、図１２７では導電層７０を局所的に設けた例を示したが、導電層７０を基板全面
に設けても良い。
機能層５５が、Ｈ２Ｏ、Ｈを含む場合、酸化物半導体層３２の抵抗を下げることができ
るので好ましい。
機能層５５中のＨ２Ｏ、Ｈは、無機絶縁層５０中のＨ２Ｏ、Ｈよりも多いことが好まし
い。
図１２８は、図５８において、樹脂層６０の有する孔の底部に無機絶縁層５０を残存さ
せ、無機絶縁層５０上及び樹脂層６０上に導電層７０を設けた例である。
図１２８において、無機絶縁層５０に設けられた孔の内側で樹脂層６０が酸化物半導体
層３２と接触している。
図１２８において、酸化物半導体層３２は容量素子の一方の電極として機能することが
できる。
図１２８において、導電層７０は容量素子の他方の電極として機能することができる。
図１２９は、図１２８において、樹脂層６０の有する孔の底部に残存させた無機絶縁層
５０のかわりに、絶縁層５６を設けた例である。無機絶縁層５０の有する孔の内側に絶縁
層５６を設け、絶縁層５６上及び無機絶縁層５０上に樹脂層６０を設け、樹脂層６０上及
び絶縁層５６上に導電層７０を設けた例ともいえる。
絶縁層５６は容量素子の誘電体層として機能することができる。
絶縁層５６が、Ｈ２Ｏ、Ｈを含む場合、酸化物半導体層３２の抵抗を下げることができ
るので好ましい。
絶縁層５６中のＨ２Ｏ、Ｈは、無機絶縁層５０中のＨ２Ｏ、Ｈよりも多いことが好まし
い。
なお、図１２７〜図１２９において、導電層７０が透光性を有すると、透光性を有する
容量素子を作製することができる。
また、図１２７〜図１２９において、容量素子の誘電体層を薄くすることができるので
、容量素子に蓄積できる容量を増やすことができる。
例えば、容量素子の誘電体層（機能層５５、無機絶縁層５０、絶縁層５６等）を、樹脂
層６０よりも薄くすることができる。
例えば、容量素子の誘電体層（機能層５５、絶縁層５６等）を無機絶縁層５０よりも薄
くすることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２）
例えば、酸化物半導体層３１中へのＨ２Ｏの侵入を防止することが好ましい。
一方、酸化物半導体層３２中にはＨ２Ｏを積極的に含有させている。
ところで、絶縁層３０と無機絶縁層５０との間をＨ２Ｏが移動してしまうことがある。
そのため、酸化物半導体層３２から放出されたＨ２Ｏが絶縁層３０と無機絶縁層５０と
の間を移動して酸化物半導体層３１に侵入してしまう場合がある。
絶縁層３０と無機絶縁層５０との間を移動するＨ２Ｏは微量ではあるが、酸化物半導体
層３１を有するトランジスタの電気的特性に影響を与えてしまう場合がある。
また、絶縁層３０のＨ２Ｏのブロック能力が充分でない場合、絶縁層３０中（特に絶縁
層３０と無機絶縁層５０の界面近傍）をＨ２Ｏが移動してしまうことがある。
そのため、酸化物半導体層３２から放出されたＨ２Ｏが絶縁層３０中を移動して酸化物
半導体層３１に侵入してしまう場合がある。
絶縁層３０中を移動するＨ２Ｏは微量ではあるが、酸化物半導体層３１を有するトラン
ジスタの電気的特性に影響を与えてしまう場合がある。
また、無機絶縁層５０のＨ２Ｏのブロック能力が充分でない場合、無機絶縁層５０中（
特に絶縁層３０と無機絶縁層５０の界面近傍）をＨ２Ｏが移動してしまうことがある。
そのため、酸化物半導体層３２から放出されたＨ２Ｏが無機絶縁層５０中を移動して酸
化物半導体層３１に侵入してしまう場合がある。
無機絶縁層５０中を移動するＨ２Ｏは微量ではあるが、酸化物半導体層３１を有するト
ランジスタの電気的特性に影響を与えてしまう場合がある。
そこで、図２のように、酸化物半導体層３１と酸化物半導体層３２との間に酸化物半導
体層３３を有する構成とすることが好ましい。
図２における酸化物半導体層３１と酸化物半導体層３２と酸化物半導体層３３との位置
関係について詳しく説明する。
基板１０が第１の領域と第２の領域と第３の領域とを有する場合について説明する。
第３の領域は第１の領域と第２の領域の間に位置する。
酸化物半導体層３１は第１の領域と重なる領域を有する。
酸化物半導体層３２は第２の領域と重なる領域を有する。
酸化物半導体層３３は第３の領域と重なる領域を有する。
樹脂層６０が第１の領域と第２の領域と第３の領域とを有する場合について説明する。
第３の領域は第１の領域と第２の領域の間に位置する。
酸化物半導体層３１は第１の領域と重なる領域を有する。
酸化物半導体層３２は第２の領域と重なる領域を有する。
酸化物半導体層３３は第３の領域と重なる領域を有する。
絶縁層３０と無機絶縁層５０との間、絶縁層３０中、又は無機絶縁層５０中を移動する
Ｈ２Ｏを酸化物半導体層３３に吸収させることにより、酸化物半導体層３１に到達するＨ
２Ｏの量を減少することができる。
酸化物半導体層３３から酸化物半導体層３１にＨ２Ｏが移動することを防止するため、
酸化物半導体層３３は樹脂層６０と接触しないことが好ましい。
酸化物半導体層３３は、配線又は電極と電気的に接続されている状態であっても良い。
酸化物半導体層３３は、配線又は電極と電気的に分離されている状態（フローティング
状態、電気的に孤立した状態）であっても良い。
酸化物半導体層３３がトランジスタの活性層ではない場合、酸化物半導体層３３はゲー
ト電極として機能することができる領域と重ならない。
ゲート電極として機能することができる領域は、トランジスタの活性層の有するチャネ
ル形成領域と重なる領域である。
つまり、酸化物半導体層３３がトランジスタの活性層ではない場合、酸化物半導体層３
３はチャネル形成領域を有さない。
酸化物半導体層３３はトランジスタの活性層であっても良い。
例えば、しきい値電圧がマイナス側にシフトした場合に回路動作に影響が小さいトラン
ジスタ（トランジスタ（Ａ））の活性層として酸化物半導体層３３を用いることができる
。
そして、しきい値電圧がマイナス側にシフトした場合に回路動作に影響が大きいトラン
ジスタの活性層（トランジスタ（Ｂ））として酸化物半導体層３２を用いることができる
。
例えば、トランジスタ（Ａ）をデジタル回路に用いるトランジスタとし、トランジスタ
（Ｂ）をアナログ回路に用いるトランジスタとすることができる。
例えば、図４３のような構成の場合、トランジスタ（Ａ）をトランジスタＴｒ１とし、
トランジスタ（Ｂ）をトランジスタＴｒ２とすることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３）
半導体装置の作製方法の一例を説明する（図３〜図１３）。
基板１００上に導電層２０１及び導電層２０２を形成する（図３、図４）。
図４（Ａ）は図３のＡ−Ｂ断面の断面図の一例である。
図４（Ｂ）は図３のＣ−Ｄ断面の断面図の一例である。
導電層２０１の少なくとも一部は、ゲート電極として機能することができる。
つまり、導電層２０１はゲート電極として機能することができる領域を複数有する。
また、導電層２０１の少なくとも一部は、ゲート電極として機能することができる領域
同士を電気的に接続する配線として機能することができる。
導電層２０２の少なくとも一部は、ゲート電極として機能することができる。
つまり、導電層２０２はゲート電極として機能することができる領域を複数有する。
また、導電層２０２の少なくとも一部は、ゲート電極として機能することができる領域
同士を電気的に接続する配線として機能することができる。
基板１００と導電層２０１との間に、絶縁層を有していても良い。
基板１００と導電層２０２との間に、絶縁層を有していても良い。
次に、導電層２０１上及び導電層２０２上に絶縁層３００を形成し、絶縁層３００上に
、酸化物半導体層３０１、酸化物半導体層３０２、酸化物半導体層３０３、酸化物半導体
層３０４、酸化物半導体層３０５、酸化物半導体層３０６、酸化物半導体層３１１、酸化
物半導体層３１２、酸化物半導体層３１３、酸化物半導体層３１４、酸化物半導体層３１
５、酸化物半導体層３１６、酸化物半導体層３１７、酸化物半導体層３１８、酸化物半導
体層３１９を形成する（図５、図６）。
図６（Ａ）は図５のＡ−Ｂ断面の断面図の一例である。
図６（Ｂ）は図５のＣ−Ｄ断面の断面図の一例である。
酸化物半導体層３０１〜酸化物半導体層３０６はそれぞれ、活性層となることができる
機能を有する領域を有する。
酸化物半導体層３０１〜酸化物半導体層３０６はそれぞれ、ゲート電極として機能する
ことができる領域と重なる領域を有する。
酸化物半導体層３１１〜酸化物半導体層３１９はそれぞれ、配線の少なくとも一部とし
て機能することができる領域を有する。
次に、導電層４０１、導電層４０２、導電層４０３、導電層４１１、導電層４１２、導
電層４１３、導電層４１４、導電層４１５、導電層４１６を形成する（図７、図８）。
図８（Ａ）は図７のＡ−Ｂ断面の断面図の一例である。
図８（Ｂ）は図７のＣ−Ｄ断面の断面図の一例である。
導電層４０１〜導電層４０３はそれぞれ、配線の少なくとも一部として機能することが
できる領域を有する。
導電層４０１〜導電層４０３はそれぞれ、トランジスタのソース電極又はドレイン電極
の一方として機能することができる領域を有する。
導電層４１１〜導電層４１６はそれぞれ、配線の少なくとも一部として機能することが
できる領域を有する。
導電層４１１〜導電層４１６はそれぞれ、トランジスタのソース電極又はドレイン電極
の他方として機能することができる領域を有する。
導電層と酸化物半導体層との位置関係について、図８を例に説明すると、導電層４０１
は酸化物半導体層３１４と接する領域を有する。
導電層４０１の抵抗率と比較して酸化物半導体層３１４は抵抗率が高いが、酸化物半導
体層３１４は電流を流すことができる程度の抵抗率を有するので、酸化物半導体層３１４
は配線の少なくとも一部として機能することができる。
なお、酸化物半導体層３１１〜酸化物半導体層３１３、酸化物半導体層３１５〜酸化物
半導体層３１９は、酸化物半導体層３１４と同様の機能を有する。
つまり、酸化物半導体層３１１〜酸化物半導体層３１９はそれぞれ、補助配線として機
能することができる。
なお、補助配線を形成することを目的とするのであれば、酸化物半導体層のかわりに、
酸化物半導体層以外の半導体層を用いても良い。
酸化物半導体層以外の半導体層としては、シリコンを有する層等があるが限定されない
。
シリコンを有する層としては、シリコン層、シリコンゲルマニウム層、炭化シリコン層
等があるが限定されない。
補助配線として機能することができる半導体層の形状は長尺方向を有する形状とするこ
とが好ましい。
長尺方向を有する形状としては、長方形状、楕円形状、多角形状等があるが限定されな
い。
ここで、例えば、半導体層の長尺方向を第１の方向と定義する。
また、例えば、半導体層と電気的に接続している配線において電流が流れる方向を第２
の方向と定義する。
第１の方向と第２の方向が平行な場合、第１の方向と第２の方向とのなす角度は０度で
ある。
第１の方向と第２の方向が垂直な場合、第１の方向と第２の方向とのなす角度は９０度
である。
第１の方向（長尺方向）と第２の方向（電流の流れる方向）は概略平行であることが好
ましい。
第１の方向と第２の方向とが概略平行であることによって、補助配線と配線との接触面
積を増やすことができる。
「第１の方向と第２の方向とが概略平行である」とは、第１の方向と第２の方向とのな
す角度が０度以上３５度未満であると定義する。
なお、第１の方向と第２の方向とのなす角度を３５度以上９０度以下としても良い。
補助配線として機能することができる半導体層が２つの活性層の一方と２つの活性層の
他方との間に位置することによって、２つの活性層の一方と２つの活性層の他方とを電気
的に接続する配線の抵抗値を低減することができる。
次に、複数のトランジスタ上に無機絶縁層５００を形成し、無機絶縁層５００に、孔５
６１、孔５６２、孔５６３、孔５６４、孔５６５、孔５６６、孔５６７、孔５６８、孔５
６９、コンタクトホール５５１、コンタクトホール５５２、コンタクトホール５５３、コ
ンタクトホール５５４、コンタクトホール５５５、コンタクトホール５５６を形成する（
図９、図１０）。
図１０（Ａ）は図９のＡ−Ｂ断面の断面図の一例である。
図１０（Ｂ）は図９のＣ−Ｄ断面の断面図の一例である。
図１０の状態において、酸化物半導体層３１１〜酸化物半導体層３１９にＨを含む物質
をイオンドーピング又はイオン注入しても良い。
Ｈを含む物質は、Ｈ２、Ｈ２Ｏ、ＰＨ３、Ｂ２Ｈ６等があるが限定されない。
次に、無機絶縁層５００上に樹脂層６００を形成し、樹脂層６００に複数のコンタクト
ホールを形成する（図９、図１１）。
図１１（Ａ）は図９のＡ−Ｂ断面の断面図の一例である。
図１１（Ｂ）は図９のＣ−Ｄ断面の断面図の一例である。
孔を、開口又は開口部と呼んでも良い。
コンタクトホールを、孔、開口、又は開口部と呼んでも良い。
図９〜図１１では基板全面に無機絶縁層５００を形成したが、複数の島状の無機絶縁層
を形成し、複数の島状の無機絶縁層がそれぞれ複数のトランジスタを覆う構成としても良
い。
しかし、樹脂層と導電層とは密着性が悪いので、樹脂層を導電層と接触させた場合、樹
脂層が剥離してしまう場合がある。
導電層が金属を有する膜の場合は樹脂層と導電層との密着性が特に悪い。
よって、樹脂層と導電層との接触面積が少ない方が好ましい。
よって、樹脂層と導電層との接触面積を少なくするという点を考慮した場合、複数の島
状の無機絶縁層を形成する構成よりも、図９〜図１１の構成の方が好ましいといえる。
樹脂層と酸化物半導体層との位置関係について、図１０、図１１を例に説明すると、孔
５６４の内側において、樹脂層６００は、酸化物半導体層３１４と接触する部分を有する
。
一方、トランジスタは無機絶縁層５００に覆われているので、酸化物半導体層３０１は
、樹脂層６００と接触しない。
次に、樹脂層６００上に導電層７０１、導電層７０２、導電層７０３、導電層７０４、
導電層７０５、導電層７０６、導電層７０７、導電層７０８、導電層７０９、導電層７１
０、導電層７１１、導電層７１２を形成する（図１２、図１３）。
図１３（Ａ）は図１２のＡ−Ｂ断面の断面図の一例である。
図１３（Ｂ）は図１２のＣ−Ｄ断面の断面図の一例である。
導電層７０１〜導電層７１２はそれぞれ、素子の一方の電極として機能することができ
る。
素子としては、表示素子、記憶素子、容量素子等があるが限定されない。
表示素子としては、液晶素子、発光素子（ＥＬ素子）、電気泳動素子等があるが限定さ
れない。
記憶素子としては、抵抗変化型メモリ、強誘電体メモリ、磁気抵抗メモリ、有機メモリ
等があるが限定されない。
導電層７０１〜導電層７１２が透光性を有する場合がある。
導電層７０１〜導電層７１２が遮光性を有する場合がある。
導電層７０１〜導電層７１２が反射性を有する場合がある。
酸化物半導体層は透光性を有する。
素子の一方の電極が透光性を有し、且つ、素子が表示素子である場合、素子の一方の電
極を酸化物半導体層と重ねることによって、開口率を増やすことができるので好ましい。
素子の一方の電極と酸化物半導体層との位置関係について、図１３を例に説明すると、
導電層７０５の少なくとも一部と酸化物半導体層３１４の少なくとも一部とが重なってお
り、導電層７０６の少なくとも一部と酸化物半導体層３１４の少なくとも一部とが重なっ
ている。
導電層７０１〜導電層７１２上に機能層を形成する。
なお、素子は、素子の一方の電極と、機能層と、素子の他方の電極と、を有する。
例えば、液晶素子の場合、機能層は液晶層である。
例えば、ＥＬ素子の場合、機能層は有機化合物を含む層である。
例えば、容量素子の場合、機能層は絶縁層（誘電体層）である。
機能層は例示した内容に限定されない。
次に、機能層上に素子の他方の電極を形成する。
次に、必要に応じて酸化物半導体層及び素子の封止を行うことによって半導体装置を作
製することができる。
酸化物半導体層及び素子の封止は、素子上に封止体を配置することにより行うことがで
きる。
封止体としては例えば基板、封止缶等があるが限定されない。
封止体と基板との間にシール材（封止材）を有することが好ましい。
シール材（封止材）は、例えば、有機材料を有する接着剤、ガラスフリット等があるが
限定されない。
シール材は基板の第１の所定の領域（シール領域）と重なる位置に配置することが好ま
しい。
酸化物半導体層は基板の第２の所定の領域（素子領域（少なくとも素子が配置される領
域）、駆動回路領域（少なくとも素子を駆動するための回路が配置される領域）、素子領
域と駆動回路領域の間の領域、素子領域の外側の領域、駆動回路領域の外側の領域等）と
重なる位置に配置することが好ましい。
素子が表示素子の場合、素子領域は画素領域と呼ばれる。
素子は素子領域に配置することが好ましい。
第１の所定の領域は第２の所定の領域を囲う形状を有している。
第１の所定の領域は第２の所定の領域を囲う形状を有しているので、酸化物半導体層の
直上の樹脂層は外気（大気）と接触していない。
酸化物半導体層に移動するＨ２Ｏの量は樹脂層中のＨ２Ｏの量を調整することにより制
御することができる。
一方、酸化物半導体層の直上の樹脂層が外気（大気）と接触すると、外気（大気）中に
含まれているＨ２Ｏが樹脂層に移動し、樹脂層中のＨ２Ｏの量が大きく変動してしまうこ
とがある。
よって、少なくとも酸化物半導体層の直上の樹脂層が外気（大気）と接触していないこ
とによって、外気（大気）の影響により樹脂層中のＨ２Ｏの量が大きく変動してしまうこ
とを防止することができる。
但し、樹脂層を第１の所定の領域及び第２の所定の領域の双方と重なる位置に設けても
良い。
樹脂層を第１の所定の領域及び第２の所定の領域の双方と重なる位置に設けると、樹脂
層の側面が外気（大気）と接触するが、樹脂層の側面と酸化物半導体層との距離が離れて
いるので大きな問題とはならない。
一方、樹脂層を第１の所定の領域と重ならないように設け、且つ、樹脂層を第２の所定
の領域と重なる位置に設ければ、樹脂層が外気（大気）と接触しないようにすることがで
きるので好ましい。
酸化物半導体層の直上の樹脂層が外気（大気）と接触していても良い場合もある。
例えば、酸化物半導体層が電極又は配線として機能する場合、酸化物半導体層に移動す
るＨ２Ｏの量は多いほど良いので、酸化物半導体層の直上の樹脂層が外気（大気）と接触
していても問題はない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態４）
表示装置の一例について説明する。
図１４は液晶表示装置（半導体装置の一種）の一例である。
図１４は図１３（Ａ）において、液晶層８００、導電層９００、基板１１０を追加した
構成である。
導電層９００は基板１１０に形成されている。
液晶層８００は導電層７０６と導電層９００との間に挟まれている。
導電層７０６と液晶層８００との間に配向膜を有していても良い。
導電層９００と液晶層８００との間に配向膜を有していても良い。
基板１００又は基板１１０にカラーフィルタ、ブラックマトリクス等を形成しても良い
。
基板１００と基板１１０との間にシール材を有することが好ましい。
酸化物半導体層及び素子がシール材に囲まれた領域の内側に配置されると好ましい。
樹脂層は外気（大気）に触れないことが好ましい。
図１５は液晶表示装置（半導体装置の一種）の回路図の一例である。
配線Ｇは、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｓは、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
液晶素子ＬＣの一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
図１４と図１５の関係について説明する。
導電層２０１の少なくとも一部は、例えば、トランジスタＴｒのゲート電極として機能
することができる。
導電層２０１の少なくとも一部は、例えば、配線Ｇとして機能することができる。
絶縁層３００の少なくとも一部は、例えば、トランジスタＴｒのゲート絶縁膜として機
能することができる。
酸化物半導体層３０１の少なくとも一部は、例えば、トランジスタＴｒの活性層として
機能することができる。
導電層４０１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ンの一方の電極として機能することができる。
導電層４０１の少なくとも一部は、例えば、配線Ｓとして機能することができる。
導電層４１１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ン電極の他方として機能することができる。
導電層７０６の少なくとも一部は、例えば、液晶素子ＬＣの一方の電極として機能する
ことができる。
液晶層８００の少なくとも一部は、例えば、液晶素子ＬＣの機能層として機能すること
ができる。
導電層９００の少なくとも一部は、例えば、液晶素子ＬＣの他方の電極として機能する
ことができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態５）
表示装置の一例について説明する。
図１６はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）駆動の液晶表示装
置（半導体装置の一種）の一例である。
図１６は図１３（Ａ）において、絶縁層５１０、液晶層８００、導電層９００、基板１
１０を追加した構成である。
導電層７０６上には絶縁層５１０が形成されている。
絶縁層５１０上には導電層９００が形成されている。
導電層９００と基板１１０との間には液晶層８００が挟まれている。
導電層９００と液晶層８００との間に配向膜を有していても良い。
導電層９００に孔を有していても良い。
導電層９００と導電層７０６との間に電界が生じることによって液晶層の制御が行われ
る。
基板１００又は基板１１０にカラーフィルタ、ブラックマトリクス等を形成しても良い
。
基板１００と基板１１０との間にシール材を有することが好ましい。
酸化物半導体層及び素子がシール材に囲まれた領域の内側に配置されると好ましい。
樹脂層は外気（大気）に触れないことが好ましい。
図１８は液晶表示装置（半導体装置の一種）の回路図の一例である。
配線Ｇは、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｓは、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
液晶素子ＬＣの一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
液晶素子ＬＣの他方の電極は、配線ＣＬと電気的に接続されている。
容量素子Ｃ１の一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
容量素子Ｃ１の他方の電極は、配線ＣＬと電気的に接続されている。
図１６と図１８の関係について説明する。
導電層２０１の少なくとも一部は、例えば、トランジスタＴｒのゲート電極として機能
することができる。
導電層２０１の少なくとも一部は、例えば、配線Ｇとして機能することができる。
絶縁層３００の少なくとも一部は、例えば、トランジスタＴｒのゲート絶縁膜として機
能することができる。
酸化物半導体層３０１の少なくとも一部は、例えば、トランジスタＴｒの活性層として
機能することができる。
導電層４０１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ン電極の一方として機能することができる。
導電層４０１の少なくとも一部は、例えば、配線Ｓとして機能することができる。
導電層４１１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ン電極の他方として機能することができる。
導電層７０６の少なくとも一部は、例えば、液晶素子ＬＣの一方の電極として機能する
ことができる。
導電層７０６の少なくとも一部は、例えば、容量素子Ｃ１の一方の電極として機能する
ことができる。
液晶層８００の少なくとも一部は、例えば、液晶素子ＬＣの機能層として機能すること
ができる。
導電層９００の少なくとも一部は、例えば、液晶素子ＬＣの他方の電極として機能する
ことができる。
導電層９００の少なくとも一部は、例えば、容量素子Ｃ１の他方の電極として機能する
ことができる。
導電層９００の少なくとも一部は、例えば、配線ＣＬとして機能することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態６）
表示装置の一例について説明する。
図１７はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）駆動の液晶表示装
置（半導体装置の一種）の一例である。
図１７は図１３（Ａ）において、絶縁層５１０、液晶層８００、導電層９００、基板１
１０を追加した構成である。
樹脂層６００上には導電層９００が形成されている。
導電層９００上には絶縁層５１０が形成されている。
絶縁層５１０上には導電層７０６が形成されている。
導電層７０６と基板１１０との間には液晶層８００が挟まれている。
導電層７０６と液晶層８００との間に配向膜を有していても良い。
導電層７０６に孔を有していても良い。
導電層９００と導電層７０６との間に電界が生じることによって液晶層の制御が行われ
る。
基板１００又は基板１１０にカラーフィルタ、ブラックマトリクス等を形成しても良い
。
基板１００と基板１１０との間にシール材を有することが好ましい。
酸化物半導体層及び素子がシール材に囲まれた領域の内側に配置されると好ましい。
樹脂層は外気（大気）に触れないことが好ましい。
図１８は液晶表示装置（半導体装置の一種）の回路図の一例である。
配線Ｇは、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｓは、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
液晶素子ＬＣの一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
液晶素子ＬＣの他方の電極は、配線ＣＬと電気的に接続されている。
容量素子Ｃ１の一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
容量素子Ｃ１の他方の電極は、配線ＣＬと電気的に接続されている。
図１７と図１８の関係について説明する。
導電層２０１の少なくとも一部は、例えば、トランジスタＴｒのゲート電極として機能
することができる。
導電層２０１の少なくとも一部は、例えば、配線Ｇとして機能することができる。
絶縁層３００の少なくとも一部は、例えば、トランジスタＴｒのゲート絶縁膜として機
能することができる。
酸化物半導体層３０１の少なくとも一部は、例えば、トランジスタＴｒの活性層として
機能することができる。
導電層４０１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ン電極の一方として機能することができる。
導電層４０１の少なくとも一部は、例えば、配線Ｓとして機能することができる。
導電層４１１の少なくとも一部は、例えば、トランジスタＴｒのソース電極又はドレイ
ン電極の他方として機能することができる。
導電層７０６の少なくとも一部は、例えば、液晶素子ＬＣの一方の電極として機能する
ことができる。
導電層７０６の少なくとも一部は、例えば、容量素子Ｃ１の一方の電極として機能する
ことができる。
液晶層８００の少なくとも一部は、例えば、液晶素子ＬＣの機能層として機能すること
ができる。
導電層９００の少なくとも一部は、例えば、液晶素子ＬＣの他方の電極として機能する
ことができる。
導電層９００の少なくとも一部は、例えば、容量素子Ｃ１の他方の電極として機能する
ことができる。
導電層９００の少なくとも一部は、例えば、配線ＣＬとして機能することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態７）
図１９は図１２において酸化物半導体層３２１、酸化物半導体層３２２、酸化物半導体
層３２３、酸化物半導体層３２４、酸化物半導体層３２５、酸化物半導体層３２６、酸化
物半導体層３２７、酸化物半導体層３２８、酸化物半導体層３２９、酸化物半導体層３３
０、酸化物半導体層３３１、酸化物半導体層３３２を追加した図面の一例である。
図２０は図１９のＥ−Ｆ断面の断面図の一例である。
酸化物半導体層同士の位置関係について、図１９、図２０を例に説明する。
酸化物半導体層３１１と酸化物半導体層３０１との間に酸化物半導体層３２１を有する
。
酸化物半導体層３１４と酸化物半導体層３０１との間に酸化物半導体層３２４を有する
。
酸化物半導体層３２１〜酸化物半導体層３３２は、無機絶縁層５００に覆われているの
で、樹脂層６００と接触していない。
絶縁層３００と無機絶縁層５００の間、絶縁層３００中、又は無機絶縁層５００中を移
動するＨ２Ｏを酸化物半導体層３２１〜酸化物半導体層３３２に吸収することができるの
で、トランジスタの活性層としての機能を有する酸化物半導体層に到達するＨ２Ｏの量を
減少することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態８）
図２１は図１２において酸化物半導体層３１１〜酸化物半導体層３１９に孔を設けた図
面の一例である。
図２２は図２１のＧ−Ｈ断面の断面図の一例である。
例えば、図２２において、導電層４０１は、酸化物半導体層３１１に設けられた複数の
孔と重なる領域を有する。
例えば、図２２において、導電層４０１は、酸化物半導体層３１４に設けられた複数の
孔と重なる領域を有する。
所定の箇所に電流を流す場合、電流が流れる箇所の抵抗値が高いほど加熱しやすい。
酸化物半導体層と導電層との接触抵抗が高い場合、酸化物半導体層と導電層との接触部
の温度が高くなる。
よって、酸化物半導体層と導電層との接触部の面積が大きいほど、導電層及び酸化物半
導体層の温度が高くなる。
導電層及び酸化物半導体層の温度が高くなると、樹脂層の温度も高くなる。
樹脂層が高温になると、樹脂層からガス（例えばＨ２Ｏガス等）が放出される場合があ
る。
樹脂層からガスが放出されると、樹脂層よりも上方に配置された素子の特性に影響を与
えてしまう場合がある。
そこで、酸化物半導体層に孔を設けることによって、酸化物半導体層と導電層との接触
部の面積を小さくすることができる。
酸化物半導体層と導電層との接触部の面積を小さくすることにより、導電層及び酸化物
半導体層の温度上昇を抑えることができるので、樹脂層からのガスの放出を抑制すること
ができる。
また、導電層の温度が高くなると、導電層と接触する活性層の温度が高くなり、トラン
ジスタの動作に影響が現れる場合がある。
よって、酸化物半導体層と導電層との接触部の面積を小さくすることにより、トランジ
スタの温度上昇を抑えることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態９）
図２３は図９の無機絶縁層５００の孔の形状を変更した図面の一例である。
図２４は図２３のＣ−Ｄ断面の断面図の一例である。
導電層と樹脂層とは密着性が悪いので、樹脂層を導電層と接触させた場合、樹脂層が剥
離してしまう場合がある。
図９では導電層と樹脂層とが接触している。
そこで、図２３では、無機絶縁層５００の孔の形状を、導電層と樹脂層とが接触しない
ような形状としている。
図２３、図２４では無機絶縁層５００に孔５６４ａ及び孔５６４ｂを有する。
そして、孔５６４ａ及び孔５６４ｂが導電層４０１と重ならないので、導電層４０１と
樹脂層６００とを接触しないようにすることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１０）
図９では孔５６４の面積はコンタクトホール５５１の面積よりも大きい。
図２３でも孔５６４ａ及び孔５６４ｂの面積はコンタクトホール５５１の面積よりも大
きい。
ところで、半導体層上に接して導電層を形成する際、導電層と重ならない酸化物半導体
層の表面がエッチングされる。
よって、導電層と重ならない酸化物半導体層は、導電層と重なる酸化物半導体層よりも
薄くなる。
一方、無機絶縁層５００に孔を形成する際にも酸化物半導体層の表面がエッチングされ
る場合がある。
一般的に、絶縁層に設ける孔の面積が大きいほど、絶縁層のエッチング速度が速くなる
傾向がある。
よって、孔の面積が大きいと、孔の内側において酸化物半導体層が消失してしまう場合
がある。
そこで、孔の面積をコンタクトホールの面積よりも小さくした場合の一例を図２５、図
２６に示す。
図２６は図２５のＣ−Ｄ断面の断面図の一例である。
図２５、図２６では無機絶縁層５００に孔５６４ｃ、孔５６４ｄ、孔５６４ｅ、孔５６
４ｆ、孔５６４ｇ、孔５６４ｈ、孔５６４ｉ、孔５６４ｊ、孔５６４ｋ、孔５６４ｌを有
する。
そして、孔５６４ｃ〜孔５６４ｌの面積がコンタクトホール５５１の面積よりも小さい
ため、孔５６４ｃ〜孔５６４ｌの内側において酸化物半導体層が消失してしまう確率を低
減することができる。
孔は一つでも良いが、複数の孔を形成することが好ましい。
複数の孔を形成することにより樹脂層から酸化物半導体層に移動するＨ２Ｏの量を増や
すことができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１１）
図２７は図９の無機絶縁層５００に形成された孔の形状を変更した図面の一例である。
図２８は図２７のＣ−Ｄ断面の断面図の一例である。
図２７、図２８では無機絶縁層５００に孔５６４ｍ、孔５６４ｎを有する。
孔５６４ｍ、孔５６４ｎは酸化物半導体層３１４の側面と重なる領域を有するので、酸
化物半導体層３１４の側面からＨ２Ｏが侵入する。
酸化物半導体層の側面はテーパ形状を有していると好ましい。
孔５６４ｍ、孔５６４ｎの面積を、コンタクトホール５５１の面積よりも大きくしても
良いし、小さくしても良い。
孔５６４ｍ、孔５６４ｎの面積をコンタクトホール５５１の面積よりも大きくすること
によって、例えば、酸化物半導体層３１４の上面及び側面からＨ２Ｏを侵入させることが
できる。
孔５６４ｍ、孔５６４ｎの面積をコンタクトホール５５１の面積よりも小さくすること
によって、例えば、酸化物半導体層３１４の一部の消失を防止することができる。
酸化物半導体層３１４の上面及び側面からＨ２Ｏを侵入させることによって、樹脂層６
００から酸化物半導体層３１４に移動するＨ２Ｏの量を増やすことができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１２）
図１１（Ａ）では、樹脂層６００のコンタクトホールが無機絶縁層５００のコンタクト
ホールよりも大きい。
一方、図２９のように、樹脂層６００のコンタクトホールを無機絶縁層５００のコンタ
クトホールよりも小さくしても良い。
図２９のように、樹脂層６００の端部が導電層４１１と接する領域を有することによっ
て、素子の一方の電極とトランジスタとの距離を離すことができる。
素子の一方の電極とトランジスタとの距離を離すことによって、素子の一方の電極の周
辺で生じる電界がトランジスタの動作に及ぼす影響を低減することができる。
ところが、図２９のような構造とすると、コンタクトホールの面積が小さくなる。
そこで、図３０のような構造とすることによって、コンタクトホールの面積を図２９と
比較して大きくすることができる。
図３０では、樹脂層６００と導電層４１１とが接する領域を有している。
図３０では、樹脂層６００のコンタクトホールの内側において無機絶縁層５００の上面
の一部が露出している。
つまり、図３０では、樹脂層６００のコンタクトホール内に、無機絶縁層５００の上面
を露出させるための領域がある。
よって、図３０では、トランジスタと、無機絶縁層５００の上面が露出した領域と、の
間に樹脂層６００と導電層４１１とが接する領域が位置している。
図３０でも、素子の一方の電極とトランジスタとの距離を離すことができる。
図２９、図３０を適用する場合は、酸化物半導体層以外の半導体層を用いても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１３）
樹脂層と接触する酸化物半導体層を容量素子の一方の電極として用いる例を図３１、図
３２に示す。
図３１は、図１２において、酸化物半導体層３１１〜酸化物半導体層３１９等を設けず
、酸化物半導体層３５０、導電層４５０等を設けた例である。
なお、図１２と図３１とを組み合わせても良い。
つまり、酸化物半導体層３１１〜酸化物半導体層３１９、酸化物半導体層３５０、導電
層４５０等を全て設けても良い。
図３２は図３１のＩ−Ｊ断面の断面図の一例である。
図３１、図３２において、樹脂層６００は無機絶縁層５００に設けられた孔の内側にお
いて酸化物半導体層３５０と接触する部分を有する。
導電層７０６は導電層４５０と電気的に接続されている。
導電層４５０は酸化物半導体層３５０と電気的に接続されている。
なお、図３１、図３２において、導電層２０２上に絶縁層３００を有する。
また、図３１、図３２において、絶縁層３００上に酸化物半導体層３５０を有する。
また、図３１、図３２において、酸化物半導体層３５０上に導電層７０６を有する。
図３１、図３２の構成を液晶表示装置に適用した場合の回路図の一例を図３３に示す。
配線Ｇ１は、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｓは、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
液晶素子ＬＣの一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
容量素子Ｃ２の一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
容量素子Ｃ２の他方の電極は、配線Ｇ２と電気的に接続されている。
配線Ｇ２はトランジスタＴｒを有する画素の隣の画素のトランジスタのゲートと電気的
に接続されている。この場合、配線Ｇ２はゲート配線として機能する。なお、配線Ｇ２を
容量配線としてのみ機能させる場合は、配線Ｇ２をゲート配線として機能させなくても良
い。
図３３と図３２の関係について説明する。
導電層２０２の少なくとも一部は、例えば、配線Ｇ２として機能することができる。
導電層２０２の少なくとも一部は、例えば、容量素子Ｃ２の他方の電極として機能する
ことができる。
酸化物半導体層３５０の少なくとも一部は、例えば、容量素子Ｃ２の一方の電極として
機能することができる。
導電層７０６の少なくとも一部は、例えば、液晶素子ＬＣの一方の電極として機能する
ことができる。
図３１、図３２の構成をＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）駆
動の液晶表示装置に適用した場合の回路図の一例を図３４に示す。
図３４は、図３３に容量素子Ｃ１と配線ＣＬを追加した回路図に対応する。
容量素子Ｃ１の一方の電極は、トランジスタＴｒのソース又はドレインの他方と電気的
に接続されている。
容量素子Ｃ１の他方の電極は、配線ＣＬと電気的に接続されている。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１４）
図３５は図３１において、酸化物半導体層３５０の端部を導電層４５０で覆った場合の
一例である。
図３６は図３５のＩ−Ｊ断面の断面図の一例である。
図３５、図３６において、導電層４５０は孔を有し、導電層４５０の孔の内側において
樹脂層６００が酸化物半導体層３５０と接触する部分を有する。
図３５、図３６のような構成とすることによって、導電層４５０を酸化物半導体層３５
０の補助配線として機能させることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１５）
図３７は、図３１において酸化物半導体層３５１、酸化物半導体層３５２等を追加した
場合の一例である。
図３７において、酸化物半導体層３５１、酸化物半導体層３５２等は、ゲート配線とし
て機能することができる導電層（例えば、導電層２０２等）と重なる領域を有する。
容量素子の一方の電極として機能することができる酸化物半導体層と、トランジスタの
活性層として機能することができる酸化物半導体層と、の間に、樹脂層と接触しない酸化
物半導体層を有することによって、トランジスタの活性層として機能することができる酸
化物半導体層に到達するＨ２Ｏの量を低減することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１６）
表示装置の一例について説明する。
図３８は発光装置（ＥＬ表示装置（半導体装置の一種））の一例である。
図３９は図３８のＫ−Ｌ断面の断面図の一例である。
図４０は図３８のＭ−Ｎ断面の断面図の一例である。
図４１は図３８のＯ−Ｐ断面の断面図の一例である。
図４２は図３８のＱ−Ｒ断面の断面図の一例である。
基板１１００上に導電層１２０１を有する。
基板１１００上に導電層１２０２を有する。
導電層１２０１上及び導電層１２０２上に絶縁層１３００を有する。
絶縁層１３００上に酸化物半導体層１３０１を有する。
絶縁層１３００上に酸化物半導体層１３０２を有する。
絶縁層１３００上に酸化物半導体層１３０３を有する。
酸化物半導体層１３０１上に導電層１４０１を有する。
酸化物半導体層１３０１上に導電層１４０２を有する。
酸化物半導体層１３０２上に導電層１４０３を有する。
酸化物半導体層１３０３上に導電層１４０４を有する。
酸化物半導体層１３０３上に導電層１４０５を有する。
導電層１４０１上、導電層１４０２上、導電層１４０３上、導電層１４０４上、導電層
１４０５上に無機絶縁層１５００を有する。
無機絶縁層１５００上に導電層１７０１を有する。
無機絶縁層１５００上に導電層１７０２を有する。
導電層１７０１上及び導電層１７０２上に樹脂層１６００を有する。
導電層１７０２上及び樹脂層１６００上に有機化合物を含む層１８００を有する。
有機化合物を含む層１８００上に導電層１９００を有する。
導電層１７０１は、無機絶縁層１５００の有するコンタクトホールを介して、導電層１
４０２と電気的に接続されている。
導電層１７０１は、無機絶縁層１５００の有するコンタクトホール及び絶縁層１３００
の有するコンタクトホールを介して、導電層１２０２と電気的に接続されている。
導電層１７０２は、無機絶縁層１５００の有するコンタクトホールを介して、導電層１
４０４と電気的に接続されている。
樹脂層１６００は、無機絶縁層１５００の有する孔の内側において、酸化物半導体層１
３０２と接触する部分を有する。
酸化物半導体層１３０１及び酸化物半導体層１３０３は無機絶縁層１５００に覆われて
いるので、樹脂層１６００は、酸化物半導体層１３０１及び酸化物半導体層１３０３と接
触していない。
図４３は発光装置（ＥＬ表示装置（半導体装置の一種））の回路図の一例である。
配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方と電気的に接続されている
。
配線Ｇは、トランジスタＴｒ１のゲートと電気的に接続されている。
配線Ｖ１は、トランジスタＴｒ２のソース又はドレインの一方と電気的に接続されてい
る。
配線Ｖ２は、容量素子Ｃの一方の電極と電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方は、トランジスタＴｒ２のゲートと電
気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方は、容量素子Ｃの他方の電極と電気的
に接続されている。
トランジスタＴｒ２のソース又はドレインの他方は、発光素子ＥＬの一方の電極と電気
的に接続されている。
図３８〜図４２と図４３との関係について説明する。
導電層１２０１の少なくとも一部は、例えば、トランジスタＴｒ１のゲート電極として
機能することができる。
導電層１２０１の少なくとも一部は、例えば、配線Ｇとして機能することができる。
導電層１２０２の少なくとも一部は、例えば、トランジスタＴｒ２のゲート電極として
機能することができる。
導電層１２０２の少なくとも一部は、例えば、容量素子Ｃの他方の電極として機能する
ことができる。
絶縁層１３００の少なくとも一部は、例えば、トランジスタＴｒ１のゲート絶縁膜とし
て機能することができる。
絶縁層１３００の少なくとも一部は、例えば、トランジスタＴｒ２のゲート絶縁膜とし
て機能することができる。
絶縁層１３００の少なくとも一部は、例えば、容量素子Ｃの絶縁膜（誘電体膜）として
機能することができる。
酸化物半導体層１３０１の少なくとも一部は、例えば、トランジスタＴｒ１の活性層と
して機能することができる。
酸化物半導体層１３０２の少なくとも一部は、例えば、容量素子Ｃの一方の電極として
機能することができる。
酸化物半導体層１３０３の少なくとも一部は、例えば、トランジスタＴｒ２の活性層と
して機能することができる。
導電層１４０１の少なくとも一部は、例えば、トランジスタＴｒ１のソース電極又はド
レイン電極の一方として機能することができる。
導電層１４０１の少なくとも一部は、例えば、配線Ｓとして機能することができる。
導電層１４０２の少なくとも一部は、例えば、トランジスタＴｒ１のソース電極又はド
レイン電極の他方として機能することができる。
導電層１４０３の少なくとも一部は、例えば、配線Ｖ２として機能することができる。
導電層１４０４の少なくとも一部は、例えば、トランジスタＴｒ２のソース電極又はド
レイン電極の他方として機能することができる。
導電層１４０５の少なくとも一部は、例えば、トランジスタＴｒ２のソース電極又はド
レイン電極の一方として機能することができる。
導電層１４０５の少なくとも一部は、例えば、配線Ｖ１として機能することができる。
導電層１７０１の少なくとも一部は、例えば、トランジスタＴｒ１のソース電極又はド
レイン電極の他方とトランジスタＴｒ２のゲート電極とを電気的に接続するための配線と
して機能することができる。
導電層１７０１の少なくとも一部は、例えば、トランジスタＴｒ１のソース電極又はド
レイン電極の他方と容量素子Ｃの他方の電極とを電気的に接続するための配線として機能
することができる。
導電層１７０２の少なくとも一部は、例えば、発光素子ＥＬの一方の電極として機能す
ることができる。
有機化合物を含む層１８００の少なくとも一部は、例えば、発光素子ＥＬの機能層とし
て機能することができる。
導電層１９００の少なくとも一部は、例えば、発光素子ＥＬの他方の電極として機能す
ることができる。
そして、樹脂層１６００が、無機絶縁層１５００の有する孔の内側において、酸化物半
導体層１３０２と接触する部分を有することによって、酸化物半導体層１３０２にＨ２Ｏ
を含有させることができる。
なお、本実施の形態では発光装置の一例を示したが、有機化合物を含む層以外の機能層
を適用することによって、発光装置以外の半導体装置を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１７）
図４４は図３８において、導電層１４０４を、導電層１４０６、酸化物半導体層１３０
４、及び導電層１４０７に置換した図面の一例である。
図４５は図４４のＳ−Ｔ断面の断面図の一例である。
図４６は図４３において抵抗素子Ｒを追加した回路図の一例である。
抵抗素子Ｒの一方の端子は、トランジスタＴｒ２のソース又はドレインの他方と電気的
に接続されている。
抵抗素子Ｒの他方の端子は、発光素子ＥＬの一方の電極と電気的に接続されている。
図４４〜図４５と図４６の抵抗素子Ｒとの関係について説明する。
酸化物半導体層１３０４の少なくとも一部は、例えば、抵抗素子Ｒの抵抗体として機能
することができる。
導電層１４０６の少なくとも一部は、抵抗素子Ｒの一方の端子として機能することがで
きる。
導電層１４０７の少なくとも一部は、抵抗素子Ｒの他方の端子として機能することがで
きる。
ここで、絶縁層１３００上に酸化物半導体層１３０４を有する。
また、酸化物半導体層１３０４上に導電層１４０６を有する。
また、酸化物半導体層１３０４上に導電層１４０７を有する。
また、導電層１４０６上及び導電層１４０７上に無機絶縁層１５００を有する。
そして、樹脂層１６００が、無機絶縁層１５００の有する孔の内側において、酸化物半
導体層１３０４に接触する部分を有するので、抵抗素子Ｒの抵抗体にＨ２Ｏを含有させる
ことができる。
抵抗素子Ｒの抵抗値は、トランジスタＴｒ２がオン状態のときの抵抗値よりも十分に高
いことが好ましい。
抵抗素子Ｒの抵抗値が、トランジスタＴｒ２がオン状態のときの抵抗値よりも十分に高
いことにより、発光素子に流れる電流量を抵抗素子Ｒの抵抗値に依存して決定することが
できるようになる。
但し、抵抗素子Ｒの抵抗率が高すぎると発光素子の輝度が低下しすぎてしまう場合があ
る。
そして、酸化物半導体層の抵抗率は、シリコンを有する半導体層の抵抗率と比べて非常
に高い。
そこで、抵抗素子ＲにＨ２Ｏを含有させることによって抵抗素子の抵抗率を下げること
ができる。
本実施の形態では発光装置の一例を示したが、有機化合物を含む層以外の機能層を適用
することによって、発光装置以外の半導体装置を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１８）
図４７は図３８において、導電層１４０４をトランジスタに置換した図面の一例である
。
図４８は図４７のＵ−Ｖ断面の断面図の一例である。
図４９は図４３においてトランジスタＴｒ３、配線Ｇ２を追加した回路図の一例である
。
トランジスタＴｒ３のソース又はドレインの一方は、トランジスタＴｒ２のソース又は
ドレインの他方と電気的に接続されている。
トランジスタＴｒ３のソース又はドレインの他方は、発光素子ＥＬの一方の電極と電気
的に接続されている。
トランジスタＴｒ３のゲートは、配線Ｇ２と電気的に接続されている。
図４７〜図４８と図４９のトランジスタＴｒ３との関係について説明する。
導電層１２０３の少なくとも一部は、例えば、トランジスタＴｒ３のゲート電極として
機能することができる。
導電層１２０３の少なくとも一部は、例えば、配線Ｇ２として機能することができる。
絶縁層１３００の少なくとも一部は、例えば、トランジスタＴｒ３のゲート絶縁膜とし
て機能することができる。
酸化物半導体層１３０５の少なくとも一部は、例えば、トランジスタＴｒ３の活性層と
して機能することができる。
導電層１４０８の少なくとも一部は、トランジスタＴｒ３のソース電極又はドレイン電
極の一方として機能することができる。
導電層１４０９の少なくとも一部は、トランジスタＴｒ３のソース電極又はドレイン電
極の他方として機能することができる。
ここで、基板１１００上に導電層１２０３を有する。
また、導電層１２０３上に絶縁層１３００を有する。
また、絶縁層１３００上に酸化物半導体層１３０５を有する。
また、酸化物半導体層１３０５上に導電層１４０８を有する。
また、酸化物半導体層１３０５上に導電層１４０９を有する。
また、導電層１４０８上及び導電層１４０９上に無機絶縁層１５００を有する。
そして、樹脂層１６００が、無機絶縁層１５００の有する孔の内側において、酸化物半
導体層１３０５に接触する部分を有するのでトランジスタＴｒ３の活性層にＨ２Ｏを含有
させることができる。
トランジスタＴｒ３の活性層にＨ２Ｏが含有されることによって、トランジスタＴｒ３
をノーマリーオンとすることができる。
トランジスタＴｒ１の活性層及びトランジスタＴｒ２の活性層は樹脂層１６００と接触
しないので、トランジスタＴｒ１及びトランジスタＴｒ２をノーマリーオフとすることが
できる。
トランジスタＴｒ３の技術的意義について説明する。
トランジスタＴｒ３は飽和領域で動作することができる機能を有する。
トランジスタＴｒ２は線形領域で動作することができる機能を有する。
トランジスタＴｒ２が線形領域で動作し、トランジスタＴｒ３が飽和領域で動作すると
、発光素子ＥＬに流れる電流の値をトランジスタＴｒ３と発光素子ＥＬとの関係によって
定めることができる。
そして、トランジスタＴｒ３をノーマリーオンとすることによって、トランジスタＴｒ
３を飽和領域で動作させる際に、トランジスタＴｒ３のゲートに印加する電圧を低くする
ことができる。
なお、トランジスタＴｒ３を飽和領域で動作させる際に、トランジスタＴｒ３のゲート
に印加する電圧を低くすることが目的であるので、トランジスタＴｒ３のしきい値電圧が
トランジスタＴｒ２のしきい値電圧よりも低ければ良い。
よって、トランジスタＴｒ３がノーマリーオフであっても良い。
本実施の形態では発光装置の一例を示したが、有機化合物を含む層以外の機能層を適用
することによって、発光装置以外の半導体装置を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１９）
図５０は図３８において、酸化物半導体層１３５１、酸化物半導体層１３５２等を追加
した図面の一例である。
容量素子の一方の電極として機能することができる酸化物半導体層と、トランジスタの
活性層として機能することができる酸化物半導体層と、の間に、樹脂層と接触しない酸化
物半導体層を有することによって、トランジスタの活性層として機能することができる酸
化物半導体層に到達するＨ２Ｏの量を低減することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２０）
発光装置の画素回路はどのような回路でも適用することができる。
図５１に発光装置の画素回路の一例を示す。
図５１に示した発光装置の画素回路は、トランジスタＴｒ１〜トランジスタＴｒ６、配
線Ｓ、配線Ｇ１〜配線Ｇ３、配線ＲＥ、配線Ｖ、容量素子Ｃ１、容量素子Ｃ２、発光素子
ＥＬを有する。
配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方と電気的に接続されている
。
配線Ｇ１は、トランジスタＴｒ２のゲートと電気的に接続されている。
配線Ｇ１は、トランジスタＴｒ５のゲートと電気的に接続されている。
配線Ｇ２は、トランジスタＴｒ１のゲートと電気的に接続されている。
配線Ｇ２は、トランジスタＴｒ４のゲートと電気的に接続されている。
配線Ｇ２は、容量素子Ｃ２の一方の電極と電気的に接続されている。
配線Ｇ３は、トランジスタＴｒ６のゲートに電気的に接続されている。
配線ＲＥは、トランジスタＴｒ６のソース又はドレインの一方と電気的に接続されてい
る。
配線Ｖは、トランジスタＴｒ２のソース又はドレインの一方と電気的に接続されている
。
配線Ｖは、容量素子Ｃ１の一方の電極と電気的に接続されている。
発光素子ＥＬは、トランジスタＴｒ５のソース又はドレインの一方と電気的に接続され
ている。
容量素子Ｃ１の他方の電極は、トランジスタＴｒ６のソース又はドレインの他方と電気
的に接続されている。
容量素子Ｃ１の他方の電極は、トランジスタＴｒ３のゲートと電気的に接続されている
。
容量素子Ｃ１の他方の電極は、トランジスタＴｒ４のソース又はドレインの一方と電気
的に接続されている。
容量素子Ｃ１の他方の電極は、容量素子Ｃ２の他方の電極と電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方は、トランジスタＴｒ２のソース又は
ドレインの他方と電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方は、トランジスタＴｒ３のソース又は
ドレインの一方と電気的に接続されている。
トランジスタＴｒ３のソース又はドレインの他方は、トランジスタＴｒ４のソース又は
ドレインの他方と電気的に接続されている。
トランジスタＴｒ３のソース又はドレインの他方は、トランジスタＴｒ５のソース又は
ドレインの他方と電気的に接続されている。
図５１の回路の動作について説明する。
第１の期間（リセット期間）において、配線Ｇ３が選択され、トランジスタＴｒ６を導
通状態として画素回路のリセットを行う。
なお、第１の期間において配線Ｇ１と配線Ｇ２は選択されない。
第２の期間（書き込み期間）において、配線Ｇ２が選択され、トランジスタＴｒ１、ト
ランジスタＴｒ４が導通状態となり、配線Ｓから映像信号が書き込まれる。
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
第３の期間（表示期間）において、配線Ｇ１が選択され、トランジスタＴｒ２、トラン
ジスタＴｒ３、トランジスタＴｒ５を介して配線Ｖから発光素子ＥＬに電流が供給される
。
なお、第２の期間において配線Ｇ２と配線Ｇ３は選択されない。
要するに、配線Ｇ３、配線Ｇ２、配線Ｇ１を順次選択する動作を繰り返すのである。
例えば、図５１の容量素子Ｃ１の一方の電極又は他方の電極を樹脂層と接触する酸化物
半導体層とすることができる。
例えば、図５１の容量素子Ｃ２の一方の電極又は他方の電極を樹脂層と接触する酸化物
半導体層とすることができる。
例えば、図５１のトランジスタＴｒ５の活性層を樹脂層と接触する酸化物半導体層とす
ることができる。
図５１のトランジスタＴｒ５の活性層が樹脂層と接触する場合、トランジスタＴｒ１の
活性層、トランジスタＴｒ２の活性層、トランジスタＴｒ３の活性層、トランジスタＴｒ
４の活性層、及びトランジスタＴｒ６の活性層は樹脂層と接触させないことが好ましい。
本実施の形態では発光装置の一例を示したが、有機化合物を含む層以外の機能層を適用
することによって、発光装置以外の半導体装置を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２１）
発光装置の画素回路はどのような回路でも適用することができる。
図５２に発光装置の画素回路の一例を示す。
図５２に示した発光装置の画素回路は、トランジスタＴｒ１〜トランジスタＴｒ６、配
線Ｓ、配線Ｇ１〜配線Ｇ３、配線Ｖ１、配線Ｖ２、容量素子Ｃ、発光素子ＥＬを有する。
配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方と電気的に接続されている
。
配線Ｇ１は、トランジスタＴｒ１のゲートと電気的に接続されている。
配線Ｇ１は、トランジスタＴｒ２のゲートと電気的に接続されている。
配線Ｇ２は、トランジスタＴｒ４のゲートと電気的に接続されている。
配線Ｇ２は、トランジスタＴｒ５のゲートと電気的に接続されている。
配線Ｇ３は、トランジスタＴｒ６のゲートと電気的に接続されている。
配線Ｖ１は、トランジスタＴｒ３のソース又はドレインの一方と電気的に接続されてい
る。
配線Ｖ２は、トランジスタＴｒ５のソース又はドレインの一方と電気的に接続されてい
る。
配線Ｖ２は、トランジスタＴｒ６のソース又はドレインの一方と電気的に接続されてい
る。
発光素子ＥＬは、トランジスタＴｒ４のソース又はドレインの一方と電気的に接続され
ている。
発光素子ＥＬは、トランジスタＴｒ６のソース又はドレインの他方と電気的に接続され
ている。
トランジスタＴｒ１のソース又はドレインの他方は、トランジスタＴｒ５のソース又は
ドレインの他方と電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方は、容量素子Ｃの一方の電極と電気的
に接続されている。
トランジスタＴｒ２のソース又はドレインの一方は、トランジスタＴｒ３のゲートと電
気的に接続されている。
トランジスタＴｒ２のソース又はドレインの一方は、容量素子Ｃの他方の電極と電気的
に接続されている。
トランジスタＴｒ２のソース又はドレインの他方は、トランジスタＴｒ３のソース又は
ドレインの他方と電気的に接続されている。
トランジスタＴｒ２のソース又はドレインの他方は、トランジスタＴｒ４のソース又は
ドレインの他方と電気的に接続されている。
図５２の回路の動作について説明する。
第１の期間において、配線Ｇ１及び配線Ｇ３が選択され、トランジスタＴｒ１、トラン
ジスタＴｒ２、トランジスタＴｒ６を導通状態とする。
なお、第１の期間において配線Ｇ２は選択されない。
第２の期間において、配線Ｇ２が選択され、トランジスタＴｒ４、トランジスタＴｒ５
を導通状態として表示を行う。
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
配線Ｇ１は配線Ｇ３と電気的に接続されていることが好ましい。
インバータの入力端子を配線Ｇ１又は配線Ｇ３と電気的に接続し、インバータの出力端
子を配線Ｇ２と電気的に接続することが好ましい。
インバータの入力端子を配線Ｇ２と電気的に接続し、インバータの出力端子を配線Ｇ１
又は配線Ｇ３と電気的に接続しても良い。
インバータの種類は限定されない。
インバータとして図５３の構成を用いても良い。
例えば、図５２の容量素子Ｃ１の一方の電極又は他方の電極を樹脂層と接触する酸化物
半導体層とすることができる。
例えば、図５２のトランジスタＴｒ４の活性層を樹脂層と接触する酸化物半導体層とす
ることができる。
図５２のトランジスタＴｒ４の活性層が樹脂層と接触する場合、トランジスタＴｒ１の
活性層、トランジスタＴｒ２の活性層、トランジスタＴｒ３の活性層、トランジスタＴｒ
５の活性層、及びトランジスタＴｒ６の活性層は樹脂層と接触させないことが好ましい。
本実施の形態では発光装置の一例を示したが、有機化合物を含む層以外の機能層を適用
することによって、発光装置以外の半導体装置を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２２）
開示する発明は画素回路以外の回路にも適用することができる。
図５３はインバータの一例である。
図５３の回路は、トランジスタＴｒ１、トランジスタＴｒ２、配線ＩＮ、配線ＯＵＴ、
配線Ｖｄｄ、配線Ｖｓｓを有する。
配線ＩＮは、入力端子となることができる機能を有する。
配線ＯＵＴは、出力端子となることができる機能を有する。
配線Ｖｄｄは、第１の電圧を供給することができる機能を有する。
配線Ｖｓｓは、第２の電圧を供給することができる機能を有する。
トランジスタＴｒ１は、Ｎ型トランジスタであることが好ましい。
トランジスタＴｒ２は、Ｎ型トランジスタであることが好ましい。
第１の電圧は第２の電圧よりも大きいことが好ましい。
第１の電圧は、Ｖｄｄ（基準電圧より高い電圧）であることが好ましい。
第２の電圧は、Ｖｓｓ（基準電圧より低い電圧）であることが好ましい。
トランジスタＴｒ１のソース又はドレインの一方は、配線Ｖｄｄと電気的に接続されて
いる。
トランジスタＴｒ１のソース又はドレインの他方は、配線ＯＵＴと電気的に接続されて
いる。
トランジスタＴｒ１のゲートは、トランジスタＴｒ１のソース又はドレインの他方と電
気的に接続されている。
トランジスタＴｒ２のソース又はドレインの一方は、配線ＯＵＴと電気的に接続されて
いる。
トランジスタＴｒ２のソース又はドレインの他方は、配線Ｖｓｓと電気的に接続されて
いる。
トランジスタＴｒ２のゲートは、配線ＩＮと電気的に接続されている。
図５３の動作について説明する。
配線ＩＮに、トランジスタＴｒ２をオン状態にすることができる第３の電圧が入力され
ると、配線ＯＵＴから第２の電圧（例えばＶｓｓ）が出力される。
配線ＩＮに、トランジスタＴｒ２をオフ状態にすることができる第４の電圧が入力され
ると、配線ＯＵＴから第１の電圧（例えばＶｄｄ）が出力される。
図５３において、トランジスタＴｒ１のしきい値電圧がトランジスタＴｒ２のしきい値
電圧よりも小さいことが好ましい。
図５３において、トランジスタＴｒ１がノーマリーオンであり、トランジスタＴｒ２が
ノーマリーオフであることがより好ましい。
トランジスタＴｒ１の活性層を樹脂層と接触させることが好ましい。
トランジスタＴｒ２の活性層を樹脂層と接触させないことが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２３）
トランジスタとして、ボトムゲート型のトランジスタを適用しても良いし、トップゲー
ト型のトランジスタを適用しても良い。
また、ボトムゲート型のトランジスタの場合、ソース電極及びドレイン電極が活性層の
上に配置されていても良いし、ソース電極及びドレイン電極が活性層の下に配置されてい
ても良い。
トランジスタは、少なくとも導電層（ゲート電極）と絶縁層（ゲート絶縁膜）と半導体
層（活性層）とを有する。ソース電極及びドレイン電極をトランジスタの構成要素として
扱っても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２４）
各層の材料について説明する。
基板は、ガラス基板、石英基板、金属基板、半導体基板、樹脂基板（プラスチック基板
）等を用いることができるがこれらに限定されない。
基板が可撓性を有していても良い。
ガラス基板を薄くすると可撓性を有するようになる。
樹脂基板は可撓性を有する。
基板上に下地絶縁膜を形成しても良い。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。
絶縁層は単層構造であっても積層構造であっても良い。
絶縁層として、例えば、無機絶縁層、樹脂層等があるが限定されない。
無機絶縁層は、例えば、酸化シリコンを有する膜、窒化シリコンを有する膜、窒化アル
ミニウムを有する膜、酸化アルミニウムを有する膜、酸化ハフニウムを有する膜等がある
が限定されない。
無機絶縁層は単層構造であっても積層構造であっても良い。
樹脂層は、樹脂を有する膜であれば限定されない。
樹脂として、例えば、ポリイミド、アクリル、シロキサン、エポキシ等があるが限定さ
れない。
樹脂層は、接着剤の機能を有していても良い。
接着剤の機能を有する樹脂層として、例えば、シール材等がある。
液状材料を用いて樹脂層を形成する方法を用いると、樹脂層にＨ２Ｏが多く含まれるの
で好ましい。
液状材料を用いて樹脂層を形成する方法は、印刷法、スピンコーティング法等があるが
限定されない。
樹脂層は単層構造であっても積層構造であっても良い。
ゲート絶縁膜として機能することができる絶縁層は無機絶縁層であることが好ましい。
導電層は、導電性を有していればどのような材料でも用いることができる。
導電層は、金属を有する膜、透明導電体を有する膜等があるが限定されない。
金属としては、例えば、アルミニウム、チタン、モリブデン、タングステン、クロム、
金、銀、銅、アルカリ金属、アルカリ土類金属等があるが限定されない。
透明導電体としては、例えば、インジウム錫酸化物、インジウム亜鉛酸化物等があるが
限定されない。
導電層は単層構造であっても積層構造であっても良い。
酸化物半導体層は、金属と酸素とを有する膜であれば限定されない。
例えば、インジウムと酸素を有する膜、亜鉛と酸素を有する膜、錫と酸素を有する膜等
は酸化物半導体層として機能することができる。
例えば、酸化物半導体層として、酸化インジウム膜、酸化スズ膜、酸化亜鉛膜等がある
が限定されない。
例えば、酸化物半導体層として、Ｉｎ−Ｚｎ系酸化物膜、Ｓｎ−Ｚｎ系酸化物膜、Ａｌ
−Ｚｎ系酸化物膜、Ｚｎ−Ｍｇ系酸化物膜、Ｓｎ−Ｍｇ系酸化物膜、Ｉｎ−Ｍｇ系酸化物
膜、Ｉｎ−Ｇａ系酸化物膜等があるが限定されない。
Ａ−Ｂ系酸化物膜（Ａ、Ｂは元素）とは、ＡとＢと酸素とを有する膜を意味する。
例えば、酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ｚｎ系酸
化物膜、Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｚｎ
系酸化物膜、Ｉｎ−Ｌａ−Ｚｎ系酸化物膜、Ｉｎ−Ｃｅ−Ｚｎ系酸化物膜、Ｉｎ−Ｐｒ−
Ｚｎ系酸化物膜、Ｉｎ−Ｎｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｅ
ｕ−Ｚｎ系酸化物膜、Ｉｎ−Ｇｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｂ−Ｚｎ系酸化物膜、Ｉｎ
−Ｄｙ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｏ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｒ−Ｚｎ系酸化物膜、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｙｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｌｕ−Ｚｎ系酸化物
膜、Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｓｎ−Ａｌ−Ｚｎ系酸化物膜等があるが限定されない
。
Ａ−Ｂ−Ｃ系酸化物膜（Ａ、Ｂ、Ｃは元素）とは、ＡとＢとＣと酸素とを有する膜を意
味する。
例えば、酸化物半導体層として、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｇ
ａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸
化物膜、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物膜等があ
るが限定されない。
Ａ−Ｂ−Ｃ−Ｄ系酸化物膜（Ａ、Ｂ、Ｃ、Ｄは元素）とは、ＡとＢとＣとＤと酸素とを
有する膜を意味する。
酸化物半導体層としては、インジウムとガリウムと亜鉛と酸素とを有する膜が特に好ま
しい。
酸化物半導体層は結晶を有していると好ましい。
結晶はＣ軸方向が酸化物半導体層又は基板の表面と垂直になるように配向されていると
好ましい。
酸化物半導体層又は基板の表面と垂直になるようにＣ軸配向された結晶をＣＡＡＣ（Ｃ
−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）と呼ぶ。
結晶のＣ軸と酸化物半導体層又は基板の表面とのなす角度は９０度が好ましいが、８０
度以上１００度以下であっても良い。
ＣＡＡＣの作製方法の一例として、スパッタリング法を用いて酸化物半導体層を形成す
るに際して、成膜時の基板温度を２００℃以上４５０℃以下とする第１の方法がある。
第１の方法では、酸化物半導体層の下層及び上層にＣＡＡＣが形成される。
ＣＡＡＣの作製方法の一例として、酸化物半導体層を形成後に、酸化物半導体層に６５
０℃以上３分以上の加熱処理を施す第２の方法がある。
第２の方法では、酸化物半導体層の少なくとも上層にＣＡＡＣが形成される（第２の方
法のパターンＡ）。
第２の方法において、酸化物半導体層の厚さを小さくすることにより、下層及び上層に
ＣＡＡＣを形成することができる（第２の方法のパターンＢ）。
ＣＡＡＣの作製方法の一例として、第２の方法のパターンＢにより形成した第１の酸化
物半導体層上に第２の酸化物半導体層を形成する第３の方法がある。
第２の方法及び第３の方法における酸化物半導体層の形成方法はスパッタリング法に限
定されない。
第１乃至第３の方法により、Ｃ軸と酸化物半導体層又は基板の表面とのなす角度８０度
以上１００度以下である結晶を形成することができる。
第１乃至第３の方法では少なくとも上層（表面）にＣＡＡＣを有する酸化物半導体層を
形成することができる。
ＣＡＡＣを有する酸化物半導体層は緻密なためＨ２Ｏ、Ｈ等をブロックすることができ
る。
そこで、樹脂層と接触する酸化物半導体層の表面は非晶質を有することが好ましい。
酸化物半導体層をＣＡＡＣで形成した場合、樹脂層と接触する酸化物半導体層の表面に
プラズマ処理を施すことによって、樹脂層と接触する酸化物半導体層の表面の少なくとも
一部を非晶質化することができる。
樹脂層と接触しない酸化物半導体層はＨ２Ｏを含ませないようにするため、樹脂層と接
触しない酸化物半導体層にはプラズマ処理を施さない方が好ましい。
プラズマ処理としては、水素プラズマ処理、希ガスプラズマ処理、ハロゲンプラズマ処
理等があるが限定されない。
第１の酸化物半導体層（樹脂層、水素を含む層等と接触しない酸化物半導体層）の結晶
状態と、第２の酸化物半導体層（樹脂層、水素を含む層等と接触する酸化物半導体層）の
結晶状態と、が異なることが好ましい。
例えば、第２の酸化物半導体層の結晶状態を第１の酸化物半導体層よりもＨ２Ｏ、Ｈが
侵入しやすい結晶状態とすることによって、第２の酸化物半導体層の抵抗率を第１の酸化
物半導体層の抵抗率よりも下げることができる。
例えば、第２の酸化物半導体層を非晶質酸化物半導体層、微結晶酸化物半導体層、又は
多結晶酸化物半導体層等の非単結晶酸化物半導体層とし、第１の酸化物半導体層をＣＡＡ
Ｃを有する酸化物半導体層とすると、第２の酸化物半導体層の結晶状態を第１の酸化物半
導体層よりもＨ２Ｏ、Ｈが侵入しやすい結晶状態にすることができる。
なお、微結晶として、例えば、ナノクリスタル、マイクロクリスタル等がある。
例えば、第２の酸化物半導体層の結晶性を、第１の酸化物半導体層の結晶性よりも高く
することによって、第２の酸化物半導体層の抵抗率を第１の酸化物半導体層の抵抗率より
も下げることができる。
特に、第１の酸化物半導体層をＣＡＡＣを有する酸化物半導体層とするような場合は、
第２の酸化物半導体層を単結晶酸化物半導体層とすることができる。
なお、第３の酸化物半導体層（Ｈ２Ｏを吸収させるための酸化物半導体層）の結晶状態
は、第１の酸化物半導体層よりもＨ２Ｏ、Ｈが侵入しやすい結晶状態とすることが好まし
い。
第１の酸化物半導体層の結晶状態と、第２の酸化物半導体層の結晶状態と、第３の酸化
物半導体層の結晶状態と、が異なっていても良い。
なお、結晶状態が異なることは、例えば、電子線回折等で確認することができる。
例えば、電子線回折のパターンが異なれば、結晶状態が異なるといえる。
なお、例えば、第１の酸化物半導体層と第２の酸化物半導体層とを同時に形成した後に
、第１の酸化物半導体層又は第２の酸化物半導体層の一方の結晶を破壊することにより、
第１の酸化物半導体層の結晶状態と第２の酸化物半導体層の結晶状態とを異なるものにす
ることができる。
結晶を破壊する手法として、プラズマ処理、イオンドーピング法、イオン注入法等があ
るが限定されない。
また、例えば、第１の酸化物半導体層の形成方法と第２の酸化物半導体層の形成方法と
を異なる方法にすることによって、第１の酸化物半導体層の結晶状態と第２の酸化物半導
体層の結晶状態とを異なるものにすることができる。
酸化物半導体層は単層構造であっても積層構造であっても良い。
酸化物半導体層を積層構造とする場合は、電子親和力の異なる酸化物半導体層を積層さ
せても良い。
電子親和力が大きいほど絶縁性が高くなるのでトランジスタのオフ電流が低くなる。
電子親和力が小さいほど導電性が高くなるのでトランジスタのオン電流が高くなる。
電子親和力の異なる酸化物半導体層を積層することによって、電子親和力が大きい酸化
物半導体層の長所と電子親和力が小さい酸化物半導体層の長所との双方を利用できるので
好ましい。
なお、電子親和力が大きい酸化物半導体層を電子親和力が小さい酸化物半導体層上に配
置しても良いし、電子親和力が大きい酸化物半導体層を電子親和力が小さい酸化物半導体
層下に配置しても良い。
第１の電子親和力を有する第１の酸化物半導体層上に第２の電子親和力を有する第２の
酸化物半導体層を配置し、第２の電子親和力を有する第２の酸化物半導体層上に第３の電
子親和力を有する第３の酸化物半導体層を配置しても良い。
第１の電子親和力及び第３の電子親和力が第２の電子親和力よりも大きい場合、酸化物
半導体層の表面及び裏面でのリーク電流の発生を抑制することができる。
第３の電子親和力は第１の電子親和力よりも小さくすることができる。
第３の電子親和力は第１の電子親和力よりも大きくすることもできる。
第３の電子親和力は第１の電子親和力と同じにすることもできる。
有機化合物を含む層は、少なくとも発光層を有すると好ましい。
有機化合物を含む層は、電子注入層、電子輸送層、正孔注入層、正孔輸送層等を有して
いても良い。
発光素子は有機ＥＬ素子に限定されない。
発光素子として、ＬＥＤ素子、無機ＥＬ素子等を用いても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２５）
実施の形態１において、図５８において酸化物半導体層３２の用途が素子の一方の電極
に限定されない点を説明した。
さらに、図５９のように、樹脂層６０の有する孔の内側及び樹脂層６０上に放熱性を有
する層９９を形成することができる。
樹脂層６０の有する孔の内側に放熱性を有する層９９を有することによって、酸化物半
導体層３２で生じる熱を放熱することができる。
樹脂層６０に酸化物半導体層３２に達する孔を設けず、樹脂層６０下且つ酸化物半導体
層上に放熱性を有する層９９を設けても良い。
しかし、樹脂層６０下に放熱性を有する層９９を設けると、放熱性を有する層９９とト
ランジスタとの距離が近くなり、トランジスタが加熱される場合がある。
トランジスタが加熱されるとトランジスタの電気的特性が変動してしまうことがある。
よって、樹脂層６０上に放熱性を有する層９９を設けることが好ましい。
樹脂層６０上に放熱性を有する層９９を設けることによって、トランジスタと放熱性を
有する層９９の距離を離すことができる。
放熱性を有する層９９は図５９に示すように島状であっても良い。
放熱性を有する層９９は基板全面に設けても良い。
放熱性を有する層９９は、放熱性を有する材料を有する膜であればどのようなものでも
良い。
放熱性を有する材料は、窒化珪素、酸化アルミニウム、ダイヤモンドライクカーボン、
窒化アルミニウム、シリコン、金属等があるが限定されない。
金属は、金、銀、銅、白金、鉄、アルミニウム、モリブデン、チタン、タングステン等
があるが限定されない。
例えば、窒化珪素の熱伝導率は約２０Ｗ／ｍ・Ｋである。
例えば、酸化アルミニウムの熱伝導率は約２３Ｗ／ｍ・Ｋである。
例えば、ダイヤモンドライクカーボン膜の熱伝導率は約４００〜約１８００Ｗ／ｍ・Ｋ
である。
例えば、窒化アルミニウムの熱伝導率は約１７０〜約２００Ｗ／ｍ・Ｋである。
例えば、シリコンの熱伝導率は約１６８Ｗ／ｍ・Ｋである。
例えば、金の熱伝導率は約３２０Ｗ／ｍ・Ｋである。
例えば、銀の熱伝導率は約４２０Ｗ／ｍ・Ｋである。
例えば、銅の熱伝導率は約３９８Ｗ／ｍ・Ｋである。
例えば、白金の熱伝導率は約７０Ｗ／ｍ・Ｋである。
例えば、鉄の熱伝導率は約８４Ｗ／ｍ・Ｋである。
例えば、アルミニウムの熱伝導率は約２３６Ｗ／ｍ・Ｋである。
例えば、モリブデンの熱伝導率は約１３９Ｗ／ｍ・Ｋである。
例えば、チタンの熱伝導率は約２１．９Ｗ／ｍ・Ｋである。
例えば、タングステンの熱伝導率は約１７７Ｗ／ｍ・Ｋである。
特に熱伝導率の高いのは金、銀、銅、アルミニウムである。
なお、銅合金膜、アルミニウム合金膜も熱伝導率が高い。
参考として、アクリルの熱伝導率は０．２Ｗ／ｍ・Ｋである。
参考として、エポキシの熱伝導率は０．２１Ｗ／ｍ・Ｋである。
参考として、酸化珪素の熱伝導率は８Ｗ／ｍ・Ｋである。
放熱性を有する層９９は単層でも積層でも良い。
熱伝導率が高いほど放熱性が良いので、１５０Ｗ／ｍ・Ｋ以上の物質を用いることが特
に好ましい。
なお、酸化物半導体層がインジウムを含む場合に、所定の材料（例えば、銅、銅合金、
アルミニウム、又はアルミニウム合金等）を有する膜と酸化物半導体層が接触すると、所
定の材料を有する膜と酸化物半導体層が反応して腐食が生じる場合がある。
そこで、所定の材料を有する膜と酸化物半導体層との間に、所定の材料を有する膜以外
の放熱性を有する層９９を挟むと好ましい。
つまり、第１の放熱性を有する層上に第２の放熱性を有する層を設ける。
第１の放熱性を有する層は、酸化物半導体層と腐食を起こしにくい、窒化珪素、酸化ア
ルミニウム、ダイヤモンドライクカーボン、窒化アルミニウム、シリコン、白金、鉄、モ
リブデン、チタン、タングステン等が好ましいが限定されない。
第１の放熱性を有する層の材料として、安定な金属であるモリブデン、チタン、タング
ステン等が特に好ましい。
第２の放熱性を有する層は所定の材料を有する膜である。
所定の材料は例えば銅、銅合金、アルミニウム、又はアルミニウム合金等である。
なお、放熱性を有する層にＨを含有させると好ましい。
Ｈを含む放熱性を有する層と酸化物半導体層とが接触することにより酸化物半導体層に
Ｈを供給することができる。
Ｈを含む放熱性を有する層は、Ｈを含むガスを用いてシリコンを有する膜を成膜するこ
とにより形成することができる。例えば、成膜雰囲気にＨが含まれていれば良い。例えば
、スパッタリング法を用いる場合はスパッタガスにＨを含有させる。例えば、プラズマＣ
ＶＤ法を用いる場合はＣＶＤガスにＨを含有させる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２６）
半導体装置とは、半導体を有する素子を有する装置である。
半導体を有する素子は、例えば、トランジスタ、抵抗素子、容量素子、ダイオード等で
ある。
トランジスタは、電界効果型トランジスタであることが好ましいが限定されない。
トランジスタは、薄膜トランジスタであることが好ましいが限定されない。
半導体装置としては、例えば、表示素子を有する表示装置、記憶素子を有する記憶装置
、ＲＦＩＤ、プロセッサ等があるが限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２７）
本発明の一態様は、新規な構造を有する半導体装置を提供することを第２の目的として
いる。
例えば、図３〜図３０に示した構造は新規な構造である。
よって、例えば、図３〜図３０において、酸化物半導体層３１１〜酸化物半導体層３１
９等を樹脂層６００と接触させなくても良い。
酸化物半導体層３１１〜酸化物半導体層３１９等を樹脂層６００と接触させない場合、
酸化物半導体層３１１〜酸化物半導体層３１９を樹脂層６００等と接触させるための孔を
設けなければ良い。
なお、酸化物半導体層３１１〜酸化物半導体層３１９等はそれぞれ配線として機能する
ことができるので、活性層の形成されていないスペースを有効利用しているため、第３の
目的も達成することができる。
また、例えば、図３１〜図３７に示した構造は新規な構造である。
よって、例えば、図３１〜図３７において、酸化物半導体層３５０等を樹脂層６００と
接触させなくても良い。
酸化物半導体層３５０等を樹脂層６００と接触させない場合、酸化物半導体層３５０等
を樹脂層６００と接触させるための孔を設けなければ良い。
なお、酸化物半導体層３５０等は電極として機能することができるので、活性層の形成
されていないスペースを有効利用しているため、第３の目的も達成することができる。
また、例えば、図３８〜図５３に示した構造は新規な構造である。
よって、例えば、図３８〜図５３において、酸化物半導体層１３０２、酸化物半導体層
１３０４、酸化物半導体層１３０５等を樹脂層１６００と接触させなくても良い。
酸化物半導体層１３０２、酸化物半導体層１３０４、酸化物半導体層１３０５等を樹脂
層１６００と接触させない場合、酸化物半導体層１３０２、酸化物半導体層１３０４、酸
化物半導体層１３０５等を樹脂層１６００と接触させるための孔を設けなければ良い。
なお、酸化物半導体層１３０２等は電極として機能することができるので、活性層の形
成されていないスペースを有効利用しているため、第３の目的も達成することができる。
また、酸化物半導体層１３０４等は抵抗素子として機能することができるので、活性層
の形成されていないスペースを有効利用しているため、第３の目的も達成することができ
る。
また、酸化物半導体層１３０５等は活性層として機能することができるので、活性層の
形成されていないスペースを有効利用しているため、第３の目的も達成することができる
。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２８）
他の実施の形態において、無機絶縁層と酸化物半導体層との間に所定の導電層を配置す
る例を示した。
即ち、他の実施の形態においては、所定の導電層を形成した後に、無機絶縁層を形成し
た例を示した。
一方、無機絶縁層と樹脂層との間に所定の導電層を配置しても良い。
即ち、無機絶縁層を形成した後に、所定の導電層を形成しても良い。
例えば、図６０は、図１において、無機絶縁層５０を形成した後に、導電層４１及び導
電層４２を形成した例である。
例えば、図６１は、図２において、無機絶縁層５０を形成した後に、導電層４１及び導
電層４２を形成した例である。
例えば、図６２は、図５４において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、及び導電層４３を形成した例である。
例えば、図６３は、図５４において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、及び導電層４３を形成した例である。
例えば、図６４は、図５４において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、及び導電層４３を形成した例である。
例えば、図６５は、図５５において、無機絶縁層５０を形成した後に、導電層４１及び
導電層４２を形成した例である。
例えば、図６６は、図５６において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、導電層４３、及び導電層４４を形成した例である。
例えば、図６７は、図５６において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、導電層４３、及び導電層４４を形成した例である。
例えば、図６８は、図５７において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、導電層４３、及び導電層４４を形成した例である。
例えば、図６９は、図５７において、無機絶縁層５０を形成した後に、導電層４１、導
電層４２、導電層４３、及び導電層４４を形成した例である。
図６０〜図６９において、無機絶縁層５０上に導電層４１を有する。
図６０〜図６９において、無機絶縁層５０上に導電層４２を有する。
図６０〜図６９において、導電層４１上及び導電層４２上に樹脂層６０を有する。
図６０〜図６９において、導電層４１は、無機絶縁層５０の有するコンタクトホールを
介して、酸化物半導体層３１と電気的に接続されている。
図６０〜図６９において、導電層４２は、無機絶縁層５０の有するコンタクトホールを
介して、酸化物半導体層３１と電気的に接続されている。
図６２〜図６４において、無機絶縁層５０と樹脂層６０との間に導電層４３を有する。
図６２において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔の内側に
樹脂層６０と接触する部分を有し、且つ、無機絶縁層５０に設けられた他の孔の内側に導
電層４３と接触する部分を有する。
図６３において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔の内側に
樹脂層６０と接触する部分と導電層４３と接触する部分とを有する。
図６４において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔の内側に
樹脂層６０と接触する部分と導電層４３と接触する部分とを有し、且つ、無機絶縁層５０
に設けられた他の孔の内側に樹脂層６０と接触する部分と導電層４３と接触する部分とを
有する。
図６２は、酸化物半導体層３２と樹脂層６０との接触箇所と、酸化物半導体層３２と導
電層４３との接触箇所と、が異なる例である。
図６３〜図６４は、酸化物半導体層３２と樹脂層６０との接触箇所と、酸化物半導体層
３２と導電層４３との接触箇所と、が同じ例である。
図６３は酸化物半導体層３２と導電層４３との接触箇所が一箇所の例であり、図６４は
酸化物半導体層３２と導電層４３との接触箇所が複数箇所の例である。
図６６〜図６９において、無機絶縁層５０と樹脂層６０との間に導電層４３及び導電層
４４を有する。
図６６、図６８において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔
の内側に樹脂層６０と接触する部分を有し、且つ、無機絶縁層５０に設けられた他の孔の
内側に導電層４３と接触する部分を有する。
図６６、図６８において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔
の内側に樹脂層６０と接触する部分を有し、且つ、無機絶縁層５０に設けられた他の孔の
内側に導電層４４と接触する部分を有する。
図６７、図６９において、酸化物半導体層３２は、無機絶縁層５０に設けられた一の孔
の内側に樹脂層６０と接触する部分と導電層４３と接触する部分と導電層４４と接触する
部分とを有する。
図６６、図６８は、酸化物半導体層３２と樹脂層６０との接触箇所と、酸化物半導体層
３２と導電層４３との接触箇所と、が異なる例である。
図６６、図６８は、酸化物半導体層３２と樹脂層６０との接触箇所と、酸化物半導体層
３２と導電層４４との接触箇所と、が異なる例である。
図６７、図６９は、酸化物半導体層３２と樹脂層６０との接触箇所と、酸化物半導体層
３２と導電層４３との接触箇所と、酸化物半導体層３２と導電層４４との接触箇所と、が
同じ例である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２９）
無機絶縁層を介して微量のＨ２Ｏが酸化物半導体層へ侵入してしまう場合がある。
そこで、保護層を設けることにより、酸化物半導体層へのＨ２Ｏの侵入を抑制すること
ができる。
特に、無機絶縁層よりも上方に存在する層がＨ２Ｏを含む場合、又は、無機絶縁層より
も上方に存在する気体がＨ２Ｏを含む場合、酸化物半導体層へＨ２Ｏが侵入しやすい。
例えば、図７０は、図１において保護層５１等を追加した例である。
例えば、図７１は、図２において保護層５１、保護層５２等を追加した例である。
例えば、図７２は、図１において保護層５１等を追加した例である。
例えば、図７３は、図２において保護層５１、保護層５２等を追加した例である。
例えば、図７４は、図１において保護層５１等を追加した例である。
例えば、図７５は、図２において保護層５１、保護層５２等を追加した例である。
図７０及び図７１において、酸化物半導体層３１上に保護層５１を有し、酸化物半導体
層３１上及び保護層５１上に導電層４１を有し、酸化物半導体層３１上及び保護層５１上
に導電層４２を有し、導電層４１上及び導電層４２上に無機絶縁層５０を有する。
図７１において、酸化物半導体層３３上に保護層５２を有し、保護層５２上に無機絶縁
層５０を有する。
図７２及び図７３において、酸化物半導体層３１上、導電層４１上、及び導電層４２上
に保護層５１を有し、保護層５１上に無機絶縁層５０を有する。
図７３において、酸化物半導体層３３上に保護層５２を有し、保護層５２上に無機絶縁
層５０を有する。
図７４及び図７５において、無機絶縁層５０上に保護層５１を有し、保護層５１上に樹
脂層６０を有する。
図７５において、無機絶縁層５０上に保護層５２を有し、保護層５２上に樹脂層６０を
有する。
保護層５１は酸化物半導体層３１と重なる領域を有する。
保護層５２は酸化物半導体層３３と重なる領域を有する。
保護層５１と保護層５２とは分離されているが、保護層５１と保護層５２とを結合して
一つの保護層としても良い。
保護層５１と保護層５２とを結合して一つの保護層とする場合、一つの保護層は酸化物
半導体層３１と重なる領域と、酸化物半導体層３３と重なる領域を有する。
また、保護層５１又は保護層５２の一方のみを配置しても良い。
保護層は、無機絶縁層、半導体層、又は導電層等を用いることができる。
無機絶縁層、半導体層、又は導電層等は、例えば、他の実施の形態に記載したものを用
いることができる。
保護層は放熱性を有する層であると好ましい。
但し、保護層５１が酸化物半導体層３１と接触する部分を有する場合、又は、保護層５
１が導電層４１と接触する部分を有する場合、又は、保護層５１が導電層４２と接触する
部分を有する場合、保護層が無機絶縁層であることが好ましい。
保護層５１と保護層５２とを同じ層に形成しても良いし、異なる層に形成しても良い。
保護層５１と保護層５２とを同じ材料で形成しても良いし、別の材料で形成しても良い
。
保護層５１と保護層５２とを同一工程で形成すると工程数を増やすことなく、保護層５
１と保護層５２とを同じ層に同じ材料で形成することができる。
保護層５１と保護層５２と異なる層とする場合、例えば、保護層５１又は保護層５２の
一方を無機絶縁層５０よりも上側に配置し、保護層５１又は保護層５２の他方を無機絶縁
層５０よりも下側に配置することができる。
例えば、図７０〜図７５の構成の一部を適宜組み合わせた構成を適用することができる
。
以上のように、保護層を設けることにより、酸化物半導体層の上側の膜厚を大きくする
ことができるので、酸化物半導体層の上部からのＨ２Ｏの侵入を抑制することができる。
なお、図６０〜図６９のような構造に保護層を追加しても良い。
例えば、図１２６（Ａ）は、酸化物半導体層３１と無機絶縁層５０との間に保護層５１
が配置された例である。
例えば、図１２６（Ｂ）は、酸化物半導体層３１と保護層５１との間に無機絶縁層５０
が配置された例である。
例えば、図１２６（Ｃ）は、無機絶縁層５０上、導電層４１上、及び導電層４２上に保
護層５１が配置された例である。
保護層５２を設ける場合、保護層５１と保護層５２とを同じ層に形成しても良いし、異
なる層に形成しても良い。
保護層５２を設ける場合、保護層５１と保護層５２とを同じ材料で形成しても良いし、
別の材料で形成しても良い。
保護層５２を設ける場合、保護層５１と保護層５２とを同一工程で形成すると工程数を
削減することができるので好ましい。
保護層５２を設ける場合、保護層５１又は保護層５２の一方を無機絶縁層５０よりも上
側に配置し、保護層５１又は保護層５２の他方を無機絶縁層５０よりも下側に配置するこ
とができる。
また、保護層５１と保護層５２とを結合した一つの保護層を設けても良い。
保護層が、配線又は電極と電気的に分離されている状態（フローティング状態、電気的
に孤立した状態）であると、回路動作への影響が少ないので好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３０）
他の実施の形態では樹脂層を基板全面に設けた例を示したが、樹脂層を局所的に設けて
も良い。
例えば、図７６は、図１において、樹脂層６０を局所的に設けた例である。
例えば、図７７は、図２において樹脂層６０を局所的に設けた例である。
例えば、図７８は、図６０において樹脂層６０を局所的に設けた例である。
例えば、図７９は、図６１において樹脂層６０を局所的に設けた例である。
例えば、図８０は、図７０において樹脂層６０を局所的に設けた例である。
例えば、図８１は、図７１において樹脂層６０を局所的に設けた例である。
例えば、図８２は、図７２において樹脂層６０を局所的に設けた例である。
例えば、図８３は、図７３において樹脂層６０を局所的に設けた例である。
例えば、図８４は、図７４において樹脂層６０を局所的に設けた例である。
例えば、図８５は、図７５において樹脂層６０を局所的に設けた例である。
なお、図１２６の構成を適用した態様においても、同様の構成を適用することができる
。
樹脂層６０は、酸化物半導体層３２と接触する部分を有する。
樹脂層６０は、酸化物半導体層３１と全く重ならないことが好ましい。
樹脂層６０は、酸化物半導体層３１と重なる領域と、酸化物半導体層３１と重ならない
領域と、を有していても良い。
樹脂層６０は、酸化物半導体層３３と全く重ならないことが好ましい。
樹脂層６０は、酸化物半導体層３３と重なる領域と、酸化物半導体層３３と重ならない
領域と、を有していても良い。
樹脂層６０が酸化物半導体層３１と重ならない領域を有することにより、無機絶縁層５
０を介して酸化物半導体層３１に侵入するＨ２Ｏの量を減少させることができる。
樹脂層６０が酸化物半導体層３１と全く重ならない場合は、無機絶縁層５０を介して酸
化物半導体層３１に侵入するＨ２Ｏの量を格段に減少させることができる。
樹脂層６０が酸化物半導体層３３と重ならない領域を有することにより、無機絶縁層５
０を介して酸化物半導体層３３に侵入するＨ２Ｏの量を減少させることができる。
樹脂層６０が酸化物半導体層３３と全く重ならない場合は、無機絶縁層５０を介して酸
化物半導体層３３に侵入するＨ２Ｏの量を格段に減少させることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３１）
樹脂層のかわりに水素を含む層を用いても良い。
例えば、図８６は、図１において、樹脂層６０のかわりに水素を含む層８８を設けた例
である。
例えば、図８７は、図２において、樹脂層６０のかわりに水素を含む層８８を設けた例
である。
例えば、図８８は、図６０において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図８９は、図６１において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９０は、図７０において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９１は、図７１において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９２は、図７２において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９３は、図７３において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９４は、図７４において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９５は、図７５において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９６は、図７６において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９７は、図７７において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９８は、図７８において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図９９は、図７９において、樹脂層６０のかわりに水素を含む層８８を設けた
例である。
例えば、図１００は、図８０において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
例えば、図１０１は、図８１において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
例えば、図１０２は、図８２において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
例えば、図１０３は、図８３において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
例えば、図１０４は、図８４において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
例えば、図１０５は、図８５において、樹脂層６０のかわりに水素を含む層８８を設け
た例である。
なお、図１２６の構成を適用した態様においても、同様の構成を適用することができる
。
水素を含む層８８は、無機絶縁層５０よりもＨを多く含むことが好ましい。
水素を含む層８８は、絶縁層（無機絶縁層、樹脂層等）、半導体層、又は導電層等を用
いることができる。
絶縁層、半導体層、又は導電層等は、例えば、他の実施の形態に記載したものを用いる
ことができる。
水素を含む層８８は、放熱性を有する層であるとより好ましい。
水素を含む層８８の形成方法として以下の例がある。
例えば、所定の層（絶縁層、半導体層、又は導電層等）を形成した後に、所定の層にＨ
を含む物質を含有させることにより、水素を含む層を形成することができる。
例えば、Ｈを含む物質をイオンドーピング又はイオン注入する方法等があるが限定され
ない。
例えば、所定の層（絶縁層、半導体層、又は導電層等）を形成する際、成膜ガスにＨを
含む物質を添加することにより、水素を含む層を形成することができる。
例えば、スパッタリング法で所定の層を形成する際に成膜ガスにＨを含む物質を用いる
方法、ＣＶＤ法で所定の層を形成する際に成膜ガスにＨを含む物質を用いる方法等がある
が限定されない。
Ｈを含む物質としては、例えば、Ｈ２、Ｈ２Ｏ、ＰＨ３、Ｂ２Ｈ６等があるが限定され
ない。
なお、酸化物半導体層３２中のＨが放出されるとき、酸化物半導体層３２中のＯと結合
した状態で放出される場合がある。
そのため、酸化物半導体層３２からＨ２Ｏが放出される場合がある。
したがって、酸化物半導体層３１と酸化物半導体層３２との間に酸化物半導体層３３を
配置することが好ましい。
また、保護層５１を設けることにより、水素を含む層８８から酸化物半導体層３１へ到
達するＨの量を抑制することができる。
また、保護層５２を設けることにより、水素を含む層８８から酸化物半導体層３３へ到
達するＨの量を抑制することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３２）
樹脂層又は水素を含む層を局所的に設ける場合、樹脂層又は水素を含む層を無機絶縁層
の下に設けることができる。
樹脂層又は水素を含む層を無機絶縁層の下に設ける場合、酸化物半導体層に達する孔を
無機絶縁層に設けなくても良い。
酸化物半導体層に達する孔を形成する際のエッチング工程において、酸化物半導体層が
消失してしまう場合がある。
そのため、樹脂層又は水素を含む層を無機絶縁層の下に設けることによって、酸化物半
導体層が消失してしまう可能性を低減することができるので好ましい。
例えば、図１０６は、図７６において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１０７は、図７７において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１０８は、図７８において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１０９は、図７９において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１０は、図８０において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１１は、図８１において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１２は、図８２において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１３は、図８３において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１４は、図８４において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１５は、図８５において酸化物半導体層３２と無機絶縁層５０との間に樹
脂層６０を設けた例である。
例えば、図１１６は、図９６において酸化物半導体層３２と無機絶縁層５０との間に水
素を含む層８８を設けた例である。
例えば、図１１７は、図９７において酸化物半導体層３２と無機絶縁層５０との間に水
素を含む層８８を設けた例である。
例えば、図１１８は、図９８において酸化物半導体層３２と無機絶縁層５０との間に水
素を含む層８８を設けた例である。
例えば、図１１９は、図９９において酸化物半導体層３２と無機絶縁層５０との間に水
素を含む層８８を設けた例である。
例えば、図１２０は、図１００において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
例えば、図１２１は、図１０１において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
例えば、図１２２は、図１０２において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
例えば、図１２３は、図１０３において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
例えば、図１２４は、図１０４において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
例えば、図１２５は、図１０５において酸化物半導体層３２と無機絶縁層５０との間に
水素を含む層８８を設けた例である。
なお、図１２６の構成を適用した態様においても、同様の構成を適用することができる
。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
１０ 基板
２１ 導電層
２２ 導電層
３０ 絶縁層
３１ 酸化物半導体層
３２ 酸化物半導体層
３３ 酸化物半導体層
４１ 導電層
４２ 導電層
４３ 導電層
４４ 導電層
５０ 無機絶縁層
５１ 保護層
５２ 保護層
５５ 機能層
５６ 絶縁層
６０ 樹脂層
７０ 導電層
８８ 水素を含む層
９９ 放熱性を有する層
１００ 基板
１１０ 基板
２０１ 導電層
２０２ 導電層
３００ 絶縁層
３０１ 酸化物半導体層
３０２ 酸化物半導体層
３０３ 酸化物半導体層
３０４ 酸化物半導体層
３０５ 酸化物半導体層
３０６ 酸化物半導体層
３１１ 酸化物半導体層
３１２ 酸化物半導体層
３１３ 酸化物半導体層
３１４ 酸化物半導体層
３１５ 酸化物半導体層
３１６ 酸化物半導体層
３１７ 酸化物半導体層
３１８ 酸化物半導体層
３１９ 酸化物半導体層
３２１ 酸化物半導体層
３２２ 酸化物半導体層
３２３ 酸化物半導体層
３２４ 酸化物半導体層
３２５ 酸化物半導体層
３２６ 酸化物半導体層
３２７ 酸化物半導体層
３２８ 酸化物半導体層
３２９ 酸化物半導体層
３３０ 酸化物半導体層
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３５０ 酸化物半導体層
３５１ 酸化物半導体層
３５２ 酸化物半導体層
４０１ 導電層
４０２ 導電層
４０３ 導電層
４１１ 導電層
４１２ 導電層
４１３ 導電層
４１４ 導電層
４１５ 導電層
４１６ 導電層
４５０ 導電層
５００ 無機絶縁層
５１０ 絶縁層
５６１ 孔
５６２ 孔
５６３ 孔
５６４ 孔
５６４ａ 孔
５６４ｂ 孔
５６４ｃ 孔
５６４ｄ 孔
５６４ｅ 孔
５６４ｆ 孔
５６４ｇ 孔
５６４ｈ 孔
５６４ｉ 孔
５６４ｊ 孔
５６４ｋ 孔
５６４ｌ 孔
５６４ｍ 孔
５６４ｎ 孔
５６５ 孔
５６６ 孔
５６７ 孔
５６８ 孔
５６９ 孔
５５１ コンタクトホール
５５２ コンタクトホール
５５３ コンタクトホール
５５４ コンタクトホール
５５５ コンタクトホール
５５６ コンタクトホール
６００ 樹脂層
７０１ 導電層
７０２ 導電層
７０３ 導電層
７０４ 導電層
７０５ 導電層
７０６ 導電層
７０７ 導電層
７０８ 導電層
７０９ 導電層
７１０ 導電層
７１１ 導電層
７１２ 導電層
８００ 液晶層
９００ 導電層
１１００ 基板
１２０１ 導電層
１２０２ 導電層
１２０３ 導電層
１３００ 絶縁層
１３０１ 酸化物半導体層
１３０２ 酸化物半導体層
１３０３ 酸化物半導体層
１３０４ 酸化物半導体層
１３０５ 酸化物半導体層
１３５１ 酸化物半導体層
１３５２ 酸化物半導体層
１４０１ 導電層
１４０２ 導電層
１４０３ 導電層
１４０４ 導電層
１４０５ 導電層
１４０６ 導電層
１４０７ 導電層
１４０８ 導電層
１４０９ 導電層
１５００ 無機絶縁層
１７０１ 導電層
１７０２ 導電層
１６００ 樹脂層
１８００ 有機化合物を含む層
１９００ 導電層
Ｔｒ トランジスタ
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ３ トランジスタ
Ｔｒ４ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
ＣＬ 配線
Ｇ 配線
Ｇ１ 配線
Ｇ２ 配線
Ｇ３ 配線
ＩＮ 配線
ＯＵＴ 配線
Ｓ 配線
ＲＥ 配線
Ｖ 配線
Ｖ１ 配線
Ｖ２ 配線
Ｖｄｄ 配線
Ｖｓｓ 配線
ＬＣ 液晶素子
ＥＬ 発光素子
Ｒ 抵抗素子
Ｃ 容量素子
Ｃ１ 容量素子
Ｃ２ 容量素子

Claims (1)

  1. 基板上に第１の導電層を有し、
    前記第１の導電層上に第１の絶縁層を有し、
    前記第１の絶縁層上に第１の酸化物半導体層を有し、
    前記第１の絶縁層上に第２の酸化物半導体層を有し、
    前記第１の酸化物半導体層上に第２の導電層を有し、
    前記第１の酸化物半導体層上に第３の導電層を有し、
    前記第２の導電層上及び前記第３の導電層上に無機絶縁層を有し、
    前記無機絶縁層上に第２の絶縁層を有し、
    前記第１の酸化物半導体層は、前記第１の導電層と重なる領域を有し、
    前記第２の絶縁層は、前記第１の酸化物半導体層と接する領域を有さず、
    前記第２の絶縁層は、前記無機絶縁層の有する開口部において前記第２の酸化物半導体層と接する領域を有し、
    前記第２の絶縁層の第１の領域に含まれる水素は、前記無機絶縁層の第２の領域に含まれる水素よりも多いことを特徴とする半導体装置。
JP2017056080A 2012-07-12 2017-03-22 半導体装置 Active JP6360580B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012156885 2012-07-12
JP2012156885 2012-07-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013139440A Division JP6117024B2 (ja) 2012-07-12 2013-07-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018050593A Division JP2018133577A (ja) 2012-07-12 2018-03-19 表示装置

Publications (2)

Publication Number Publication Date
JP2017123489A true JP2017123489A (ja) 2017-07-13
JP6360580B2 JP6360580B2 (ja) 2018-07-18

Family

ID=49913208

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2013139440A Expired - Fee Related JP6117024B2 (ja) 2012-07-12 2013-07-03 半導体装置
JP2017056080A Active JP6360580B2 (ja) 2012-07-12 2017-03-22 半導体装置
JP2018050593A Withdrawn JP2018133577A (ja) 2012-07-12 2018-03-19 表示装置
JP2019184610A Active JP6796699B2 (ja) 2012-07-12 2019-10-07 液晶表示装置
JP2020190348A Active JP7076520B2 (ja) 2012-07-12 2020-11-16 表示装置
JP2022080834A Active JP7309015B2 (ja) 2012-07-12 2022-05-17 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013139440A Expired - Fee Related JP6117024B2 (ja) 2012-07-12 2013-07-03 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018050593A Withdrawn JP2018133577A (ja) 2012-07-12 2018-03-19 表示装置
JP2019184610A Active JP6796699B2 (ja) 2012-07-12 2019-10-07 液晶表示装置
JP2020190348A Active JP7076520B2 (ja) 2012-07-12 2020-11-16 表示装置
JP2022080834A Active JP7309015B2 (ja) 2012-07-12 2022-05-17 表示装置

Country Status (2)

Country Link
US (1) US20140014948A1 (ja)
JP (6) JP6117024B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR20230175323A (ko) 2012-09-13 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809474B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR20160122893A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN111373319B (zh) * 2017-08-10 2023-05-02 夏普株式会社 液晶显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
US20100109004A1 (en) * 2008-11-05 2010-05-06 Sony Corporation Thin film transistor substrate and display device
EP2202802A1 (en) * 2008-12-24 2010-06-30 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20110140205A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3657371B2 (ja) * 1996-11-06 2005-06-08 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
CN100358156C (zh) * 2003-05-06 2007-12-26 Pt普拉斯有限公司 用于lcd板和oeld板的存储电容器结构
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5141476B2 (ja) * 2008-09-29 2013-02-13 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
KR101799601B1 (ko) * 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5299768B2 (ja) * 2009-01-26 2013-09-25 Ｎｌｔテクノロジー株式会社 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN102792356A (zh) * 2010-04-19 2012-11-21 夏普株式会社 显示装置及其制造方法
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板
KR101193197B1 (ko) * 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP2012104566A (ja) * 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
KR101835525B1 (ko) * 2011-02-17 2018-04-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101834464B1 (ko) * 2011-11-25 2018-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20090065771A1 (en) * 2006-03-17 2009-03-12 Canon Kabushiki Kaisha Field effect transistor using oxide film for channel and method of manufacturing the same
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
US20100109004A1 (en) * 2008-11-05 2010-05-06 Sony Corporation Thin film transistor substrate and display device
JP2010114213A (ja) * 2008-11-05 2010-05-20 Sony Corp 薄膜トランジスタ基板および表示装置
EP2202802A1 (en) * 2008-12-24 2010-06-30 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
EP2511896A1 (en) * 2009-12-09 2012-10-17 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US20110140205A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011142311A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
EP2657974A1 (en) * 2010-12-20 2013-10-30 Sharp Kabushiki Kaisha Semiconductor device and display device

Also Published As

Publication number Publication date
JP2021039373A (ja) 2021-03-11
JP2014033192A (ja) 2014-02-20
JP2022126636A (ja) 2022-08-30
JP7076520B2 (ja) 2022-05-27
JP6360580B2 (ja) 2018-07-18
JP2020074383A (ja) 2020-05-14
JP6117024B2 (ja) 2017-04-19
JP6796699B2 (ja) 2020-12-09
JP7309015B2 (ja) 2023-07-14
JP2023145457A (ja) 2023-10-11
JP2018133577A (ja) 2018-08-23
US20140014948A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
JP6360580B2 (ja) 半導体装置
JP7194859B1 (ja) 半導体装置
JP7394900B2 (ja) 半導体装置
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
JP2008010861A (ja) 接合電界効果薄膜トランジスタ
US10204973B2 (en) Display device and thin-film transistors substrate
TW201238053A (en) Oxide semiconductor thin film transistor, and method of manufacturing the same
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
JP7492068B2 (ja) 表示装置
US20230387320A1 (en) Semiconductor device
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2024073519A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180622

R150 Certificate of patent or registration of utility model

Ref document number: 6360580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250