KR101834464B1 - 유기 발광 표시 장치 및 그 제조방법 - Google Patents

유기 발광 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101834464B1
KR101834464B1 KR1020110124400A KR20110124400A KR101834464B1 KR 101834464 B1 KR101834464 B1 KR 101834464B1 KR 1020110124400 A KR1020110124400 A KR 1020110124400A KR 20110124400 A KR20110124400 A KR 20110124400A KR 101834464 B1 KR101834464 B1 KR 101834464B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
active layer
thin film
film transistor
Prior art date
Application number
KR1020110124400A
Other languages
English (en)
Other versions
KR20130058409A (ko
Inventor
김광해
최재범
정관욱
이준우
김무진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110124400A priority Critical patent/KR101834464B1/ko
Priority to US13/469,075 priority patent/US8895999B2/en
Publication of KR20130058409A publication Critical patent/KR20130058409A/ko
Application granted granted Critical
Publication of KR101834464B1 publication Critical patent/KR101834464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치 및 그 제조방법이 개시된다. 개시된 유기 발광 표시 장치는 기판 상의 전체 영역에 걸쳐서 활성층을 균일하게 형성하는 단계와; 활성층 상부에 화소전극과 게이트 전극 및 상부전극의 패턴을 각각 형성하는 제1마스크 공정 단계와; 화소전극과, 상부전극 및, 박막트랜지스터 영역의 활성층을 각각 노출시키는 개구가 있는 절연층을 형성하는 제2마스크 공정 단계와; 활성층의 노출된 부위에 접촉하는 소스드레인전극을 형성하는 제3마스크 공정 단계; 및, 화소전극을 노출시키고 박막트랜지스터와 커패시터 영역은 덮는 화소정의막을 형성하는 제4마스크 공정 단계;를 통해 제조된다. 이러한 방식에 의하면 활성층의 마스크 패터닝 과정이 생략되므로 마스크 수의 저감에 따른 비용의 절감 및 제조 공정의 단순화를 실현할 수 있다.

Description

유기 발광 표시 장치 및 그 제조방법{Organic light emitting display device and manufacturing method thereof}
본 발명은 유기 발광 표시 장치와 그 제조방법에 관한 것으로서, 더 상세하게는 제조 시 마스크의 사용횟수를 줄일 수 있도록 개선된 유기 발광 표시 장치 및 그 제조방법에 관한 것이다.
유기 발광 표시 장치는 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판 상에 제작된다.
일반적으로, 유기 발광 표시 장치가 제작되는 기판은 TFT 등을 포함하는 미세 구조의 패턴을 형성하기 위하여, 이와 같은 미세 패턴이 그려진 마스크를 이용하여 패턴을 상기 어레이 기판에 전사한다.
마스크를 이용하여 패턴을 전사하는 공정은 일반적으로 포토 리소그라피(photo-lithograpy) 공정을 이용한다. 포토 리소그라피 공정에 의하면, 패턴을 형성할 기판 상에 포토레지스트(photoresist)를 균일하게 도포하고, 스테퍼(stepper)와 같은 노광 장비로 포토레지스트를 노광시킨 후, (포지티브(positive) 포토레지스트의 경우) 감광된 포토레지스트를 현상(developing)하는 과정을 거친다. 또한, 포토레지스트를 현상한 후에는, 잔존하는 포토레지스트를 마스크로 하여 패턴을 식각(etching)하고, 불필요한 포토레지스트를 제거하는 등의 일련의 과정을 거친다.
이와 같이 마스크를 이용하여 패턴을 전사하는 공정에서는, 먼저 필요한 패턴을 구비한 마스크를 준비하여야 하기 때문에, 마스크를 이용하는 공정 단계가 늘어날수록 마스크 준비를 위한 제조 원가가 상승한다. 따라서, 이를 해결하기 위해서는 마스크를 사용하는 횟수를 가능한 한 줄일 수 있는 구조가 요구된다.
본 발명의 실시예는 마스크를 이용한 패터닝 단계를 줄일 수 있도록 개선된 유기 발광 표시 장치 및 이의 제조 방법을 제공한다.
본 발명의 실시예에 따른 유기 발광 표시 장치에는, 활성층을 포함하는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결된 유기발광소자 및 커패시터가 각각 기판 상에 마련되며, 상기 활성층이 상기 박막트랜지스터와 상기 유기발광소자 및 상기 커패시터를 포함하는 상기 기판 상의 전체 영역에 걸쳐서 균일하게 형성된다.
상기 박막트랜지스터는, 상기 활성층과 대면하는 게이트전극과, 상기 활성층과 연결되는 소스드레인전극 및, 상기 박막트랜지스터 영역을 구획하도록 상기 게이트전극을 둘러싸며 형성된 게이트가드를 구비할 수 있다.
상기 게이트전극과 상기 게이트가드는 동일층에 동일 재질로 형성될 수 있다.
상기 박막트랜지스터에는 상기 게이트가드에 의해 각각의 영역이 구획되는 복수 개의 박막트랜지스터가 포함될 수 있다.
상기 게이트전극은, 상기 활성층의 일부 영역과 대면하는 게이트중심부와, 상기 게이트중심부로부터 연장된 폐루프 모양의 게이트주변부를 포함할 수 있다.
상기 폐루프의 가운데 빈 공간을 통해 상기 소스드레인전극이 통과하며 상기 활성층과 연결될 수 있다.
상기 커패시터는 상기 활성층의 일부 영역을 하부전극으로 사용하며, 상기 하부전극과 대응하는 상부전극을 더 구비할 수 있다.
상기 상부전극은 상기 하부전극과 대면하는 제1상부전극 및, 상기 제1상부전극의 가장자리를 둘러싸는 폐루프 모양의 제2상부전극을 포함할 수 있다.
상기 유기발광소자는 상기 박막 트랜지스터와 전기적으로 연결된 화소전극과, 상기 화소전극과 대면하는 대향전극 및 상기 화소전극과 대향전극 사이에 개재된 발광층을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법은, 유기발광소자와 박막트랜지스터 및 커패시터가 각각 형성될 기판 상의 전체 영역에 걸쳐서 활성층을 균일하게 형성하는 단계; 상기 활성층 상부에, 상기 유기발광소자의 화소전극과 상기 박막트랜지스터의 게이트 전극 및 상기 커패시터의 상부전극의 패턴을 각각 형성하는 제1마스크 공정 단계; 상기 화소전극과, 상기 상부전극 및, 상기 박막트랜지스터 영역의 상기 활성층을 각각 노출시키는 개구가 있는 층간 절연막을 형성하는 제2마스크 공정 단계; 상기 활성층의 노출된 부위에 접촉하는 소스드레인전극을 형성하는 제3마스크 공정 단계; 상기 화소전극을 노출시키고 상기 박막트랜지스터와 상기 커패시터 영역은 덮는 화소정의막을 형성하는 제4마스크 공정 단계;를 포함한다.
상기 제1마스크 공정 단계는, 상기 박막트랜지스터의 영역을 구획하도록 상기 게이트전극을 둘러싸는 게이트가드를 그 게이트전극과 동일재질로 동일층에 형성하는 단계를 더 포함할 수 있다.
상기 게이트전극은 상기 활성층의 일부 영역과 대면하는 게이트중심부와, 상기 게이트중심부로부터 연장된 폐루프 모양의 게이트주변부를 포함할 수 있다.
상기 게이트전극과 상기 게이트가드를 마스크로 이용하여 상기 활성층에 불순물을 도핑하는 단계를 더 포함할 수 있다.
상기 커패시터의 상부전극은 제1상부전극과, 상기 제1상부전극의 가장자리를 둘러싸는 폐루프 모양의 제2상부전극을 포함할 수 있다.
상기 제2상부전극을 마스크로 이용하여 상기 활성층에 불순물을 도핑함으로써 상기 제1상부전극과 대면하는 하부전극을 형성하는 단계를 더 포함할 수 있다.
상기한 바와 같은 본 발명의 유기 발광 표시 장치 및 그 제조방법에 의하면 활성층의 마스크 패터닝 과정이 생략되어 마스크 수의 저감에 따른 비용의 절감 및 제조 공정의 단순화를 실현할 수 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시 장치의 일부를 도시한 단면도이다.
도 2a 내지 도 2h는 도 1에 도시된 유기 발광 표시 장치의 제조 과정을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들은 명세서의 명확성을 위해 두께를 확대하여 나타내었다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 배면 발광형 유기 발광 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 유기 발광 표시 장치는, 발광영역(101), 스위치영역(102), 및 저장영역(103)을 정의한다.
스위치영역(102)에는 구동소자로서 복수 개의 박막 트랜지스터(TFT1)(TFT2)가 구비된다. 여기서 TFT1은 발광영역(101)과 연결된 구동트랜지스터에 해당되고, TFT2는 상기 구동트랜지스터(TFT1)에 구동 신호를 주는 스위칭트랜지스터에 해당될 수 있는데, 두 박막트랜지스터(TFT1,2) 다 같은 박막 적층 구조를 가지고 있다. 즉, 두 박막트랜지스터(TFT1)(TFT2) 모두, 활성층(20), 게이트 전극(30) 및 소스드레인전극(50)이 적층된 구조를 가지고 있다. 상기 게이트 전극(30)은 게이트 하부전극(30a;이하 제1전극이라 함)과 게이트 상부전극(30b;이하 제2전극이라 함)으로 구성되고, 상기 제1전극(30a)은 투명한 전도성 물질로 형성된다. 그리고, 각 게이트전극(30)은 도 1 및 도 2d에 도시된 바와 같이 게이트중심부(31)와, 그로부터 폐루프 형상으로 연장된 게이트주변부(32)로 구성되어 있다. 이 폐루프 형상의 가운데 빈 공간을 통해 상기 소스드레인전극(50)이 활성층(20)과 연결된다. 참조부호 21은 게이트 전극(30)과 활성층(20) 사이에 개재된 게이트 절연막(이하 제1절연층이라 함)을 나타낸다.
그런데, 도면에 도시된 바와 같이, 상기 활성층(20)은 박막트랜지스터(TFT1,2)가 있는 스위치영역(102)에만 있는 것이 아니라, 발광영역(101)과 저장영역(103)까지 포함하여 기판(10) 상의 전체 영역에 균일하게 형성되어 있다. 즉, 별도의 패터닝을 하지 않고 기판(10) 전면에 활성층(20)을 형성한 것이다. 이렇게 되면 활성층(20)을 패터닝하기 위한 마스크 공정이 하나 생략될 수 있기 때문에 전체적인 유기 발광 표시 장치의 제조과정을 간소화하는데 상당히 유리해진다. 물론, 이렇게 활성층(20)을 패터닝 하지 않고 기판(10) 전면에 균일하게 형성하게 되면 인접한 박막트랜지스터(TFT1,2) 끼리 전기적으로 분리가 되질 않아서 쇼트가 생길 수 있는데, 이를 방지하기 위한 요소로서 상기 게이트전극(30)과 동일층에 그 게이트전극(30)을 둘러싸는 게이트가드(40)가 형성되어 있다. 이 게이트가드(40)가 각 박막트랜지스터(TFT1,2)의 영역을 전기적으로 분리되게 해주는 역할을 한다. 이 원리에 대해서는 후술하기로 한다.
다음으로, 상기 발광영역(101)에는 유기발광소자(EL)가 구비된다. 유기발광소자(EL)는 서로 대면하는 화소전극(61)과 대향전극(63) 및, 그 사이에 개재된 발광층(62)으로 구성된다. 상기 화소전극(61)은 투명한 전도성 물질로 형성되어 상기 구동트랜지스터(TFT1)의 소스드레인전극(50)과 전기적으로 연결되며(도 1은 단면을 친 방향이 달라서 이 연결 부위가 도시되지 않음), 상기 박막트랜지스터(TFT)의 게이트전극(30)과 동시에 형성된다.
그리고, 저장영역(103)에는 커패시터(Cst)가 구비된다. 커패시터(Cst)는 하부전극(71) 및 상부전극(72)으로 이루어지며, 이들 사이에 제1절연층(21)이 개재된다. 상기 커패시터의 상부전극(72)은 상기 박막트랜지스터(TFT1,2)의 게이트전극(30) 및 유기발광소자(EL)의 화소전극(61)과 동시에 형성되며, 하부전극(71)에 대면하는 제1상부전극(72a)과, 그 제1상부전극(72a) 둘레를 둘러싸는 제2상부전극(72b; 도 2d 참조)으로 구성되어 있다. 여기서, 상기 하부전극(71)은 별도의 층을 형성한 것이 아니라, 상기한 활성층(20)의 일부 영역을 이용하는 구조로 이루어져 있다. 즉, 활성층(20)의 커패시터(Cst) 영역을 하부전극(71)으로 활용하는 것이다. 이때에도 커패시터(Cst)와 인접한 다른 소자들 간의 전기적 분리가 필요한데, 상기 상부전극(72) 중 제2상부전극(72b)가 이러한 전기적 분리 구조를 만드는데 역할을 하게 된다. 이 원리에 대해서도 후술하기로 한다.
이제 도 2a 내지 도 2h를 참조하여 도 1에 도시된 유기 발광 표시 장치의 제조과정을 설명한다.
먼저, 도 2a를 참조하면, 기판(10) 상부에 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위한 버퍼층(11)을 형성하고, 그 위에 활성층(20)을 균일하게 형성한다.
상기 기판(10)은 투명 재질의 글라스재로 형성할 수 있고, 상기 활성층(20)은 다결정 실리콘 재질로 형성할 수 있다.
이어서, 도 2b에 도시된 바와 같이 활성층(20) 위에 제1절연층(21)을 형성한다. 즉, 활성층(20)에 대한 별도의 마스크 패터닝 작업 없이 바로 그 위에 제1절연층(21)을 형성하는 것으로, 이에 따라 기존의 제조방법에 비해 활성층(20)에 대한 마스크 공정을 생략할 수 있게 된다. 대신, 활성층(20)을 패터닝하지 않게 됨에 따른 각 소자 간의 전기적 미분리 상태는 이후의 공정을 통해 해결한다. 제1절연층(21)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다.
다음으로 도 2c와 같이, 상기 활성층(20) 상부에 유기발광소자(EL)의 화소전극(61)과, 박막트랜지스터(TFT1,2)의 게이트전극(30) 및, 커패시터(Cst)의 상부전극(72)을 형성한다. 즉, 제1절연층(21) 위에 두 개의 도전층을 차례로 형성한 후 제1마스크(미도시)를 이용한 마스크 공정을 통해 상기 화소전극(61)과 게이트전극(30) 및 상부전극(72)의 패턴을 형성하게 된다. 이때 두 개의 도전층 중 하부에 먼저 형성되는 층은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 나중에 이 투명 물질층이 화소전극(61), 게이트 제1전극(30a) 및 커패시터(Cst)의 제1상부전극(72a)이 된다.
그리고, 상기 두 개의 도전층 중 상부에 형성되는 층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 금속 물질을 포함할 수 있다. 나중에 이 금속 물질층은 게이트 제2전극(30b) 및 커패시터의 제2상부전극(72b) 등으로 패터닝된다.
그리고, 이와 같은 층에 동일한 재질로 게이트가드(40)가 함께 패터닝 된다. 이 게이트가드(40)는 게이트전극(30)을 둘러싸고 있으며, 이것이 이후의 도핑 공정 시 활성층(20)에서 인접 소자끼리 전기적 분리가 일어나도록 해주는 역할을 한다.
도 2d가 이와 같은 게이트전극(30)과 게이트가드(40)의 패턴 모양을 도시한 평면도인데, 도시된 것처럼 게이트가드(40)가 게이트전극(30)을 둘러싸서 인접 소자와 구획된 영역을 갖도록 하고 있다. 그리고, 상기 게이트전극(30)은 전술한 바대로 게이트중심부(31)와 게이트주변부(32)로 구성되어 있고, 게이트중심부(31)와 게이트주변부(32) 사이에는 빈 공간이 형성되어 있다.
이 상태에서 도면의 상부로부터 n형 또는 p형의 불순물 도핑이 진행된다. 그러면, 상기 금속 물질층으로 덮여 있는 부분으로는 불순물이 통과하지 못하고, 그렇지 않은 부분을 통해 불순물이 활성층(20)으로 도핑된다. 따라서, 게이트전극(30)의 경우에는 도 2d에 도시된 바와 같이 게이트중심부(31)와 게이트주변부(32) 사이에 있는 빈 공간을 통해 활성층(20)에 불순물이 도핑된다. 바로 이 빈 공간을 통해 불순물이 도핑된 활성층(20) 영역에 나중에 소스드레인전극(50)이 접속된다. 그리고, 게이트전극(30)의 외곽 경계부에는 금속 물질층으로 덮여있는 상기 게이트가드(40)가 형성되어 있기 때문에, 그 하부의 활성층(20)에는 도핑이 일어나지 못하게 되고, 따라서 전기적으로 인접 소자들과 분리된 상태가 만들어지게 된다. 즉, 게이트전극(30)과 게이트가드(40)를 마스크로 이용하여 도핑을 진행하는 셈이 된다.
한편, 유기발광소자(EL)의 화소전극(61)과 커패시터(Cst)의 상부전극(72)도 아직 금속 물질층으로 덮여있는 상태이므로, 이때에는 그 하부의 활성층(20)으로 도핑이 진행되지 않는다.
이어서, 도 2e에 도시된 바와 같이, 기판(10)의 전면에 제2절연층(80)을 증착한 후, 제2마스크(미도시)를 이용한 마스크 공정을 통해 소정 패턴의 개구들을 형성한다. 이 개구들은 유기발광소자(EL)의 화소전극(61)과 커패시터(Cst)의 상부전극(72)을 노출시키며, 게이트전극(30)에서는 상기 게이트중심부(31)와 게이트주변부(32) 사이에 있는 빈 공간을 통해 도핑된 활성층(20) 영역을 노출시킨다.
이때 상기 제2절연층(80)은 예컨대 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질을 이용하여 스핀 코팅 방법으로 형성할 수 있다.
그 다음에는 도 2f와 같이, 기판(10) 전면에 도전층을 증착한 후 제3마스크(미도시)를 이용한 마스크 공정을 통해 소스드레인전극(50)을 형성한다. 이때의 도전층은 금속 물질층으로 형성될 수 있으며, 전술한 개구들을 매울 수 있을 정도로 충분한 두께로 증착되었다가 상기 마스크 공정을 통해 소스드레인전극(50)만 남고 제거된다. 그리고, 이때 상기 유기발광소자(EL)의 화소전극(61)과 커패시터(Cst)의 상부전극(72)에 있던 금속 물질층도 에칭으로 제거된다.
그런데, 상기 화소전극(61)과 상부전극(72)의 가장자리부분은 상기 제2절연층(80) 안에 묻혀있기 때문에 에칭 후에도 제거되지 않고 남아있게 된다. 이렇게 남은 커패시터(Cst)의 제2상부전극(72)은 전술한 게이트전극(30)의 게이트가드(40)와 같은 마스크 역할을 하게 된다. 즉, 이와 같이 소스드레인전극(50)이 형성된 후에 상기 커패시터(Cst)의 하부전극(71)을 형성하기 위한 도핑을 수행하게 되는데, 이때 도 2g에 도시된 바와 같이 잔류하는 제2상부전극(72b)이 제1상부전극(72a) 둘레를 둘러싸고 있는 모양이 되며, 이에 따라 제2상부전극(72b) 아래의 활성층(20)으로는 도핑이 진행되지 못하게 된다. 그러면, 제1상부전극(72a)과 대면하는 활성층(20) 영역에는 도핑이 일어나서 하부전극(71)이 형성되지만, 상기 잔류하는 제2상부전극(72b) 아래의 활성층(20) 영역에는 도핑이 일어나지 않게 되므로 결과적으로 인접한 다른 소자와 전기적으로 분리되게 해주는 경계선이 만들어지는 것이다. 따라서, 활성층(20)을 별도의 마스크로 패터닝하지 않고도 상기 박막트랜지스터(TFT1,2)의 영역과 커패시터(Cst) 영역에 필요한 활성층(20)과 하부전극(71)을 모두 전기적으로 안전하게 분리된 형태로 만들어낼 수 있게 된다.
그 다음으로는 도 2h에 도시된 바와 같이, 기판(10) 상에 화소정의막(pixel define layer: PDL)(90)을 형성한다. 화소정의막(90)은 예컨대 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 형성될 수 있으며, 제4마스크(미도시)를 사용한 마스크 공정에 의해 화소전극(61)의 중앙부가 노출되는 개구가 형성된다.
이후, 도 1에 도시된 바와 같이, 상기 화소전극(61) 위에 발광층(62) 및 대향전극(63)을 형성한다.
한편, 상기 도면에는 도시되지 않았지만, 대향전극(63) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
전술된 유기 발광 표시 장치를 형성하기 위한 각 마스크 공정시 적층막의 제거는 건식 식각 또는 습식 식각으로 수행될 수 있다.
그러므로, 이상에서 설명한 바와 같은 유기 발광 표시 장치와 그 제조방법에 의하면, 기판에서 화소정의막까지 4번의 마스크만으로 제조가 가능하므로, 마스크 수의 저감에 따른 비용의 절감 및 제조 공정의 단순화를 실현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10...기판 11...버퍼층
20...활성층 21...제1절연층
30...게이트전극 31...게이트중심부
32...게이트주변부 40...게이트가드
50...소스드레인전극 61...화소전극
62...발광층 63...대향전극
71...하부전극 72...상부전극
80...제2절연층 90...화소정의막

Claims (15)

  1. 활성층을 포함하는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결된 유기발광소자 및 커패시터가 각각 기판 상에 마련되며,
    상기 활성층이 상기 박막트랜지스터와 상기 유기발광소자 및 상기 커패시터를 포함하는 상기 기판 상의 전체 영역에 걸쳐서 균일하게 형성되고,
    상기 박막트랜지스터는, 상기 활성층과 대면하는 게이트전극과, 상기 활성층과 연결되는 소스드레인전극 및, 상기 박막트랜지스터 영역을 구획하도록 상기 게이트전극을 둘러싸며 형성된 게이트가드를 구비하는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 게이트전극과 상기 게이트가드는 동일층에 동일 재질로 형성되는 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 박막트랜지스터에는 상기 게이트가드에 의해 각각의 영역이 구획되는 복수 개의 박막트랜지스터가 포함된 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 게이트전극은,
    상기 활성층의 일부 영역과 대면하는 게이트중심부와,
    상기 게이트중심부로부터 연장된 폐루프 모양의 게이트주변부를 포함하는 유기 발광 표시 장치.
  6. 제5항에 있어서,
    상기 폐루프의 가운데 빈 공간을 통해 상기 소스드레인전극이 통과하며 상기 활성층과 연결되는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 커패시터는 상기 활성층의 일부 영역을 하부전극으로 사용하며,
    상기 하부전극과 대응하는 상부전극을 더 구비하는 유기 발광 표시 장치.
  8. 제7항에 있어서,
    상기 상부전극은 상기 하부전극과 대면하는 제1상부전극 및, 상기 제1상부전극의 가장자리를 둘러싸는 폐루프 모양의 제2상부전극을 포함하는 유기 발광 표시 장치.
  9. 제1항에 있어서,
    상기 유기발광소자는 상기 박막 트랜지스터와 전기적으로 연결된 화소전극과, 상기 화소전극과 대면하는 대향전극 및 상기 화소전극과 대향전극 사이에 개재된 발광층을 포함하는 유기 발광 표시 장치.
  10. 유기발광소자와 박막트랜지스터 및 커패시터가 각각 형성될 기판 상의 전체 영역에 걸쳐서 활성층을 균일하게 형성하는 단계;
    상기 활성층 상부에, 상기 유기발광소자의 화소전극과 상기 박막트랜지스터의 게이트 전극 및 상기 커패시터의 상부전극의 패턴을 각각 형성하는 제1마스크 공정 단계;
    상기 화소전극과, 상기 상부전극 및, 상기 박막트랜지스터 영역의 상기 활성층을 각각 노출시키는 개구가 있는 절연층을 형성하는 제2마스크 공정 단계;
    상기 활성층의 노출된 부위에 접촉하는 소스드레인전극을 형성하는 제3마스크 공정 단계;
    상기 화소전극을 노출시키고 상기 박막트랜지스터와 상기 커패시터 영역은 덮는 화소정의막을 형성하는 제4마스크 공정 단계;를 포함하고,
    상기 제1마스크 공정 단계는, 상기 박막트랜지스터의 영역을 구획하도록 상기 게이트전극을 둘러싸는 게이트가드를 그 게이트전극과 동일재질로 동일층에 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 게이트전극은 상기 활성층의 일부 영역과 대면하는 게이트중심부와, 상기 게이트중심부로부터 연장된 폐루프 모양의 게이트주변부를 포함하는 유기 발광 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 게이트전극과 상기 게이트가드를 마스크로 이용하여 상기 활성층에 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치의 제조방법.
  14. 제10항에 있어서,
    상기 커패시터의 상부전극은 제1상부전극과, 상기 제1상부전극의 가장자리를 둘러싸는 폐루프 모양의 제2상부전극을 포함하는 유기 발광 표시 장치의 제조방법.
  15. 제14항에 있어서,
    상기 제2상부전극을 마스크로 이용하여 상기 활성층에 불순물을 도핑함으로써 상기 제1상부전극과 대면하는 하부전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조방법.
KR1020110124400A 2011-11-25 2011-11-25 유기 발광 표시 장치 및 그 제조방법 KR101834464B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110124400A KR101834464B1 (ko) 2011-11-25 2011-11-25 유기 발광 표시 장치 및 그 제조방법
US13/469,075 US8895999B2 (en) 2011-11-25 2012-05-10 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124400A KR101834464B1 (ko) 2011-11-25 2011-11-25 유기 발광 표시 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130058409A KR20130058409A (ko) 2013-06-04
KR101834464B1 true KR101834464B1 (ko) 2018-03-06

Family

ID=48465999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110124400A KR101834464B1 (ko) 2011-11-25 2011-11-25 유기 발광 표시 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US8895999B2 (ko)
KR (1) KR101834464B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102124044B1 (ko) 2013-05-23 2020-06-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR102278604B1 (ko) 2014-08-29 2021-07-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102285384B1 (ko) 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
KR102259231B1 (ko) 2014-10-08 2021-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106847A1 (en) * 2000-07-14 2002-08-08 Kazlas Peter T. Fabrication of electronic circuit elements using unpatterned semiconductor layers
US20110240999A1 (en) 2010-04-05 2011-10-06 Samsung Mobile Display Co. Ltd. Display device and method of manufacturing the same
US20120097967A1 (en) 2010-10-25 2012-04-26 Bo-Kyung Choi Organic light-emitting display device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964356A (ja) 1995-08-28 1997-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100856544B1 (ko) 2007-01-24 2008-09-04 (주)아이씨디 박막트랜지스터 어레이 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106847A1 (en) * 2000-07-14 2002-08-08 Kazlas Peter T. Fabrication of electronic circuit elements using unpatterned semiconductor layers
US20110240999A1 (en) 2010-04-05 2011-10-06 Samsung Mobile Display Co. Ltd. Display device and method of manufacturing the same
US20120097967A1 (en) 2010-10-25 2012-04-26 Bo-Kyung Choi Organic light-emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20130134423A1 (en) 2013-05-30
US8895999B2 (en) 2014-11-25
KR20130058409A (ko) 2013-06-04

Similar Documents

Publication Publication Date Title
KR101834464B1 (ko) 유기 발광 표시 장치 및 그 제조방법
CN106847857B (zh) 有机发光显示装置及其制造方法
US20200227493A1 (en) Organic light-emitting display device and manufacturing method thereof
CN106783911B (zh) 有机发光二极管显示器及其制造方法
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8106402B2 (en) Flat panel display apparatus and method of manufacturing the same
JP5465311B2 (ja) 有機発光表示装置及びその製造方法
KR20150030033A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
KR101451375B1 (ko) 표시기판 및 그 제조방법
KR101944919B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR101948171B1 (ko) 유기발광소자표시장치 및 그 제조방법
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
CN110299395B (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
KR20110015240A (ko) 유기전계발광표시장치 및 그의 제조방법
KR20130015033A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR101406040B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102572723B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
KR102090600B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR101496973B1 (ko) 표시기판 제조방법
KR100686336B1 (ko) 액티브 매트릭스 평판표시장치 및 그 제조방법
KR100618585B1 (ko) 유기전계발광 표시소자
KR100659060B1 (ko) 유기전계 발광표시장치의 제조방법
KR20070030446A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
CN110993656A (zh) 显示面板制备方法及显示面板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant