KR101496973B1 - 표시기판 제조방법 - Google Patents

표시기판 제조방법 Download PDF

Info

Publication number
KR101496973B1
KR101496973B1 KR1020140070663A KR20140070663A KR101496973B1 KR 101496973 B1 KR101496973 B1 KR 101496973B1 KR 1020140070663 A KR1020140070663 A KR 1020140070663A KR 20140070663 A KR20140070663 A KR 20140070663A KR 101496973 B1 KR101496973 B1 KR 101496973B1
Authority
KR
South Korea
Prior art keywords
layer
gate insulating
photoresist
gate
insulating layer
Prior art date
Application number
KR1020140070663A
Other languages
English (en)
Other versions
KR20140082952A (ko
Inventor
윤수완
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140070663A priority Critical patent/KR101496973B1/ko
Publication of KR20140082952A publication Critical patent/KR20140082952A/ko
Application granted granted Critical
Publication of KR101496973B1 publication Critical patent/KR101496973B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 표시기판 제조방법은 기판 위에 게이트 전극과 게이트 절연층을 형성하는 단계, 상기 게이트 절연층의 일부가 노출되도록 상기 게이트 절연층 위에 포토 레지스트층을 형성하는 단계, 상기 게이트 절연층과 상기 포토 레지스트층 위에 반도체층을 형성하는 단계, 상기 포토 레지스트층을 분리하는 단계, 상기 게이트 절연층과 상기 반도체층 위에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계, 상기 게이트 절연층, 상기 반도체층, 상기 소스 전극, 및 상기 드레인 전극 위에 보호층을 형성하는 단계, 및 상기 보호층 위에 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함한다.

Description

표시기판 제조방법{METHOD OF FABRICATING DISPLAY SUBSTRATE}
본 발명은 표시기판 제조방법에 관한 것으로, 더욱 상세하게는 구동 특성이 향상된 표시기판 및 그 제조방법에 관한 것이다.
표시 장치는 다양한 정보를 출력하도록 성능이 향상되면서도 점점 얇고 가볍게 제조되고 있다. 이러한, 표시 장치는 경량화 및 휴대성이 우수한 플라스틱 기판이나 얇은 유리 기판을 사용한다.
표시 장치에 사용되는 플라스틱 기판에는 제조 공정을 통해 박막 트랜지스터(Thin Film Transistor: TFT)가 형성된다. 이때, 플라스틱 기판은 박막 트랜지스터 제조 공정별 온도에 의해 팽창되었다가 수축된다. 이에 따라, 박막 트랜지스터는 각 층간의 정렬이 불량해진다.
본 발명이 해결하고자 하는 과제는 플라스틱 기판에 박막 트랜지스터를 형성할 수 있는 표시기판의 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 표시기판의 제조방법은 다음과 같다. 먼저, 기판 위에 게이트 전극과 게이트 절연층을 형성하고, 상기 게이트 절연층의 일부가 노출되도록 상기 게이트 절연층 위에 포토 레지스트층을 형성한다. 다음, 상기 게이트 절연층과 상기 포토 레지스트층 위에 상기 반도체층을 형성하고, 상기 포토 레지시트층을 분리한 후, 상기 게이트 절연층과 상기 반도체층 위에 서로 이격된 소스 전극과 드레인 전극을 형성한다. 다음, 상기 게이트 절연층, 상기 반도체층, 상기 소스 전극, 및 상기 드레인 전극 위에 보호층을 형성한 후, 상기 보호층 위에 상기 드레인 전극에 연결되는 화소 전극을 형성한다.
상기 포토 레지스트층은 단일층 및 이중층 중 어느 하나로 형성될 수 있다. 이때, 상기 이중층은 서로 다른 식각 선택비를 갖는 포토 레지스트로 형성될 수 있다.
상술한 표시기판은 투명한 플라스틱 기판에 게이트 전극, 게이트 절연층, 및 반도체층이 동일한 형상으로 형성되고, 컬러필터층이 상기 게이트 전극을 절연시킨다. 이에 따라, 상기 게이트 전극과 상기 반도체층의 정렬 불량이 감소하고, 박막 트랜지스터의 특성이 향상된다.
상술한 표시기판의 제조방법에 따르면, 게이트 전극, 게이트 절연층, 및 반도체층을 한 마스크 공정에 형성할 수 있다. 또한, 포토 레지스트를 이용하여 상기 게이트 전극과 상기 반도체층 간의 정렬 불량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시기판을 설명하기 위해 도시한 평면도이다.
도 2는 도 1에 도시된 I-I'을 따라 절취한 단면을 도시한 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 II-II'을 따라 절취한 단면을 도시한 단면도이다.
도 4a 내지 도 4j는 본 발명의 제1 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다.
도 5a 내지 도 5e는 본 발명의 제2 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다.
도 6a 내지 도 6d는 본 발명의 제3 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다.
이하에서는 첨부된 도면들을 참조하여 표시기판 및 그 제조방법에 대한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 아래의 실시 예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시 예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 도면에 표현된 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 표시기판을 설명하기 위해 도시한 평면도이고, 도 2는 도 1에 도시된 I-I'을 따라 절취한 단면을 도시한 단면도이며, 도 3a 및 도 3b는 도 1에 도시된 II-II'을 따라 절취한 단면을 도시한 단면도이다.
도 1 내지 도 3b를 참조하면, 표시 기판은 기판(10), 제1 도전성 패턴군( 20,21,25,27), 게이트 절연층(30), 반도체층(40), 컬러필터층(50), 제2 도전성 패턴군(60,61,63,67,70), 보호층(80), 및 제3 도전성 패턴군(90,92,93)을 포함한다.
상기 기판(10)은 유연한 절연 재질로 평평하게 형성된다. 예를 들어, 상기 기판(10)은 투명한 플라스틱으로 형성될 수 있다. 상기 플라스틱은 캡톤(kapton), 폴리에테르술폰(Polyethersulphone; PES), 폴리카보네이트(polycarbonate : PC), 폴리이미드(polyimide : PI), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate : PET), 폴리에틸렌 나프탈레이트(polyethylenenaphthalate; PEN), 폴리아릴레이트(polyacrylate; PAR) 및 섬유 강화 플라스틱(fiber reinforced plastic : FRP) 등으로 이루어진 군 중에서 선택되는 물질을 포함할 수 있다.
상기 제1 도전성 패턴군(20,21,25,27)은 상기 기판(10) 위에 형성된 게이트 라인(20), 게이트 전극(21), 게이트 패드(27), 및 차광 패턴(25)을 포함한다.
상기 게이트 라인(20)은 상기 기판(10) 위에 일 방향으로 연장되어 형성된다. 예를 들어, 상기 게이트 라인(20)은 상기 기판(10)에서 가로 방향으로 형성된다. 상기 게이트 전극(21)은 상기 게이트 라인(20)에서 분기되어 형성된다. 예를 들어, 상기 게이트 전극(21)은 상기 게이트 라인(20)으로부터 돌출된 형상으로 형성된다. 상기 게이트 패드(27)는 상기 게이트 라인(20)의 일측 종단에 형성된다. 상기 게이트 패드(27)는 사각 형태로 형성될 수 있다. 상기 게이트 패드(27)는 구동 장치와 전기적으로 연결되어 구동 신호를 입력받는다.
상기 게이트 패드(27)는 상기 구동 장치로부터 공급된 구동 신호를 상기 게이트 라인(20)에 전달한다. 상기 차광 패턴(25)은 상기 데이터 라인(60)과 중첩되며, 상기 게이트 라인(20)과 분리되어 형성된다.
상기 게이트 절연층(30)은 상기 제1 도전성 패턴군(20,21,25,27) 위에 형성된다. 이때, 상기 게이트 절연층(30)은 평면상에서 상기 제1 도전성 패턴군(20,21,25,27)과 동일한 형상으로 형성된다. 상기 게이트 절연층(30)은 도전층들 사이의 절연을 위해 무기물질로 형성된다. 예를 들어, 상기 게이트 절연층(30)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등으로 형성될 수 있다.
상기 반도체층(40)은 상기 게이트 절연층(30) 위에 형성된다. 상기 반도체층(40)은 평면상에서 상기 게이트 절연층(30)과 동일한 형상으로 형성된다. 즉, 상기 반도체층(40)은 도 1에 도시되지 않았지만 제1 도전성 패턴군(20,21,25,27)과 동일한 형상으로 형성된다. 도 1에서는 제1 도전성 패턴군(20,21,25,27)을 용이하게 설명하기 위해 상기 반도체층(40)을 표현하지 않았다.
상기 반도체층(40)은 액티브층과 오믹콘택층으로 이루어질 수 있다. 상기 액티브층은 비정질실리콘, 폴리실리콘 등의 반도체 물질로 이루어진다. 상기 오믹콘택층은 상기 반도체 물질에 불순물이 주입되어 형성된다.
상기 컬러필터층(50)은 상기 반도체층(40)이 노출되도록 상기 기판(10) 위에 형성된다. 또한, 상기 컬러필터층(50)은 제1 도전성 패턴군(20,21,25,27)과 상기 게이트 절연층(30)의 측면을 덮는다. 상기 컬러필터층(50)은 상기 반도체층(40)의 상면 일부를 덮으며 형성될 수도 있다. 상기 컬러필터층(50)은 적색, 녹색, 청색을 표시하기 위한 유기물로 형성될 수 있다. 이러한 상기 컬러필터층(50)은 상기 제1 도전성 패턴군(20,21,25,27)을 절연시킨다.
상기 제2 도전성 패턴군(60,61,63,67,70)은 데이터 라인(60), 데이터 패드(67), 소스 전극(61), 드레인 전극(63), 및 스토리지 라인(70)을 포함한다.
상기 데이터 라인(60)은 상기 컬러필터층(50) 위에 상기 게이트 라인(20)과 교차하여 형성된다. 상기 데이터 패드(67)는 상기 데이터 라인(60)의 일측 종단에 형성된다. 상기 데이터 패드(67)는 사각 형태로 형성될 수 있다. 상기 데이터 패드(67)는 구동 장치와 전기적으로 연결되어 구동 신호를 입력받는다.
상기 소스 전극(61)은 상기 데이터 라인(60)으로부터 분기되어 상기 반도체층(40)과 상기 컬러필터층(50) 위에 형성된다. 상기 드레인 전극(63)은 상기 소스 전극(61)과 이격되어 상기 반도체층(40)과 상기 컬러필터층(50) 위에 형성된다. 상기 소스 전극(61)과 상기 드레인 전극(63)의 이격 거리는 상기 반도체층(40)의 일부를 덮는 상기 컬러필터층(50)에 의해 정의된다. 상기 소스 전극(61)과 상기 드레인 전극(63)은 상기 컬러필터층(50) 위에 위치하여 상기 게이트 전극(21)과의 기생 커패시터를 줄일 수 있다.
상기 스토리지 라인(70)은 상기 컬러필터층(50) 위에 상기 데이터 라인(60)과 동일 방향으로 연장되어 형성된다. 또한, 상기 스토리지 라인(70)은 상기 화소 전극(90)과 중첩되도록 형성된다.
상기 보호층(80)은 상기 반도체층(40), 상기 컬러필터층(50), 상기 제2 도전성 패턴군(60,61,63,67,70) 위에 절연 물질로 형성된다. 예를 들어, 상기 보호층(80)은 산화실리콘(SiOx) 및 질화실리콘(SiNx) 등을 포함하여 이루어질 수 있다. 상기 보호층(80)은 상기 반도체층(40)과 상기 제2 도전성 패턴군(60,61,63,67,70)을 외부의 충격으로부터 보호한다.
상기 제3 도전성 패턴군(90,92,93)은 화소 전극(90), 제1 패드 연결 전극(92), 및 제2 패드 연결 전극(93)을 포함한다.
상기 화소 전극(90)은 상기 보호층(80) 위에 투명한 도전 물질로 형성된다. 상기 화소 전극(90)은 상기 보호층(80)을 관통하는 제1 컨택홀(85)을 통해 상기 드레인 전극(63)에 전기적으로 연결된다. 이때, 상기 화소 전극(90)은 인듐주석산화물(Indium Tin Oxide: ITO), 주석산화물(Tin Oxide: TO) 및 인듐아연산화물(Indium Zinc Oxide: IZO) 등의 투명한 도전 물질로 이루어질 수 있다.
상기 제1 패드 연결 전극(92)은 상기 보호층(80) 위에 형성되고, 상기 게이트 패드(27)에 전기적으로 연결된다. 이때, 상기 제1 패드 연결 전극(92)은 도 3a에 도시된 바와 같이 상기 게이트 절연층(30), 상기 반도체층(40), 및 상기 보호층(80)을 관통하는 제2 컨택홀(87)을 통해 상기 게이트 패드(27)에 전기적으로 연결될 수 있다. 또한, 상기 제1 패드 연결 전극(92)은 도 3b에 도시된 바와 같이 상기 보호층(80)을 관통하는 상기 제2 컨택홀(87)을 통해 상기 게이트 패드(27)에 전기적으로 연결될 수도 있다.
상기 제2 패드 연결 전극(93)은 상기 보호층(80) 위에 형성되어 상기 데이터 패드(67)에 전기적으로 연결된다. 상기 제2 패드 연결 전극(93)은 상기 보호층(80)을 관통하는 제3 컨택홀(88)을 통해 상기 데이터 패드(67)에 전기적으로 연결된다.
도 4a 내지 도 4j는 본 발명의 제1 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다.
먼저, 도 4a를 참조하면, 투명한 플라스틱으로 형성된 기판(10) 위에 게이트 금속(22), 절연 물질(31), 및 반도체 물질(41)을 순차적으로 적층한다.
다음, 도 4b를 참조하면 제1 마스크를 이용한 포토리소그래피(Photolithography) 공정을 통해 상기 절연 물질(31)과 상기 반도체 물질(41)을 식각하여 게이트 절연층(30)과 반도체층(40)을 형성한다.
다음, 도 4c를 참조하면 상기 제1 마스크를 이용한 상기 포토리소그래피 공정을 통해 상기 게이트 금속(22)을 식각하여 게이트 전극(21)을 포함하는 제1 도전성 패턴군을 형성한다. 제1 도전성 패턴군은 기판(10) 위에 형성된 상기 게이트 전극(21), 게이트 라인, 게이트 패드(27), 및 차광 패턴을 포함할 수 있다.
다음, 도 4d를 참조하면 상기 기판(10), 상기 게이트 전극(21), 상기 게이트 절연층(30), 및 상기 반도체층(40) 위에 덮는 컬러필터층(50)을 형성한다. 상기 컬러필터층(50)은 화학기상증착(Chemical Vapor Deposition: 이하 CVD) 방법으로 적색, 녹색, 청색을 표시할 수 있는 유기물을 증착함으로써 형성될 수 있다.
다음, 도 4e를 참조하면 포토리소그래피 공정으로 상기 반도체층(40)을 덮는 상기 컬러필터층(50)의 일부를 식각한다. 이를 통해, 상기 반도체층(40)의 상면 일부를 노출시킨다.
다음, 도 4f를 참조하면 상기 반도체층(40)과 상기 컬러필터층(50) 위에 데이터 금속을 스퍼터링 방법으로 증착한다. 증착된 상기 데이터 금속을 포토리소그래피 공정으로 패터닝한다. 이를 통해, 소스 전극(61)과 드레인 전극(63)을 포함하는 제2 도전성 패턴군을 형성한다. 제2 도전성 패턴군은 상기 소스 전극(61), 상기 드레인 전극(63), 데이터 라인, 데이터 패드, 및 스토리지 라인을 포함할 수 있다.
다음, 도 4g를 참조하면 상기 반도체층(40), 상기 소스 전극(61), 및 상기 드레인 전극(63) 위에 보호층(80)을 형성한다. 상기 보호층(80)은 CVD 방법으로 절연 물질을 증착함으로써 형성할 수 있다.
다음, 도 4h를 참조하면 상기 보호층(80)에 상기 드레인 전극(63)의 일부를 노출시키는 제1 컨택홀(85)을 형성한 후, 스퍼터링 방법으로 상기 보호층(80) 위에 투명한 도전 물질을 증착한다. 상기 투명한 도전 물질을 패터닝하여 화소 전극(90)을 포함하는 제3 도전성 패턴군을 형성한다. 제3 도전성 패턴군은 상기 보호층(80) 위에 형성된 상기 화소 전극(90), 제1 패드 연결 전극(92), 및 제2 패드 연결 전극을 포함할 수 있다.
제1 패드 연결 전극(92)은 도 4i에 도시된 바와 같이 상기 게이트 절연층(30), 상기 반도체층(40), 및 상기 보호층(80)을 관통하는 제2 컨택홀(87)을 통해 상기 게이트 패드(27)에 전기적으로 연결된다.
또한, 제1 패드 연결 전극(92)은 도 4j에 도시된 바와 같이 상기 보호층(80)을 관통하는 상기 제2 컨택홀(87)을 통해 상기 게이트 패드(27)에 전기적으로 연결될 수도 있다. 상기 게이트 패드(27)는 하프톤(half tone) 마스크를 이용하여 형성할 수 있다.
여기서, 도 4a 및 도 4j를 참조하여 상기 게이트 패드(27)를 형성하는 방법을 설명한다. 우선, 순차적으로 적층된 상기 게이트 금속(22), 상기 절연 물질(31), 및 상기 반도체 물질(41) 위에 포토 레지스트를 형성한다. 이때, 상기 포토 레지스트는 상기 하프톤 마스크를 통해 상기 게이트 패드(27)가 형성될 부분의 두께가 다른 부분보다 더 얇도록 형성된다. 다음, 상기 포토 레지스트를 애싱(ashing)하여 상기 포토 레지스트의 두께를 감소시킨다. 이때, 상기 게이트 패드(27)가 형성될 부분의 상기 포토 레지스트는 제거된다. 다음, 상기 게이트 패드(27)가 형성될 부분의 상기 절연 물질(31)과 상기 반도체 물질(41)을 식각한다. 다음, 상기 포토 레지스트를 노광한 후 현상하여 남은 상기 절연 물질(31)과 상기 반도체 물질(41)을 식각한다. 다음, 상기 게이트 금속(22)을 패터닝하여 상기 게이트 패드(27)를 형성한다.
도 5a 내지 도 5g는 본 발명의 제2 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다.
먼저, 도 5a를 참조하면, 투명한 플라스틱으로 형성된 기판(10) 위에 게이트 금속을 증착한 후, 이를 패터닝하여 게이트 전극(21)을 형성한다. 다음, 상기 기판(10)과 상기 게이트 전극(21) 위에 절연 물질로 게이트 절연층(30)을 형성한다.
다음, 도 5b를 참조하면 상기 게이트 절연층(30) 위에 포토 레지스트(35)를 도포한다.
다음, 도 5c를 참조하면 상기 게이트 전극(21)과 오버랩된 상기 포토 레지스트(35)의 일부를 식각하여 상기 게이트 절연층(30)의 상면 일부를 노출시킨다. 이때, 상기 게이트 절연층(30)의 노출된 상면과 상기 포토 레지스트(35)로 덮힌 상면의 경계 부분에서는 과도하게 식각하여 상기 포토 레지스트(35)에 언더컷(undercut)(39)을 형성한다. 예를 들어, 등방성으로 식각하는 드라이 에칭(etching) 방법으로 상기 포토 레지스트(35)를 식각한다. 이때, 상기 게이트 절연층(30)은 일부분의 두께가 얇아질 수 있다.
다음, 도 5d를 참조하면 CVD 방법으로 상기 포토 레지스트(35)와 상기 게이트 절연층(30) 위에 반도체층(40)을 증착한다.
다음, 도 5e를 참조하면 리프트 오프(lift off) 방법으로 상기 게이트 절연층(30)으로부터 상기 포토 레지스트(35)를 분리시킨다. 예를 들어, 현상액에 상기 포토 레지스트(35)를 담근 후, 상기 게이트 절연층(30)으로부터 분리된 상기 포토 레지스트(35)를 제거한다. 이때, 상기 포토 레지스트(35)와 함께 상기 반도체층(40)의 일부도 제거된다. 상기 언더컷(39) 위에 형성된 상기 반도체층(40)은 상기 포토 레지스트(35)가 제거될 때 절단된다. 이에 따라, 상기 반도체층(40)은 상기 게이트 절연층(30) 위에 증착된 부분만 남게 된다.
다음, 도 5f를 참조하면 상기 게이트 절연층(30)과 상기 반도체층(40) 위에 데이터 금속을 증착한 후, 이를 패터닝하여 소스 전극(61)과 드레인 전극(63)을 형성한다.
다음, 도 5g를 참조하면 상기 소스 전극(61)과 드레인 전극(63) 위에 절연 물질로 보호층(80)을 형성한다. 상기 보호층(80)을 관통하여 상기 드레인 전극(63)의 일부를 노출시키는 컨택홀(89)을 형성한다. 다음, 상기 보호층(80) 위에 상기 컨택홀(89)을 통해 상기 드레인 전극(63)과 전기적으로 연결되는 상기 화소 전극(90)을 형성한다. 상기 화소 전극(90)은 투명한 도전 물질로 형성된다.
도 6a 내지 도 6d는 본 발명의 제3 실시 예에 따른 표시기판의 제조방법을 나타낸 단면도이다. 여기서, 도 5a 내지 도 5g를 참조하여 설명한 방법과 동일한 부분은 간략히 설명하였다.
먼저, 도 6a를 참조하면, 투명한 플라스틱으로 형성된 기판(10) 위에 게이트 금속을 증착한 후, 이를 패터닝하여 게이트 전극(21)을 형성한다. 다음, 상기 기판(10)과 상기 게이트 전극(21) 위에 절연 물질로 게이트 절연층(30)을 형성한다. 다음, 상기 게이트 절연층(30) 위에 제1 포토 레지스트층(36)과 제2 포토 레지스트층(37)을 형성한다. 이때, 상기 제1 포토 레지스트층(36)과 상기 제2 포토 레지스트층(37)은 서로 다른 식각 선택비를 갖는 포토 레지스트로 형성된다.
다음, 도 6b를 참조하면 상기 게이트 전극(21)과 중첩된 상기 제1 포토 레지스트층(36)과 상기 제2 포토 레지스트층(37)의 일부를 식각한다. 하나의 마스크를 이용하여 먼저 상기 제1 포토 레지스트층(36)을 식각한 후, 상기 제2 포토 레지스트층(37)을 식각하여 상기 게이트 절연층(30)의 상면 일부를 노출시킨다.
다음, 도 6c를 참조하면 상기 게이트 절연층(30)과 상기 제2 포토 레지스트층(37) 위에 반도체층(40)을 형성한다. 상기 반도체층(40)은 상기 제1 포토 레지스트층(36)의 측면을 덮을 수도 있다. 다음, 상기 제1 포토 레지스트층(36)과 상기 제2 포토 레지스트층(37)을 리프트 오프 방법으로 분리한다. 이에 따라, 상기 반도체층(40)은 상기 게이트 전극(21)과 중첩된 상기 게이트 절연층(30) 위에 형성된다.
다음, 도 6d를 참조하면 상기 게이트 절연층(30)과 상기 반도체층(40) 위에 소스 전극(61)과 드레인 전극(63)을 형성한다. 다음, 상기 소스 전극(61)과 드레인 전극(63) 위에 보호층(80)을 형성한다. 다음, 상기 보호층(80)에 상기 드레인 전극(63)의 일부를 노출시키는 컨택홀(89)을 형성한 후, 상기 보호층(80) 위에 상기 컨택홀(89)을 통해 상기 드레인 전극(63)과 전기적으로 연결되는 상기 화소 전극(90)을 형성한다.
10: 기판 20,21,25,27: 제1 도전성 패턴군
30: 게이트 절연층 40: 반도체층
50: 컬러필터층 60,61,63,67,70: 제2 도전성 패턴군
80: 보호층 85,87,88: 제1 내지 제3 컨택홀
90,92,93: 제3 도전성 패턴군

Claims (7)

  1. 기판 위에 게이트 전극과 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 상기 게이트 절연층의 일부가 노출되도록 상기 게이트 전극과 중첩하는 부분이 식각된 포토 레지스트층을 형성하는 단계;
    상기 노출된 게이트 절연층과 상기 포토 레지스트층 위에 실리콘을 포함하는 반도체층을 형성하는 단계;
    상기 게이트 절연층 위에 상기 반도체층이 잔존하도록 상기 포토 레지스트층을 분리하는 단계;
    상기 게이트 절연층과 상기 반도체층 위에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계;
    상기 게이트 절연층, 상기 반도체층, 상기 소스 전극, 및 상기 드레인 전극 위에 보호층을 형성하는 단계; 및
    상기 보호층 위에 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하는 표시기판 제조방법.
  2. 제1 항에 있어서,
    상기 포토 레지스트층을 형성하는 단계는,
    상기 게이트 절연층 상에 포토 레지스트를 도포하는 단계; 및
    상기 게이트 절연층의 상기 일부가 노출되고, 상기 포토 레지스트층의 상기 노출된 게이트 절연층과 인접한 부분에 언더컷이 형성되도록, 상기 도포된 포토 레지스트의 상기 게이트 전극과 중첩하는 부분을 식각하는 단계를 포함하는 것을 특징으로 하는 표시기판 제조방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 포토 레지스트층은 상기 게이트 절연층 위에 형성된 제1 층 및 상기 제1 층 상에 형성된 제2 층을 포함하는 이중층으로 형성되고,
    상기 제1 층 및 상기 제2 층은 상기 게이트 전극과 중첩하는 부분들이 각각 식각된 것을 특징으로 하는 표시기판 제조방법.
  5. 제4 항에 있어서,
    상기 제1 층의 상면과 상기 제2 층의 하면은 접촉하고,
    상기 하면의 상기 게이트 전극에 인접한 끝단이 상기 상면의 상기 게이트 전극에 인접한 끝단보다 평면상에서 상기 게이트 전극을 향하여 돌출되도록,
    상기 제1 층 및 상기 제2 층은 서로 다른 식각 선택비를 갖는 포토 레지스트로 형성되는 것을 특징으로 하는 표시기판 제조방법.
  6. 제1 항에 있어서,
    상기 포토 레지스트층을 분리하는 단계는, 상기 포토 레지스트층을 상기 게이트 절연층으로부터 리프트 오프 시키는 것을 특징으로 하는 표시기판 제조방법.
  7. 제1 항에 있어서,
    상기 기판은 투명한 플라스틱으로 형성되는 것을 특징으로 하는 표시기판 제조방법.
KR1020140070663A 2014-06-11 2014-06-11 표시기판 제조방법 KR101496973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140070663A KR101496973B1 (ko) 2014-06-11 2014-06-11 표시기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070663A KR101496973B1 (ko) 2014-06-11 2014-06-11 표시기판 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040733A Division KR101451375B1 (ko) 2008-04-30 2008-04-30 표시기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140082952A KR20140082952A (ko) 2014-07-03
KR101496973B1 true KR101496973B1 (ko) 2015-03-03

Family

ID=51733547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070663A KR101496973B1 (ko) 2014-06-11 2014-06-11 표시기판 제조방법

Country Status (1)

Country Link
KR (1) KR101496973B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117347A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117347A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20140082952A (ko) 2014-07-03

Similar Documents

Publication Publication Date Title
EP3633725A1 (en) Flexible display substrate and manufacturing method thereof, and display device
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US9219085B2 (en) Thin film transistor display panel and manufacturing method thereof
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
KR101451375B1 (ko) 표시기판 및 그 제조방법
US11189646B2 (en) Display substrate including signal line electrically connected to conductive pattern through the plurality of via holes
CN106935597B (zh) 一种阵列基板及其制备方法、显示面板
US9040994B2 (en) Thin film transistor, display device and manufacturing thereof, display apparatus
US8895999B2 (en) Organic light-emitting display device and method of manufacturing the same
WO2017202188A1 (zh) 显示基板的制作方法、显示基板和显示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US10613659B2 (en) Display device having integrated touch sensitive elements and method of fabrication
US8614443B2 (en) Display apparatus and method of manufacturing the same
US8860017B2 (en) Organic light emitting display device and manufacturing method thereof
KR101117979B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR101496973B1 (ko) 표시기판 제조방법
CN114188385B (zh) 柔性显示面板
KR101649732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10170504B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display device
KR102287058B1 (ko) 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102259278B1 (ko) 표시장치와 그 제조 방법
KR20130029194A (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5