JP2017073122A5 - - Google Patents

Download PDF

Info

Publication number
JP2017073122A5
JP2017073122A5 JP2016163470A JP2016163470A JP2017073122A5 JP 2017073122 A5 JP2017073122 A5 JP 2017073122A5 JP 2016163470 A JP2016163470 A JP 2016163470A JP 2016163470 A JP2016163470 A JP 2016163470A JP 2017073122 A5 JP2017073122 A5 JP 2017073122A5
Authority
JP
Japan
Prior art keywords
dimm
data groups
memory module
delay
reproduce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016163470A
Other languages
English (en)
Japanese (ja)
Other versions
JP2017073122A (ja
JP6775353B2 (ja
Filing date
Publication date
Priority claimed from US14/973,720 external-priority patent/US9666263B2/en
Application filed filed Critical
Publication of JP2017073122A publication Critical patent/JP2017073122A/ja
Publication of JP2017073122A5 publication Critical patent/JP2017073122A5/ja
Application granted granted Critical
Publication of JP6775353B2 publication Critical patent/JP6775353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2016163470A 2015-10-07 2016-08-24 ディレイ可変素子を含むメモリモジュール及びそのディレイ設定方法 Active JP6775353B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562238659P 2015-10-07 2015-10-07
US62/238659 2015-10-07
US14/973720 2015-12-17
US14/973,720 US9666263B2 (en) 2015-10-07 2015-12-17 DIMM SSD SoC DRAM byte lane skewing

Publications (3)

Publication Number Publication Date
JP2017073122A JP2017073122A (ja) 2017-04-13
JP2017073122A5 true JP2017073122A5 (https=) 2019-09-19
JP6775353B2 JP6775353B2 (ja) 2020-10-28

Family

ID=58499806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163470A Active JP6775353B2 (ja) 2015-10-07 2016-08-24 ディレイ可変素子を含むメモリモジュール及びそのディレイ設定方法

Country Status (5)

Country Link
US (1) US9666263B2 (https=)
JP (1) JP6775353B2 (https=)
KR (1) KR102457095B1 (https=)
CN (1) CN106569967B (https=)
TW (1) TW201714174A (https=)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10845866B2 (en) * 2017-06-22 2020-11-24 Micron Technology, Inc. Non-volatile memory system or sub-system
JP2022512058A (ja) 2018-12-21 2022-02-02 イルミナ インコーポレイテッド ヌクレアーゼを利用したｒｎａ枯渇
KR102721961B1 (ko) 2020-07-22 2024-10-28 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US12087392B2 (en) * 2021-03-16 2024-09-10 Electronics And Telecommunications Research Institute Memory interface device
KR20230045861A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 메모리 모듈의 반도체 메모리 장치의 동작을 설계 레벨에서 검증하는 시뮬레이션 방법 및 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010300A (ko) * 2000-07-29 2002-02-04 박종섭 반도체 소자의 클럭 테스트 장치
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
JP5156932B2 (ja) * 2004-03-31 2013-03-06 ラウンド ロック リサーチ、エルエルシー 集積回路における信号タイミングの再構成
KR100725783B1 (ko) * 2004-12-14 2007-06-08 한국전자통신연구원 Ｓｎｍｐ를 이용한 망 관리 에이전트로 구성된홈게이트웨이 시스템 및 홈게이트웨이 시스템에서ｓｎｍｐ를 이용한 망 관리 에이전트 구성 방법
KR20060081522A (ko) 2005-01-10 2006-07-13 삼성전자주식회사 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기
US7457978B2 (en) 2005-05-09 2008-11-25 Micron Technology, Inc. Adjustable byte lane offset for memory module to reduce skew
KR101300854B1 (ko) * 2007-03-05 2013-08-27 삼성전자주식회사 직교 주파수 다중 접속 무선 통신 시스템에서 자원 할당장치 및 방법
US7725783B2 (en) * 2007-07-20 2010-05-25 International Business Machines Corporation Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
KR100897298B1 (ko) * 2007-12-27 2009-05-14 (주)인디링스 읽기 신호 타이밍을 조정하는 플래시 메모리 장치 및플래시 메모리 장치의 읽기 제어 방법
US7975164B2 (en) 2008-06-06 2011-07-05 Uniquify, Incorporated DDR memory controller
US8073090B2 (en) 2008-07-11 2011-12-06 Integrated Device Technology, Inc. Synchronous de-skew with programmable latency for multi-lane high speed serial interface
US8472279B2 (en) * 2010-08-31 2013-06-25 Micron Technology, Inc. Channel skewing
KR20150006560A (ko) * 2013-07-09 2015-01-19 주식회사 에스원 디지털 도어 락의 소비 전력 감소를 통한 배터리 수명 연장 방법 및 이를 이용한 디지털 도어락 시스템
KR102147228B1 (ko) * 2014-01-23 2020-08-24 삼성전자주식회사 타겟 모듈의 라이트 레벨링을 제어하는 라이트 레벨링 제어 회로 및 그에 따른 라이트 레벨링 제어방법

Similar Documents

Publication Publication Date Title
JP2017073122A5 (https=)
US7729151B2 (en) System including a buffered memory module
WO2008037064A1 (en) Packet based id generation for serially interconnected devices
JP5753989B2 (ja) 複数のメモリデバイスを有するシステムの状態表示
US11630607B2 (en) High capacity, high performance memory system
JP2017517820A5 (https=)
US10985742B2 (en) Operation method of signal receiver, pulse width controller, and electronic device including the same
CN101419482B (zh) 电路及其设计方法、电子装置
CN106569967B (zh) 双列直插式存储器模块固态硬盘片上系统及模拟方法
KR20100117345A (ko) 반도체 메모리 장치
JP2009223854A (ja) 半導体装置及びデータプロセッサ
CN108255231B (zh) 一种数据采样方法和芯片
US9563384B2 (en) Systems and methods for data alignment in a memory system
US8612663B1 (en) Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections
TWI502603B (zh) 積體電路
JP2010134904A5 (https=)
KR102126384B1 (ko) 반도체 장치의 데이터 출력 회로
US10049763B2 (en) Semiconductor memory apparatus
TWI653536B (zh) 用於調整最佳化參數以自訂用於共用匯流排上目標晶片之信號眼之方法、系統及電腦程式產品
US20140204936A1 (en) Transmission device, reception device, information processing system,control method and communication method
CN102650977B (zh) 集成电路
KR20250065540A (ko) 모드 레지스터 업데이트(mrupd) 모드
JP2008217379A (ja) シリアル転送方式
KR20120067740A (ko) 병-직렬 변환회로
JP2006048748A5 (https=)