JP2017050451A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017050451A JP2017050451A JP2015173752A JP2015173752A JP2017050451A JP 2017050451 A JP2017050451 A JP 2017050451A JP 2015173752 A JP2015173752 A JP 2015173752A JP 2015173752 A JP2015173752 A JP 2015173752A JP 2017050451 A JP2017050451 A JP 2017050451A
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- layer
- type
- potential
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】簡易なフィールドプレート構造でＭＯＳの耐圧を向上する。
【解決手段】一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンで形成されたフィールドプレートを有し、前記フィールドプレートの構造が、前記ドレイン電位接続側から前記ソース電位接続側の区間で交互にＰ型層、Ｎ型層を繰り返す構造を有する。また、Ｐ型フィールドプレートの幅をa, Ｎ型フィールドプレートの幅をｂとした場合、0.95≦a/b≦1.05の関係にある。
【選択図】図４
【解決手段】一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンで形成されたフィールドプレートを有し、前記フィールドプレートの構造が、前記ドレイン電位接続側から前記ソース電位接続側の区間で交互にＰ型層、Ｎ型層を繰り返す構造を有する。また、Ｐ型フィールドプレートの幅をa, Ｎ型フィールドプレートの幅をｂとした場合、0.95≦a/b≦1.05の関係にある。
【選択図】図４
Description
本発明は構造が簡易で、低コストで高耐圧化が図れる構造の半導体装置に関する。
パワーＭＯＳＦＥＴに関してはスイッチング時間短縮と共に、高耐圧化が求められ、多様なフィールドプレート構造が採用されている。
しかしながらフィールドプレートによって高耐圧化を図ろうとすると、フィールドプレートを二段にするなど構造が複雑になり、高コスト化するという問題があった。
本発明は、上記問題点を解決し、構造が簡易で低コストで耐圧向上が図れるＭＯＳの構造を提案することを目的とする。
外周部に形成され、一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンで形成されたフィールドプレートを有し、
フィールドプレートは、前記ドレイン電位接続側から前記ソース電位接続側の区間において、Ｐ型拡散層とＮ型拡散層が交互に続く構造を有する。
本発明によれば、フィールドプレートの構造を二段にするなど複雑にせず、素子の高耐圧化が図れる
以下、本発明の実施の形態となる構造について説明する。
図１、図２に示すように従来構造のフィールドプレート１４は、絶縁膜上に形成され、一端がドレイン電極、もう一端がソース電極と接続されている。フィールドプレートは、例えば厚さ０．２μｍから２０．５μｍの厚みからなる高抵抗のポリシリコンで形成されている。高抵抗ポリシリコンの両エッジ部はデバイスのドレインとソースと同じ電位になっているため逆バイアスが印加された時、逆バイアス電圧が一様に高抵抗ポリシリコン層に分布する。そのため高抵抗ポリシリコン層下のリサーフ層の表面電位も均一に分布し、これによってリサーフ空乏層をより外側に伸ばすことができる。しかしこの構造では図２のように空乏層がＰ−リサーフ拡散層の角部で伸びにくくなり、この部分で耐圧が低くなるという問題があった。
本発明の構造を図３、図４に示す。本発明の構造では、一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンから形成されたフィールドプレートを有し、フィールドプレートの構造が、前記ドレイン電位接続側と前記ソース電位接続側の区間においてＰ型層とＮ型層が交互に繰り返す構造を有している。このような構造にすることでＰＮ接合に逆バイアスが印加された場合、ＰＮ接合に空乏層が広がり、ポリシリコンに容量接合が形成されるので、Ｐ−層（リサーフ）の角部の空乏層の幅を一層広げることができ、耐圧を高くすることが可能になる。
図3および図４に示す本発明の構造においては、ドレイン電位で接続された前記フィールドプレート端部が前記Ｐ型層であり、前記ソース電位で接続された前記フィールドプレート端部が前記Ｎ型層なる。
また、Ｐ型フィールドプレート層とＮ型フィールドプレート層の幅は、できるだけ近い値のほうがポテンシャルを均一に保持でき、安定して空乏層を広げることができる。このためＰ型フィールドプレートの幅をa, Ｎ型フィールドプレートの幅をｂとした場合、0.92≦a/b≦1.09の範囲、より好ましくは0.95≦a/b≦1.05の関係にあることが望ましい。
本発明の構造を図３、図４に示す。本発明の構造では、一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンから形成されたフィールドプレートを有し、フィールドプレートの構造が、前記ドレイン電位接続側と前記ソース電位接続側の区間においてＰ型層とＮ型層が交互に繰り返す構造を有している。このような構造にすることでＰＮ接合に逆バイアスが印加された場合、ＰＮ接合に空乏層が広がり、ポリシリコンに容量接合が形成されるので、Ｐ−層（リサーフ）の角部の空乏層の幅を一層広げることができ、耐圧を高くすることが可能になる。
図3および図４に示す本発明の構造においては、ドレイン電位で接続された前記フィールドプレート端部が前記Ｐ型層であり、前記ソース電位で接続された前記フィールドプレート端部が前記Ｎ型層なる。
また、Ｐ型フィールドプレート層とＮ型フィールドプレート層の幅は、できるだけ近い値のほうがポテンシャルを均一に保持でき、安定して空乏層を広げることができる。このためＰ型フィールドプレートの幅をa, Ｎ型フィールドプレートの幅をｂとした場合、0.92≦a/b≦1.09の範囲、より好ましくは0.95≦a/b≦1.05の関係にあることが望ましい。
１、ドレイン拡散層（Ｎ＋）
２、Ｎ−層
３、Ｐ層（ベース）
４、Ｐ−層（リサーフ）
５Ｎ＋層
６、フィールドプレート（Ｐ層）
７、電極（フィールドプレートをドレイン電位に接続）
８、電極 （フィールドプレートをソース電位に接続）
９、絶縁膜
１０、ソース拡散層(N+層)
１１、トレンチゲート電極
１２、フィールドプレート（Ｎ層）
１３、空乏層
１４、フィールドプレート
１５、ソース電極
２、Ｎ−層
３、Ｐ層（ベース）
４、Ｐ−層（リサーフ）
５Ｎ＋層
６、フィールドプレート（Ｐ層）
７、電極（フィールドプレートをドレイン電位に接続）
８、電極 （フィールドプレートをソース電位に接続）
９、絶縁膜
１０、ソース拡散層(N+層)
１１、トレンチゲート電極
１２、フィールドプレート（Ｎ層）
１３、空乏層
１４、フィールドプレート
１５、ソース電極
Claims (2)
- 一方の端部をドレイン電位で接続し、他方の端部をソース電位で接続したポリシリコンで形成されたフィールドプレートを有し、前記フィールドプレートの構造が、前記ドレイン電位接続側から前記ソース電位接続側の区間で交互にＰ型層、Ｎ型層を繰り返す構造を特徴とする半導体装置。
- 前記Ｐ型フィールドプレートの幅をa, 前記Ｎ型フィールドプレートの幅をｂとした場合、0.95≦a/b≦1.05の関係にあることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015173752A JP2017050451A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015173752A JP2017050451A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017050451A true JP2017050451A (ja) | 2017-03-09 |
Family
ID=58279600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015173752A Pending JP2017050451A (ja) | 2015-09-03 | 2015-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017050451A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267871A (ja) * | 1985-09-20 | 1987-03-27 | Toshiba Corp | 半導体装置 |
| JPH07326743A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | プレーナ型半導体素子 |
| JP2000294803A (ja) * | 1998-11-05 | 2000-10-20 | Fuji Electric Co Ltd | 半導体装置 |
| JP2008085086A (ja) * | 2006-09-27 | 2008-04-10 | Toyota Industries Corp | 半導体装置 |
| WO2013046544A1 (ja) * | 2011-09-27 | 2013-04-04 | 株式会社デンソー | 半導体装置 |
-
2015
- 2015-09-03 JP JP2015173752A patent/JP2017050451A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267871A (ja) * | 1985-09-20 | 1987-03-27 | Toshiba Corp | 半導体装置 |
| JPH07326743A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | プレーナ型半導体素子 |
| JP2000294803A (ja) * | 1998-11-05 | 2000-10-20 | Fuji Electric Co Ltd | 半導体装置 |
| JP2008085086A (ja) * | 2006-09-27 | 2008-04-10 | Toyota Industries Corp | 半導体装置 |
| WO2013046544A1 (ja) * | 2011-09-27 | 2013-04-04 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
| US20150214299A1 (en) | Structures and methods with reduced sensitivity to surface charge | |
| JP2007221024A (ja) | 半導体装置 | |
| JP2007005723A (ja) | 半導体装置 | |
| JP2017037964A (ja) | 半導体装置 | |
| JPWO2012137914A1 (ja) | 炭化珪素縦型電界効果トランジスタ | |
| JP2014060361A (ja) | 半導体装置 | |
| JP2014060376A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2009059949A (ja) | 半導体装置、および、半導体装置の製造方法 | |
| KR101371495B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5586546B2 (ja) | 半導体装置 | |
| JP2018517306A (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| JP6422906B2 (ja) | 半導体装置 | |
| JP6688653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016162910A (ja) | 半導体装置 | |
| JP2014187200A (ja) | 半導体装置の製造方法 | |
| JP2016062975A (ja) | 半導体装置およびその製造方法 | |
| JP2016225425A (ja) | 半導体装置 | |
| JP6089733B2 (ja) | 半導体装置 | |
| JP2015176974A (ja) | 半導体装置 | |
| JP2017050451A (ja) | 半導体装置 | |
| JP6318721B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI509792B (zh) | 半導體裝置及其操作方法 | |
| JP2017050452A (ja) | 半導体装置 | |
| JP2009224811A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190910 |