JP2017050415A

JP2017050415A - 電子デバイスシート

Info

Publication number: JP2017050415A
Application number: JP2015173100A
Authority: JP
Inventors: 淳司青谷; Junji Aotani; 田中　成明; Shigeaki Tanaka; 成明田中; 克行倉知; Katsuyuki Kurachi; 達男浪川; Tatsuo Namikawa; 祐基油川; Sukeki Yukawa
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2015-09-02
Filing date: 2015-09-02
Publication date: 2017-03-09
Anticipated expiration: 2035-09-02
Also published as: US20170117096A1; JP6515748B2; US10062507B2

Abstract

【課題】機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する電子デバイスシートを提供すること。【解決手段】一対の電極と、一対の電極の間に設けられた誘電体層と、誘電体層の一方の主面に設けられた絶縁体パッチ材とを備え、絶縁体パッチ材が波型形状の境界線を有すること特徴とする電子デバイスシート。【選択図】図１

Description

本発明は電子デバイスシートに関する。

近年の各種電子機器では、電子部品を実装するスペースが縮小される傾向にある。このためキャパシタ（いわゆる「コンデンサ」をいう。）を含む電子デバイスシートでは素子の低背化が要求されている。電子デバイスシートの低背化には誘電体層の薄層化が有効である。この技術の一つとして、スパッタリング法等の薄膜形成技術を用いて電極層上に薄い誘電体層を形成してキャパシタなどの電子デバイスシートを製造する方法が知られている。しかし誘電体層を薄層化した場合、誘電体層の耐電圧およびリーク特性の低下をもたらす傾向がある。そのため、誘電体層の薄層化に応じて耐電圧およびリーク特性を改善する技術が検討されている。例えば、特許文献１は電子デバイスシートにおける誘電体層の材質とその結晶構造および基板面に対する配向性を最適化することにより、誘電体層のリーク特性と耐電圧とを向上させる技術を開示している。

特開２００４−１６５５９６号公報

特許文献１に代表される従来技術によって、薄い誘電体層のリーク電流が小さく、耐電圧が高い誘電体素子が製造される。しかし、キャパシタの誘電体層（誘電体材料）は圧電特性を伴うため、誘電体層には素子の使用を通じて逆圧電効果による機械的変形が繰り返し生じる。本発明者らは、従来の電子デバイスシート試料の長期信頼性試験を通じ、誘電体層が長期的に機械的変形を繰り返し受けることにより、誘電体層に機械的なストレスが蓄積されること、およびこのストレスが長期的には誘電体層の絶縁破壊の原因となること、を見出した。

本発明は、上記知見に鑑みてなされたものであり、機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する電子デバイスシートを提供することを目的とする。

本発明の電子デバイスシートは、一対の電極と、一対の電極の間に設けられた誘電体層と、誘電体層の一方の主面に設けられた絶縁体パッチ材とを備え、絶縁体パッチ材の境界線が波型形状を有する。

上記境界線の凸部は、絶縁体パッチ材の重心を中心として絶縁体パッチ材と面積が等しい仮想円に対して外側に存在する領域を有し、上記境界線の凹部は、仮想円の内側に存在する領域を有し、仮想円の半径ｒと、仮想円の中心から凸部までの最大距離Ｌとの比Ｌ／ｒは１．０２以上１．４以下であり、仮想円の半径ｒと、仮想円の中心から凹部までの最小距離Ｓとの比Ｓ／ｒは０．６以上０．９８以下であると好ましい。

誘電体層が中核部を有し、中核部が絶縁体パッチ材に覆われていると好ましい。

絶縁体パッチ材が、凸部および凹部を、それぞれ２個以上１２０個以下有すると好ましい。

主面上に２個以上の前記絶縁体パッチ材を有し、絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下であると好ましい。

本発明の電子デバイスシートによれば、機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する。そのため、長期間にわたって特性を維持することができる。

本発明の実施形態に係る電子デバイスシートを模式的に示した斜視断面図である。本発明の実施形態に係る絶縁体パッチ材の平面形状を示した概略図である。本発明の実施形態に係る吐出装置の概略図である。

以下、図面を参照して、本発明の好適な実施形態について説明するが、本発明は以下の実施形態に限定されるものではない。なお、同一または同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。

図１は、本発明の一実施形態における電子デバイスシートを模式的に示した斜視断面図である。電子デバイスシート１は、下部電極層２、上部電極層４、下部電極層２と上部電極層４との間に形成された誘電体層３、および誘電体層３の一方の主面上に設けられた絶縁体パッチ材６を備える。以下では、下部電極層２および上部電極層４を併せて一対の電極層とも呼ぶ。なお、電極層における「上部」、「下部」という文言は、誘電体層３との相対的な位置関係を一つの方向から示すものに過ぎない。したがって、本実施形態の上部電極層４が実施品の下部にあり、本実施形態の下部電極層２が実施品の上部にある、という態様も本実施形態の一つである。また、誘電体層３の主面とは、誘電体層において最も面積の大きい一対の対向する面のそれぞれを指す。

本実施形態の電子デバイスシートは、薄膜キャパシタを始め、薄膜キャパシタの上部または下部電極層をスパイラル状にパターニングしてインダクタとしたシート状電子デバイス、薄膜キャパシタの上部または下部電極層をライン状にして抵抗素子としたシート状電子デバイス、薄膜キャパシタの上部または下部電極層を特定の配線形状にしたシート状電子デバイス、誘電体膜を周期状にパターニングして電子バンドギャップ（ＥＢＧ）素子としたシート状電子デバイス、など複数の態様を包含する。

絶縁体パッチ材６は、誘電体層３に蓄積されたストレスに起因するチャージを制御（リークまたは調整）するための中心として機能することができる。電子デバイスシートは、使用を通じて誘電体層３に機械的なストレスが蓄積される。ストレスが蓄積された箇所には、誘電体層３の構造にゆがみが生じるため、局所的にチャージ（電荷）が蓄積される傾向がある。蓄積された電荷が保持限度を超えて急激に開放された際に、誘電体層３に絶縁破壊をもたらす場合がある。本実施形態の電子デバイスシート１が機械的ストレスに起因する絶縁破壊を抑制できる理由は必ずしも明らかではないが、本発明者は以下のように考えている。機械的なストレスにより誘電体層３に事後的に蓄積されていく電荷は、まず絶縁体パッチ材６に集約される。絶縁体パッチ材６に集約された電荷は、絶縁体パッチ材６と誘電体層３との界面を伝播して電極層に到達する界面電流として徐々に開放される。このように、機械的なストレスにより誘電体層３に局所的な電荷の蓄積が生じても、蓄積された電荷は急速に開放されることはなく、誘電体層に絶縁破壊を生じさせ難いと考えられる。

本実施形態の絶縁体パッチ材６は、波型形状の境界線を有することを特徴とする。このような形状を有する電子デバイスシートでは、同じ面積の円形の絶縁体パッチ材と比較して、機械的ストレスに起因する電荷の集約による絶縁破壊が抑制され、長期間にわたって特性を維持することができる。その理由として、本発明者は以下のように考えている。すなわち、本実施形態の絶縁体パッチ材６は、同じ面積の円形の絶縁体パッチ材と比較して絶縁体パッチ材６の外周部にストレスに起因する電荷が選択的に蓄積される。ここで「電荷が選択的に蓄積」とは、絶縁体パッチ材６の波型形状の境界線における凹部（絶縁体パッチ材６の略中心（重心）方向へ湾曲した部分）と凸部（絶縁体パッチ材６の中心（重心）から離れる方向へ湾曲した部分）とに電荷が蓄積されることをいう。この結果、絶縁体パッチ材６の境界線の凹凸部各所から、蓄積された電荷が徐々に放出される。これにより、絶縁体パッチ材６では、多くの電荷が局所的に蓄積されて一度に開放されることによる絶縁破壊が起こり難いと考えられる。また、本実施形態の絶縁体パッチ材６は、波型形状の境界線を有するため、絶縁体パッチ材６の端部における密着性が向上し、絶縁体パッチ材６が剥離または破損するリスクが軽減される。

本実施形態の絶縁体パッチ材６は波型形状の境界線を有しており、境界線は、絶縁体パッチ材の外側に向かって突出する凸部と、絶縁体パッチ材の内側に向かって突出する凹部とを有する。絶縁体パッチ材６の境界線の形状としては、例えば、絶縁体パッチ材６の重心を中心として前記絶縁体パッチ材と面積が等しい仮想円を想定した場合、境界線の凸部が仮想円の外側に存在する領域を有し、境界線の凹部が前記仮想円の内側に存在する領域を有する形状が挙げられる。
仮想円の中心から凸部までの最大距離をＬ、仮想円の半径をｒとすると、比Ｌ／ｒは、１．０２以上１．４以下であることが好ましい。比Ｌ／ｒが１．０２以上であると、絶縁体パッチ材６に蓄積されたストレスに起因する電荷が外周部に均等に蓄積され難いため、絶縁体パッチ材６に大きな電荷が蓄積され難い。そのため、最終的には大きなエネルギーが一度に放出されることによる絶縁破壊を生じ難い。また、比Ｌ／ｒが１．４以下であると、凸部が尖りすぎないため、蓄積されたストレスに起因する電荷が凸部の先端部に集中しにくい。そのため、局所的なエネルギーの開放を誘発することによる絶縁破壊が生じ難い。
仮想円の中心から凹部までの最小距離をＳとすると、上記仮想円の半径に対するＳの比Ｓ／ｒは、０．６以上０．９８以下であることが好ましい。ここで、Ｓは、一つの凹部について、仮想円に対して内側に存在する領域における境界線と仮想円の中心との距離のうち最小のものを言う。比Ｓ／ｒが０．６以上であると、凹部が尖りすぎないため、蓄積されたストレスに起因する電荷が凸部の先端部に集中しにくい。そのため、局所的なエネルギーの開放を誘発することによる絶縁破壊が生じ難い。比Ｓ／ｒが０．９８以下であると、絶縁体パッチ材６に蓄積されたストレスに起因する電荷が外周部に均等に蓄積され難いため、絶縁体パッチ材６に大きな電荷が蓄積され難い。そのため、最終的には大きなエネルギーが一度に放出されることによる絶縁破壊が生じ難い。

絶縁体パッチ材６の面積は、５０μｍ^２以上１００００μｍ^２以下であることが好ましい。ここで、絶縁体パッチ材６の面積は、誘電体層３に対して平行な平面上に絶縁体パッチ材６を射影してできる平面図形の面積を言う。絶縁体パッチ材６の面積測定方法としては、ＳＥＭでの拡大写真におけるコントラスト差をソフトウェアで画像認識させ、絶縁体パッチ材６の輪郭より内側の面積を計算する方法が挙げられる。なお、「重心」は、ＳＥＭで得られた絶縁体パッチ材の平面画像をもとに、公知の重心の計算方法によって求めることができる。例えば、得られた画像に基準となるＸ軸とＹ軸とを設け、二値化した画像の輝点の数を質量として、平面画像の中の一次モーメントが釣り合う点を計算する方法がある。

誘電体層３には、中核部５が存在してもよい。中核部５は前記絶縁体パッチ材６で覆われていることが好ましい。中核部５としては、例えば、誘電体層３表面の凹部、凸部、誘電体層３を貫通する穴、などにより構成される。上記凹部、穴の誘電体層表面における形状は特に限定されず、線状、円形、島状、またはそのほかの形状であってもよい。凸部は、誘電体層３自体の隆起した部分でもよく、他の誘電体の粒子が誘電体層３にはまり込むことにより形成されていてもよい。クラックは誘電体層３を貫通していない場合は凹部に含まれ、誘電体層３を貫通している場合は穴に含まれる。中核部５が絶縁体パッチ材６で覆われていると、絶縁体パッチ材６が誘電体層により安定に固定されるため、より安定的に集約された電荷を放出することが可能となり、耐久性がさらに向上する。また、上記中核部５は、電気泳動的に絶縁体パッチ材６を形成する場合、絶縁体パッチ材６の形成起点あるいは保持手段にもなりうる。

前記凹部および凸部の個数は、それぞれ２個以上１２０個以下とすることができる。２個以上であると絶縁体パッチ材の一つの凹部または凸部にストレスに起因する電荷が極度に集中しやすい。そのため、集約された電荷の急激な開放を誘発し絶縁破壊を生じさせることが起こり難い。また、１００個以下であると、凹部と凸部との間の変曲点付近が急峻となり難い。そのため、絶縁体パッチ材６の先端部に蓄積されたストレスに起因する電荷が一度に放出され絶縁破壊を生じさせることが起こり難い。

電子デバイスシート１が、誘電体層３の主面上に２個以上の絶縁体パッチ材６を有する場合、絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下とすることができる。ここで、本明細書において最近接距離とは、２つの絶縁体パッチ材の境界線の間の最短距離をいう。また、誘電体層３の主面上に３個以上の絶縁体パッチ材６を有する場合、最近接距離とは、最も最近接距離の小さい２つの絶縁体パッチ材の間の最近接距離をいう。上記最近接距離が上記数値の範囲にある場合、絶縁体パッチ材間の共同的な電荷の排除が可能となり、電子デバイスシート１の耐久性をさらに高めることができる。上記最近接距離が１００μｍ未満であると複数の絶縁体パッチ材６に機械的なストレスに起因する電荷が極度に集中する可能性がある。また、上記最近接距離が５ｍｍより大きいと隣接する絶縁体パッチ材６が離れすぎて複数の絶縁体パッチによる共同的な作用が困難となる場合がある。ここで、「絶縁体パッチによる共同的な作用」とは、複数の絶縁体パッチが近接している場合に、一つの絶縁体パッチに蓄積された電荷が、他の絶縁体パッチに伝搬し、誘電体層を破壊することなく電荷を開放する作用をいう。

本実施形態における下部電極層２の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、例えば、金属、金属酸化物、導電性有機材料などをいう。特に、下部電極層２は低電気抵抗であることが望ましく、機械的強度が高いものが望ましいため、金属材料を用いることもできる。中でも、ＮｉおよびＣｕは電気抵抗が低く、比較的強靭であるため好ましい。特に、高温負荷信頼性および耐湿負荷信頼性の見地から、下部電極層２の材料は、少なくともＮｉを含んだ導電体であってもよい。Ｎｉを含んだ導電体としては、純Ｎｉ（Ｎｉ９９．９％以上）、またはＮｉ系の合金が挙げられる。Ｎｉ系の合金は、例えばＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含んでいてもよく、貴金属元素の含有量は、合金の全質量を基準として５０質量％以下とすることができる。このような含有量の範囲内であれば、純Ｎｉを使用した場合と同等な電子デバイスシート１の高温負荷信頼性および耐湿負荷信頼性が得られる傾向にある。

本実施形態における下部電極層２の形態は、金属を含む導電性の箔、金属を含む焼結体あるいは任意の導電性薄膜が基板上に形成された電極基板など、各種の形態を選択することができる。下部電極層２は、特に金属多結晶体よりなるＮｉ金属箔であってもよい。金属箔にすることで、下部電極層２と誘電体層３との熱膨張係数の差を小さくすることが可能となり、電子デバイスシート１の容量の減少を抑制することが可能となる。電極基板の基板としては、誘電体層３との熱膨張係数差が小さな材料を選択することが望ましく、例えば、Ｓｉ基板およびセラミック基板（図示せず）が挙げられる。導電性薄膜としては、例えば、スパッタリング、蒸着等によって形成されたＮｉ薄膜等が挙げられる。電極基板としては、例えばＮｉ薄膜つきのＳｉ基板、Ｎｉ薄膜つきのセラミック基板などを用いることができる。これにより、下部電極層２と誘電体層３との熱膨張係数差に起因する電子デバイスシート１の容量低下を抑制することができる。

本実施形態における下部電極層２の形態は、さらに下部電極層２と誘電体層３との間には異なる導電性材料を介在させたものであってもよい。あるいは、下部電極層２は、多層電極構造有していてもよい。多層電極構造としては、誘電体層３と接する面側にＮｉ電極層を配置した多層電極とすることができる。このような多層電極は、例えばＣｕ金属箔上にＮｉ電極層をスパッタリング、蒸着等によって形成し積み重ねた構造であってもよい。Ｎｉ電極層と誘電体層３とが接している場合は、電子デバイスシート１の高温負荷信頼性および耐湿負荷信頼性がさらに向上する。

本実施形態における誘電体層３の材料は、誘電率の大きいペロブスカイト型の酸化物誘電体とすることができる。ペロブスカイト型の誘電体の中でも、鉛を含まないチタン酸バリウム系の誘電体が環境保全の見地から好ましい。チタン酸バリウム系の誘電体の場合、Ｂａサイトの一部をＣａ、Ｓｒなどのアルカリ土類で置換したものを用いてもよい。またＴｉサイトの一部をＺｒ、Ｓｎ、Ｈｆなどの元素で置換したものを用いてもよい。さらに、ペロブスカイト型の酸化物誘電体に希土類元素、Ｍｎ、Ｖ、Ｎｂ、Ｔａなどを添加してもよい。

本実施形態における誘電体層３の形成方法としては、薄膜形成の際に通常使用される方法を用いることができる。そのような方法としては、例えば有機酸塩熱分解法（ＭＯＤ法）等による溶液の塗布、スパッタリング、蒸着、ＰＬＤ（ＰｕｌｓｅＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）、ＣＶＤなどが挙げられる。

本実施形態における誘電体層３の構造は、膜厚が１０００ｎｍ以下の薄膜とすることができる。誘電体層３の膜厚が１０００ｎｍ以下の場合、単位面積あたりの容量値の減少を抑制できるため好ましい。また膜厚の下限は特に限定されないが、誘電体層３の絶縁抵抗値を高く維持する観点から、５０ｎｍ以上が好ましい。以上の絶縁抵抗値と容量の関係を考慮し、電子デバイスシート１の好ましい誘電体層３の膜厚の範囲は２５０ｎｍから１０００ｎｍであると考えられる。また、誘電体層３の結晶構造は、多結晶とすることができる。

本実施形態における中核部５は、成膜後の誘電体層３にレーザー等の電磁波を照射することによって形成してもよい。また、硬質なセラミック粉体などを衝突させて物理的に形成してもよい。誘電体層３の帯電領域に粒子を付着させて形成してもよい。例えば、適宜容器の中に粒子と誘電体層３が形成された試料とを共存させて両者を接触させて形成してもよい。この接触を、粒子を気体中に噴霧流動させたガス流動で行ってもよいし、純水または有機溶媒の中に粒子を分散させた液槽中で行ってもよい。また、誘電体層３の成膜プロセス中に粒子を滞留させて誘電体層３に付着させてもよい。

本実施形態では、誘電体層３を形成した後に絶縁体パッチ材６を形成する。絶縁体パッチ材６を形成する前に、誘電体層３の表面に表面処理あるいは物理洗浄等を行ってもよい。表面処理としては酸またはアルカリによるエッチング、プラズマによるエッチングなどが挙げられる。物理洗浄としては超音波洗浄、研磨などが挙げられる。これらの処理により、誘電体層３と絶縁体パッチ材６との界面状態が良好になるため、さらに長期的に電気特性が安定となる。

図２は、本実施形態に係る絶縁体パッチ材６の平面形状を示した概略図である。この概略図での絶縁体パッチ材６は、仮想円９に対して凸部７と凹部８が交互に存在している。

本実施形態における絶縁体パッチ材６の材料は、絶縁体であれば特に限定されず、有機材料および無機材料のいずれであってもよい。これらは、単独で、あるいは、二種以上を組み合わせて用いてもよい。有機材料としては、アクリル樹脂、エポキシ樹脂、フッ素樹脂、ウレタン樹脂、アミド樹脂、フェノール樹脂、ＰＥＥＫ樹脂、ポリカーボネート樹脂、ポリブタジエン樹脂、ポリイミド樹脂等が挙げられる。無機材料としては、アルミナ、酸化ケイ素、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム等が挙げられる。

絶縁体パッチ材６を形成する方法の一例として、無機セラミック粒子を含む絶縁体パッチ材６を形成する方法を以下に具体的に説明する。この例では、有機溶媒に無機セラミックの微粒子が分散された分散液を吐出液として用いる。無機セラミックとしては、アルミナ、酸化ケイ素、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム等が用いられる。無機セラミックの微粒子の粒径は、例えば３ｎｍ〜２０ｎｍの範囲内としてよい。また、吐出液における無機セラミックの微粒子の含有量は、例えば０．１質量％以上３０質量％以下の範囲内としてよい。有機溶媒としては、例えばキシレン、イソプロピルアルコール、アセトン等が挙げられる。上記吐出液は、吐出装置での吐出が容易となるように、適当な樹脂材料を添加した高粘度分散液であってもよい。樹脂材料としては、例えばアクリル樹脂、エポキシ樹脂、フッ素樹脂、ウレタン樹脂、アミド樹脂、フェノール樹脂、ＰＥＥＫ樹脂、ポリカーボネート樹脂、ポリブタジエン樹脂、ポリイミド樹脂等の高抵抗樹脂材料が挙げられる。このような高粘度分散液の塗膜から、樹脂およびこの樹脂に分散された誘電体セラミック粒子を含む絶縁体パッチ材６を形成することができる。

なお、上記のように分散液中の無機セラミックの微粒子の含有量を調整するほか、分散液中に適量の分散剤を添加してもよい。このような分散剤には、公知の界面活性剤を適宜用いることができる。特に、界面活性剤であるアルキルグルコシド、ポリエチレングリコール、脂肪酸ナトリウムなどを用いることができる。あるいは、超音波撹拌によって誘電体セラミック微粒子のモノマーを分散させてもよい。

本実施形態の絶縁体パッチ材６の形成方法の一例として、吐出装置を使用する方法が挙げられる。図３は、本実施形態の吐出装置の一例を示す概略図である。図３に示すように、吐出装置１０は、ステージ１２、ステージ１２に置かれた積層体１５、および積層体１５に絶縁体パッチ材６を形成するための吐出液１３を吐出するように構成された噴射部１１を備える。なお、積層体１５は、上述の下部電極層２上に誘電体層３を形成したものである。

吐出装置１０を用いて、噴射部１１から吐出液１３を、ステージ１２上に置かれた積層体１５における誘電体層３の主面上に吐出する。誘電体層３の主面上に中核部５が存在する場合は、中核部５を狙って吐出液を吐出することが好ましい。
吐出装置では、噴射部１１から無機セラミック粒子を含有した高粘度分散液を、ステージ１２上に置かれた積層体１５の誘電体層３における中核部または所定の中心、およびその周辺部に微量を噴射吐出させて付着させる。このため噴射部１１は、高粘度分散液を誘電体層３に微小な液滴として噴霧するノズルを有する。このノズルは、単純な円断面または矩形断面のノズルであってもよく、後述するように凹部と凸部とを主円と副円とを形成できるように同軸型としたノズルであってもよい。また、このようなノズルを複数束ねた構造であってもよい。例えば、いわゆるインクジェットプリンターに用いられるように、複数のノズルを直線状または平面状に束ねた構造を用いることができる。
凸部と凹部の具体的な作製方法としては、メタルマスクまたはレジストマスクを用いて誘電体層３の中核部または所定の中心を開放し、かつ不要部分を覆い、そこに高粘度分散液を吐出して形成することができる。また、このようなマスクを用いずにノズルの吐出のみで凹部と凸部とを形成することもできる。このような方法には、上述の同軸型のマスクを用い、中心軸側の液流（吐出速度若しくは圧力または液濃度）と外周側の液流とに差が生じるように、吐出する方法が例示できる。例えば、中心付近に主円となる部分の吐出を行いつつ、主円の円周付近に主円の直径に対して０．１から０．３の直径を持つ複数の副円の吐出を行う。吐出後の溶媒除去により、主円と副円が一体化した絶縁体パッチ材が形成され、主円の円周が凹部に相当し、副円の主円に対して外側部分が凸部に相当することになる。

誘電体層３の主面上に付着した吐出液に熱処理を行うことにより、溶媒を除去し、無機セラミックの微粒子を結晶化させて絶縁体パッチ材６を形成することもできる。結晶化は付着した吐出液を５００℃以上の温度で焼成処理することにより行ってもよい。これにより、絶縁体パッチ材６の誘電率を大きくすることも可能である。絶縁体パッチ材６の結晶状態は、ＴＥＭによる観察、またはＦＩＢ−ＳＩＭを利用した断面観察により確認することができる。絶縁体パッチ材６の電気特性の測定は、マイクロプローブつき電流検出型のＡＦＭ（原子間力顕微鏡）を用いて、画像認識させながら測定することができる。

前記絶縁体パッチ材６は、マスクスパッタリング法によっても形成することができる。一部に微細な開口部を設けたマスクを利用し、絶縁体をターゲットとしたスパッタリング成膜する。誘電体層３の一方の主面に中核部５が存在する場合は、画像認識装置により場所を特定し、スパッタリングすることにより、中核部５上に絶縁体パッチ材６を形成することができる。

本実施形態の電子デバイスシート１では、絶縁体パッチ材６を形成した後に上部電極層４を形成する。本実施形態の上部電極層４の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、例えば、金属、金属酸化物、導電性有機材料などをいい、これらから適宜選択することができる。特に、上部電極層４は低電気抵抗であること、機械的強度が高いものであってもよい。そのため、金属を用いることができる。中でもＮｉおよびＣｕは電気抵抗が低く、比較的強靭な金属材料であるため好ましい。上部電極層４は、Ｎｉ電極層またはＣｕ電極層の単層からなっていてもよいが、Ｎｉ電極層とＣｕ電極層の二層構造であってもよい。上部電極層４と誘電体層３または絶縁体パッチ材６との間には、異なる導電性材料を介在させてもよい。上部電極層４にＮｉ電極層を含む場合は、上部電極層４のＮｉ電極層側を誘電体層３に接触させることができる。上部電極層４の全部または一部にＮｉ電極層を用いる場合、下部電極層２と同様に純ＮｉまたはＮｉ系の合金を用いることができる。Ｎｉ系の合金である場合、合金が、例えばＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含むことが望ましく、上記貴金属元素の含有量は、合金の全質量を基準として、５０質量％以下としてもよい。さらに上部電極層４の厚みは、０．１μｍ以上２．０μｍ以下が好ましい範囲である。

本実施形態のＮｉ電極層の上には、Ｃｕ電極層が形成されていてもよい。ここでいうＣｕ電極層は純Ｃｕ（Ｃｕ９９．９％以上）、またはＣｕ系の合金とすることができる。合金の場合、合金が、例えば、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含んでいてもよく、上記貴金属元素の含有量は、合金の全質量を基準として、５０質量％以下でもよい。Ｃｕは、ＡｕおよびＡｇと抵抗率が同等であり、かつ工業的に使用し易い特徴がある。そのため電子機器の配線に多く使用されている。Ｃｕは、抵抗率が比較的小さいため、Ｃｕを電子デバイスシート１の上部電極層４として使用する場合、等価直列抵抗（ＥＳＲ）を減少させるといった効果がある。

上部電極層４は、薄膜形成で通常使用される方法により形成することができる。そのような方法としては、例えば溶液の塗布、スパッタリング、蒸着、ＰＬＤ（ＰｕｌｓｅＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）、ＣＶＤなど適宜用いることができる。

以下、実施例を挙げて本発明について具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。

（実施例１）
１００ｍｍ×１００ｍｍの大きさのＮｉ金属箔上に誘電体層（ＢａＴｉＯ_３系誘電体）をスパッタリング法により８００ｎｍの厚みで成膜した。その後、誘電体層が成膜されたＮｉ金属箔をアニールし、Ｎｉ金属箔上の誘電体層を結晶化させて積層体を得た。絶縁体パッチ材を形成する前処理として、超音波洗浄により、上記積層体の誘電体層から異物などを除去した。次いで、誘電体層上に中核部を作製するために、平均粒径０．２５μｍのアルミナ粒子をイソプロピルアルコール（ＩＰＡ）中に分散した分散液を用意した。当該分散液をインクジェット法により誘電体層上に吐出した。その後、ＩＰＡを蒸発させ、誘電体表面に、アルミナ粒子の突出部（中核部としては、アルミナ粒子との衝突により形成された誘電体層の凹部）を有する積層体を得た。

キシレンにアルミナの濃度が３０質量％となるように分散して、絶縁体パッチ材を形成するための分散液を用意した。吐出装置を用いて、上記分散液を、積層体の誘電体層における中核部５を狙って噴射吐出させて誘電体層上に付着させた。分散液を付着させた積層体を２００℃で熱処理乾燥して誘電体層の主面上に絶縁体パッチ材を形成した。絶縁体パッチ材は、境界線において、２０個の凸部および２０個の凹部有しており、絶縁体パッチ材間の最近接距離は１５０μｍであった。また、顕微鏡により外観確認をしたところ、Ｌ／ｒが１．０３、Ｓ／ｒが０．９７であった。

絶縁体パッチ材を形成した積層体の誘電体層上にスパッタリングによりシード層を形成し、その後、電解めっきによりＣｕ膜を形成することにより上部電極層（Ｃｕ電極層）を形成した。次いで、上部電極層のパターニングを行って、１０ｍｍ×１０ｍｍのキャパシタ素子部分を形成した。その後、Ｃｕ電極層の粒子成長のために、上部電極層が形成された積層体に、３４０℃の真空中でアニールを行って電子デバイスシートを得た。得られた電子デバイスシートを１０ｍｍ×１０ｍｍの大きさに分割して、電子デバイスシート素子１００個を得た。得られた電子デバイスシート素子について、以下に説明する信頼性試験を行い、容量値と絶縁抵抗値との経時変化を評価した。

信頼性試験は、温度８５度／湿度８５％に保持した大気圧密閉容器の中に封入した電子デバイスシート素子１００個に対してＡＣ５Ｖ（１ｋＨｚ）の信号を継続して印加しつつ、２００時間後／４００時間後／６００時間後の容量値と絶縁抵抗値とを測定して実施した。容量値は、大気圧密閉容器外においたＡｇｉｌｅｎｔ社製ＬＣＲメーター４２８４Ａを使用し、１ｋＨｚ、１Ｖｒｍｓにて測定を行った。絶縁抵抗値は、大気圧密閉容器外においたＡｇｉｌｅｎｔ社製４３３９Ｂ高抵抗計を使用し、直流４Ｖの条件で測定を行った。経時変化の判定は、電子デバイスシートの一般的なスペックのうち容量値２．５×１０^−７Ｆ以上および絶縁抵抗値５×１０^＋８Ω以上を基準値とし、これを満足した電子デバイスシート素子の個数から特性維持率を求めた。その結果、本実施例では６００時間後において、９１％（９１／１００ｐｃｓ）の良品が得られた。結果を表１に記載する。

（実施例２）
絶縁体パッチ材間の最近接距離を５００μｍにした以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９４％（９４／１００ｐｃｓ）の良品が得られた。

（実施例３）
絶縁体パッチ材間の最近接距離を８００μｍとした以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９５％（９５／１００ｐｃｓ）の良品が得られた。

（実施例４）
絶縁体パッチ材間の最近接距離を１ｍｍとした以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９２％（９２／１００ｐｃｓ）の良品が得られた。

（実施例５）
絶縁体パッチ材間の最近接距離を４ｍｍとした以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９８％（９８／１００ｐｃｓ）の良品が得られた。

（実施例６）
絶縁体パッチ材の材料をエポキシ樹脂とし、絶縁体パッチ材に最も近接した他の絶縁体パッチ材との離間距離が６ｍｍ、凸部の数が１０個、凹部の数が１０個となるよう、フォトレジストによってマスク形成を行った以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。なお、絶縁体パッチ材となるエポキシ樹脂はマスク形成後にインクジェット法によって塗布し、マスクのリフトオフによって絶縁体パッチ材の形状を得た。その結果、６００時間後において、８７％（８７／１００ｐｃｓ）の良品が得られた。

（実施例７）
絶縁体パッチ材の凸部の数を３０個、凹部の数を３０個とした以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、８２％（８２／１００ｐｃｓ）の良品が得られた。

（実施例８）
絶縁体パッチ材の凸部の数を７０個、凹部の数を７０個とした以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、８５％（８５／１００ｐｃｓ）の良品が得られた。

（実施例９）
絶縁体パッチ材の凸部の数を１００個、凹部の数を１００個とした以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、８５％（８５／１００ｐｃｓ）の良品が得られた。

（実施例１０）
絶縁体パッチ材の凸部の数を１２０個、凹部の数を１２０個とした以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７７％（７７／１００ｐｃｓ）の良品が得られた。

（実施例１１）
絶縁体パッチ材の凸部の数を１２０個、凹部の数を１２０個とした以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７６％（７６／１００ｐｃｓ）の良品が得られた。

（実施例１２）
絶縁体パッチ材のＬ／ｒを１．０５およびＳ／ｒを０．９５とし、中核部を形成しなかったこと以外は実施例６と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７２％（７２／１００ｐｃｓ）の良品が得られた。

（実施例１３）
絶縁体パッチ材のＬ／ｒを１．３７およびＳ／ｒを０．６２としたこと以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７１％（７１／１００ｐｃｓ）の良品が得られた。

（実施例１４）
絶縁体パッチ材のＬ／ｒを１．５およびＳ／ｒを０．６５としたこと以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、６５％（６５／１００ｐｃｓ）の良品が得られた。

（実施例１５）
絶縁体パッチ材のＬ／ｒを１．０１およびＳ／ｒを０．９７としたこと以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、６７％（６７／１００ｐｃｓ）の良品が得られた。

（実施例１６）
絶縁体パッチ材のＬ／ｒを１．３およびＳ／ｒを０．５５としたこと以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、６３％（６３／１００ｐｃｓ）の良品が得られた。

（実施例１７）
絶縁体パッチ材の凸部の数を３個、凹部の数を３個とし、Ｌ／ｒを１．０３およびＳ／ｒを０．９９としたこと以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、６２％（６２／１００ｐｃｓ）の良品が得られた。

（比較例１）
誘電体層に中核部を形成せず、絶縁体パッチ材に凸部または凹部を形成しなかった（すなわち境界線が円形である）以外は実施例１２と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１２と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、わずか３％（３／１００ｐｃｓ）しか良品が得られなかった。これは、絶縁体パッチ材の境界線に凸部または凹部が存在しないため、絶縁破壊が頻発したと考えられる。

（比較例２）
絶縁体パッチ材形成しなかったことおよび中核部を形成しなかったこと以外は実施例１と同様の製造方法により電子デバイスシート素子を作製した。得られた電子デバイスシート素子について、実施例１２と同様の評価条件で、容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、わずか１％（１／１００ｐｃｓ）しか良品が得られなかった。これは、絶縁体パッチ材が存在しないため、絶縁破壊が頻発したと考えられる。

本発明者らは、実施例と比較例とを通じ、本実施形態の電子デバイスシートは、良好な耐電圧性能を有していることを確認した。

１…電子デバイスシート、２…下部電極層、３…誘電体層、４…上部電極層、５…中核部、６…絶縁体パッチ材、７…凸部、８…凹部、９…仮想円、１０…吐出装置、１１…噴射部、１２…ステージ、１３…吐出液、１５…積層体。

Claims

一対の電極と、前記一対の電極の間に設けられた誘電体層と、前記誘電体層の一方の主面に設けられた絶縁体パッチ材とを備え、
前記絶縁体パッチ材が波型形状の境界線を有すること特徴とする電子デバイスシート。
前記境界線の凸部は、前記絶縁体パッチ材の重心を中心として前記絶縁体パッチ材と面積が等しい仮想円に対して外側に存在する領域を有し、
前記境界線の凹部は、前記仮想円の内側に存在する領域を有し、
前記仮想円の半径ｒと、前記仮想円の中心から前記凸部までの最大距離Ｌとの比Ｌ／ｒは１．０２以上１．４以下であり、
前記仮想円の半径ｒと、前記仮想円の中心から前記凹部までの最小距離Ｓとの比Ｓ／ｒは０．６以上０．９８以下であることを特徴とする請求項１に記載の電子デバイスシート。
前記誘電体層が中核部を有し、前記中核部が前記絶縁体パッチ材に覆われていることを特徴とする請求項１または請求項２に記載の電子デバイスシート。
前記絶縁体パッチ材が、凸部および凹部を、それぞれ２個以上１２０個以下有することを特徴とする請求項１〜請求項３のいずれか一項に記載の電子デバイスシート。
前記主面上に２個以上の前記絶縁体パッチ材を有し、前記絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下であることを特徴とする請求項１〜請求項４のいずれか一項に記載の電子デバイスシート。