JP2017034162A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017034162A JP2017034162A JP2015154341A JP2015154341A JP2017034162A JP 2017034162 A JP2017034162 A JP 2017034162A JP 2015154341 A JP2015154341 A JP 2015154341A JP 2015154341 A JP2015154341 A JP 2015154341A JP 2017034162 A JP2017034162 A JP 2017034162A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- protrusion
- nut
- semiconductor device
- housing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Steering Mechanism (AREA)
- Connections By Means Of Piercing Elements, Nuts, Or Screws (AREA)
Abstract
【解決手段】半導体装置では、ナット収容部材40が、ケース(端子収納領域21)内に第1開口部21aから挿入される際に、ナット収容部材40の第1突起部46及び第2突起部47が、第1開口部21a及び第2開口部21cを摺動し、また、乗り越える。最終的には、ナット収容部材40は、第1突起部46が第2開口部21cの下部に、第2突起部47が第1開口部21aの下部に当接して、ケース(端子収納領域21)に収納される。このようにしてナット収容部材40は、例えば、端子収納領域21に対して平行に挿入されずに挿入方向先端部が第1ビーム21bに衝突する等せずに、ケース内に安定して挿入される。このため、ナット収容部材40は、ケースの端子収納領域21内に確実に収納されるようになり、ナット収容部材40のケースに対する組み立て性が向上するようになる。
【選択図】図7
Description
このような半導体装置では、以下のような構成を成している。例えば、導電パターン付絶縁基板のおもて面に半導体チップがはんだを介して設けられ、当該おもて面に片足部を介して、半導体チップの制御電極に電気的に接続された制御端子が配置されている。このような、導電パターン付絶縁基板及び半導体チップにはケース(樹脂ケース)が取り付けられている。このケースには、ケースの上面に開口部が形成されており、当該開口部から制御端子が露出している。制御端子の梁(ビーム)は、片足部で固定されているために、ビームの剛性が低下して、ケースに対する制御端子の表面の位置ずれが生じやすくなる。そこで、半導体装置では、ケースの開口部から露出した制御端子の下面に、ナットを配置するナット収容部材(樹脂体)が配置されている。
[第1の実施の形態]
まず、第1の実施の形態の半導体装置について、図1を用いて説明する。
なお、図1(A)は、半導体装置10の上面外観図を、図1(B)は、半導体装置10の側面外観図をそれぞれ表している。
当該ケース20には、下面側に配置される放熱用金属基板31とともに半導体装置10を冷却器等にネジ止めするためのネジ孔23が形成されている。また、ケース20には、端子収納領域21が側面に対して形成されている。端子収納領域21には、制御端子33及びナット収容部材40が配置されている。ケース20には、同様に、端子収納領域22が配置されている。端子収納領域22には、主端子36及びナット収容部材50が配置されている。放熱用金属基板31は例えば銅、アルミニウム等の金属材料からなる。ケース20は放熱用金属基板31に接着され得る。ケース20の内部は積層基板32や半導体チップ39を覆うようにゲルで封止されている。
図2及び図3は、第1の実施の形態の半導体装置に含まれるケースを示す図である。
なお、図2(A)は、ケース20の上面外観図を、図2(B)は、ケース20の側面外観図をそれぞれ表している。また、図3(A)は、図2(A)のケース20に対する一点鎖線X−Xにおける断面図を、図3(B)は、ケース20の下面図をそれぞれ表している。
ケース20は、図2に示されるように、上面と上面に接続する側面を有する箱状の容器であり、側面に第1開口部21aがそれぞれ形成されている。また、図3に示されるように、ケース20内部には、第1開口部21aに対向する位置に、第2開口部21cが形成された第1ビーム(梁)21bが設けられている。
図4は、第1の実施の形態の半導体装置に含まれる積層基板等を示す図であり、図5は、第1の実施の形態の半導体装置に含まれる制御端子を示す図である。
図6は、第1の実施の形態の半導体装置に含まれるナット収容部材を示す図である。
なお、図6(A)は、ナット収容部材40の上面図、図6(B)は、ナット収容部材40の側面図、図6(C)は、ナット収容部材40の下面図をそれぞれ表している。また、図6(B)では、ナット収容部43を破線で示している。
ナット収容部材40は、第1開口部21aと第2開口部21cの間の端子収納領域21に、被固定部33aの第2面33a2側を通るように配置され、第1突起部46は第2開口部21cの下端に、第2突起部47は第1開口部21aの下端にそれぞれ接している。
このようなナット収容部材40は、例えば、樹脂を用いた射出成形により、胴体部41と、突出部42と、ナット収容部43と、第5突起部44と、第3突起部45a及び第4突起部45bと、第1突起部46と、第2突起部47とが一体的に形成されている。ナット収容部材40とケース20の材料として、例えばポリフェニレンサルファイド(PPS)等の樹脂を用いることができる。
図7は、第1の実施の形態におけるケースに対しナット収容部材を挿入し半導体装置を組み立てる工程を説明するための断面図であり、図8は、第1の実施の形態におけるケースに対するナット収容部材の挿入を説明するための底面図である。
この際、ナット収容部材40は、ナット収容部材40の下面の挿入方向前方の第1突起部46が、第1開口部21aの下端21ae並びに第1開口部21aに設けられたガイド部21dに接触しスライドしながら、ケース20内部に挿入される。
第2の実施の形態では、第1の実施の形態のナット収容部材40とは異なる場合について図9を用いて説明する。
なお、図9(A)は、ナット収容部材40aの上面図を、図9(B)は、ナット収容部材40aの側面図をそれぞれ表している。また、図9(B)では、第3突起部45a及び第4突起部45bの記載は省略している。
20 ケース
21,22 端子収納領域
21a 第1開口部
21b 第1ビーム
21c 第2開口部
21d ガイド部
21e,22a 開口部
22b,22c,24b,24c ビーム
24aa 第2ビーム
24ab 第3ビーム
23 孔
31 放熱用金属基板
32 積層基板
32a 絶縁基板
32b 回路板
33 制御端子
34 梁
35 片足部
36 主端子
37 両足部
38 はんだ
39 半導体チップ
40,50 ナット収容部材
41 胴体部
42 突出部
43 ナット収容部
44 第5突起部
45a 第3突起部
45b 第4突起部
46 第1突起部
47 第2突起部
48 凹部
Claims (14)
- 絶縁基板と、前記絶縁基板の主面に配置された回路板とを有する積層基板と、
前記回路板上に配置された半導体チップと、
第1面及び前記第1面に対向する第2面を有する被固定部を備え、前記回路板上に配置され、前記半導体チップの制御電極に電気的に接続された制御端子と、
上面、前記上面と接続する側面及び内側に設けられた第1ビームを有し、前記側面に形成された第1開口部及び前記第1ビームに形成され前記第1開口部に対向する第2開口部を有し、前記第1開口部と前記第2開口部との間に前記制御端子を収納する端子収納領域を有し、前記絶縁基板の主面側に配置され、前記回路板及び前記半導体チップを覆っており、前記被固定部の第1面が前記端子収納領域から前記上面側に露出しているケースと、
第3面及び前記第3面に対向する第4面を有し、前記第4面の前方側に設けられた第1突起部、前記第4面の後方側に設けられた第2突起部及び前記第1突起部と第2突起部の間に設けられた凹部を有し、ナットを収容しているナット収容部材と、
を有し、
前記ナット収容部材は前記第1開口部から前記被固定部の第2面側を通り前記第2開口部に挿入され、前記第1突起部は前記第2開口部の下端に接し、前記第2突起部は前記第1開口部の下端に接している半導体装置。 - 前記ケースが、前記第1開口部と第2開口部の間に、前記端子収納領域に面して配置された第2ビームを有し、
前記ナット収容部材が、前記第3面及び前記第4面に接続する第1側面及び前記第1側面の反対側の第2側面を有し、前記第1側面上に配置された第3突起部を有し、
前記ナット収容部材が前記被固定部の第2面側の前記端子収納領域を通って挿入され、前記第3突起部が前記制御端子を前記第2ビーム側に押し付けている請求項1記載の半導体装置。 - さらに、前記ケースが、前記第1開口部と第2開口部の間に、前記端子収納領域を挟んで前記第2ビームに対向して配置された第3ビームを有し、
前記ナット収容部材が、前記第2側面上に配置された第4突起部を有し、
前記ナット収容部材が前記被固定部の第2面側の前記端子収納領域を通って挿入されており、前記第4突起部が前記制御端子を前記第3ビーム側に押し付け得る請求項2記載の半導体装置。 - 前記第2ビーム及び第3ビームが前記第1ビームと平行に配置されている請求項3記載の半導体装置。
- 前記第3突起部が、前記第1側面上の前記第3面寄りに配置されている請求項2記載の半導体装置。
- 前記ナット収容部材が前記第3面上に第5突起部を備え、
前記ナット収容部材が前記第1開口部から前記被固定部の第2面側の前記端子収納領域を通り前記第2開口部に挿入されており、前記第5突起部が前記被固定部の第2面側に接し得る請求項1記載の半導体装置。 - 前記第4面の前方側から後方側への前記第1突起部の長さが、前記第1開口部と前記第2開口部の間の前記端子収納領域の長さより小さい請求項1記載の半導体装置。
- 前記第1突起部は、前記第4面の前方側及び後方側にテーパーが形成されている、
請求項1乃至7のいずれかに記載の半導体装置。 - 前記第1突起部の高さは、150μm〜200μmである、
請求項1乃至7のいずれかに記載の半導体装置。 - 前記第2突起部は、前記第4面の前方側にテーパーが形成されている、
請求項1乃至7のいずれかに記載の半導体装置。 - 前記第2突起部の高さは、150μm〜200μmである、
請求項1乃至7のいずれかに記載の半導体装置。 - 前記ナット収容部材は、前記ナットを収容するナット収容部と、前記ナット収容部内に設けられた、圧入された前記ナットを押圧するナット固定部と、を有する、
請求項1乃至7のいずれかに記載の半導体装置。 - 請求項1記載の半導体装置の製造方法であって、
前記第1開口部の下端に前記第1突起部を接触させた後、前記凹部を接触させながら、前記ナット収容部材を前記第1開口部から前記第2開口部へ向かって挿入する工程を有する半導体装置の製造方法。 - さらに、前記第1突起部を前記第2開口部の下端に接触させた後、前記第2突起部を前記第1開口部の下端に接触させて、前記ナット収容部材を前記ケースに対し嵌合する工程を有する請求項13記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154341A JP6578795B2 (ja) | 2015-08-04 | 2015-08-04 | 半導体装置及び半導体装置の製造方法 |
CN201610505601.7A CN106449531B (zh) | 2015-08-04 | 2016-06-30 | 半导体装置及半导体装置的制造方法 |
US15/200,541 US10070527B2 (en) | 2015-08-04 | 2016-07-01 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154341A JP6578795B2 (ja) | 2015-08-04 | 2015-08-04 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034162A true JP2017034162A (ja) | 2017-02-09 |
JP6578795B2 JP6578795B2 (ja) | 2019-09-25 |
Family
ID=57988790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015154341A Active JP6578795B2 (ja) | 2015-08-04 | 2015-08-04 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10070527B2 (ja) |
JP (1) | JP6578795B2 (ja) |
CN (1) | CN106449531B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10897093B2 (en) | 2018-08-07 | 2021-01-19 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109560067A (zh) * | 2018-10-14 | 2019-04-02 | 深圳市慧成功率电子有限公司 | 一种分边连接功率电极组合及功率模块 |
JP7334435B2 (ja) * | 2019-03-22 | 2023-08-29 | 富士電機株式会社 | 半導体装置および半導体装置の検査方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177601A (ja) * | 2008-03-28 | 2008-07-31 | Mitsubishi Electric Corp | 半導体装置用の外装樹脂ケース |
JP2011228351A (ja) * | 2010-04-15 | 2011-11-10 | Mitsubishi Electric Corp | 半導体装置 |
WO2012124209A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体モジュールおよびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2560909Y2 (ja) | 1991-08-05 | 1998-01-26 | 日本インター株式会社 | 複合半導体装置 |
WO2000055917A1 (de) | 1999-03-17 | 2000-09-21 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleitermodul |
US7994635B2 (en) * | 2007-05-18 | 2011-08-09 | Sansha Electric Manufacturing Co., Ltd. | Power semiconductor module |
JP5211364B2 (ja) * | 2010-05-07 | 2013-06-12 | 三菱電機株式会社 | 半導体装置 |
WO2012066833A1 (ja) * | 2010-11-16 | 2012-05-24 | 富士電機株式会社 | 半導体装置 |
DE102011076324B4 (de) * | 2011-05-24 | 2014-04-10 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronisches System mit Verbindungseinrichtung erster und zweiter Subsysteme |
EP2750187B1 (en) * | 2011-08-25 | 2020-01-01 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
EP2833404A4 (en) * | 2012-03-28 | 2016-01-20 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
DE102012213573B3 (de) * | 2012-08-01 | 2013-09-26 | Infineon Technologies Ag | Halbleitermodulanordnung und verfahren zur herstellung und zum betrieb einer halbleitermodulanordnung |
JP6044321B2 (ja) * | 2012-12-19 | 2016-12-14 | 富士電機株式会社 | 半導体モジュール |
JP6176320B2 (ja) * | 2013-04-25 | 2017-08-09 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-08-04 JP JP2015154341A patent/JP6578795B2/ja active Active
-
2016
- 2016-06-30 CN CN201610505601.7A patent/CN106449531B/zh active Active
- 2016-07-01 US US15/200,541 patent/US10070527B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177601A (ja) * | 2008-03-28 | 2008-07-31 | Mitsubishi Electric Corp | 半導体装置用の外装樹脂ケース |
JP2011228351A (ja) * | 2010-04-15 | 2011-11-10 | Mitsubishi Electric Corp | 半導体装置 |
WO2012124209A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体モジュールおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10897093B2 (en) | 2018-08-07 | 2021-01-19 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20170042051A1 (en) | 2017-02-09 |
JP6578795B2 (ja) | 2019-09-25 |
US10070527B2 (en) | 2018-09-04 |
CN106449531A (zh) | 2017-02-22 |
CN106449531B (zh) | 2021-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11665812B2 (en) | Metal member-equipped circuit board, circuit assembly, and electrical junction box | |
JP5672370B2 (ja) | 半導体モジュールおよびその製造方法 | |
US7476966B2 (en) | Semiconductor module | |
JP6578795B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011155138A (ja) | コンデンサ | |
JP2006019313A (ja) | Led表示器用筐体、led表示器及びled表示器連接部材 | |
JP5788584B2 (ja) | 電子モジュールおよびその製造方法 | |
JP2004063604A (ja) | パワーモジュール及びこのパワーモジュールを用いた冷蔵庫 | |
US10418203B2 (en) | Vented push switch | |
JP5841174B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3996904B2 (ja) | 電子素子用の表面実装ベース | |
JP5778333B2 (ja) | 電子モジュールおよびその製造方法 | |
US10917972B2 (en) | Switching device and electronic device | |
JP2013235968A (ja) | コンデンサ実装構造 | |
US10026665B2 (en) | Semiconductor device | |
JP6122645B2 (ja) | パワー半導体モジュール | |
EP3133332A1 (en) | Integrated led module with ims substrate | |
JP2011187546A (ja) | 半導体装置 | |
JP2008166525A (ja) | 電子回路モジュール | |
KR20160051513A (ko) | 전력 모듈 및 그 제조 방법 | |
JP2014123638A (ja) | 部品モジュール | |
CN116259581A (zh) | 半导体模块 | |
JP2017092496A (ja) | 部品モジュール | |
JP2006287396A (ja) | 固体撮像装置及びその製造方法 | |
JP2011100875A (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6578795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |