JP2017017302A - 電子素子及び製造方法 - Google Patents

電子素子及び製造方法 Download PDF

Info

Publication number
JP2017017302A
JP2017017302A JP2015219506A JP2015219506A JP2017017302A JP 2017017302 A JP2017017302 A JP 2017017302A JP 2015219506 A JP2015219506 A JP 2015219506A JP 2015219506 A JP2015219506 A JP 2015219506A JP 2017017302 A JP2017017302 A JP 2017017302A
Authority
JP
Japan
Prior art keywords
bump
metal layer
under bump
bump metal
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015219506A
Other languages
English (en)
Other versions
JP6324361B2 (ja
Inventor
國▲うえい▼ ▲曽▼
國▲うえい▼ ▲曽▼
Kuo-Wei Tseng
柏▲ちー▼ 陳
Po-Chi Chen
柏▲ちー▼ 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of JP2017017302A publication Critical patent/JP2017017302A/ja
Application granted granted Critical
Publication of JP6324361B2 publication Critical patent/JP6324361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 本発明は、電子製品のための電子素子を提供する。
【解決手段】 電子素子は、基板；前記基板の上に位置し、前記電子製品と電気的に接続するためのバンプ；及び、前記バンプと前記基板との間に位置し、前記バンプを前記基板に貼り合わせるための少なくとも一つのアンダバンプメタル層を含み、そのうち、前記アンダバンプメタル層には、欠口構造が形成されている。
【選択図】 図１Ａ

Description

本発明は、電子素子及び製造方法に関し、特に、耐せん断応力性を向上させる電子素子及び製造方法に関する。
よく見かける各種の電子装置の内部では、複数種の電子素子の適切な組み立て及び接続設置によって、異なる電子装置の機能を実現する。そのうち、従来技術では、しばしば、少なくとも一つのバンプ（Bump）を、電子素子において駆動チップとその周辺の複数の構成素子との間の信号伝送用材料とする。
しかし、駆動チップの小型化に伴い、駆動チップに用いられるバンプのサイズもそれ相応に減少する。これにより、減少後のバンプのサイズは、バンプを駆動チップに設置する接触面積及びその対応する貼り合わせ強度の低下を引き起こすことがある。外力がバンプに加わった時に、一部又は全部のバンプが駆動チップから剥離しやすい接触面積が現れるため、電子素子の損傷やそれに関する補修コストの増加が生じる。
よって、従来の電子製品及び電子素子の小型化設計をもとに、電子素子の耐せん断応力性を向上させることができ、且つ改良された構造設計を有する電子素子及び製造方法の提供は、本分野の重要な課題となっている。
上述に鑑み、本発明の主な目的は、電子素子の耐せん断応力性を向上させることができ、且つ改良された構造設計を有する電子素子及び製造方法を提供することにある。
本発明の一側面によれば、電子製品のための電子素子が提供され、該電子素子は、
基板；
前記基板の上に設置されており、前記電子製品と電気的に接続するためのバンプ；及び
前記バンプと前記基板との間に設置されており、前記バンプを前記基板に貼り合わせるための少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、
そのうち、前記アンダバンプメタル層には、前記バンプと前記基板との間の耐せん断応力能力を向上させ、前記バンプと前記基板とのカップリング関係を安定化させるための欠口構造が形成されている。
本発明の他の側面によれば、電子製品の電子素子のための製造方法が提供され、そのうち、前記電子素子は、基板、バンプ、及び少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、前記製造方法は、
前記基板の上に順に前記アンダバンプメタル層及び前記バンプを設置し；及び、
前記アンダバンプメタル層に対してエッチング処理を行って欠口構造を形成することを含み、
そのうち、前記欠口構造は、前記バンプと前記基板との間の耐せん断応力能力を向上させ、前記バンプと前記基板とのカップリング関係を安定化させるために用いられる。
本発明の実施例における電子素子の局部図である。 本発明の実施例における他の電子素子の局部図である。 図1Aにおける電子素子の上面断面図である。 図1Aにおける電子素子に欠口構造を形成するフローチャートである。 本発明の実施例における電子素子に欠口構造を形成する前後で行われたせん断試験の比較図である。 本発明の実施例における製造方法のフローチャートである。
以下、添付した図面を参照しながら、本発明を実施するための形態を詳細に説明する。
明細書及び後続の特許請求の範囲では、幾つかの言葉を用いて特定の素子を指しているが、当業者が理解すべきは、メーカー等が異なる言葉を用いて同じ素子を称する場合もある。言い換えると、本明細書及び後続の特許請求の範囲では、名称の相違を以て素子を区別するのではなく、素子の機能上の相違を区別の基準とする。本明細書及び後続の特許請求の範囲全体に記載されている「含む」は、開放的な意味を有するため、「・・・含むが、それに限定されない」と解釈されるべきである。また、「カップリング」とは、ここで、任意の直接及び間接的な電気な接続手段を含むことを指す。よって、例えば、第一装置が第二装置にカップリングされるという表現は、該第一装置が直接的に該第二装置に接続されるか、それとも、他の装置又は接続手段により間接的に該第二装置に接続されるかを意味する。
従来技術において外力が加わった時にバンプが駆動チップに有効に貼り合わせられない又は駆動チップから剥離しやすいということに鑑み、本発明の実施例では、バンプと駆動チップとの間の一つ又は複数のアンダバンプメタル層の構造に対して改良を行い、また、便宜のため、以下の実施例では、一部のバンプ及びアンダバンプメタル層の構造特徴だけを適切に示している。
図1Aを参照する。図1Aは、本発明の実施例における電子素子12の局部図である。図1Aに示すように、本実施例における電子素子12は電子製品に設置される。本実施例における電子製品は例えば、携帯電話、タブレット型装置、装着型電子製品、又はノート型コンピュータ等であっても良く、また、電子素子12は、電子製品における駆動チップ等であっても良いが、これに限定されない。電子素子12は、基板120、バンプ122、及びアンダバンプメタル（Under bump metal、UBM）層124、126を含み、そのうち、基板120は、駆動チップの回路板であっても良く、バンプ122は、基板120の上に設置され、電子製品の関連する伝送線又は処理素子／モジュールと電気的に接続するために用いられ、アンダバンプメタル層124、126は、順にバンプ122と基板120との間に設置され、これによって、バンプ122は、基板120に適切に貼り合わせることができる。もちろん、他の実施例では、バンプと基板との間に二つ以上のアンダバンプメタル層が設けられても良い。なお、これらはすべて本発明の範囲に属する。
また、本実施例では、バンプ及びアンダバンプメタル層の材質について限定せず、即ち、異なる電子製品又は電子素子の生産コスト及び信号伝送の導通効率を考慮した上で、各種の金属又は半導体を適切に選択してバンプ及びアンダバンプメタル層の材料としても良い。例えば、一実施例では、バンプは、第一材質（例えば、金）を選択しても良く、複数のアンダバンプメタル層は、第一材質と異なる第二材質（例えば、銅）及び第三材質（例えば、銀）を間隔的に選択しても良く、即ち、図1Aに示す実施例の構造特徴と類似するものであっても良く、そのうち、バンプ及びアンダバンプメタル層124、126は、順にスタックされて設置される金属結合体を形成し、また、金属結合体は、基板にカップリングされ、これによって、より強い貼り合わせ効果を提供することで、バンプを基板に安定固定させる。もちろん、他の実施例では、バンプが第一材質を選択しており、隣接するアンダバンプメタル層が第二材質を選択しており、また、他のアンダバンプメタル層が同じく第一材質を選択している場合でも、図1Aに類似する構造特徴を形成し、即ち、バンプ及びアンダバンプメタル層は、スタックされて設置される金属結合体を形成することで、バンプを基板に安定固定させる。
また、他の実施例では、バンプの材質が第一材質を選択しており、バンプに隣接するアンダバンプメタル層の材質が同じく第一材質を選択しており、また、他のアンダバンプメタル層の材質が第二材質を選択しているとする。この場合、バンプ及びそれに隣接するアンダバンプメタル層がともに第一材質であるため、バンプとそれに隣接するアンダバンプメタル層との間の相違を区別し難い。このとき、バンプに隣接するアンダバンプメタル層をバンプの一部と見なしても良く、即ち、バンプ接続底部を形成する。図1Bを参照する。図1Bは、本発明の実施例における他の電子素子10の局部図である。図1Aにおける電子素子12の構造特徴と同様に、図1Bに示す電子素子10も、基板100、バンプ102、及びアンダバンプメタル層104を含むが、バンプ102とアンダバンプメタル層104との間には更に、バンプ接続底部BB（即ち、矢印で指している箇所）が設置されている。これにより、本実施例では一つのみのアンダバンプメタル層を含んでも良い。なお、これらはすべて本発明の範囲に属する。
よって、異なる電子製品又は電子素子の実際のニーズに応じて、本実施例では、バンプ及び少なくとも一つのアンダバンプメタル層の材質を適切的に選択することができ、また、バンプと基板との間に設けられるアンダバンプメタル層の数量もそれ相応に調整することができる。これは、後続の製品製造に有利である。
図1A及び図1Bを再び参照する。アンダバンプメタル層の数量にもかかわらずに、本発明の実施例では、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に欠口構造を、図1A及び図1Bの実施例の点線円で囲まれている箇所のように形成する。好ましくは、本発明の欠口構造は、バンプと基板との間の耐せん断応力性を向上させ、バンプと基板とのカップリング関係を安定化させるために用いられる。また、欠口構造の形成箇所は、バンプに隣接するアンダバンプメタル層に限定されず、即ち、欠口構造をバンプに隣接するアンダバンプメタル層に形成するのは、好ましい実施例にすぎない。従来技術においてバンプを駆動チップに有効に貼り合わせる又は設置することができないということに対して、本発明では、バンプと駆動チップとの間のバンプに隣接するアンダバンプメタル層（又は、バンプ接続底部BB）の構造設計を改良して欠口構造を形成することで、バンプが外力によるせん断応力を抵抗する能力を大幅に向上させることができる。
図2を参照する。図2は、図1Aにおける電子素子12の上面断面図である。図2に示すように、本実施例における欠口構造は、バンプ122をアンダバンプメタル層124に貼り合わせる平面に位置し、即ち、欠口構造は、バンプ122に隣接するアンダバンプメタル層124に位置する。好ましくは、バンプ122の第一断面積がアンダバンプメタル層124の第二断面積よりも大きいと同時に、他のアンダバンプメタル層126の第三断面積がアンダバンプメタル層124の第二断面積よりも大きい。これにより、本実施例では、アンダバンプメタル層124に対応する断面積が最小であり、バンプ122の断面積又はアンダバンプメタル層126の断面積がともにアンダバンプメタル層124の断面積よりも大きい。なお、バンプ122の断面積と、アンダバンプメタル層126の断面積との大小関係については、異なる実施例に基づいてそれ相応に調整することができる。これらはすべて本発明の範囲に属する。
また、本実施例では、エッチング処理により欠口構造を形成しても良い。言い換えると、本実施例では、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に対して構造破壊プロセスを行うことで、バンプをアンダバンプメタル層に貼り合わせる平面に欠口構造を形成しても良い。図3を参照する。図3は、図1Aにおける電子素子12に欠口構造を形成するフローチャートである。図3に示すように、ステップ300からステップ308では、電子素子12のバンプ122及びアンダバンプメタル層124、126を一連の製造プロセスによって基板120に形成することができる。例えば、ステップ300では、フォトレジスト層31及び鈍化層32を設置することで、基板120にアンダバンプメタル層124、126を形成し；ステップ302では、めっき処理を行うことで、バンプ122を形成し；ステップ304からステップ308では、一連のエッチング／剥離処理を施すことで、バンプ122及びアンダバンプメタル層124、126を形成し、且つ所定の製品設計規格に満たさせる。
また、電子素子12の耐せん断応力能力を強化するために、ステップ310のエッチング処理は、バンプ122に隣接するアンダバンプメタル層124に対して構造破壊プロセスを行うことで、欠口構造を形成することができる。好ましくは、本実施例では、ウェットエッチング処理を用いることで、即ち、電子素子12を反応用溶媒に入れて酸化還元反応を行わせることで、バンプ122に隣接するアンダバンプメタル層124に欠口構造を形成する。本実施例では、ステップ308のアンダバンプメタル層124の外観構造に比べ、ステップ310のウェットエッチング処理を施した後のアンダバンプメタル層124は、各辺が少なくとも0.5マイクロメートル乃至1マイクロメートルの距離後退し、これによって、アンダバンプメタル層124に対応する断面積は、バンプ122及びアンダバンプメタル層126の断面積よりも小さくなり、いわゆる欠口構造を形成する。もちろん、当業者は、本実施例に例示しているウェットエッチング処理を他の類型のエッチング処理で置換し、バンプに隣接するアンダバンプメタル層に欠口構造を形成することもでき、また、欠口構造の形成箇所は、図3のアンダバンプメタル層124に限定されず、当業者が理解すべきは、欠口構造は図3のアンダバンプメタル層126（図示せず）に形成することもできる。なお、これらはすべて本発明の範囲に属する。
図4を参照する。図4は、本発明の実施例における電子素子に欠口構造を形成する前後で行われたせん断試験の比較図である。図4に示すように、欠口構造が形成されていない電子素子に対して行われたせん断試験により得られたせん断応力を第一せん断応力とし、本実施例においてバンプに隣接するアンダバンプメタル層に欠口構造を形成しているものに対して行われたせん断試験により得られたせん断応力を第二せん断応力とすると、図4の比較図から分かるように、第一せん断応力は、普遍的に第二せん断応力よりも小さく、即ち、本実施例で提供された欠口構造形成済みの電子素子は、比較的大きい外力によるせん断応力を耐えることができ、比較的強い耐せん断応力能力を有するため、バンプは基板から剥離し難い。
また、本実施例における電子素子の製造方法は、図５に示す製造フロー50に纏められ、且つプログラムコードとされて製造マシンの記憶装置に保存され得る。これにより、電子素子の製造プロセスでは、欠口構造を形成することで、その耐せん断応力能力を向上させることができる。図5に示すように、製造フロー50は、以下のステップを含む。
ステップ500：スタート；
ステップ502：基板にアンダバンプメタル層及びバンプを順次設置し；
テップ504：アンダバンプメタル層に対してエッチング処理を行って欠口構造を形成し；
ステップ506：エンド。
簡単に言うと、異なる電子製品又は電子素子の製造プロセスに合わせて、本実施例における製造フロー50に対応するプログラムコードは、各種の製造マシンの記憶装置に保存することができ、また、ステップ502の処理が完成した後（又は、異なる電子製品又は電子素子に対応する各種の複雑な処理が完成した後）に、更にステップ504のエッチング処理を行うことで、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に欠口構造を形成することで、各種の電子素子の耐せん断応力能力を強化することができる。これにより、欠陥構造を有する電子素子は、後続の切割、研磨、又はパッケージング処理において、比較的高い歩留りを提供することができ、また、バンプが基板（又は、駆動チップ）から剥離する可能性を低減することもできる。その同時に、駆動チップの小型化の設計規格の下で、本実施例では、より柔軟なレイアウト設計を提供することで、同じ基板面積上でより多くの配線を収納／設置することもできる。なお、欠口構造に対応するサイズについては、本実施例では更にユーザインタフェースを設け、ステップ504の前で、使用者がエッチング処理に対応する処理時間を設定することで調整することができる。これらはすべて本発明の範囲に属する。
もちろん、異なる電子製品／素子の実際のニーズに応じて、アンダバンプメタル層の材質及び数量を適切に調整し、そして、バンプと基板との間において複数のアンダバンプメタル層をスタックして階段状構造を形成し、また、バンプに隣接する少なくとも一つのアンダバンプメタル層に欠口構造を設置し、即ち、少なくとも、バンプに隣接するアンダバンプメタル層の断面積を最小にすることもできる。なお、他のアンダバンプメタル層又はバンプの断面積については、電子製品又は電子素子に基づいて適切に調整することができる。これらはすべて本発明の範囲に属する。
ゆえに、本発明の実施例では、改良された構造設計を有する電子素子及び製造方法を提供し、バンプに隣接するアンダバンプメタル層に欠口構造を形成することで、電子素子の耐せん断応力能力を向上させ、電子素子の製造又は関連する切割、研磨、又はパッケージング処理のコストを低減することができると同時に、電子素子の生産歩留りを上げることもできる。
以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。
10、12 電子素子
100、120 基板
102、122 バンプ
104、124、126 アンダバンプメタル層
300、302、304、306、308、310、500、502、504、506 ステップ
31 フォトレジスト層
32 鈍化層
50 製造プロセス
BB バンプ接続底部
本発明は、電子素子及び製造方法に関し、特に、耐せん断応力性を向上させる電子素子及び製造方法に関する。
よく見かける各種の電子装置の内部では、複数種の電子素子の適切な組み立て及び接続設置によって、異なる電子装置の機能を実現する。そのうち、従来技術では、しばしば、少なくとも一つのバンプ（Bump）を、電子素子において駆動チップとその周辺の複数の構成素子との間の信号伝送用材料とする。
しかし、駆動チップの小型化に伴い、駆動チップに用いられるバンプのサイズもそれ相応に減少する。これにより、減少後のバンプのサイズは、バンプを駆動チップに設置する接触面積及びその対応する貼り合わせ強度の低下を引き起こすことがある。外力がバンプに加わった時に、一部又は全部のバンプが駆動チップから剥離しやすい接触面積が現れるため、電子素子の損傷やそれに関する補修コストの増加が生じる。
よって、従来の電子製品及び電子素子の小型化設計をもとに、電子素子の耐せん断応力性を向上させることができ、且つ改良された構造設計を有する電子素子及び製造方法の提供は、本分野の重要な課題となっている。
上述に鑑み、本発明の主な目的は、電子素子の耐せん断応力性を向上させることができ、且つ改良された構造設計を有する電子素子及び製造方法を提供することにある。
本発明の一側面によれば、電子製品のための電子素子が提供され、該電子素子は、
基板；
前記基板の上に設置されており、前記電子製品と電気的に接続するためのバンプ；及び
前記バンプと前記基板との間に設置されており、前記バンプを前記基板に貼り合わせるための少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、
そのうち、前記アンダバンプメタル層には、欠口構造が形成されている。
本発明の他の側面によれば、電子製品の電子素子のための製造方法が提供され、そのうち、前記電子素子は、基板、バンプ、及び少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、前記製造方法は、
前記基板の上に順に前記アンダバンプメタル層及び前記バンプを設置し；及び、
前記アンダバンプメタル層に対してエッチング処理を行って欠口構造を形成することを含む。
本発明の実施例における電子素子の局部図である。 本発明の実施例における他の電子素子の局部図である。 図1Aにおける電子素子の上面断面図である。 図1Aにおける電子素子に欠口構造を形成するフロー図である。 図3A中のステップ310完成後の電子素子12の細部を示す図である。 図3A中のステップ310完成後の電子素子12の上面図である。 本発明の実施例における電子素子に欠口構造を形成する前後で行われたせん断試験の比較図である。 本発明の実施例における製造方法のフローチャートである。
以下、添付した図面を参照しながら、本発明を実施するための形態を詳細に説明する。
明細書及び後続の特許請求の範囲では、幾つかの言葉を用いて特定の素子を指しているが、当業者が理解すべきは、メーカー等が異なる言葉を用いて同じ素子を称する場合もある。言い換えると、本明細書及び後続の特許請求の範囲では、名称の相違を以て素子を区別するのではなく、素子の機能上の相違を区別の基準とする。本明細書及び後続の特許請求の範囲全体に記載されている「含む」は、開放的な意味を有するため、「・・・含むが、それに限定されない」と解釈されるべきである。また、「カップリング」とは、ここで、任意の直接及び間接的な電気な接続手段を含むことを指す。よって、例えば、第一装置が第二装置にカップリングされるという表現は、該第一装置が直接的に該第二装置に接続されるか、それとも、他の装置又は接続手段により間接的に該第二装置に接続されるかを意味する。
従来技術において外力が加わった時にバンプが駆動チップに有効に貼り合わせられない又は駆動チップから剥離しやすいということに鑑み、本発明の実施例では、バンプと駆動チップとの間の一つ又は複数のアンダバンプメタル層の構造に対して改良を行い、また、便宜のため、以下の実施例では、一部のバンプ及びアンダバンプメタル層の構造特徴だけを適切に示している。
図1Aを参照する。図1Aは、本発明の実施例における電子素子12の局部図である。図1Aに示すように、本実施例における電子素子12は電子製品に設置される。本実施例における電子製品は例えば、携帯電話、タブレット型装置、装着型電子製品、又はノート型コンピュータ等であっても良く、また、電子素子12は、電子製品における駆動チップ等であっても良いが、これに限定されない。電子素子12は、基板120、バンプ122、及びアンダバンプメタル（Under bump metal、UBM）層124、126を含み、そのうち、基板120は、駆動チップの回路板であっても良く、バンプ122は、基板120の上に設置され、電子製品の関連する伝送線又は処理素子／モジュールと電気的に接続するために用いられ、アンダバンプメタル層124、126は、順にバンプ122と基板120との間に設置され、これによって、バンプ122は、基板120に適切に貼り合わせることができる。もちろん、他の実施例では、バンプと基板との間に二つ以上のアンダバンプメタル層が設けられても良い。なお、これらはすべて本発明の範囲に属する。
また、本実施例では、バンプ及びアンダバンプメタル層の材質について限定せず、即ち、異なる電子製品又は電子素子の生産コスト及び信号伝送の導通効率を考慮した上で、各種の金属又は半導体を適切に選択してバンプ及びアンダバンプメタル層の材料としても良い。例えば、一実施例では、バンプは、第一材質（例えば、金）を選択しても良く、複数のアンダバンプメタル層は、第一材質と異なる第二材質（例えば、銅）及び第三材質（例えば、銀）を間隔的に選択しても良く、即ち、図1Aに示す実施例の構造特徴と類似するものであっても良く、そのうち、バンプ及びアンダバンプメタル層124、126は、順にスタックされて設置される金属結合体を形成し、また、金属結合体は、基板にカップリングされ、これによって、より強い貼り合わせ効果を提供することで、バンプを基板に安定固定させる。もちろん、他の実施例では、バンプが第一材質を選択しており、隣接するアンダバンプメタル層が第二材質を選択しており、また、他のアンダバンプメタル層が同じく第一材質を選択している場合でも、図1Aに類似する構造特徴を形成し、即ち、バンプ及びアンダバンプメタル層は、スタックされて設置される金属結合体を形成することで、バンプを基板に安定固定させる。
また、他の実施例では、バンプの材質が第一材質を選択しており、バンプに隣接するアンダバンプメタル層の材質が同じく第一材質を選択しており、また、他のアンダバンプメタル層の材質が第二材質を選択しているとする。この場合、バンプ及びそれに隣接するアンダバンプメタル層がともに第一材質であるため、バンプとそれに隣接するアンダバンプメタル層との間の相違を区別し難い。このとき、バンプに隣接するアンダバンプメタル層をバンプの一部と見なしても良く、即ち、バンプ接続底部を形成する。図1Bを参照する。図1Bは、本発明の実施例における他の電子素子10の局部図である。図1Aにおける電子素子12の構造特徴と同様に、図1Bに示す電子素子10も、基板100、バンプ102、及びアンダバンプメタル層104を含むが、バンプ102とアンダバンプメタル層104との間には更に、バンプ接続底部BB（即ち、矢印で指している箇所）が設置されている。これにより、本実施例では一つのみのアンダバンプメタル層を含んでも良い。なお、これらはすべて本発明の範囲に属する。
よって、異なる電子製品又は電子素子の実際のニーズに応じて、本実施例では、バンプ及び少なくとも一つのアンダバンプメタル層の材質を適切的に選択することができ、また、バンプと基板との間に設けられるアンダバンプメタル層の数量もそれ相応に調整することができる。これは、後続の製品製造に有利である。
図1A及び図1Bを再び参照する。アンダバンプメタル層の数量にもかかわらずに、本発明の実施例では、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に欠口構造を、図1A及び図1Bの実施例の点線円で囲まれている箇所のように形成する。好ましくは、本発明の欠口構造は、バンプと基板との間の耐せん断応力性を向上させ、バンプと基板とのカップリング関係を安定化させるために用いられる。また、欠口構造の形成箇所は、バンプに隣接するアンダバンプメタル層に限定されず、即ち、欠口構造をバンプに隣接するアンダバンプメタル層に形成するのは、好ましい実施例にすぎない。従来技術においてバンプを駆動チップに有効に貼り合わせる又は設置することができないということに対して、本発明では、バンプと駆動チップとの間のバンプに隣接するアンダバンプメタル層（又は、バンプ接続底部BB）の構造設計を改良して欠口構造を形成することで、バンプが外力によるせん断応力を抵抗する能力を大幅に向上させることができる。
図2を参照する。図2は、図1Aにおける電子素子12の上面断面図である。図2に示すように、本実施例における欠口構造は、バンプ122をアンダバンプメタル層124に貼り合わせる平面に位置し、即ち、欠口構造は、バンプ122に隣接するアンダバンプメタル層124に位置する。好ましくは、上から見たとき（即ち、上面図において）、バンプ122が平面に投影されて第一断面積を形成し、アンダバンプメタル層124が該平面の投影されて第二断面積を形成し、他のアンダバンプメタル層126が該平面に投影されて第三断面積を形成することができる。これにより、バンプ122の第一断面積がアンダバンプメタル層124の第二断面積よりも大きく、他のアンダバンプメタル層126の第三断面積もアンダバンプメタル層124の第二断面積よりも大きい。この場合、本実施例では、アンダバンプメタル層124に対応する断面積が最小であり、バンプ122の断面積又はアンダバンプメタル層126の断面積がともにアンダバンプメタル層124の断面積よりも大きく、これにより、アンダバンプメタル層124から投影する面積が、バンプ122（又は、アンダバンプメタル層126）から投影する面積により覆われる／囲まれる。単一次元から見ると、バンプ122の第一断面積が第一長さ及び第一幅を含み、アンダバンプメタル層124の第二断面積が第二長さ及び第二幅を含み、アンダバンプメタル層126の第三断面積が第三長さ及び第三幅を含む。この場合、本実施例では、アンダバンプメタル層124に対応する第二長さが、バンプ122に対応する第一長さ（又は、アンダバンプメタル層126に対応する第三長さ）よりも小さく、且つ、アンダバンプメタル層124に対応する第二幅も、バンプ122に対応する第一幅（又は、アンダバンプメタル層126に対応する第三幅）よりも小さい。なお、バンプ122の断面積と、アンダバンプメタル層126の断面積と（又は、第一断面積と第三断面積とに対応する長さ／幅）の間の大小関係については、異なる実施例に基づいてそれ相応に調整することができる。これらはすべて本発明の範囲に属する。
また、本実施例では、エッチング処理により欠口構造を形成しても良い。言い換えると、本実施例では、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に対して構造破壊プロセスを行うことで、バンプをアンダバンプメタル層に貼り合わせる平面に欠口構造を形成しても良い。図3Aを参照する。図3Aは、図1Aにおける電子素子12に欠口構造を形成するフローチャートである。図3Aに示すように、ステップ300からステップ308では、電子素子12のバンプ122及びアンダバンプメタル層124、126を一連の製造プロセスによって基板120に形成することができる。例えば、ステップ300では、フォトレジスト層31及び鈍化層32を設置することで、基板120にアンダバンプメタル層124、126を形成し；ステップ302では、めっき処理を行うことで、バンプ122を形成し；ステップ304からステップ308では、一連のエッチング／剥離処理を施すことで、バンプ122及びアンダバンプメタル層124、126を形成し、且つ所定の製品設計規格に満たさせる。
また、電子素子12の耐せん断応力能力を強化するために、ステップ310のエッチング処理は、バンプ122に隣接するアンダバンプメタル層124に対して構造破壊プロセスを行うことで、欠口構造を形成することができる。好ましくは、本実施例では、エッチング処理を用いて、電子素子12に対してイオン交換／化学反応／電子遷移／ウェットエッチング／ドライエッチング処理を行うことで、バンプ122に隣接するアンダバンプメタル層124に欠口構造を形成する。本実施例では、ステップ308のアンダバンプメタル層124の外観構造に比べ、ステップ310のエッチング処理を施した後のアンダバンプメタル層124は、各辺が少なくとも0.5マイクロメートル乃至1マイクロメートルの距離後退し、これにより、アンダバンプメタル層124に対応する断面積は、バンプ122及びアンダバンプメタル層126の断面積よりも小さくなり、いわゆる欠口構造を形成する。もちろん、当業者は、本実施例に例示している各類型のエッチング処理を置換し又は組み合わせることで、バンプに隣接するアンダバンプメタル層に欠口構造を形成することもでき、これらはすべて本発明の範囲に属する。また、欠口構造の形成箇所は、図3Aのアンダバンプメタル層124に限定されず、当業者が理解すべきは、欠口構造は図3Aのアンダバンプメタル層126（図示せず）に形成することもできる。言い換えると、他の実施例では、ステップ310では、アンダバンプメタル層126に対してエッチング処理を行うことで、アンダバンプメタル層126に欠口構造を形成することもでき、これにより、アンダバンプメタル層126に対応する投影断面積（又は、投影断面積に対応する長さ／幅）が、バンプ122及びアンダバンプメタル層124に対応する投影断面積（又は、投影断面積に対応する長さ／幅）よりも小さい。これらはすべて本発明の範囲に属する。
また、図3B及び図3Cを参照する。図3Bは、図3A中のステップ310完成後の電子素子12の細部を示す図である。図3Cは、図3A中のステップ310完成後の電子素子12の上面図である。図3Bに示すように、バンプ122は、ｘ軸方向に沿って第一長さL1（即ち、バンプ122から投影する最も長い幅）を有し、且つ、図3Cに投影されて第一面積a1に対応することができ、アンダバンプメタル層126の基板120に貼り合わせる／接触する部分は、ｘ軸方向に沿って第二長さL2（即ち、アンダバンプメタル層126の基板120に貼り合わせる／接触する部分から投影する幅）を有し、且つ、図3Cに投影されて第二面積a2に対応することができる。このようにして、本実施例では、さらに、開口率を「開口率＝第二面積a2／第一面積a1」のように定義し、且つ、開口率が5%である（又は、5%より小さい）ときに、本実施例で提供されるバンプ122は、依然として、基板120（例えば、チップ）と良好な接合を保つことができる。また、図3Bはさらに拡大図C1を含み、それは、バンプ122、アンダバンプメタル層124、及びアンダバンプメタル層126の設置方式をさらに示すことができる。好ましくは、ｘ軸方向から見ると、アンダバンプメタル層124は、バンプ122（又は、アンダバンプメタル層126）に比べ、内へ長さｍ（即ち、ｘ軸方向に沿って、欠口構造が対応する長さ）縮み、また、ｙ軸方向から見ると、アンダバンプメタル層126は、厚みｎを含む。このようにして、本実施例では、長さｍが厚みｎの四分の一以上である最適な実施態様を有し、これにより、本実施例におけるバンプの基板に対しての耐せん断応力の能力が最適であり、なお、本発明はこれに限定されない。また、図3Cに示すように、本実施例は、図2の上面図に類似したものであり、両者の相違点は、図3Cにおいてさらに完成後の電子素子12の凹溝構造を示していることにあり、例えば、アンダバンプメタル層126はさらに第一凹溝断面積A1を含み、、アンダバンプメタル層124はさらに第二凹溝断面積A2を含み、且つ、図3Cも図2の実施形態に合致し、即ち、第二凹溝断面積A2も第一凹溝断面積A1により覆われる／囲まれる。この場合、バンプ122又はアンダバンプメタル層126に対応する断面積（長さ又は幅）に比べ、本実施例では、アンダバンプメタル層124に対応する断面積（又は、凹溝断面積、断面積の長さ及び幅）がともに最小であり、これにより、バンプの基板に対しての好適な耐せん断応力の能力を提供することができる。
図4を参照する。図4は、本発明の実施例における電子素子に欠口構造を形成する前後で行われたせん断試験の比較図である。図4に示すように、欠口構造が形成されていない電子素子に対して行われたせん断試験により得られたせん断応力を第一せん断応力とし、本実施例においてバンプに隣接するアンダバンプメタル層に欠口構造を形成しているものに対して行われたせん断試験により得られたせん断応力を第二せん断応力とすると、図4の比較図から分かるように、第一せん断応力は、普遍的に第二せん断応力よりも小さく、即ち、本実施例で提供された欠口構造形成済みの電子素子は、比較的大きい外力によるせん断応力を耐えることができ、比較的強い耐せん断応力能力を有するため、バンプは基板から剥離し難い。
また、本実施例における電子素子の製造方法は、図５に示す製造フロー50に纏められ、且つプログラムコードとされて製造マシンの記憶装置に保存され得る。これにより、電子素子の製造プロセスでは、欠口構造を形成することで、その耐せん断応力能力を向上させることができる。図5に示すように、製造フロー50は、以下のステップを含む。
ステップ500：スタート；
ステップ502：基板にアンダバンプメタル層及びバンプを順次設置し；
テップ504：アンダバンプメタル層に対してエッチング処理を行って欠口構造を形成し；
ステップ506：エンド。
簡単に言うと、異なる電子製品又は電子素子の製造プロセスに合わせて、本実施例における製造フロー50に対応するプログラムコードは、各種の製造マシンの記憶装置に保存することができ、また、ステップ502の処理が完成した後（又は、異なる電子製品又は電子素子に対応する各種の複雑な処理が完成した後）に、更にステップ504のエッチング処理を行うことで、バンプに隣接するアンダバンプメタル層（又は、バンプ接続底部）に欠口構造を形成することで、各種の電子素子の耐せん断応力能力を強化することができる。これにより、欠口構造を有する電子素子は、後続の切割、研磨、又はパッケージング処理において、比較的高い歩留りを提供することができ、また、バンプが基板（又は、駆動チップ）から剥離する可能性を低減することもできる。その同時に、駆動チップの小型化の設計規格の下で、本実施例では、より柔軟なレイアウト設計を提供することで、同じ基板面積上でより多くの配線を収納／設置することもできる。なお、欠口構造に対応するサイズについては、本実施例では更にユーザインタフェースを設け、ステップ504の前で、使用者がエッチング処理に対応する処理時間を設定することで調整することができる。これらはすべて本発明の範囲に属する。
もちろん、異なる電子製品／素子の実際のニーズに応じて、アンダバンプメタル層の材質及び数量を適切に調整し、そして、バンプと基板との間において複数のアンダバンプメタル層をスタックして階段状構造を形成し、また、バンプに隣接する少なくとも一つのアンダバンプメタル層に欠口構造を設置し、即ち、少なくとも、バンプに隣接するアンダバンプメタル層の断面積を最小にすることもできる。なお、他のアンダバンプメタル層又はバンプの断面積については、電子製品又は電子素子に基づいて適切に調整することができる。これらはすべて本発明の範囲に属する。
ゆえに、本発明の実施例では、改良された構造設計を有する電子素子及び製造方法を提供し、バンプに隣接するアンダバンプメタル層に欠口構造を形成することで、電子素子の耐せん断応力能力を向上させ、電子素子の製造又は関連する切割、研磨、又はパッケージング処理のコストを低減することができると同時に、電子素子の生産歩留りを上げることもできる。
以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。
10、12 電子素子
100、120 基板
102、122 バンプ
104、124、126 アンダバンプメタル層
300、302、304、306、308、310、500、502、504、506 ステップ
31 フォトレジスト層
32 鈍化層
50 製造プロセス
BB バンプ接続底部
a1 第一面積
a2 第二面積
A1 第一凹溝断面積
A2 第二凹溝断面積
C1 拡大図
L1 第一長さ
L2 第二長さ
ｍ 長さ
ｎ 厚み

Claims (12)

  1. 電子製品のための電子素子であって、
    基板；
    前記基板の上に設置されており、前記電子製品と電気的に接続するためのバンプ；及ひ
    前記バンプと前記基板との間に設置されており、前記バンプを前記基板に貼り合わせるための少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、
    前記アンダバンプメタル層には、前記バンプと前記基板との間の耐せん断応力能力を向上させ、前記バンプと前記基板とのカップリング関係を安定化させるための欠口構造が形成されている、電子素子。
  2. 請求項1に記載の電子素子であって、
    前記バンプの材質が前記アンダバンプメタル層の材質と同じである時に、前記アンダバンプメタル層は、前記バンプの一部を形成し、
    前記バンプの材質が前記アンダバンプメタル層の材質と異なる時に、前記バンプ及び前記アンダバンプメタル層は、スタックされて設置されている金属結合体である、電子素子。
  3. 請求項1に記載電子素子であって、
    前記欠口構造は、前記バンプを前記アンダバンプメタル層に貼り合わせる平面に位置し、
    前記バンプの断面積は、前記アンダバンプメタル層の断面積よりも大きい、電子素子。
  4. 請求項1に記載の電子素子であって、
    エッチング処理により、前記アンダバンプメタル層に対して構造破壊プロセスを行うことで、前記バンプを前記アンダバンプメタル層に貼り合わせる平面に前記欠口構造を形成している、電子素子。
  5. 請求項1に記載の電子素子であって、
    前記アンダバンプメタルと前記基板との間に設置されている他のアンダバンプメタル層を更に含み、
    前記他のアンダバンプメタル層の断面積は、前記アンダバンプメタル層の断面積よりも大きい、電子素子。
  6. 請求項5に記載の電子素子であって、
    前記アンダバンプメタル層及び前記他のアンダバンプメタル層は、スタックされて形成されている階段状構造である、電子素子。
  7. 電子製品の電子素子のための製造方法であって、
    前記電子素子は、基板、バンプ、及び少なくとも一つのアンダバンプメタル（Under bump metal、UBM）層を含み、
    前記製造方法は、
    前記基板の上に順に前記アンダバンプメタル層及び前記バンプを設置し；及び
    前記アンダバンプメタル層に対してエッチング処理を行うことで欠口構造を形成することを含み、
    前記欠口構造は、前記バンプと前記基板との間の耐せん断応力能力を向上させ、前記バンプと前記基板とのカップリング関係を安定化させるために用いられる、製造方法。
  8. 請求項7に記載の製造方法であって、
    前記バンプの材質が前記アンダバンプメタル層の材質と同じである時に、前記アンダバンプメタル層は、前記バンプの一部を形成し、
    前記バンプの材質が前記アンダバンプメタル層の材質と異なる時に、前記バンプ及び前記アンダバンプメタル層は、スタックされて設置された金属結合体である、製造方法。
  9. 請求項7に記載の製造方法であって、
    前記欠口構造は、前記バンプを前記アンダバンプメタル層に貼り合わせる平面に位置し、
    前記バンプの断面積は、前記アンダバンプメタル層の断面積よりも大きい、製造方法。
  10. 請求項7に記載の製造方法であって、
    前記エッチング処理により、前記アンダバンプメタル層に対して構造破壊プロセスを行うことで、前記バンプを前記アンダバンプメタル層に貼り合わせる平面に前記欠口構造を形成する、製造方法。
  11. 請求項7に記載の製造方法であって、
    前記アンダバンプメタルと前記基板との間に他のアンダバンプメタル層を形成することを更に含み、
    前記他のアンダバンプメタル層の断面積は、前記アンダバンプメタル層の断面積よりも大きい、製造方法。
  12. 請求項11に記載の製造方法であって、
    前記アンダバンプメタル層及び前記他のアンダバンプメタル層は、スタックされて段階状構造を形成する、製造方法。
JP2015219506A 2015-06-26 2015-11-09 電子素子及び製造方法 Active JP6324361B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562184910P 2015-06-26 2015-06-26
US62/184,910 2015-06-26

Publications (2)

Publication Number Publication Date
JP2017017302A true JP2017017302A (ja) 2017-01-19
JP6324361B2 JP6324361B2 (ja) 2018-05-16

Family

ID=57601340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015219506A Active JP6324361B2 (ja) 2015-06-26 2015-11-09 電子素子及び製造方法

Country Status (5)

Country Link
US (2) US9773746B2 (ja)
JP (1) JP6324361B2 (ja)
KR (1) KR101702975B1 (ja)
CN (2) CN106298711A (ja)
TW (1) TWI599276B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599276B (zh) * 2015-06-26 2017-09-11 矽創電子股份有限公司 電子元件與製造方法
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構
KR102617086B1 (ko) 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
US11410947B2 (en) 2019-12-19 2022-08-09 Texas Instruments Incorporated Brass-coated metals in flip-chip redistribution layers
US20230139919A1 (en) * 2021-11-04 2023-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless Bonding Layers In Semiconductor Packages and Methods of Forming the Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141158A (ja) * 1984-12-13 1986-06-28 Fuji Electric Co Ltd バンプ電極形成方法
JPH06177136A (ja) * 1992-10-09 1994-06-24 Nippondenso Co Ltd バンプ電極をもつ回路装置
JP2000124265A (ja) * 1998-10-14 2000-04-28 Lucent Technol Inc Ｉｃチップを支持基板に接合する方法
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
JP2009231681A (ja) * 2008-03-25 2009-10-08 Citizen Watch Co Ltd 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
CN1437232A (zh) 2002-02-05 2003-08-20 亚太优势微系统股份有限公司 晶片级封装的结构及其制作方法
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
TW577158B (en) * 2002-11-29 2004-02-21 Advanced Semiconductor Eng Method for forming UBM pads and bumps on wafer
JP2004235420A (ja) 2003-01-30 2004-08-19 Seiko Epson Corp 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
US7538033B2 (en) 2005-06-14 2009-05-26 John Trezza Post-attachment chip-to-chip connection
US7053490B1 (en) * 2005-07-27 2006-05-30 Semiconductor Manufacturing International (Shanghai) Corporation Planar bond pad design and method of making the same
TWI302370B (en) 2006-05-24 2008-10-21 Int Semiconductor Tech Ltd Package structure for flip-chip compression
KR20090106913A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI599276B (zh) * 2015-06-26 2017-09-11 矽創電子股份有限公司 電子元件與製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141158A (ja) * 1984-12-13 1986-06-28 Fuji Electric Co Ltd バンプ電極形成方法
JPH06177136A (ja) * 1992-10-09 1994-06-24 Nippondenso Co Ltd バンプ電極をもつ回路装置
JP2000124265A (ja) * 1998-10-14 2000-04-28 Lucent Technol Inc Ｉｃチップを支持基板に接合する方法
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
JP2009231681A (ja) * 2008-03-25 2009-10-08 Citizen Watch Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI599276B (zh) 2017-09-11
US9773746B2 (en) 2017-09-26
KR20170001541A (ko) 2017-01-04
JP6324361B2 (ja) 2018-05-16
CN114373730A (zh) 2022-04-19
KR101702975B1 (ko) 2017-02-06
TW201701733A (zh) 2017-01-01
US10163769B2 (en) 2018-12-25
US20170345784A1 (en) 2017-11-30
CN106298711A (zh) 2017-01-04
US20160379949A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
JP6324361B2 (ja) 電子素子及び製造方法
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US9312213B2 (en) Bump structures having an extension
US7638881B2 (en) Chip package
TWI581690B (zh) 封裝裝置及其製作方法
TWI421982B (zh) 半導體導線元件及其製造方法
JP2009246337A (ja) 半導体装置及びその製造方法
TWI685074B (zh) 晶片封裝結構及相關引腳接合方法
US20130326873A1 (en) Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
US9408313B2 (en) Packaging substrate and method of fabricating the same
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
CN109037089B (zh) 重布线层的测试方法
JP4744259B2 (ja) 半導体装置およびその製造方法
JP2010161222A (ja) 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ
US7830024B2 (en) Package and fabricating method thereof
KR20090032225A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법
CN109637995B (zh) 基板结构、封装结构及其制造方法
JP2005311043A (ja) 半導体装置とこの検査方法および検査装置
US20070007670A1 (en) Reworkable bond pad structure
JP2002196703A (ja) 半導体素子の実装構造及びその構造を有する液晶表示装置
CN108633175B (zh) 线路板堆叠结构及其制作方法
JP5130867B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH10340923A (ja) 半導体装置の接続方法
JP3947190B2 (ja) 半導体チップの実装方法
TWI387020B (zh) 用於一半導體積體電路之導電結構及其成形方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180410

R150 Certificate of patent or registration of utility model

Ref document number: 6324361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250