JP2017009440A - 半導体集積回路、オーディオアンプ回路、電子機器 - Google Patents

Abstract

【課題】組み立て工程後に電気的特性を検査／解析可能な半導体集積回路を提供する。
【解決手段】パルス変調器３２０は、アナログ電圧Ｖ_ＩＮを受け、アナログ電圧Ｖ_ＩＮに応じて変調されたパルス信号Ｓ１を生成する。出力段３３０は、パルス信号Ｓ１に応じたスイッチング信号Ｓ２を、出力端子ＯＵＴに発生させる。半導体集積回路３００は、パルス変調器３２０に対するアナログ電圧Ｖ_ＩＮとして、（i）通常動作時に使用すべきメイン信号Ｖ_ＭＡＩＮが入力される通常モードと、（ii）半導体集積回路３００内において生成される少なくともひとつの内部アナログ信号Ｖ_ＡＵＸが入力されるテストモードとが切りかえ可能である。
【選択図】図２

Description

本発明は、半導体集積回路に関し、特にその検査、解析技術に関する。

図１（ａ）〜（ｃ）は、半導体集積回路３００を示す模式図である。図１（ａ）には、前工程により回路素子が形成された半導体基板（チップ、あるいはダイともいう）３０２が模式的に示される。半導体基板３０２の素子形成領域３０２ａには、トランジスタ、配線、抵抗などの回路素子が集積化され、半導体基板３０２の外周部のＩ／Ｏ領域３０２ｂには、複数のＩ／Ｏパッド３０４が形成される。

図１（ｂ）は、後工程における半導体集積回路３００が示される。半導体基板３０２は、アイランド３０９上に実装（ダイボンディング）される。半導体集積回路３００のＩ／Ｏパッド３０４はそれぞれ、対応するリード端子（ピン）３０８と、ボンディングワイヤ３１０を介して電気的に接続される。ワイヤボンディング工程の後、半導体集積回路３００は樹脂３１２により封止される。半導体集積回路３００は、電気的特性の検査を経て正常品が選別され、出荷される。

近年の半導体集積回路３００の多機能化、集積度の向上にともない、検査工程で検査すべき電気的特性の項目数が増加の一途をたどっている。しかしながらリード端子３０８の個数（端子数）には限りがあることから、すべてをモールド封止後にすべての特性を検査することは困難である。

そこで半導体基板３０２には、図１（ａ）、（ｂ）に示すように、Ｉ／Ｏパッド３０４とは別に、検査パッド３０６が設けられる。検査パッド３０６には、半導体基板３０２の内部で検査対象であるが、Ｉ／Ｏパッド３０４とは接続されないノードが接続される。たとえば半導体基板３０２には、バンドギャップリファレンス回路などの基準電圧源３０３が内蔵され、基準電圧源３０３の出力ノードは、検査パッド３０６に接続される。

パッケージ工程の前のウェハ検査において、検査パッド３０６にプローブを接触させることで、基準電圧源３０３の電圧Ｖ_ＲＥＦを検査することができる。検査パッド３０６の個数を増やせば、リード端子３０８の個数を増やさずに、多くの電気的特性を検査することができる。

特開２０００−３４６９０９号公報

本発明者は、図１の半導体集積回路３００について検討した結果、以下の課題を認識するに至った。

半導体集積回路３００は、正常品として出荷された後に、何らかの不具合や故障が発生する場合がある。あるいはウェハ検査で良品と判定されても、組み立て工程後の検査で不良と判定される場合がある。ところがモールド封止後において、検査パッド３０６にアクセスすることができないため、半導体集積回路３００の解析が制限されるという問題がある。なおこの問題を当業者の一般的な認識と捉えてはならない。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、組み立て工程後に電気的特性を検査／解析可能な半導体集積回路の提供にある。

本発明のある態様は、半導体集積回路に関する。半導体集積回路は、出力端子と、アナログ電圧を受け、アナログ電圧に応じて変調されたパルス信号を生成するパルス変調器と、パルス信号に応じたスイッチング信号を、出力端子に発生させる出力段と、を備える。半導体集積回路は、パルス変調器にアナログ電圧として、（i）通常動作時に使用すべきメイン信号が入力される通常モードと、（ii）半導体集積回路内において生成される少なくともひとつの内部アナログ信号が入力されるテストモードとが切りかえ可能である。

この態様によると、テストモードに設定すると、スイッチング端子からは、内部アナログ信号の電圧レベルに応じたスイッチングパルスが出力される。したがってこのスイッチングパルスを解析することで、組み立て工程後において、内部アナログ信号を測定でき、電気的特性を検査／解析できる。また、パルス変調器への入力を切りかえるための構成を追加すれば足りるため、コストアップは無視できるという利点もある。

ある態様において、半導体集積回路は、メイン信号と少なくともひとつの内部アナログ信号を受け、ひとつを選択してパルス変調器に出力するマルチプレクサをさらに備えてもよい。
マルチプレクサの状態を切り替えることで、通常モードとテストモードを切り替えることができる。

ある態様において、少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵されるセンサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵される過熱保護回路の温度センサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、半導体集積回路に内蔵される過電流保護回路の電流センサの検出電圧を含んでもよい。少なくともひとつの内部アナログ信号は、基準電圧を含んでもよい。少なくともひとつの内部アナログ信号は、保護回路のしきい値電圧を含んでもよい。

ある態様において半導体集積回路は、デジタル信号処理回路をさらに備え、テストモードにおいて出力段に、（iii）デジタル信号処理回路において生成される少なくともひとつの内部デジタル信号が入力可能であってもよい。

ある態様において出力段は、電源端子と出力端子の間に設けられたハイサイドトランジスタと、出力端子と接地端子の間に設けられたローサイドトランジスタと、パルス信号に応じて、ハイサイドトランジスタおよびローサイドトランジスタを駆動するドライバと、を含んでもよい。

本発明の別の態様は、オーディオアンプ回路に関する。オーディオアンプ回路は、上述のいずれかの半導体集積回路を備えてもよい。パルス変調器は、その反転入力端子に、アナログ電圧と帰還された出力端子の電圧を受け、その非反転入力端子に基準電圧を受けるエラーアンプと、エラーアンプの出力電圧を周期電圧と比較し、比較結果を示すパルス信号を出力するコンパレータと、を含んでもよい。出力段はＤ級アンプを含んでもよい。

本発明の別の態様は、電子機器に関する。電子機器は、電気音響変換素子と、電気音響変換素子を駆動するオーディオアンプ回路と、を備えてもよい。

本発明の別の態様において半導体集積回路は、スイッチングレギュレータの制御回路であってもよい。また別の態様において半導体集積回路は、モータドライバ回路であってもよい。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、組み立て工程後に電気的特性を検査／解析できる。

図１（ａ）〜（ｃ）は、半導体集積回路を示す模式図である。 実施の形態に係る半導体集積回路の回路図である。 図３（ａ）〜（ｃ）は、内部アナログ信号Ｖ_ＡＵＸを示す回路図である。 図４（ａ）は、通常モードの波形図であり、図４（ｂ）は、テストモードの波形図である。 テストモードにおける半導体集積回路およびその周辺回路を示す等価回路図である。 半導体集積回路を備えるオーディオアンプＩＣの回路図である。 半導体集積回路を備えるスイッチングレギュレータの制御ＩＣの回路図である。 半導体集積回路を備えるモータドライバＩＣの回路図である。 変形例に係る半導体集積回路のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る半導体集積回路３００の回路図である。半導体集積回路３００は、パルス変調器３２０、出力段３３０、マルチプレクサ３４０を備える。また半導体集積回路３００には、電源端子（ＶＤＤ）、出力端子（ＳＷＯＵＴ）、接地端子（ＧＮＤ）が設けられる。半導体集積回路３００の用途は特に限定されず、たとえばＤ級アンプを備えるオーディオアンプ、スイッチングレギュレータの制御回路、モータドライバなどに適用可能である。

パルス変調器３２０は、アナログ電圧Ｖ_ＩＮを受け、アナログ電圧Ｖ_ＩＮに応じて変調されたパルス信号Ｓ１を生成する。パルス変調器３２０の構成、変調方式は特に限定されない。出力段３３０は、パルス信号Ｓ１に応じたスイッチング信号Ｓ２を、ＳＷＯＵＴ端子に発生させる。たとえば出力段３３０は、ハイサイドトランジスタ３３２、ローサイドトランジスタ３３４、ハイサイドドライバ３３６、ローサイドドライバ３３８を備える。ハイサイドトランジスタ３３２は、ＶＤＤ端子とＳＷＯＵＴ端子の間に設けられ、ローサイドトランジスタ３３４は、ＳＷＯＵＴ端子とＧＮＤ端子の間に設けられる。ハイサイドドライバ３３６およびローサイドドライバ３３８は、パルス信号Ｓ１に応じてハイサイドトランジスタ３３２、ローサイドトランジスタ３３４を駆動する。ハイサイドドライバ３３６は、ゲートパルスＳ３Ｈをハイサイドトランジスタ３３２のゲートに出力し、ローサイドドライバ３３８は、ゲートパルスＳ３Ｌをローサイドトランジスタ３３４のゲートに出力する。

半導体集積回路３００は、パルス変調器３２０へのアナログ電圧Ｖ_ＩＮとして、（i）通常動作時に使用すべきメイン信号Ｖ_ＭＡＩＮが入力される通常モードと、（ii）半導体集積回路３００内において生成される少なくともひとつの内部アナログ信号Ｖ_ＡＵＸ１〜Ｖ_ＡＵＸＮが入力されるテストモードとが切りかえ可能である。

マルチプレクサ３４０は、通常モードとテストモードを切りかえるために設けられる。マルチプレクサ３４０は、メイン信号Ｖ_ＭＡＩＮと、少なくともひとつの内部アナログ信号Ｖ_ＡＵＸ１〜Ｖ_ＡＵＸＮを受け、通常モードにおいてメイン信号Ｖ_ＭＡＩＮを選択し、テストモードにおいて内部アナログ信号Ｖ_ＡＵＸ１〜Ｖ_ＡＵＸＮの中からひとつを選択して、パルス変調器３２０に出力する。マルチプレクサ３４０は、制御信号ＣＮＴによって制御可能となっており、たとえば所定のアドレスのレジスタ３４２の値に応じて、マルチプレクサ３４０を制御可能となっている。レジスタ３４２の値は、外部からインタフェース回路３４４を介して書き換え可能である。たとえばＩ^２Ｃ（Inter IC）−ＢＵＳインタフェースが利用される。

レジスタ３４２の初期値は、メイン信号Ｖ_ＭＡＩＮが選択されるように定められる。したがってレジスタ３４２の値を書き換えない限りは、半導体集積回路３００は通常モードで動作する。たとえばレジスタ３４２の値が０のとき、メイン信号Ｖ_ＭＡＩＮが選択され、１〜Ｎのとき内部アナログ信号Ｖ_ＡＵＸ１〜Ｖ_ＡＵＸＮが選択される。

続いて、内部アナログ信号Ｖ_ＡＵＸについて説明する。内部アナログ信号Ｖ_ＡＵＸは特に限定されず、解析に有用な信号を選べばよい。図３（ａ）〜（ｃ）は、内部アナログ信号Ｖ_ＡＵＸを示す回路図である。

図３（ａ）は、半導体集積回路３００に内蔵される過熱保護回路３５０の回路図である。過熱保護回路３５０はサーマルシャットダウン（ＴＳＤ）回路とも称され、温度センサ３５２と、コンパレータ３５４を備える。温度センサ３５２は、チップ温度に応じた検出電圧Ｖ_ＴＳＤを生成する。温度センサ３５２の構成は特に限定されないが、たとえばダイオードと電流源を含み、ダイオードの順方向電圧Ｖ_Ｆの温度依存性を利用した回路が用いられる。あるいは、電流密度が異なる２個のダイオードを設け、２つの順方向電圧の差電圧を利用する場合もある。コンパレータ３５４は、検出電圧Ｖ_ＴＳＤを過熱保護のしきい値温度に対応するしきい値電圧Ｖ_ＴＨ１と比較し、温度がしきい値を超えたか否かを判定し、過熱状態でアサート（たとえばハイレベル）されるＴＳＤ信号を生成する。安定性を高めるためにコンパレータ３５４には、ヒステリシスを付与してもよい。

過熱保護回路３５０を備える半導体集積回路３００においては、ひとつの内部アナログ信号Ｖ_ＡＵＸ１は、温度センサ３５２の出力電圧Ｖ_ＴＳＤであってもよい。また別のひとつの内部アナログ信号Ｖ_ＡＵＸ２はしきい値電圧Ｖ_ＴＨ１であってもよい。

図３（ｂ）は、半導体集積回路３００に内蔵される過電流保護（ＯＣＰ：Over Current Protection）回路３６０の回路図である。過電流保護回路３６０は、半導体集積回路３００内部、あるいは外部のある経路に流れる監視対象の電流が、しきい値電流を超えたか否かを判定する。過電流保護回路３６０は、電流センサ３６２、コンパレータ３６４を含む。電流センサ３６２は、監視対象の電流を検出電圧Ｖ_ＣＳに変換する。たとえば図２の半導体集積回路３００においては、ハイサイドトランジスタ３３２あるいはローサイドトランジスタ３３４に流れる電流が監視対象とされる。

電流センサ３６２の構成は特に限定されないが、検出抵抗Ｒ_ＣＳを含む。検出抵抗Ｒ_ＣＳは、監視対象の電流、もしくは監視対象の電流に比例する電流の経路上に配置される。図３（ｂ）では、ハイサイドトランジスタ３３２の電流が監視対象であり、トランジスタ３６６は、ゲートがハイサイドトランジスタ３３２と共通に接続され、トランジスタ３６６にはハイサイドトランジスタ３３２の電流に比例した電流が流れる。これにより、検出抵抗Ｒ_ＣＳには、ハイサイドトランジスタ３３２の電流に比例した電圧降下（検出電圧Ｖ_ＣＳ）が発生する。コンパレータ３６４は、検出電圧Ｖ_ＣＳを過電流保護のしきい値に対応するしきい値電圧Ｖ_ＴＨ２と比較し、電流がしきい値を超えたか否かを判定し、過電流状態でアサートされるＯＣＰ信号をアサートする。ハイサイドトランジスタ３３２やローサイドトランジスタ３３４のオン抵抗を、検出抵抗Ｒ_Ｓとして利用し、ハイサイドトランジスタ３３２やローサイドトランジスタ３３４の電圧降下（ドレインソース間電圧）を検出電圧Ｖ_ＣＳとして利用してもよい。安定性を高めるためにコンパレータ３５４には、ヒステリシスを付与してもよい。

過電流保護回路３６０を備える半導体集積回路３００においては、ひとつの内部アナログ信号Ｖ_ＡＵＸ３は、電流センサ３６２が生成する検出電圧Ｖ_ＣＳであってもよい。また別のひとつの内部アナログ信号Ｖ_ＡＵＸ４はしきい値電圧Ｖ_ＴＨ２であってもよい。

図３（ｃ）は、半導体集積回路３００に内蔵される電圧源３７０を示す。電圧源３７０は、バンドギャップリファレンス回路あるいはその他の電圧源であり、安定化された基準電圧Ｖ_ＲＥＦを生成する。電圧源３７０を備える半導体集積回路３００においては、ひとつの内部アナログ信号Ｖ_ＡＵＸ５は、基準電圧Ｖ_ＲＥＦであってもよい。

そのほか、過電圧保護（ＯＶＰ：Over Voltage Protection）回路のしきい値電圧、低電圧ロックアウト（ＵＶＬＯ：Under Voltage Lock Out）回路のしきい値電圧などを、内部アナログ信号Ｖ_ＡＵＸとしてもよい。

以上が半導体集積回路３００の構成である。続いてその動作を説明する。

（通常モード）
図４（ａ）は、通常モードの波形図である。レジスタ３４２の値は初期値のゼロであり、メイン信号Ｖ_ＭＡＩＮがパルス変調器３２０に供給される。メイン信号Ｖ_ＭＡＩＮは時間とともに変化し、それに応じてスイッチング信号Ｓ２（Ｓ１）のデューティ比が変化する。

（テストモード）
モールド封止後において検査、解析が必要な場合、外部からレジスタ３４２の値を、Ｖ_ＡＵＸ１〜Ｖ_ＡＵＸＮに対応する値１〜Ｎ（≠０）に書き換えてテストモードに設定する。図５は、テストモードにおける半導体集積回路３００およびその周辺回路を示す等価回路図である。ＶＤＤ端子、ＧＮＤ端子には、通常動作時と同様に、電源電圧Ｖ_ＤＤ、接地電圧Ｖ_ＧＮＤが供給される。ＳＷＯＵＴ端子には、ローパスフィルタ４００が接続される。ローパスフィルタ４００のカットオフ周波数は、スイッチング信号Ｓ２のスイッチング周波数よりも低く定められる。ローパスフィルタ４００の形式は特に限定されず、ＬＣフィルタやＲＣフィルタを用いることができ、アクティブ、パッシブを問わず、またフィルタの次数も問わない。電圧計４０２は、ローパスフィルタ４００通過後の電圧Ｖ４を測定する。

図４（ｂ）は、テストモードの波形図である。たとえば内部アナログ信号Ｖ_ＡＵＸ１を測定する場合を説明する。このときレジスタ３４２には、値１が書き込まれ、内部アナログ信号Ｖ_ＡＵＸ１がパルス変調器３２０に入力される。パルス信号Ｓ１およびスイッチング信号Ｓ２のデューティ比ｄは、内部アナログ信号Ｖ_ＡＵＸ１の電圧レベルに応じた値となる。

電圧Ｖ４は、スイッチング信号Ｓ２（Ｓ１）の平均レベルであり、Ｖ４＝ｄ×Ｖ_ＤＤであり、内部アナログ信号Ｖ_ＡＵＸ１と相関を有する。したがって、電圧Ｖ４を測定することで、内部アナログ信号Ｖ_ＡＵＸ１の電圧レベルを測定することができる。

本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な実施例、構成例を説明する。

（第１実施例）
図６は、半導体集積回路３００を備えるオーディオアンプＩＣ（Integrated Circuit）５００の回路図である。オーディオアンプＩＣ５００において、出力段３３０は、いわゆるＤ級アンプとして機能し、外部に接続されるスピーカあるいはヘッドホンなどの電気音響変換素子を駆動する。

オーディオアンプＩＣ５００は、上述したパルス変調器３２０、出力段３３０、マルチプレクサ３４０を備える。また、過熱保護回路３５０、過電流保護回路３６０、電圧源３７０を備える。過熱保護回路３５０、過電流保護回路３６０、電圧源３７０において生成される検出電圧や、しきい値電圧、基準電圧が、内部アナログ信号Ｖ_ＡＵＸとしてマルチプレクサ３４０に入力される。

ＤＳＰ（Digital Signal Processor／Digital Sound Processorともいう）５０２は、外部から入力されるデジタルオーディオ信号Ｓ５１を処理する。ＤＳＰ５０２の機能としては、デジタルボリューム、イコライザ、バスブースト、などが例示される。Ｄ／Ａコンバータ５０４は、ＤＳＰ５０２から出力されるデジタルオーディオ信号Ｓ５２をアナログオーディオ信号Ｓ５３に変換する。このアナログオーディオ信号Ｓ５３が、メイン信号Ｖ_ＭＡＩＮとしてマルチプレクサ３４０に入力される。あるいは、オーディオアンプＩＣ５００がアナログオーディオインタフェースを備える場合、外部から入力されるアナログオーディオ信号Ｓ５４を、メイン信号Ｖ_ＭＡＩＮとしてもよい。

パルス変調器３２０は、エラーアンプ３２２、コンパレータ３２４、オシレータ３２６を備える。エラーアンプ３２２の反転入力端子（−）は、抵抗Ｒ５１を介して、マルチプレクサ３４０からのアナログ電圧Ｖ_ＩＮを受け、また抵抗Ｒ５２を介して帰還されたＳＷＯＵＴ端子のスイッチング信号Ｓ２を受ける。キャパシタＣ５１は、エラーアンプ３２２の出力と反転入力端子（＋）の間に設けられる。エラーアンプ３２２の非反転入力端子（＋）には基準電圧Ｖ_ＲＥＦが入力される。なおフィードバック系における位相補償の形式は特に限定されない。

オシレータ３２６は、三角波あるいはのこぎり波の周期電圧Ｓ５５を生成する。コンパレータ３２４は、エラーアンプ３２２の出力電圧Ｓ５６を周期電圧Ｓ５５と比較し、比較結果を示すパルス信号Ｓ１を出力する。

以上がオーディオアンプＩＣ５００の構成である。オーディオアンプＩＣ５００は、電子機器１００に搭載される。オーディオアンプＩＣ５００のＳＷＯＵＴ端子は、フィルタ１０４を介して電気音響変換素子１０２に接続される。

オーディオアンプＩＣ５００は、Ｄ級アンプである出力段３３０を１対備え、電気音響変換素子１０２は、１対のＤ級アンプに対して、ＢＴＬ（Bridged Transless／Bridge-Tied Load）形式で接続されてもよい。

なおパルス変調器３２０の構成は図６のそれには限定されず、別の形式としてもよい。

（第２実施例）
図７は、半導体集積回路３００を備えるスイッチングレギュレータ（ＤＣ／ＤＣコンバータ）の制御ＩＣ６００の回路図である。スイッチングレギュレータ６０２は降圧型であり、ハイサイドトランジスタ３３２、ローサイドトランジスタ３３４、インダクタＬ６１および出力キャパシタＣ６１は、一般的な同期整流型降圧コンバータのトポロジーで配置される。ハイサイドトランジスタ３３２は、スイッチングトランジスタ、ローサイドトランジスタ３３４は同期整流トランジスタとして機能する。

スイッチングレギュレータ６０２の出力電圧Ｖ_ＯＵＴは、制御ＩＣ６００のフィードバック端子ＦＢに入力される。出力電圧Ｖ_ＯＵＴは抵抗Ｒ６１，Ｒ６２によって分圧され、分圧後の電圧が、メイン電圧Ｖ_ＭＡＩＮとしてマルチプレクサ３４０に入力される。

抵抗Ｒ７１，Ｒ２７は、ＦＢ端子の電圧Ｖ_ＯＵＴと内部アナログ信号Ｖ_ＡＵＸを分圧し、分圧後の電圧を、マルチプレクサ３４０に入力する。抵抗Ｒ７１，Ｒ７２を設けることにより、テストモードにおいても出力電圧Ｖ_ＯＵＴからの帰還がかかることとなる。

テストモードにおいては、インダクタＬ６１，Ｃ６１が制御ＩＣ６００に接続される。エラーアンプ３２２の出力Ｓ５６が、コンパレータ３２４、出力段３３０を通過し、ＳＷＯＵＴ端子には内部アナログ信号Ｖ_ＡＵＸに応じたスイッチング信号Ｓ２が発生する。したがってスイッチング信号Ｓ２を監視することにより、内部アナログ電圧Ｖ_ＡＵＸを測定することができる。

なお内部アナログ信号Ｖ_ＡＵＸについては、抵抗Ｒ７１，Ｒ７２を省略して、マルチプレクサに直接入力してもよい。この場合、テストモードにおいて、ＳＷＯＵＴ端子のスイッチング信号Ｓ２のデューティ比に応じて、内部アナログ信号Ｖ_ＡＵＸを測定してもよい。

なおパルス変調器３２０の構成は、図７のそれには限定されず、別の形式としてもよい。また、スイッチングレギュレータ６０２は、昇圧型あるいは昇降圧型であってもよく、またトランスを用いたフライバックコンバータあるいはフォワードコンバータであってもよい。また、定電圧出力ではなく定電流出力のコンバータにも適用可能である。

（第３実施例）
図８は、半導体集積回路３００を備えるモータドライバＩＣ７００の回路図である。モータドライバＩＣ７００は、単相モータ７０２を駆動する。ホール素子７０４は、単相モータ７０２のロータの位置を示す一対のホール信号Ｈ＋，Ｈ−を生成する。駆動アンプ７１０、７１２はそれぞれ、ホール信号Ｈ＋，Ｈ−を逆極性で増幅し、単相モータ７０２の両端に出力する。マルチプレクサ３４０にはメイン電圧Ｖ_ＭＡＩＮとして、単相モータ７０２のトルク（回転数）を指示する電圧が入力される。内部アナログ信号Ｖ_ＡＵＸについては、上述した通りである。パルス変調器３２０が生成するパルス信号Ｓ１は、駆動アンプ７１０、７１２それぞれに入力される。

駆動アンプ７１０、７１２は、出力段３３０に相当する。駆動アンプ７１０はプッシュプル出力形式を有し、したがって図１のハイサイドトランジスタ３３２、ローサイドトランジスタ３３４を含む。駆動アンプ７１２についても同様である。ハイサイドトランジスタ３３２、ローサイドトランジスタ３３４は、パルス信号Ｓ１に応じてスイッチングする。駆動アンプ７１０の出力電圧Ｖ_ＯＵＴ１は、その包絡線がホール信号Ｈ＋，Ｈ−に応じて変化し、パルス信号Ｓ１に応じてスイッチングした波形を有する。駆動アンプ７１２についても駆動アンプ７１０と同様である。

パルス変調器３２０の構成は特に限定されない。単相モータ７０２は、三相モータであってもよい。またホール素子７０４を用いないセンサレス方式のモータドライバＩＣ７００にも本発明は適用可能である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
出力段３３０について、いくつかの変形例が存在する。たとえばハイサイドトランジスタ３３２は、ＮチャンネルＭＯＳＦＥＴであってもよい。この場合、適切な電圧レベルのゲートパルスＳ３Ｈを生成するために、ブートストラップ回路を追加すればよい。
ハイサイドトランジスタ３３２、ローサイドトランジスタ３３４はディスクリート素子であり、半導体集積回路３００に外付けされてもよい。この場合、半導体集積回路３００の出力端子は、ハイサイドドライバ３３６、ローサイドドライバ３３８の出力ノードとなる。またハイサイドトランジスタ３３２、ローサイドトランジスタ３３４は、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

（第２変形例）
実施の形態では、マルチプレクサ３４０を、レジスタ３４２の値に応じて制御したが本発明はそれには限定されない。たとえばマルチプレクサ３４０を制御するための制御ピン（端子）を追加で設け、その制御ピンの電圧レベルで、マルチプレクサ３４０を切かえるよう構成してもよい。

（第３変形例）
テストモードにおける測定に関して、図４のローパスフィルタ４００、電圧計４０２を省略し、スイッチング信号Ｓ２のデューティ比あるいはパルス幅を、デジタルカウンタやアナログタイマー回路を用いて測定するようにしてもよい。この場合、測定されたデューティ比にもとづいて、内部アナログ信号Ｖ_ＡＵＸの電圧レベルを間接的に測定できる。

（第４変形例）
パルス変調器３２０として、ＰＷＭの他、ＰＦＭ（Pulse Frequency Modulation）、ＰＤＭ（Pulse Density Modulation）を利用してもよい。

（第５変形例）
図９は、変形例に係る半導体集積回路３００ａのブロック図である。ここでは半導体集積回路３００ａの用途として図６と同様にオーディオアンプＩＣ５００ａを説明する。オーディオアンプＩＣ５００ａでは、テストモードにおいて、出力段３３０への入力として、パルス変調器３２０が生成するパルス信号Ｓ１に代えて、ＤＳＰ５０２において生成される少なくともひとつの内部デジタル信号Ｄ_ＡＵＸが選択可能となっている。内部デジタル信号Ｄ_ＡＵＸは、シリアルデータ、パラレルデータであってもよいし、クロック信号であってもよい。あるいは内部デジタル信号Ｄ_ＡＵＸは、ＤＳＰ５０２により生成されたＰＷＭ信号やＰＤＭ信号であってもよい。出力段３３０の前段には、その入力を選択するためのマルチプレクサ５０６が設けられる。

テストモードにおいて内部デジタル信号Ｄ_ＡＵＸを選択することにより、ＳＷＯＵＴ端子から内部デジタル信号Ｄ_ＡＵＸを取り出すことができる。したがってＤＳＰ５０２の動作状態を解析することができる。なお半導体集積回路３００ａの用途は、オーディオアンプには限定されず、モータドライバやＤＣ／ＤＣコンバータの制御回路であってもよい。

（第６変形例）
半導体集積回路３００のパッケージの種類は特に限定されず、図１に示すＤＩＰ（Dual Inline Package）のほか、ＳＩＰ（Single Inline Package）、ＰＧＡ（Pin Grid Array）、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid Array）パッケージなどさまざまなパッケージに適用可能である。

（第７変形例）
また半導体集積回路３００は、ＡＳＩＣ（Application Specified IC）には限定されず、汎用マイコン、ＦＰＧＡ（Field Programmable Gate Array）などにも適用しうる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…電子機器、１０２…電気音響変換素子、１０４…フィルタ、３００…半導体集積回路、３０２…半導体基板、３０４…Ｉ／Ｏパッド、３０６…検査パッド、３０８…リード端子（ピン）、３０９…アイランド、３１０…ボンディングワイヤ、３１２…樹脂、３２０…パルス変調器、３２２…エラーアンプ、３２４…コンパレータ、３２６…オシレータ、Ｒ５１，Ｒ５２，Ｒ６１，Ｒ６２，Ｒ７１，Ｒ７２…抵抗、Ｃ５１…キャパシタ、３３０…出力段、３３２…ハイサイドトランジスタ、３３４…ローサイドトランジスタ、３３６…ハイサイドドライバ、３３８…ローサイドドライバ、３４０…マルチプレクサ、３４２…レジスタ、３５０…過熱保護回路、３５２…温度センサ、３５４…コンパレータ、３６０…過電流保護回路、３６２…電流センサ、３６４…コンパレータ、３７０…電圧源、４００…ローパスフィルタ、４０２…電圧計、５００…オーディオアンプＩＣ、５０２…ＤＳＰ、５０４…Ｄ／Ａコンバータ、５０６…マルチプレクサ、６００…制御ＩＣ、６０２…スイッチングレギュレータ、Ｌ６１…インダクタ、Ｃ６１…出力キャパシタ、７００…モータドライバＩＣ、７０２…単相モータ、７０４…ホール素子、７１０，７１２…駆動アンプ、Ｓ１…パルス信号、Ｓ２…スイッチング信号、Ｓ３Ｈ，Ｓ３Ｌ…ゲートパルス、Ｖ_ＭＡＩＮ…メイン電圧、Ｖ_ＡＵＸ…内部アナログ信号、Ｄ_ＡＵＸ…内部デジタル信号。

Claims (13)

1. 半導体集積回路であって、
   出力端子と、
   アナログ電圧を受け、前記アナログ電圧に応じて変調されたパルス信号を生成するパルス変調器と、
   前記パルス信号に応じたスイッチング信号を、前記出力端子に発生させる出力段と、
   を備え、
   前記パルス変調器に前記アナログ電圧として、（i）通常動作時に使用すべきメイン信号が入力される通常モードと、（ii）前記半導体集積回路内において生成される少なくともひとつの内部アナログ信号が入力されるテストモードとが切りかえ可能であることを特徴とする半導体集積回路。
2. 前記メイン信号と前記少なくともひとつの内部アナログ信号を受け、ひとつを選択して前記パルス変調器に出力するマルチプレクサをさらに備えることを特徴とする請求項１に記載の半導体集積回路。
3. 前記少なくともひとつの内部アナログ信号は、前記半導体集積回路に内蔵されるセンサの検出電圧を含むことを特徴とする請求項１または２に記載の半導体集積回路。
4. 前記少なくともひとつの内部アナログ信号は、前記半導体集積回路に内蔵される過熱保護回路の温度センサの検出電圧を含むことを特徴とする請求項１から３のいずれかに記載の半導体集積回路。
5. 前記少なくともひとつの内部アナログ信号は、前記半導体集積回路に内蔵される過電流保護回路の電流センサの検出電圧を含むことを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
6. 前記少なくともひとつの内部アナログ信号は、基準電圧を含むことを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
7. 前記少なくともひとつの内部アナログ信号は、保護回路のしきい値電圧を含むことを特徴とする請求項１から６のいずれかに記載の半導体集積回路。
8. デジタル信号処理回路をさらに備え、
   （iii）テストモードにおいて前記出力段に、前記デジタル信号処理回路において生成される少なくともひとつの内部デジタル信号が入力可能であることを特徴とする請求項１から７のいずれかに記載の半導体集積回路。
9. 前記出力段は、
   電源端子と前記出力端子の間に設けられたハイサイドトランジスタと、
   前記出力端子と接地端子の間に設けられたローサイドトランジスタと、
   前記パルス信号に応じて、前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動するドライバと、
   を含むことを特徴とする請求項１から８のいずれかに記載の半導体集積回路。
10. 請求項１から９のいずれかに記載の半導体集積回路を備え、
    前記パルス変調器は、
    その反転入力端子に、前記アナログ電圧と帰還された前記出力端子の電圧を受け、その非反転入力端子に基準電圧を受けるエラーアンプと、
    前記エラーアンプの出力電圧を周期電圧と比較し、比較結果を示す前記パルス信号を出力するコンパレータと、
    を含み、
    前記出力段はＤ級アンプを含むことを特徴とするオーディオアンプ回路。
11. 電気音響変換素子と、
    前記電気音響変換素子を駆動する請求項１０に記載のオーディオアンプ回路と、
    を備えることを特徴とする電子機器。
12. スイッチングレギュレータの制御回路であることを特徴とする請求項１から９のいずれかに記載の半導体集積回路。
13. モータドライバ回路であることを特徴とする請求項１から９のいずれかに記載の半導体集積回路。

Images