JP2016537501A - ナノメートルスケールの特徴を直接形成する方法及び装置 - Google Patents

ナノメートルスケールの特徴を直接形成する方法及び装置 Download PDF

Info

Publication number
JP2016537501A
JP2016537501A JP2016515362A JP2016515362A JP2016537501A JP 2016537501 A JP2016537501 A JP 2016537501A JP 2016515362 A JP2016515362 A JP 2016515362A JP 2016515362 A JP2016515362 A JP 2016515362A JP 2016537501 A JP2016537501 A JP 2016537501A
Authority
JP
Japan
Prior art keywords
workpiece
pointed
plate
cusp
cusps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016515362A
Other languages
English (en)
Inventor
ジェームズ フランシス マック，
ジェームズ フランシス マック，
スティーヴ モファット，
スティーヴ モファット，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016537501A publication Critical patent/JP2016537501A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

工作物上にナノメートルサイズの特徴を形成するための装置及びその装置の使用は、複数の個々のバイアス可能な尖状部を含み、各尖状部は、１０ｎｍ以下の程度の直径を有している。反応物の存在下で工作物の表面上に尖状部を移動させることによって、電流フォトリソグラフィーの分解下で、サブミクロンのサイズの工作物に特徴を直接形成することができる。特徴は、工作物内にエッチングされ、又はその上に形成されてよい。【選択図】 図１

Description

本明細書中の実施形態は、工作物の表面上又は表面内にサブミクロンサイズの特徴を形成する分野に関する。具体的には、実施形態は、集積回路デバイスの製造で使用される半導体基板などの工作物へのナノメートルスケールの特徴形成に関するものであって、従来のリソグラフィのステップが不要な特徴形成技術である。すなわち、特徴形成に際して、従来のリソグラフィックなステップである、レジストコーティング、マスクを通したレジストの電磁エネルギー露出、レジストの現像、マスクとして現像したレジストを使用した下地材料の一又は複数の層のエッチング、その後のマスクの除去などは不要である。
集積回路の微細化への留まることのない需要、これと相俟った集積回路デバイスの高密度化への留まることのない需要の結果として、デバイスハーフピッチは低減し続けており、今日では、デバイスハーフピッチである、ウエハ上の隣接するデバイス間の距離の半分が、２２ｎｍにまで達しており、今後もデバイスハーフピッチ及びサイズの更なる低減が求められている。このような間隔でデバイスを形成するために、また、フォトレジストを露出するのに使用する電磁波長の限界分解能である１９２ｎｍ未満の間隔、またはサイズを有する特徴間の配線を可能にするために、特別なリソグラフィ及びマスキングパラダイムが開発された。しかしながら、この技術は、レジスト露出用の電磁エネルギーの分解能限界より小さいサイズ及び間隔のデバイスを形成することができる一方で、得られるデバイスの変動は許容できないほど大きく、良品の歩留りは許容レベルには達せず、複数のパターニングステップ、液浸リソグラフィ及び他の特別な処理ステップに要するコストのために、集積回路の製造コストは必要以上に高くなった。
また、デバイスの間隔及びサイズが小さくなるにつれ、デバイスを集積回路内に接続するのに使用する導電線及びピラー（コンタクト及びバイアス）の間隔やサイズも小さくなっている。多層配線（ｍｕｌｔｉ−ｌｅｖｅｌ ｉｎｔｅｒｃｏｎｎｅｃｔ）アーキテクチャを有する集積回路では、配線層がウエハ（デバイス層）から遠ざかるにつれて、導体の間隔やサイズは大きくなる。デバイスサイズが小さくなるにつれ、デバイス層における特徴サイズ及び間隔も、デバイス層に隣接する配線層と同様に小さくなる。その結果、デバイス間に配線を形成するコストも同様に増加し、歩留り、スループット及びデバイスの品質もまた、この配線層形成の問題のために低下する。
本明細書の実施形態は、電位で個々にアドレス可能な個別の尖状部（ｔｉｐ）を有する一又は複数のマイクロ尖状部アレイを使用して、通電された個々の尖状部に直接隣接する局所的なエリアで反応物又は前駆体を反応させ、反応の生成物を、工作物に堆積し、又は工作物の下地材料を反応生成物でエッチングすることで、サブミクロン、ナノメートルサイズの特徴を工作物に堆積、エッチングすることを提供する。１つの態様では、数千から数十億の個別の尖状部を有するマイクロ尖状部アレイが構成され、各尖状部は、個々に通電することによって十分なエネルギーが発生し、それによって一又は複数の反応物を反応させ、堆積又はエッチングを形成することができるようになっている。別の態様では、エッチング反応は、更なる反応物前駆体を要することなく、前もって存在していた材料に対する直接的なエッチング反応で実施されてよい。また別の態様では、実施形態は、基板材料のナノメートルサイズの部分を直接、改質するのに、又はナノメートルスケールの材料のドーピングを行うのに使用される。
本明細書の実施形態では、複数のバイアス可能な尖状部が個別に設けられた尖状部プレートは、連続移動又は停止起動移動（ステッピング）により、工作物の複数の処理ゾーン上に選択的に配置できるように構成される。各ステップで、又は尖状部が移動している際に、前駆体ガスが尖状部端部と工作物との間に導入され、選択された尖状部に電位を印加して、前駆体ガスを反応させることにより、工作物表面を改質する。すなわち、工作物上に反応生成物を堆積処理させ、若しくは反応の生成物で工作物の一部をエッチング処理するわけであるが、これによって処理される工作物の部分は、尖状部の端部の直径程度である。加えて、尖状部プレートと工作物は、互いに、尖状部端部のほぼ直径未満の細かさで微細に移動するように構成される。これによって、前もって形成された特徴の上に、連続して部分的に上書きすることができ、例えば、尖状部プレートがステッピングモードにあるときなどに、この微細な距離だけ尖状部を移動させて線を形成し、再び電位を加え、更に再び工作物表面での堆積又は堆積表面のエッチングを行うことができる。これが工作物表面上で繰り返され、工作物表面上または工作物表面内にナノメートルスケールの特徴が形成される。尖状部は、約１〜５０ｎｍ、好ましくは、約１〜１０ｎｍの直径を有しており、電圧が印加され、例えば、工作物表面から５〜２０ｎｍなど、尖状部と工作物との間隔が密になってくると、工作物と尖状部との間に位置する前駆体が、一又は複数の構成要素へと局部的に分解されることとなる。１つの態様では、前駆体は、ＡＬＤ前駆体であり、電圧を尖状部に印加する前にＡＬＤ前駆体の層を工作物上に形成しておき、尖状部に追加の前駆体及び電圧を加えることによって、ＡＬＤ反応を進めて、前駆体のうち所望の原子核種を工作物上に残しつつ、前駆体の残った核種が工作物表面から放出される。別の態様では、前駆体は、工作物に前もって形成されておらず、尖状部端の電位によって、前駆体を含む堆積又はエッチ反応を工作物表面で発生させる。
実施形態では、尖状部プレートは、個々にアドレス可能な尖状部の３次元アレイを形成するために、少なくとも１行の尖状部として線に沿って間隔を空けて尖状部を配置したもの、または複数の線に複数の尖状部を配置したもの、及びこの複数の線を複数の隣り合う行に配置したものとして提供される。１つの態様では、複数の行の尖状部を含むアレイが提供され、行の長さは、処理される工作物表面の最大幅の寸法以上であり、複数の平行な行は、尖状部プレートの面上に広がって形成される。尖状部の行間隔は、同一のピッチ（中心間間隔）であってよく、また、行間隔と行に配置される尖状部の間隔とは異なってもよい。また、隣接する行の尖状部の位置は、行ごとにずれていてもよい。尖状部は、トランジスタアレイへの配線によって、たとえば、ナノワイヤによって、個々にアドレス可能である。これにより、個別の尖状部はアレイの個々のトランジスタのドレインに配線される。個々のトランジスタゲートは、コントローラパラメータに基づき開閉が選択され、複数の尖状部のうちの個々の尖状部に選択的にエネルギーが与えられて、反応物の反応とそれに伴うエッチング又は堆積がなされる。
個別の尖状部は、パターン化されたレジスト、酸化ケイ素ハードマスク、及び例えば、フッ素又は塩素系化学物質、又はその混合物を使用して、ケイ素層からエッチング形成することができる。すなわち、下地のケイ素を選択的にエッチングして高さが約１００ｎｍ以上の円錐尖状部を形成する。ケイ素層は、ケイ素基板などの単結晶基板の一部から提供されてよい。個別の尖状部のアクティブ化を制御するためのトランジスタアレイが事前又は事後に形成されることになり、又はトランジスタアレイ上に成長させた材料層から提供される。個別の尖状部は、配線（ナノワイヤ）に位置合わせされて形成され、配線はアレイの個々の駆動トランジスタのドレインに接続される。このようにして製造されると、各尖状部は、個々にアドレス可能であり、アレイの単一のトランジスタを介して電位に充電可能である。尖状部が形成される下地の材料から、まず個々の分離領域が形成され、再びｅビームリソグラフィによるフォトリソグラフィックマスクをパターン化することによって、尖状部が形成される各エリアを取り囲むようにして各トレンチが形成され、分離材料がトレンチに充填される。したがって、アレイ上のナノ寸法の尖状部が、互いに電気的に分離、絶縁して形成され、個々にアドレス可能となって、十分な電位となって、尖状部端部のほぼ直径のエリアの前駆体反応物の反応を引き起こし、尖状部のスケールの寸法を有する特徴が基板上に形成されることなる。
本明細書の別の実施形態では、１０００００行及び１０００００列の尖状部を有している尖状部プレートである。尖状部を行に沿って中心から中心まで２０ｎｍ間隔で形成した尖状部プレートの場合、４平方ミリメートルのエリアに１００億の個別尖状部がある尖状部プレートが提供されることになる。尖状部プレートが工作物に対して走査されてもよく、工作物が尖状部プレートに対して走査されてもよく、又はそれら両方が移動してもよい。尖状部プレートが工作物に対して位置を変更する際、個別の尖状部は、個々にアドレスされて、電位をとって、堆積又はエッチング反応を引き起こす。走査は、尖状部上で維持された電位により連続的であってもよければステッピング構成であってもよく、ステッピング構成では、尖状部プレートが静止しているときのみ、尖状部にエネルギーが与えられ、その後、尖状部プレートは、微細なステッピング動作で新しい位置まで再び進むか走査されてから、電位が尖状部に再び加えられる。
尖状部プレートは、３次元のナノメートル寸法の特徴を工作物上に直接形成するのに使用することができる。アレイの個別の尖状部上に適切な電圧を与えることによって、尖状部と工作物との間に配置される前駆体分子の原子核種間の結合が破壊又は分離され得、その結果、尖状部と工作物との間の小さな間隙に堆積又はエッチ核種が形成される。アレイの移動により尖状部を適切に移動することによって、線などの３次元特徴のすべてが、ナノメートルスケールでエッチング又は堆積される。このようにして、微細な工作物特徴形成のための従来技術、すなわち電磁波長の限界をうけるフォトリソグラフィプロセスが不要となる。
本発明の上記特徴が詳しく理解できるように、上記で簡単に要約した本発明について、一部は図面に示した実施形態を参照することによって詳細に説明する。しかし、本発明は他の等しく有効な実施形態も許容しうることから、図面はこの発明の典型的な実施形態を例示するものにすぎず、発明の範囲を限定するものではないことに、留意されたい。
本明細書中で開示される実施形態を実施するのに使用可能な処理チャンバの概略断面図である。 複数の尖状部の構成を図示した尖状部プレートの部分斜視図である。 尖状部プレート上の３つの連なった尖状部を示し、尖状部間の間隔を示し、さらに尖状部プレートとともに工作物を示した概略側面図である。 尖状部プレートの移動経路及び工作物の位置合わせマークを示す工作物の部分的平面図である。 尖状部プレートの概略側面図である。 尖状部プレートの概略上面図である。 工作物の上に複数の基準位置を示した、工作物の部分平面図である。 作物上の４つの堆積実施箇所を示した、図７の工作物の部分平面図である。 図８の工作物の部分平面図において、工作物の露出面に堆積線の形成を開始するに当たり、工作物上で実施する次の堆積箇所を示した図である。 図９の工作物の部分的平面図において、１つの基準位置での単一の堆積、２つの基準位置間に亘る堆積線、及び２つの基準位置間の堆積を部分的に実施した堆積線を示した図である。 図１０の工作物の部分平面図において、部分的に実施した堆積線に対してさらに堆積を加えた図である。 事前に堆積した第１の堆積線上に厚さを増加すべく堆積して実施される第２の堆積線の概略図であって、便宜上、各尖状部堆積位置での堆積の位置関係を分り易くするために、第１の堆積線と第２の堆積線とを別の行にずらして描いた図である。 工作物上に４つの局部的なエッチングの位置を示した、工作物の部分的平面図である。 図１３の断面１４−１４におけるエッチングされた特徴の断面図である。 図１３の工作物の部分平面図において、更に実施したエッチングを示した図である。 図１５の工作物の部分平面図において、工作物の表面にエッチングを施したエッチング線を示した図である。 図１６の工作物の部分平面図において、露出表面をエッチングにより形成したＵ字型トレンチ又は線を示した図である。 図１７の断面１８−１８における工作物の断面図である。 図１７の断面１９−１９における工作物の断面図である。 図１の工作物支持体の１つの実施形態の平面図である。 図２０の工作物支持体の側面図である。 図１の工作物支持体の１つの実施形態の平面図において、代替的尖状部プレートを概略的に示した図である。 尖状部プレートの基となる基体の一部部分断面図であって、尖状部形成のために、パターン化されたマスキング材料をこの材料上に形成する。 尖状部プレートの基となる基体の一部の部分断面図であって、尖状部形成のために、分離トレンチが材料内に形成されている。 図２４の断面を示した尖状部プレートの基体の一部の平面図であって、基体内に形成したトレンチのアウトラインを示した図である。 尖状部プレートの基体の一部の部分断面図であり、分離トレンチに分離材料を充填した図である。 図２６の尖状部プレートの基体の一部の部分断面図において、基体上にパターン化されたマスキング材料を形成した図である。 図２７の尖状部プレートの基体の一部の断面図において、パターン化されたマスキング材料のエッチングにより、個別の尖状部が形成されていることを示した図である。 図２７の尖状部プレートの基体の一部の断面図において、基体内に形成された個別の尖状部を示した図である。 図２９の尖状部アレイの断面図において、個別の尖状部のうち端部だけが露出されたままになるように、尖状部アレイ上に形成された保護コーティングのスピンを示した図である。 図３０の尖状部アレイの断面図において、尖状部の端部に対して更に処理を施した後の図である。 尖状部アレイのいくつかの個別尖状部に対する駆動回路の概略図である。
図１に概略的に示すように、分離チャンバ１０には、工作物３０を取外し可能に支持する工作物支持体２０が備えられる。チャンバ１０は、所望の反応物以外の潜在的反応物や汚染物質を除去するために、好ましくは、１０−７〜１０−９トルの低圧に真空引きされる真空チャンバであり、その後、チャンバには、アルゴンなどの不活性核種及び／又は反応物前駆体化学物質を充電してもよい。チャンバ１０はまた、工作物３０をチャンバ１０に搬入、搬出するローディングポート（図示されず）を備え、ローディングポート（ゲート又はスリットバルブなど）を閉じることによってチャンバは再び密閉される、また、チャンバ１０は、真空ポンプ及び設備排気システム（図示されず）につながる排気口５０、並びにガス注入口６０、６２、６４を備えており、すべてが概略的に示されている。工作物３０を処理するためにチャンバ１０を使用する間、真空ポンプ及び排気口５０は、チャンバの内圧を低大気圧に減圧するのに使用され、注入口６０、６２、６４は、不活性ガス及びプロセスガスなどのガスをチャンバ１０に導入するために使用されてよい。ローディングポートは、よく知られているように、ロボット又は手動によるローディングデバイスを使用して、工作物３０を支持体２０に積み込み、工作物３０を支持体２０からおろすために選択的に開放され得る。したがって、チャンバ１０は、半導体ウエハなどの工作物３０を連続的に処理することのできる密閉可能なエンクロージャとなる。
なおも図１を参照すると、チャンバ１０による密閉可能なエンクロージャ内には、尖状部プレート１００も用意され、支持体２０の上方において棚１１０の下側に支持されることによって、工作物３０の上方に配置される。本実施形態では、２０ｎｍの行間および列間ピッチによって分離される莫大な数の個々にアドレス可能な尖状部が提供されるように、尖状部プレート１００は、たとえば、行数と列数の等しい、複数の尖状部を有している。図示のように、図１の実施形態では、棚は、チャンバ１０の側壁から支持される大きな質量部を構成し、棚、更には尖状部プレート１００を工作物３０と同一の温度で維持するために能動的に冷却又は加熱される。コントローラ１１２は、尖状部プレート１００に対する工作物支持体２０の移動を制御し、工作物３０及び尖状部プレート１００の位置合わせを指示し、工作物３０及び尖状部プレート１００の温度を監視し、能動的冷却又は加熱によって、温度を一定の状態に維持するように構成される。工作物支持体２０のｘ軸及びｙ軸方向の運動によって、尖状部プレート１００は、工作物から間隔を空けて、工作物の平面と平行な平面で走査され得る。工作物支持体２０はまた、尖状部プレート１００の尖状部と工作物３０との間に所望の間隔を設定するために上げ下げされてよい。工作物支持体２０、更には工作物３０の相対的回転位置を変更するために、回転調節機構、又はシータ調節機構が設けられてよい。尖状部プレート１００と工作物３０との位置関係を測定するために、棚１１０もまた、尖状部プレートから工作物までの撮像システム１２０を含む。尖状部プレートから工作物までの撮像システムは、一対のカメラ（図示されず）を備えており、後述するように、両カメラは、工作物の画像を取得して、尖状部プレート１００の工作物上のマークに位置合わせを行うように構成されている。
尖状部プレート１００は、本実施形態において、約４×４ｍｍであり、莫大な数の個々にアドレス可能な尖状部を有している。便宜上、尖状部の一部のみについて、ここでは、個別尖状部１３０ａ〜ｉについて、実施形態を説明する。図２及び図３を参照されたい。図２は、尖状部プレート１００の尖状部側の非常に小さな部分を示したものであるが、複数の個別尖状部１３０ａ〜ｉが示されており、個別尖状部は、尖状部プレート１００の内側から外側へと延びている。図３に示されるように、各尖状部１３０は、基部１３４から延びる胴部１３２、及びベース１３４から延びる胴部１３２の終端を形成する尖状部端部１３６を含む。各尖状部１３０の基部１３４は、尖状部プレート１００の他の基部１３４から電気的に絶縁されており、全体として、尖状部が個々に印加可能（アドレス可能）な尖状部アレイを形成する。また、各尖状部１３０は、同一の高さＨだけ基部１３４から延び、直径「ｄ」の同一の丸形尖状部端部１３６を有している。
工作物に対する尖状部プレート１００の処理位置を図３に示している。実施形態では、個々の尖状部１３０（尖状部１３０ａ〜ｃのみ見ることができる）は、尖状部１３０の中心間の２０ｎｍのピッチＰだけ間隔が空き、個々の尖状部は、１００ｎｍの距離Ｈだけプレート１００の基部から延び、その端部における尖状部の直径ｄは、約５ｎｍであり、尖状部端部１３６と工作物３０の露出面３２との間隔は、約１０ｎｍである。細部を示すために、図、特に尖状部の端１３６から工作物３０までの間隔及び端部における尖状部３０の直径は、縮尺通りではない。
尖状部プレート１００を所望の処理位置に対して精密に位置付けるために、工作物支持体は、尖状部プレート１００に対して工作物３０を走査する。尖状部プレート１００は、カメラ１２２（図５及び図６）が通って延びる棚１１０の下側で工作物の上方に配置される。工作物表面を尖状部プレート１００の下で走査していくと、尖状部プレートの下を通る位置合わせマーク（図４のマーク１３８〜１４０の１つ）が現れる。いったん１つの位置合わせマークに遭遇すると、撮像システムは、尖状部プレート１００と工作物３０を相対移動させて、２つのカメラのうちの少なくとも１つが３つの異なる位置合わせマークを撮像できるようにし、これによって工作物３０に対する尖状部プレート１００の位置を三角測量する。次いで、工作物支持体を、図１及び図６のｘ、ｙ及びｚ方向に移動して、所望の処理位置、例えば、図４の位置２００の上方に尖状部プレート１００を配置する。
ここで図４を参照すると、尖状部プレート１００が下部の工作物の表面に約４ｍｍ×４ｍｍの「画像」を投影するように、長方形の輪郭を有する尖状部プレート１００が示される。尖状部プレート１００及び／又は工作物３０は、工作物３０に対する尖状部プレート１００の位置を走査するために、互いに対して移動可能である。本実施形態では、尖状部プレート１００の位置が、工作物３０の上のその以前の位置にわずかに重なるように、尖状部プレート１００は、一連の平行な直線経路に沿って移動される。したがって、尖状部プレート１００は、位置２００か位置２０２、位置２０４へと図面のｘ方向に移動され得、ｙ方向へと位置３０４に、そこから位置３０２及び位置３００に移動する。尖状部プレート１００を工作物の幅全体を覆うように配置することができ、かつ尖状部プレート１００の尖状部アレイの幅ほど、又は幅未満、幅走査の直交方向に、幅走査の間、尖状部プレート１００を同様に段階的に移動させることができるように、工作物支持体が構成される。
撮像システム１２０（図１）が、位置合わせマークを工作物３０の露出面に撮像するように提供され、これによって、尖状部プレート１００の露出面への「大まかな」位置合わせが提供される。次の例では、工作物３０は、半導体ウエハであり、デバイスがその上に形成されることのないエッジ領域（斜面）１２２、及びデバイスがその上及びその中に形成されるであろう、そこから内に向かって延びるフィールド領域１２４を有している。ウエハはまた、斜面１２２の内側に向かって延びる少なくとも１つのノッチ１２６、及び、例えば、個々の尖状部がウエハから切断されるスクラブラインエリアのように、デバイスがその上に形成されることのないウエハのエリア内部に形成される、図示された複数の位置合わせマーク（マーク１３８、１４０及び１４２）を含む。
また、各位置２００、２０２、２０４等において、尖状部プレート１００と工作物３０間の位置関係は、ナノメートル未満から、ピッチｄの尖状部間隔の２倍よりもわずかに大きくなるまでの、微細移動（ｉｎｃｒｅｍｅｔａｌ ｍｏｖｅｍｅｎｔ）による相対移動で、微細に調節され、工作物の露出面上又は中に３次元特徴の書き込みが可能となる。そのような運動を可能にするために、尖状部プレート１００は、静止位置に維持され、圧電アクチュエータ２０３０（図２０）によって、工作物支持体２０をｘ方向及びｙ方向に移動させる。したがって、工作物露出表面３２の上方の所望の位置において尖状部プレート１００を配置し、堆積前駆体又はエッチング前駆体の存在下で選択した尖状部に対して選択の電位を個々に与えることによって、対応する個々の特徴が、工作物の露出面３２上又は中に形成される。また、図１Ａに概略的に示されているように、尖状部プレート１００は、複数の圧電アクチュエータ３００ａ〜ｄによって棚１１０から支持され、各圧電アクチュエータは、尖状部プレート１００の角付近に取り付けられている。アクチュエータ３００ａ〜ｄによって、個々の尖状部が工作物の表面から均一の間隔になるかたちで尖状部プレート１００の位置合わせが可能になる。位置合わせに際して、尖状部プレートは、工作物から尖状部端部までの間隔が所望の間隔に近い状態で、工作物位置に位置付けられる。そして、尖状部プレート上の選択された数及び位置の尖状部を使用して、堆積又はエッチング反応が実施される。尖状部プレートは、次いで、撮像システム１２０が反応の結果を撮像できるように移動され、所望のパターンからのパターンのずれ（又はずれなし）に応じて、尖状部プレート１００を、工作物に接近、離れるように移動させ、また、アクチュエータ３００ａ〜ｄによる、工作物に対する尖状部端部１３６の平面のほぼＡｎｍ未満の傾斜に基づく位置に依存する変動を補償するために、尖状部プレート１００の角も、異なる量で移動されてもよい。この手順は、尖状部プレート１００を所望の配向状態に安定させるために工作物上の所望の位置で複数回繰り返されてもよく、また傾斜にはよらない堆積の局部的変動（第２の変動）を測定してもよい。次に、この第２の変動を、堆積又はエッチング処理中に別の方法で補償する。別の方法としては、たとえば、そうしなければ堆積又はエッチングが変動すると考えられる個別尖状部に印加する電圧を変化させる、その場所での尖状部プレートのステッピング距離を調整する、種々の処理特性を有する種々の尖状部にエネルギーが与えられることから、尖状部から工作物までの距離を変更することなどである。
最初の堆積又はエッチ位置に対する尖状部プレート１００の位置合わせを確保するために、特徴が尖状部プレート及び前駆体を使用して作製され、その特徴（又は形状寸法パターンの複数の特徴）の位置が、撮像システム１２０によって撮像され、基板（工作物）上の基準マスク（所望の特徴）の位置と比較され、特徴の所望の位置と実際の位置との間のずれ（ｏｆｆｓｅｔ）が決定される。このずれを使用して、尖状部プレートの堆積位置に対して訂正量を決める。次に、訂正量に係る尖状部プレート１００の移動に基づいた特徴の予想位置を提示しては、撮像システム１２０が、この特徴の予想位置と所望の位置とを比較することを通じて、尖状部プレート１００の位置について連続的なオンザフライ訂正が可能にする。また、位置合わせの維持を支援すべく、処理中の尖状部プレート１００と基板２０００の温度を厳密に制御するようにしてもよい。
本実施形態の尖状部プレート１００の個々の尖状部１３０は、直線格子状に配列（ａｒｒａｙ）され、尖状部は、行及び列の両方向に、中心間で、２０ｎｍの間隔が空いている。したがって、いったん尖状部アレイが所望の位置に配置されると、その後の微細な位置調節には、２つの通常の配置方向において尖状部の間隔で、工作物３０を尖状部プレート１００に対して移動させることだけで足り、それによって、尖状部アレイの尖状部がウエハ（工作物）上のすべての位置を覆うことができる。したがって、尖状部に対してウエハを漸次的に移動させることによって、線などの３次元特徴が、ウエハに書き込まれる。
ここで図７から図１２を参照すると、ウエハ（工作物）の露出面に特徴を形成するための尖状部プレート１００の使用例が示される。これらの図では、前駆体分子の分解によって、基板（工作物）に堆積する原子核種が発生して、特徴が与えられる。図及び本文は、基板の露出面にナノスケールサイズの線及び柱を堆積させるための尖状部プレート１００の使用を説明したものである。再び、これらの図には、尖状部１３０ａ〜ｉについてその使用が説明されているが、当業者には、尖状部プレート１００全体にもそのまま当てはまる説明であることが明白である。
まず図７を参照すると、工作物（ウエハ）３０の露出面３２のエリアが示されており、このエリアは、図２に示した尖状部１３０ａ〜ｉのエリアよりわずかに大きい。便宜上、露出面３２は、多数の位置５０１ａ〜ｉを含み、各位置が、各対応する尖状部１３０ａ〜ｉの最初の位置に対応するものとする。したがって、隣接する位置の中心間距離、例えば、位置５０１ａと５０１ｂとの中心間距離、又は５０１ａと５０１ｄとの中心間距離は、２０ｎｍの隣接する尖状部１３０の中心間距離（本例では２０ｎｍ）と同一である。また、位置５０１ｃにおいて破線で示したように、尖状部１３０ｃは、５ｎｍの突起を形成するために工作物上にあって、尖状部の直径は５ｎｍである。前駆体との反応の結果として影響を受けた工作物の領域は、尖状部とほぼ同一の直径を有すると考えられる。本書では、尖状部プレート１００の動作説明、および、工作物への３次元特徴の書き込みに関しても、上と同様にして説明している。また、個々の位置５０１ａ〜ｉは、図２の各尖状部１３０ａ〜ｉの最初の位置に対応している。すなわち、文字の記号で対応を示しており、たとえば、位置５０１ａは、尖状部１３０ａの最初の位置に対応し、位置５０１ｂは、元の位置の尖状部１３０ｂの最初の位置に対応する等々である。
以下、尖状部プレート１００の尖状部１３０ａ〜ｉに基づいてなされる工作物への特徴の堆積及びエッチングについて説明する。まず、図８から始めて、表面に堆積材料が堆積されるべき工作物が用意される。堆積材料は、尖状部プレート１００により、ナノメートルスケールでの堆積材料の線及び個々のピラーを形成するために使用される。このために、電気エネルギー入力を個別の尖状部１３０に供給すると、反応物により、堆積材料の原子又は構成要素などの堆積材料が放出される。実施形態の例では、堆積材料はであり、これはシラン、トリクロロシランなどを含有する反応物から放出される。シランは、例えば、ケイ素及び水素を含有し、適量のエネルギーを入力すると、ケイ素と水素とが分離して、基板３０の隣接する露出面３２に、ケイ素が堆積される。図７と図８を比較すると、各々が約５ｎｍの直径を有している４つの堆積領域５１０が、工作物３０の露出面３２に堆積されている。位置５０１ｃ、ｅ、ｆ及びｇに堆積を形成すべく、５００ｃ、ｅ、ｆ及びｇの尖状部のみに電位を印加して分解可能なシラン系前駆体を分解する一方で、位置５０１ａ、ｂ、ｈ及びｉの尖状部を接地状態又は浮遊状態で維持する。
ここで図９を参照すると、工作物の更なる処理の結果が示される。図９において、２つの追加の堆積領域５１２だけが、位置５０１ｅ及び５０１ｇで前もって堆積さした材料に隣接し部分的に重なるかたちで追加の堆積がなされていることが分る。残りの位置は、図８に示したステップの状態のままである。工作物を図８の左側に尖状部の直径の約半分ほど移動させ、前もって形成された堆積上に堆積を形成するためにｅとｇだけにエネルギーを与えることによって、これ（図９）が得られる。図１０を参照すると、軌跡に沿って図の右側に複数の更なる堆積が示される。図９及び図１０で形成した追加の堆積は、同様にシラン前駆体を分解することによって作成されたものであり、各堆積物が形成された後に、工作物支持体が、工作物を図の左側（図６のｘ方向）に尖状部直径の半分ほど漸進的に移動させ、ｅ及びｇのみが、その上に電位を有するようにする。
図１０に示すように、最初の堆積位置で４つの追加の連続的ステップにおいて、尖状部１３０ｇに電位を加えることによって、最初の位置５０１ｇから延びる合計５つの堆積が形成され、最初の位置５０１ｅと位置５０１ｆで作られた堆積５１０との間で線を結合し、その間で配線が形成されるように、合計７つの堆積５１０から５２４が作られた。生じた線の両側に沿って現れる扇状変動（ｓｃａｌｌｏｐｉｎｇ）を無視すれば、約５ｎｍの幅で、例えば、位置５０１ｅと５０１ｆとの間を延びる２０ｎｍ以上の長さの線が形成され得る。
図１１には、紙面の上下方向（図６のＹ方向）に工作物を移動することで得られる成果が分るように示されている。例えば、図示の堆積３２６を形成するには、この紙面の上部において、尖状部１３０ｇを元の位置５０１ｇから右側に向かって位置決めを進めてから下側を位置決めすることによって得られる。図（紙面）の上部における工作物支持体の移動を続けていくことにより、追加の堆積物が形成されていき、結果としてＬ型線３２６が形成される。また、工作物支持体を順次、移動させる際に、工作物支持体を両方向同時に移動させるか、又は、次の堆積のために方向を交番的に切り替えていくことで、図の対角線に沿って線が書き込まれる。
直径５ｎｍの尖状部を使用することで、ほぼ５ｎｍの対応する直径の原子１〜３個分の厚さの層を各堆積ステップで形成することができると考えられる。基板３０の露出面３２から測定して、２、３の原子より厚い最終的厚さの線を形成するには、図１２に示すように、前もって形成された線に上書きを実施する。図１２において、最初に書き込まれた線１２００は破線で示されており、この第１の線１２００は約５ｎｍの直径を有する６つの堆積１２１０〜１２２０を含んでいて、これらの堆積は直線状に並んでいる。図示の便宜上、第２の線は、第１の線から間隔を空けて示しており、第１の線１２００と第２の線との位置対応は、オフセット１２４０、１２４０’に沿っている。第１の堆積線１２００では、各堆積ステップにおいて、尖状部プレート１００は、尖状部直径の半分ほど同一の方向に移動される。したがって、堆積１２１２のエッジは、第１の堆積物１２１０の中心１２４２まで延びる。この結果、２、３個の原子の厚さを有する線が形成され、線の輪郭は扇状変動型（ｓｃａｌｌｏｐｅｄ）側壁プロフィールを呈し、線の幅方向の厚さが場所によって異なり、一部では単一の堆積で形成され、一部では２つの堆積を重ねたもの（ｏｖｅｒｌａｙ）として形成される。
扇状変動を低減して、均一な側壁プロファイルの均一性を高めるために、第１の堆積された線に上書きされる第２の線はずらされる。すなわち、第２の堆積の最初の中心は、第１の線１２２０の第１の堆積１２１０の中心とエッジとの中間位置１２４２へとずらされ、第２の堆積１２２４の後続する各堆積の中心は、第１の線の以前の堆積物のエッジ上にする。最終的な厚線を形成するために、複数回、そのような上書きがなされてよく、上地の堆積の中心位置を下地の堆積に対して若干ずらし、すなわち、上地の中心を下地の中心とエッジの中間位置へとずらすことで、厚さの均一性が高められ、上地の後続堆積の中心位置を若干ずらしていくことで扇状変動も低減されることとなる。また、小さい扇状変動で厚い線を書き込むために、尖状部を、前もって堆積された材料の直径の半分未満の単位で移動させてもよい。
シランなどの堆積前駆体の代わりに、尖状部プレート１００を使用して特徴をエッチングするために、選択したエッチング前駆体により、膜層をエッチングすることができる。尖状部プレート１００の配置、ステッピング及び位置合わせは同じままで、個々のａ〜ｎは、堆積例と同じように独立してバイアス可能な状態を維持する。例えば、特徴をケイ素内にエッチングするには、ケイ素特徴が下地の膜層から形成された場所に尖状部プレートを配置した後に、ＨＦ前駆体をチャンバ１０内に導入する。図１３から図１９は、下地のケイ素材料層内に、図１３及び図１４の破線で示した３次元特徴を形成するための一連のエッチングを示す。
図１３及び図１４を参照すると、位置５０１ａ〜ｉについて同一の座標系及びａ〜ｉとの位置関係を使用して、第１のエッチングステップの結果が示される。この例では、ＨＦが導入され、約１０ボルトのバイアスが５０１ｅ、ｆ、ｈ及びｉに加えられ、結果として、位置５０１ｅ、ｆ、ｈ及びｉで露出面３２のケイ素内部に、一から数個分のケイ素原子の深さに略円形の凹部５０１ｅ、ｆ、ｈ及びｉがエッチングされる。その後、図１５に示すように、尖状部の直径半分ほど工作物を移動させた後に、位置５０１ｈと対応する尖状部１３０ｈを、バイアスして、エッチャントを反応させることによって、略円形のエリアを露出面３２に重ねてエッチングする。以前のエッチングステップの結果として、２つのエッチングが重なった円形のエリアは、重なっていないエッチングエリアよりもケイ素内に深くエッチングされることになる。次いで、エッチング溝（ｔｒｏｕｇｈ）又はトレンチが露出面３２の内側に向かって広がっていって、図１６に示すように、位置５０１ｈから５０１ｉまで直線状のエッチング経路が形成されるようにまで、尖状部直径の約半分ほどを単位としてこの漸進的移動が繰り返される。尖状部プレート１００と工作物３０との位置関係は、４つのエッチング１３００ｅ、ｆ、ｈ、ｉが実行された位置まで戻され、図２の１３０ｈ及び１３０ｉが図１７に示される破線位置を覆うようにＹ方向に移動され、この位置で電圧がｈ及びｉに印加され、２〜３個の原子の厚さを有する開口が破線の輪郭位置に対応する下地のエッチングされた表面で形成される。工作物３０は、尖状部プレート１００に対してＹ方向に尖状部の直径の約半分ほど再び移動されて、エッチングステップは繰り返される。エッチングステップは、エッチングされた線１３４４が前もって形成された線１３４０の端から延びるようになるまで、繰り返される。先述のステップは、所望の深さの線が得られるまで、繰り返される。前もってエッチングされた線の位置で尖状部の位置に対して、更に線をエッチングする際の尖状部の中心をずらすことにより、線１３４０〜１３４４の側壁の扇状変動は低減される。更なるエッチングステップでは、エッチングされた特徴のベースと尖状部の端部との間の距離を等しく維持するために、尖状部を、工作物に漸進的に接近するように移動させる。これは、すべてのエッチングステップで生じる必要はないが、完成線の１〜５回のエッチング後には生じる。
別の実施形態では、ＡＬＤ（原子層堆積）層を、連続的層として基板の表面に形成してもよく、尖状部のエネルギーは、選択的に２以上の構成要素を尖状部の位置で反応させるために使用され、これによって選択的にその位置で完全なＡＬＤ反応が引き起こされる。ＡＬＤ層の形成は、２種以上の前駆体をパルシングすることによって、ＡＬＤ反応温度未満の温度で提供され、続いて一又は複数の尖状部をバイアスして、バイアスされた尖状部に隣接して堆積反応を進行させるのに十分なエネルギーを供給するが、このエネルギーは前駆体を完全なＣＶＤモードに駆動するには不十分である。また、ＡＬＤ層を形成するための前駆体のパルシングと選択的位置ＡＬＤによる膜層の堆積は、異なるタイミングで発生してもよい。更に、尖状部の電位は、反応物の電位に維持されてよく、それにより、尖状部が移動しているなかで、均一な線の厚さ及び壁の輪郭が得られる可能性がある。これはまた、上述したエッチング及び堆積の実施形態において実施してよく、この場合、尖状部の電位は維持されて、工作物に線及び特徴を連続的に書き込むことができる。しかしながら、前もって配置された反応物原子のモノレイヤＡＬＤでのように使用されて、反応物核種が供給されるＣＶＤ及びエッチモードのような場合、工作物上の任意の位置にある利用可能な前駆体分子、尖状部の移動スピード、前駆体が補充される速度などに起因して特徴の均一性が低下する可能性がある。いずれにせよ、目的は、自然反応が発生しないようにしてガス核種をチャンバ内に供給すること、そして、尖状部の電位を使用して、所望の反応を発生することである。
また、説明の便宜上、尖状部の個数および尖状部プレート１００による尖状部の位置付けに関する説明を、９つの尖状部プレート１３０ａ〜ｉを例として行ったが、尖集積回路デバイスの製造者は、個別尖状部のａ〜ｎの各々を、上記と同様の方法で作動することによって、誘電体、半導体及び導電線、バイアス及びコンタクトを、ガス前駆体及び適切なサイズの尖状部を使用することで、作製することができることを意味している。以上の教示内容に則して堆積した材料は、完成品の集積回路で直接使用してもよく、あるいは、最終的に上方に形成されてエッチング材料をパターン化するためのマスク層として使用されてもよいと考えられる。
再び図４を参照すると、位置２００における堆積ステップの上述したエッチングの実行後、工作物３０及び尖状部プレート１００を、互いに再配置する。すなわち、尖状部プレート１００を、工作物３０の露出面の上方において位置２００から位置２０２に再配置する。工作物支持体の移動は、尖状部アレイ１３の長さよりわずかに短いことから、新たな位置において、撮像システム１２０は、工作物上に前もって書き込まれた又は既存の特徴の位置を検出すること、そのような特徴の追加のセグメントを位置２０２に形成すること、特徴を位置２００から連続させることなどが可能となる。再び、撮像システム１２０は、位置合わせマークなどの工作物特徴、又は前もって形成された堆積又は各特徴などの位置を検知することができ、必要に応じて、工作物３０の露出面３２上又は中の所望の位置において位置を形成するための個々の尖状部を配置するために工作物を移動させる。同様に、尖状部プレートは、任意の「傾斜」によるずれを調整するように再配置される、さらに、尖状部は、傾斜のみの調節では補償できない非均一性の領域の位置を割り出すべく、再びマッピングされる。
ここで図２０及び図２１を参照すると、半導体基板２０００などの工作物３０をその上に保持し、尖状部プレート１００に対して基板を正確に配置するように具体的に構成された工作物支持体２０の概略図が示される。
支持体２０は、チャンバ１０に基づき配置されていて、第１の可動ベース２０１０、第１の可動ベースに対して垂直に移動可能な第２の可動ベース２０２０を備える他、基板２０００の外周周囲に均一に間隔を空けて設けられた複数（実施形態では４つ）の圧電アクチュエータ２０３０を備えている。第１の可動プレート２０１０は、ベースのチャンバ１０と第１の可動プレート２０１０とを連結する線形モーターなどによって、ベースとなるチャンバ１０に対して図のＸ方向に制御可能に移動できるように構成される。第２の可動プレートは、第１の可動プレート２０１０に又は上方に移動可能に装着され、線形モーターによってそこに連結され、したがって、第２の可動プレート２０２０は、Ｘ方向に直角なＹ方向に移動可能である。最後に、工作物支持体２０は、第２の可動プレート２０２０と工作物支持体２０とを結合する圧電アクチュエータ２０３０との移動によって、第２の可動プレート２０２０上でスライド可能に支持される。図示されないが、エレベータは、可動プレート２０１０、２０２０のどちらか一方に一体化され得、ｚ位置の調節を可能にする。また、尖状部プレート１００が示されていて、これはトラック１０２の一部上にあって、基板２０００の上方に配置されて特徴を基板に形成する。トラックは、破線で、部分的にのみ示されており、工作物移動において、尖状部プレートが遭遇する１つのトラックを例示したものに過ぎない。
この実施形態では、尖状部プレート１００の位置は、空間に固定されており、基板だけが移動する。すなわち、基板はｘ、ｙ及びｚの方向に、尖状部プレート１００の位置の下方で移動する。したがって、尖状部プレート１００に対する基板の最初の配置は、可動プレートを位置合わせして位置合わせマークをその上に有する基板を尖状部プレートに移動させ、次いで尖状部プレート１００の撮像システム１２２を使用して、それに対するピン１３０ａ〜ｎの所望の位置に基板２０００の局部的位置を位置合わせし、続いて上述したように処理を実行して基板２０００上又は中に所望の特徴を形成することによって実現される。
ここで図２２を参照すると、尖状部アレイの別の構成が概略的に示される。この実施形態では、尖状部プレート１００は、延長された直線的アレイの形態、例えば、各々が約１２５０００００尖状部長である８０行の尖状部である。２ｍｍ×２ｍｍの尖状部プレートの間隔及びサイジングに続き、本実施形態の尖状部プレートは、約２５０ｍｍの長さで、２４００ｎｍの幅である。この実施形態では、尖状部プレート１１０は、図２２に示されるように工作物３０全幅に亘るのに十分な長さであってよく、したがって工作物の走査距離が図のｘ方向で短縮される。
図２３から図２９には、本発明の尖状部プレートを作製するための処理シーケンスの結果が示される。図２３から開始し、その中で終端する複数の配線（ワイヤ）１００２を含むその上に形成される駆動回路を有する基体１０００は、窒化ケイ素材料などのハードマスク層１００４で覆われ、フォトレジスト層１００６がその上方に形成される。図において、フォトレジスト層１００６は、レジストの特徴１００３を開放するために、ｅビームリソグラフィなどによって露出されており、下位のハードマスクは、特徴を通してパターンエッチングされ、基体１０００に埋め込まれた下地の配線１００２の間で開口１００８をその中に画定する。配線１００２は、深いバイアスを基板内にエッチングし、尖状部１３０が形成されるであろう基板の最終面の内側に向かってそれらを終端することなどによって、尖状部１３０の形成前に形成され得る。加えて、トランジスタアレイは、尖状部アレイ形成の前又は後に基板に形成され得る。基板は、次いで、その背面又は裏面で、背面と配線１００２の端との間で所望の間隔に細かくされてもよく、続いて基板の背面に尖状部１３０が形成される。代替的には、エピタキシャル層が、基板の前面又は後面で成長し、尖状部１３０がその中に形成され得る。図において、基板は、ケイ素又はドープされたケイ素を含み得る。代替的には、基板は、配線１００２がその上に形成され得、Ｓｃｈｏｔｔ ｇｌａｓｓにより販売されているＺｅｒｏｄｕｒ（登録商標）などの、残りのガラス相内の均等に分布されたナノ結晶によって特徴付けられる、非多孔性リチウムアルミニウム酸化ケイ素ガラスセラミックがその上方に形成されているケイ素基板を含み得る。非多孔性リチウムアルミニウム酸化ケイ素ガラスセラミック層は、基板上に直接形成され得、又は基板に接着され得、この結果、配線１００２は、非多孔性リチウムアルミニウム酸化ケイ素ガラスセラミック層の内側に向かって延びる。この構造は、温度範囲にわたって、ケイ素系尖状部より高い熱的寸法安定性を提供するだろう。ケイ素基体１０００に関して本明細書中に記載されるように、非多孔性リチウムアルミニウム酸化ケイ素ガラスセラミック層は、個々のナノメートルの尖状部アレイを提供するために、本明細書中に記載されるようにエッチングされ得る。
図２３の構造は、プラズマエッチチャンバでエッチング液に曝されるが、図２４及び図２５に示されるように、分離されたメサ１０１２はトレンチ１０１０によって囲まれたまま、基体１０００にトレンチ１０１０を形成するために、異方性エッチングが実行される。トレンチ１０１０は、配線１００２の終端下方の位置の基体１０００において終端する、即ち、配線は、メサ１０１０の内側に向かって延びる。この後、図２６に示されるように、トレンチは、窒化ケイ素などの分離材料１０１４で充填される。
分離トレンチ１０１０の形成後、基体１０００は、分離トレンチ１０１０の充填中にその上に形成され得る、窒化ケイ素などのハードマスク１０２０材料で覆われ、フォトレジスト１０２２が、ハードマスク１０２０材料上方に再び形成され、パターン化され、図２７に示されるように、ハードマスク材料のエッチングがその後に続く。生じる構造は、各メサ１０１２の中心にとどまる窒化ケイ素ハードマスク１０２６、及びとどまるが分離トレンチ１０１０のハードマスク１０２０の開口を通して露出される窒化ケイ素分離材料１０１４の断面層に、一般的な円形を有している。
その後、下位の基板は、上を覆うハードマスク１０２０材料より速く下位のメサ１０１２材料をエッチングするために選択されたプラズマエッチング化学（ｐｌａｓｍａ ｅｔｃｈ ｃｈｅｍｉｓｔｒｙ）で異方的にエッチングされる。その結果、図２８に示されるように、エッチングが進むにつれ、ハードマスクの断面が、その厚さ同様に、化学エッチングによって低減されるが、露出されたメサ１０１２材料のエッチングは、ずっと高速で進み、メサの円錐構造、前駆体を個々の尖状部１００に画定し、各メサ１０１２を取り囲む分離材料１０１４の高さを低減する。エッチングが進むにつれ、個々の尖状部１１０が形成され、その各々が、その中に延び、図２９に示されるように、分離材料１０１４によって隣接する尖状部１００から分離される、配線１００２の端を有している。したがって、各尖状部１１０は、配線１００２を通して独立してアドレス可能であり、各隣接した、独立してアドレス可能な尖状部１００から分離する。先ほどの説明において、基板材料は、ケイ素であり、配線材料は、タングステン又はドープされたポリシリコンなどの金属であってよい。残った窒化ケイ素ハードマスク１０２６、及び尖状部１１０の間を延びて分離している窒化ケイ素材料１０１０を除去するために、図２９の構造を、ケイ素に対して窒化ケイ素の選択性が高いエッチャントに曝露させる。この種のエッチャントとして、たとえば、Ｎ２Ｏプラズマに少量のＣＦ又はＮＦなどのフッ素系化学物質を含有させたものがあるが、この種のエッチャントに曝露させることで、４０対１の選択性でエッチングがなされ、窒化ケイ素ハードマスク１０２６と分離材料１０１０に対しては高選択性でエッチングされるのに対して、尖状部１１０のケイ素に対しては最小のエッチングに抑えられる。その結果、図３０に示すような構造が得られる。また、図３０は、尖状部１１０間の間隙を充填するが、個々の尖状部１１０がそこからわずかに外に向かって延びるように形成されている、構造に適合されたハードマスク材料１１４０上のスピンを示す。
その後、端１０３０における尖状部サイズの更なる低減が所望される場合、図２９に示される構造は、尖状部１１０の端１０３０だけが図３０に示されるように露出されたままの状態を保つように、レジスト上のスピンによるなどして更にコーティングされ得、プラズマエッチ環境での更なるエッチングが、図３１に示されるように尖状部１１０の端１０３０の直径を更に低減するために実行され得る。
尖状部プレート１００及びアレイの各尖状部１１０にバイアスを個々にアドレスするためのトランジスタアレイが、ケイ素ウエハなどの単一の基板に形成される。トランジスタアレイは、集積回路メモリデバイスの読み込み及び書き込みを制御することについて当技術分野で知られているように、尖状部プレート１００上方に直接形成されてもよく、又はその周囲から延びるとしてもよい。
図３２に示されるように、一連の個々のトランジスタ１０４０は、いくつかの尖状部１１０の長さ方向に沿って配列される。源線Ｓは、一連のトランジスタ全域に延び、各トランジスタ１０４０の源１０４２に配線される。各トランジスタのドレイン１０４６は、配線１００２を通して尖状部１１０の個々の尖状部に結合される。各トランジスタ１０４０のゲート１０４８は、個々のゲート線１０５０に独立して結合され、その各々は、源１０４２が配線１００２にバイアスをかけることができるように個々にアドレスされ得る。代替的には、源が配線に結合され、ドレインが源線に結合された状態で、トランジスタの源及びドレイン結合が切り替えられてもよい。
プローブアレイを繰り返し配置し、堆積反応物が存在する中で尖状部にエネルギーを与えることによる、完全な特徴サイズへの堆積によって特徴が形成されるが、堆積前駆体が存在する中で特徴位置上方の尖状部の一又は複数の経路の基板上に特徴の輪郭を堆積させることによって、特徴が形成され得、次いで部分的に形成された特徴に材料を選択的に堆積させることによって、完全な特徴が形成される。例えば、タングステン特徴は、尖状部アレイによって形成され得、次いで基板は、タングステン化学気相堆積チャンバ内に移動され得、そこで基板は、分解された六フッ化タングステンに曝され、タングステンが前もって部分的に形成されたタングステン特徴上に選択的に堆積する。
本明細書の実施形態は、個々の尖状部をその中に有している尖状部アレイを提供し、尖状部アレイが工作物上方で間隔を空けている際には、アレイの各尖状部上のバイアスは、選択的にバイアスをかけられてもバイアスをかけられなくてもよい。工作物から間隔を空けた個々の尖状部にバイアスをかけることによって、直接下方にある工作物の一部（尖状部によって影になったとされる基板の一部）は、尖状部の端における電場の存在によって修正される。この修正は、表面での材料間の反応を引き起こすなど、工作物表面の直接的修正であり得、又は反応物が尖状部と工作物との間に導入され得、尖状部上の電位は、反応物の反応を引き起こし、修正がなされる。本明細書に記載されるように、ＡＬＤ反応、化学反応物堆積反応及び工作物材料エッチング反応が、実施形態によってすべて可能である。しかしながら、工作物表面上の又は工作物表面の材料の直接的修正など、工作物の直接的エッチング、又は工作物表面のプロパティの変更など、工作物表面によるドーパント材料の反応物にｐｎ接合などの接合を形成させるなど、他の反応もまた、約ナノメートルのスケールすべてで、これにより可能である。尖状部アレイを移動させ、尖状部アレイが工作物上方を移動する際に所望のパターンで尖状部に選択的にバイアスをかけることによって、線、柱及び他の３次元特徴を、再びナノメートルのスケールで、潜在的には単一の原子と同じくらい小さく、書き込み又は形成することができる。
従来の半導体及びＭＥＭＳ製造技術を使用し、最も小さなその特徴のためだけにレジスト材料をパターン化するためにｅビームリソグラフィを使用して、尖状部アレイが製造され得る。多数の尖状部アレイが、例えば、ケイ素基板などの単一基板上で形成され得、尖状部の個々のアドレスを駆動するためのトランジスタアレイ及び論理回路が、いくつかの製造処理ステップの前若しくは後、又はそのステップ中に、尖状部アレイを形成するステップと同時に、同一の基板の中に形成され得る。したがって、約数ｍｍスクエアの尖状部アレイに対して、尖状部アレイ部分は、デバイスの一部のみを形成し得、同一の基板の周囲面積は、論理回路、及びトランジスタアレイのいくつか又はすべてを含み得る。したがって、多数のそのようなデバイスが、半導体基板上に同時に形成され得、尖状部アレイの大量生産を可能にする。

Claims (15)

  1. 工作物上にサブミクロン寸法の特徴を形成する方法であって、
    尖状部寸法を有する個別の尖状部が複数個設けられた尖状部アレイを用意することと、
    工作物を前記尖状部アレイの複数の尖状部に直接隣接して配置することと、
    前記工作物の表面に反応物を供給することと、
    前記尖状部の一又は複数にエネルギーを与えることと、
    前記工作物における前記尖状部の位置で前記工作物上に最初の特徴を形成することと、
    前記尖状部に対する前記工作物の位置を前記尖状部寸法未満の距離だけ変更してから、前記工作物の表面に反応物を供給することと、
    前記尖状部の一又は複数にエネルギーを与えることと、
    前記工作物における前記尖状部の位置において、前記工作物上に追加の特徴を、前記最初の特徴に少なくとも部分的に重ねて形成することと
    を含む、工作物上にサブミクロン寸法の特徴を形成する方法。
  2. 前記工作物上に線を形成するステップを更に含む、請求項１に記載の方法。
  3. 前記最初の特徴は、前記工作物の表面内に形成される、請求項１に記載の方法。
  4. 前記最初の特徴は、前記工作物の表面上に形成される、請求項１に記載の方法。
  5. 前記尖状部寸法は、前記尖状部の直径である、請求項１に記載の方法。
  6. 前記尖状部の直径は、その端部において１０ｎｍ以下である、請求項５に記載の方法。
  7. 前記尖状部の直径は、その端部において、５ｎｍ以下である、請求項５に記載の方法。
  8. 工作物上に特徴を書き込むための直接書き込み装置であって、前記特徴は、フォトレジストを露出するのに使用される電磁放射の分解能より小さい少なくとも１つの寸法幅を有しており、
    工作物支持体と、
    個々別の尖状部専用トランジスタを通して個別にアドレス可能な尖状部を複数個含む尖状部プレートであって、前記トランジスタ及び尖状部は、単一ピースの半導体材料で形成され、前記尖状部は、フォトレジストを露出するのに使用される電磁放射の分解能よりも小さなサイズの尖状部端部を有する、尖状部プレートと
    を備える、直接書き込み装置。
  9. 前記尖状部プレートが前記工作物支持体を覆うようにして移動可能に前記尖状部プレートを装着可能な尖状部プレート支持体を更に備える、請求項８に記載の直接書き込み装置。
  10. 前記尖状部端部から工作物までの距離は、前記尖状部プレートを前記尖状部プレート支持体に対して移動させることによって変更可能である、請求項９に記載の直接書き込み装置。
  11. 前記尖状部プレートは、前記尖状部プレート支持体から複数のアクチュエータにより支持される、請求項１０に記載の直接書き込み装置。
  12. 前記尖状部プレートは、長方形であり、前記アクチュエータは、前記尖状部プレートに結合され、前記尖状部プレートの角を、前記工作物に対する他の角の位置とは無関係に、前記工作物に対して各々位置決め可能である、請求項１１に記載の直接書き込み装置。
  13. 前記個々の尖状部は、前記尖状部プレートの書き込みを通して個々のトランジスタに接続される、請求項１２に記載の直接書き込み装置。
  14. 工作物上への特徴の直接形成に有用な尖状部プレートの作製方法であって、
    基体を用意することと、
    内部で終端する複数の配線を形成することと、
    前記基体上又は基体内に複数のトランジスタを形成すること、及び前記トランジスタのソース又はドレインを前記配線に接続することと、
    個々の尖状部が各配線上で形成されるような位置合わせを有している尖状部を形成するために前記基体をパターンエッチングすることと
    を含む、尖状部プレートの作製方法。
  15. 各尖状部周囲に分離トレンチを形成するステップを更に含む、請求項１４に記載の尖状部プレートの作製方法。
JP2016515362A 2013-09-20 2014-09-16 ナノメートルスケールの特徴を直接形成する方法及び装置 Pending JP2016537501A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361880521P 2013-09-20 2013-09-20
US61/880,521 2013-09-20
PCT/US2014/055799 WO2015042022A1 (en) 2013-09-20 2014-09-16 Method and apparatus for direct formation of nanometer scaled features

Publications (1)

Publication Number Publication Date
JP2016537501A true JP2016537501A (ja) 2016-12-01

Family

ID=52689317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515362A Pending JP2016537501A (ja) 2013-09-20 2014-09-16 ナノメートルスケールの特徴を直接形成する方法及び装置

Country Status (6)

Country Link
US (1) US9466500B2 (ja)
JP (1) JP2016537501A (ja)
KR (1) KR20160055926A (ja)
CN (1) CN105531795B (ja)
TW (1) TWI637902B (ja)
WO (1) WO2015042022A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018081144A1 (en) 2016-10-24 2018-05-03 Kla-Tencor Corporation Process module(s) integrated into a metrology and/or inspection tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004345071A (ja) * 2003-05-26 2004-12-09 Sumitomo Electric Ind Ltd 描画装置及び描画方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
ATE146304T1 (de) * 1993-07-30 1996-12-15 Ibm Vorrichtung und verfahren um feine metal-linie auf einem substrat abzulegen
US5869801A (en) * 1995-02-15 1999-02-09 The E.O. Paton Electric Welding Institute Of The National Academy Of Sciences Of Ukraine, Device for manual electron beam processing of materials in space
US6145438A (en) * 1998-03-20 2000-11-14 Berglund; C. Neil Method and apparatus for direct writing of semiconductor die using microcolumn array
US6642129B2 (en) * 2001-07-26 2003-11-04 The Board Of Trustees Of The University Of Illinois Parallel, individually addressable probes for nanolithography
US20040245224A1 (en) * 2003-05-09 2004-12-09 Nano-Proprietary, Inc. Nanospot welder and method
FR2881270B1 (fr) * 2005-01-27 2007-04-20 Commissariat Energie Atomique Dispositif microelectronique emetteur d'electrons a plusieurs faisceaux
US7818816B1 (en) * 2007-10-01 2010-10-19 Clemson University Research Foundation Substrate patterning by electron emission-induced displacement
US8580130B2 (en) * 2007-12-20 2013-11-12 The Regents Of The University Of California Laser-assisted nanomaterial deposition, nanomanufacturing, in situ monitoring and associated apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004345071A (ja) * 2003-05-26 2004-12-09 Sumitomo Electric Ind Ltd 描画装置及び描画方法

Also Published As

Publication number Publication date
CN105531795A (zh) 2016-04-27
US20150087136A1 (en) 2015-03-26
US9466500B2 (en) 2016-10-11
WO2015042022A1 (en) 2015-03-26
KR20160055926A (ko) 2016-05-18
CN105531795B (zh) 2019-08-27
TWI637902B (zh) 2018-10-11
TW201515988A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
TWI780251B (zh) 半導體裝置結構及其製作方法
JP7122061B2 (ja) エアギャップ形成プロセス
JP7357688B2 (ja) 多重スペーサパターニングのスキーム
KR102030243B1 (ko) 반도체 디바이스 및 제조 방법
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
US9984930B2 (en) Method for processing a carrier
US11574806B2 (en) Film forming method
US11521849B2 (en) In-situ deposition process
CN108573864A (zh) 基本无缺陷的多晶硅栅极阵列
US20090102023A1 (en) Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
US20200027832A1 (en) Device structure and techniques for forming semiconductor device having angled conductors
JP2016537501A (ja) ナノメートルスケールの特徴を直接形成する方法及び装置
KR19980041819A (ko) 반도체 구조의 측벽상에서의 도핑된 폴리실리콘층 생성 방법
US10403547B2 (en) Structure and method of forming self aligned contacts in semiconductor device
US20220367226A1 (en) Semiconductor Device, Method and Tool of Manufacture
KR102071498B1 (ko) 반도체 소자의 제조 방법 및 장치
US11264271B2 (en) Semiconductor fabrication method for producing nano-scaled electrically conductive lines
US20240021433A1 (en) Forming a doped hardmask
TW202308466A (zh) 電漿處理方法、電漿處理裝置及電漿處理系統
US20090311865A1 (en) Method for double patterning lithography
KR20230078009A (ko) 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법
CN109712889A (zh) 一种半导体器件的制造方法
US20100062594A1 (en) Method for manufacturing a semiconductor device
JPH04372124A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190115