KR20160055926A - 나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치 - Google Patents

나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20160055926A
KR20160055926A KR1020167010207A KR20167010207A KR20160055926A KR 20160055926 A KR20160055926 A KR 20160055926A KR 1020167010207 A KR1020167010207 A KR 1020167010207A KR 20167010207 A KR20167010207 A KR 20167010207A KR 20160055926 A KR20160055926 A KR 20160055926A
Authority
KR
South Korea
Prior art keywords
tip
workpiece
tips
tip plate
plate
Prior art date
Application number
KR1020167010207A
Other languages
English (en)
Inventor
제임스 프란시스 맥
스티브 모팻
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160055926A publication Critical patent/KR20160055926A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

워크피스 상에 나노미터 크기의 피쳐들을 형성하기 위한 장치, 및 그러한 장치의 이용은, 복수의 개별적으로 바이어스가능한 팁을 포함하고, 각각의 팁은 10nm 이하의 스케일의 직경을 갖는다. 반응물질의 존재 하에서 워크피스의 표면 위에서 팁들을 이동시킴으로써, 피쳐들은 현재의 포토리소그래피의 해상도 미만의 서브미크론 크기로 워크피스 상에 직접 형성될 수 있다. 피쳐들은 워크피스 내에 에칭되거나 워크피스 위에 형성될 수 있다.

Description

나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치{METHOD AND APPARATUS FOR DIRECT FORMATION OF NANOMETER SCALED FEATURES}
본원의 실시예들은 워크피스 표면 상에 또는 워크피스 표면 내에 서브미크론(sub-micron) 크기 피쳐들을 형성하는 분야에 관한 것이다. 더 구체적으로, 실시예들은, 레지스트 코팅, 마스크를 통한 레지스트의 전자기 에너지 노광, 레지스트의 현상, 현상된 레지스트를 마스크로서 이용한 하부 재료의 하나 이상의 층의 에칭, 및 후속하는 마스크의 제거로 이루어지는 전통적인 리소그래피 단계들을 이용하지 않고서, 집적 회로 디바이스들의 제조에서 이용되는 반도체 기판들과 같은 워크피스 상에 또는 워크피스 내에 나노미터 스케일 피쳐들을 형성하는 것에 관한 것이다.
더 작은 집적 회로들에 대한 끊임없는 요구는, 이러한 회로들 내의 디바이스들의 더 큰 밀도에 대한 끊임없는 요구와 함께, 디바이스 하프 피치(device half pitch), 즉 웨이퍼 상의 인접 디바이스들 간의 거리의 절반을 현재 22nm까지 점진적으로 감소시켰고, 디바이스들의 하프 피치 및 크기를 더 감소시키라는 요구를 야기했다. 이러한 간격으로 디바이스들을 형성하고, 포토레지스트를 노광하는 데에 이용되는 192nm 전자기 파장의 해상도 한계로 이격되고 그러한 한계 미만의 크기를 갖는 피쳐들의 상호접속을 가능하게 하기 위해, 특수한 리소그래피 및 마스킹 패러다임이 만들어졌다. 그러나, 이러한 기술들은 레지스트를 노광하는 데에 이용되는 전자기 에너지의 해상도 한계 미만의 간격 및 크기를 갖는 디바이스들을 형성할 수 있긴 하지만, 결과적인 디바이스들에서의 편차는 받아들일 수 없을 정도로 크고, 양호한 디바이스들의 수율은 허용가능한 것보다 낮으며, 복수의 패터닝 단계, 액침 리소그래피(immersion lithography), 및 그러한 다른 특수한 핸들링 단계들에 있어서의 고유한 비용들은 결과적인 집적 회로들을 제조하기 위한 비용을 바람직한 것보다 더 높아지게 했다.
추가로, 디바이스 간격 및 크기가 축소됨에 따라, 집적 회로 내의 디바이스들을 접속하기 위해 이용되는 전도성 라인들 및 필러들(컨택트들 및 비아들)의 간격 및 크기 또한 축소되고 있다. 멀티레벨 상호접속 아키텍쳐를 갖는 집적 회로에서, 전도체들의 간격 및 크기가 클수록, 상호접속 층은 웨이퍼(디바이스 층)로부터 더 멀어진다. 디바이스 크기가 축소됨에 따라, 디바이스 층에서의 상호접속 층의 피쳐 크기 및 간격도 마찬가지로 축소되고, 상호접속 층에 바로 인접한 층들도 그러하다. 결과적으로, 디바이스들 간에 상호접속부들을 형성하는 비용도 마찬가지로 증가하고, 이러한 상호접속 층들의 형성에서의 문제점들의 결과로서, 수율, 처리량 및 디바이스 품질이 또한 감소한다.
본원의 실시예들은, 반응물질 또는 프리커서가 개별 활성화 팁들(individual energized tips)에 바로 인접한 영역 내에서 국부적으로 반응하게 하거나, 워크피스 상에 퇴적물(deposit)을 형성하거나, 반응의 생성물로 워크피스의 하부 재료를 에칭하기 위해, 전기 전위로 개별적으로 어드레스가능한 개별 팁들을 갖는 마이크로팁 어레이 또는 어레이들을 이용하여, 워크피스 상에 서브미크론의 나노미터 크기 피쳐들을 퇴적 및 에칭하는 것을 제공한다. 일 양태에서, 수천 내지 수십억 개의 개별 팁을 갖는 마이크로팁 어레이가 구성되고, 각각의 팁은 전기 전류를 통과시키고, 그에 의해 반응물질 또는 반응물질들이 반응하여 퇴적물 또는 에천트를 형성하게 하기에 충분한 에너지를 제공하도록 개별적으로 구성될 수 있다. 다른 양태에서, 에칭 반응은 추가 반응물질 프리커서를 필요로 하지 않고서, 미리 존재하는 재료 상에서 직접 달성될 수 있다. 또 다른 양태에서, 실시예들은 기판 재료의 나노미터 크기 부분들을 직접 수정하거나 그러한 재료들을 나노미터 스케일로 도핑하기 위해 이용될 수 있다.
본원의 실시예들에서, 플레이트(팁 플레이트) - 이 플레이트로부터 연장되거나 연장가능한 다수의 개별적으로 바이어스가능한 팁을 가짐 - 는 스텝핑(stepping)이라고도 알려진 정지 시작 이동(stop start movement) 또는 연속적 이동으로 워크피스의 복수의 프로세스 구역에 걸쳐 선택적으로 위치지정가능하도록 구성된다. 각각의 스텝에서, 또는 팁들이 이동함에 따라, 팁 단부와 워크피스 사이에 프리커서 가스가 도입되고, 선택된 팁들에 전압 전위가 인가되어, 프리커서 가스가 반응하도록 하고, 그에 따라 예를 들어 워크피스 상에 반응물질 결과물을 퇴적하거나, 반응 산출물을 이용하여 워크피스의 일부분을 에칭하는 것에 의해, 워크피스 표면을 수정하게 하며, 여기서 영향을 받는 워크피스의 일부분은 팁의 단부의 직경 정도이다. 추가로, 예를 들어 팁 플레이트가 스텝핑 모드에 있을 때, 미세한 거리만큼 팁들을 이동시키고, 전위를 다시 인가하여 워크피스 표면 상의 퇴적 또는 워크피스 표면의 에칭을 다시 야기함으로써 라인을 형성하기 위해, 선행하여 형성된 피쳐들이 순차적으로 부분적으로 오버라이팅될 수 있도록, 팁 플레이트 및 워크피스는 서로에 대해 팁의 단부의 직경 미만 정도로 미세하게 이동하도록 구성된다. 이것은 워크피스의 표면에 걸쳐서, 워크피스 표면 상에 또는 워크피스 표면 내에 나노미터 스케일 피쳐들을 형성하도록 반복된다. 팁들은 약 1 내지 50 나노미터의 직경, 더 바람직하게는 약 1 내지 10nm의 직경을 가지며, 거기에 전압이 가해지고 팁들이 워크피스에 근접하게, 예를 들어 워크피스 표면으로부터 약 5 내지 20 나노미터 이격될 때, 워크피스와 팁 사이에 위치된 프리커서는 그 구성 요소들 중 하나 이상으로 국소적으로 분해될 수 있다. 일 양태에서, 프리커서는 ALD 프리커서이고, ALD 프리커서의 층은 팁에 전압이 인가되기 전에 워크피스 상에 형성되며, 추가의 프리커서의 적용 및 팁에서의 전압의 인가는 ALD 반응이 진행하게 하며, 그에 따라 워크피스 상에 프리커서의 원하는 원자 종들(atomic species)을 남기면서, 프리커서의 나머지 종들이 워크피스 표면으로부터 배기된다. 다른 양태에서, 프리커서(들)는 워크피스에 미리 바인딩되지 않고, 팁의 단부에서의 전압 전위는 프리커서를 수반하는 퇴적 또는 에칭 반응이 워크피스 표면에서 발생하게 한다.
실시예들에서, 팁 플레이트는 개별적으로 어드레스가능한 팁들의 3차원 어레이를 형성하기 위해, 적어도, 라인을 따라 배치되는 이격된 팁들의 행으로서, 또는 인접 행들에 배열된 라인들로 배열되는 복수의 팁으로서 제공된다. 일 양태에서, 복수 행의 팁을 포함하는 어레이가 제공되고, 행은 적어도 처리되는 워크피스 표면의 가장 큰 폭 치수만큼 길고, 복수의 평행한 행은 팁 플레이트의 범위에 걸쳐 제공된다. 행들은 팁들과 동일한 피치(중심 대 중심 간격)로 이격될 수 있거나, 행 간격은 행들 내의 팁들의 간격과는 상이할 수 있다. 추가로, 인접한 행들 내의 팁 위치들은 행마다 오프셋될 수 있다. 어레이 내의 개별 트랜지스터가 트랜지스터의 드레인에서 팁들 중의 개별 팁에 상호접속되도록, 팁들은 트랜지스터 어레이에 대한 상호접속에 의해, 예를 들어 나노와이어에 의해 개별적으로 어드레스가능하다. 개별 트랜지스터 게이트들은, 반응물질의 반응 및 대응하는 에칭 또는 퇴적 효과를 야기하도록 팁들 중의 개별 팁들을 선택적으로 활성화하기 위해, 제어기 파라미터에 기초하여 개방 또는 폐쇄되도록 선택된다.
연장된 원추형 팁들의 높이를 약 100 nm 이상 남기도록 하부 실리콘을 선택적으로 에칭하여 제거하기 위해, 개별 팁들은 패터닝된 레지스트, 실리콘 산화물 하드마스크, 및 예를 들어 불소 또는 염소계 화학물질 또는 그들의 혼합물을 이용하여 실리콘 층으로부터 에칭될 수 있다. 실리콘 층은, 개별 팁들의 활성화를 제어하기 위한 트랜지스터 어레이가 형성되어 있거나 형성될 실리콘 기판과 같은 단결정 기판의 일부로부터, 또는 트랜지스터 어레이 위에 성장된 재료 층으로부터 제공될 수 있다. 개별 팁들은 어레이의 개별 구동 트랜지스터의 드레인에 접속된 상호접속부(나노와이어)와 정합되어(in registration with) 형성되며, 그에 의해, 제조 시에, 각각의 팁은 개별적으로 어드레스가능하게 되며, 어레이의 단일 트랜지스터를 통해 소정 전위로 충전될 수 있다. 팁들이 형성되는 하부 재료는 우선, 다시 e 빔 리소그래피에 의해 포토리소그래피 마스크를 패터닝하고, 팁이 형성될 각각의 영역을 둘러싸는 개별 트렌치들을 형성하고, 트렌치를 격리 재료로 채움으로써, 개별 격리 영역들 내로 형성될 수 있다. 따라서, 나노 치수 팁들의 어레이는 서로로부터 전기적으로 격리되어 형성될 수 있고, 팁 스케일의 치수를 갖는 피쳐들을 기판 상에 형성하기 위해 팁의 단부의 직경 정도의 영역 내에서 프리커서 반응물질의 반응을 야기하기에 충분한 전위로 개별적으로 어드레스될 수 있다.
본원의 다른 실시예에서, 100,000 행 및 100,000 열의 팁을 갖는 팁 플레이트는 4 제곱 밀리미터의 영역 내에 100억 개의 개별 팁을 갖는 팁 플레이트를 제공하며, 여기서 팁들은 행을 따라 중심으로부터 중심까지 20nm 이격된다. 팁 플레이트는 워크피스에 걸쳐서 주사될(scanned) 수 있거나, 워크피스가 팁 플레이트에 대해 주사될 수 있거나, 또는 그들 둘 다가 이동할 수 있다. 팁 플레이트의 위치가 워크피스에 대해 변경될 때, 팁 플레이트의 개별 팁들은 퇴적 또는 에칭 반응을 야기하도록 전기 전위를 가하기 위해 개별적으로 어드레스된다. 주사는 팁들 상에 전위가 유지되는 상태로 계속될 수 있고, 또는 팁 플레이트가 정지해 있을 때에만 팁들이 활성화되고, 전위가 팁들에 다시 인가되기 전에 새로운 위치까지 미세한 움직임 스텝으로 팁 플레이트가 다시 스텝핑 또는 주사되는 스텝핑 구성일 수 있다.
팁 플레이트는 워크피스 상에 3차원 나노미터 치수 피쳐들을 직접 형성하기 위해 이용될 수 있다. 어레이의 개별 팁 상에 적절한 전압을 가함으로써, 팁과 워크피스 사이에 배치된 프리커서 분자 내의 원자 종들 사이의 결합이 파괴되거나 분해될 수 있고, 그에 의해 팁과 워크피스 사이의 작은 공간 내에서 퇴적 또는 에칭 종들의 형성을 야기한다. 어레이의 이동에 의한 팁들의 적절한 이동에 의해, 라인들과 같은 3차원 피쳐들은 전부 나노미터 스케일로 에칭 또는 퇴적될 수 있고, 그에 의해 매우 미세한, 즉 매우 작은 워크피스 피쳐들의 형성을 위한 전통적인 전자기 파장 제한된 포토리소그래피 처리를 우회한다.
위에서 언급된 본 발명의 특징들이 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 발명의 더 구체적인 설명은 실시예들을 참조할 수 있으며, 그들 중 일부는 첨부 도면들에 도시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 발명의 전형적인 실시예들만을 도시하며, 따라서 발명의 범위를 제한하는 것으로 고려되어서는 안 된다는 점에 유의해야 한다.
도 1은 본원에 개시된 실시예들을 실시하는 데에 유용한 프로세스 챔버의 개략적 단면도이다.
도 2는 팁 플레이트의 복수의 팁의 구성을 보여주는 팁 플레이트의 부분 사시도이다.
도 3은 팁 플레이트 상의 팁들 간의 상대적인 간격을 보여주는 일련의 3개의 팁, 및 팁 플레이트와 워크피스의 개략적 측면도이다.
도 4는 워크피스의 정렬 피쳐들, 및 팁 플레이트 경로를 보여주는 워크피스의 부분 평면도이다.
도 5는 팁 플레이트의 개략적 측면도이다.
도 6은 팁 플레이트의 개략적 상면도이다.
도 7은 워크피스 위의 복수의 기준 위치를 보여주는 워크피스의 부분 평면도이다.
도 8은 워크피스 위의 4개의 위치에서의 퇴적을 보여주는 도 7의 워크피스의 부분 평면도이다.
도 9는 워크피스의 노출된 표면 상의 퇴적된 라인들의 형성을 시작하기 위한, 워크피스 위의 추가의 퇴적물들을 보여주는 도 8의 워크피스의 부분 평면도이다.
도 10은 2개의 기준 위치에 걸친 라인 및 부분적으로 완성된 라인과, 하나의 기준 위치에서의 단일 퇴적을 보여주는 도 9의 워크피스의 부분 평면도이다.
도 11은 부분적으로 완성된 라인들을 더 정의하기 위한 추가의 퇴적물을 보여주는 도 10의 워크피스의 부분 평면도이다.
도 12는 미리 퇴적된 라인 위에서 라인의 두께를 증가시키기 위해 퇴적되는 제2 라인의 개략도로서, 각각의 팁 퇴적 위치에서의 퇴적물들의 상대적인 위치를 더 잘 보여주기 위해, 제2 라인이 오프셋 라인들 상에서 제1 라인의 위치로부터 오프셋되어 있다.
도 13은 4개의 국소화된 에칭의 위치를 보여주는 워크피스의 부분 평면도이다.
도 14는 도 13의 에칭된 피쳐의 단면 14-14에서의 단면도이다.
도 15는 추가의 에칭을 보여주는, 도 13의 워크피스의 부분 평면도이다.
도 16은 표면 내에 에칭된 라인을 보여주는 도 15의 워크피스의 부분 평면도이다.
도 17은 노출된 표면 내에 에칭된 U 형상 트렌치 또는 라인을 보여주는 도 16의 워크피스의 부분 평면도이다.
도 18은 도 17의 워크피스의 단면 18-18에서의 단면도이다.
도 19는 도 17의 워크피스의 단면 19-19에서의 단면도이다.
도 20은 도 1의 워크피스 지지체의 일 실시예의 평면도이다.
도 21은 도 20의 워크피스 지지체의 측면도이다.
도 22는 대안적인 팁 플레이트를 개략적으로 도시하는, 도 1의 워크피스 지지체의 일 실시예의 평면도이다.
도 23은 팁 플레이트에 대한 프리커서의 일부분의 부분적 단면도로서, 팁들을 형성할 재료 위에 패터닝된 마스킹 재료가 형성된다.
도 24는 팁 플레이트에 대한 프리커서의 일부분의 부분적 단면도로서, 팁들을 형성할 재료 내에 격리 트렌치가 형성되어 있다.
도 25는 내부에 형성된 트렌치의 윤곽을 보여주는, 도 24에 단면으로 보여진 팁 플레이트의 프리커서의 일부분의 평면도이다.
도 26은 팁 플레이트에 대한 프리커서의 일부분의 부분적 단면도로서, 격리 트렌치가 격리 재료로 채워져 있다.
도 27은 도 26의 팁 플레이트에 대한 프리커서의 일부분의 부분적 단면도로서, 패터닝된 마스킹 재료가 위에 형성되어 있다.
도 28은 도 27의 팁 플레이트에 대한 프리커서의 일부분의 단면도로서, 패터닝된 마스킹 재료의 에칭 동안의 개별 팁 형성을 보여준다.
도 29는 도 27의 팁 플레이트에 대한 프리커서의 일부분의 단면도로서, 내부에 형성된 개별 팁들을 보여준다.
도 30은 도 29의 팁 어레이의 단면도로서, 노출된 개별 팁들의 단부들만을 남기도록 팁 어레이 위에 형성된 스핀 온 보호 코팅을 보여준다.
도 31은 팁들의 단부들의 추가의 처리 후의 도 30의 팁 어레이의 단면도이다.
도 32는 팁 어레이의 수 개의 개별 팁을 위한 구동 회로의 개략도이다.
도 1을 참조하면, 격리 챔버(10)가 개략적으로 도시되어 있고, 거기에서 워크피스 지지체(20)가 그 위에 워크피스(30)를 교체가능하게 지지하고 있다. 챔버(10)는 바람직하게는, 오염물질들 및 원하는 반응물질 외의 잠재적인 반응물질들을 제거하기 위해 10-7 내지 10-9 torr 범위의 낮은 압력으로 펌핑될 수 있는 진공 챔버이고, 챔버는 그 후 아르곤과 같은 불활성 종들(inert species) 및/또는 반응물질 프리커서 화학물질(들)로 다시 채워질(backfilled) 수 있다. 챔버(10)는 또한 게이트 또는 슬릿 밸브와 같은 로딩 포트(도시되지 않음) - 로딩 포트를 통해 워크피스(30)가 챔버(10) 내에 배치되거나 챔버로부터 제거될 수 있고 챔버는 로딩 포트(40)의 폐쇄에 의해 재밀봉됨(resealed) -, 진공 펌프 및 설비 배기 시스템(도시되지 않음)으로 이어지는 배기구(50), 및 가스 유입구들(60, 62 및 64)을 포함하고, 이들 모두는 개략적으로 도시된다. 챔버(10) 내부에서 워크피스(30)를 처리하기 위해 챔버(10)를 이용하는 동안, 진공 펌프 및 배기구(50)는 챔버 내의 내부 압력을 대기압 이하의 압력(sub-atmospheric pressure)으로 감소시키기 위해 이용될 수 있고, 유입구들(60 내지 64)은 불활성 가스들 및 프로세스 가스들과 같은 가스들을 챔버(10) 내로 도입하기 위해 이용될 수 있다. 로딩 포트는 본 기술분야에 널리 공지되어 있는 바와 같이, 로봇 또는 수동 로딩 디바이스를 이용하여, 워크피스(30)를 지지체(20) 상으로 로딩하거나 지지체(20)로부터 언로딩하기 위해 선택적으로 개방될 수 있다. 이와 같이, 챔버(10)는 반도체 웨이퍼와 같은 워크피스들(30)이 연속적으로(serially) 처리될 수 있는 밀봉가능한 인클로저를 제공한다.
계속하여 도 1을 참조하면, 팁 플레이트(100)가 또한 챔버(10)에 의해 제공되는 밀봉가능한 인클로저 내에 제공되고, 쉘프(shelf)(110)의 밑면 상에서 지지체(20) 위에 지지됨으로써, 워크피스(30) 위에 위치된다. 본 실시예에서, 팁 플레이트(100)는 행 및 열의 개수가 동일한 방식인 복수의 팁으로 구성되고, 그에 의해 행과 행 사이, 및 열과 열 사이에서 20nm의 피치로 분리된 십억 개의 개별적으로 어드레스가능한 팁이 제공된다. 도 1에 도시된 바와 같이, 도 1의 실시예에서, 쉘프는 챔버(10)의 측벽들로부터 지지되는 큰 질량을 제공하고, 쉘프, 및 그에 따른 팁 플레이트(100)를 워크피스(30)와 동일한 온도로 유지하기 위해 능동적으로 냉각 또는 가열된다. 제어기(112)는 팁 플레이트(100)에 대한 워크피스 지지체(20)의 이동을 제어하고, 워크피스(30)와 팁 플레이트(100)의 정렬을 지시하고, 워크피스(30) 및 팁 플레이트(100)의 온도를 모니터링하여, 능동 냉각 또는 가열에 의해 워크피스(30) 및 팁 플레이트(100)의 온도를 일정 상태로 유지하도록 구성된다. 워크피스 지지체(20)의 x 및 y 방향으로의 움직임에 의해, 팁 플레이트(100)는 워크피스의 평면에 평행한 평면 내에서 워크피스에 대하여 이격된 관계로 주사될 수 있다. 워크피스 지지체(20)는 또한 팁 플레이트(100)의 팁들과 워크피스(30) 사이에 원하는 간격을 설정하도록 상승 및 하강될 수 있다. 또한, 워크피스 지지체(20), 및 그에 따른 워크피스(30)의 상대적인 회전 위치를 변경하기 위해, 회전, 또는 세타 조절(theta adjustment) 메커니즘이 제공될 수 있다. 팁 플레이트(100)와 워크피스(30)의 상대적 위치를 결정하기 위해, 쉘프(110)는 또한 팁 플레이트 대 워크피스 이미징 시스템(120)을 포함한다. 팁 플레이트 대 워크피스 이미징 시스템은 본원에 설명되는 바와 같이 워크피스 상의 피쳐에 대한 팁 플레이트(100)의 정렬을 가능하게 하기 위해 워크피스의 이미지를 획득하도록 구성된 한 쌍의 카메라(도시되지 않음)를 포함한다.
본 실시예에서, 팁 플레이트(100)는 약 4mm×4mm 정도이고, 십억 개의 개별적으로 어드레스가능한 팁을 내부에 갖는다. 명확히 하기 위해, 팁들의 일부분, 본원의 설명에서는 개별 팁들(130a-i)이 실시예에 관련하여 설명된다. 도 2 및 도 3에 도시된 바와 같이, 도 2는 팁 플레이트(100)의 팁 측의 매우 작은 부분의 도면으로, 복수의 개별 팁(130a-i)이 도시되며, 개별 팁들은 팁 플레이트(100)의 밑면으로부터 외측으로 연장된다. 도 3에 도시된 바와 같이, 각각의 팁(130)은 베이스(134)로부터 연장되는 생크(shank) 부분(132), 및 베이스(134)로부터 연장된 생크 부분(132)의 종단(terminus)을 형성하는 팁 단부(136)를 포함한다. 각각의 팁(130)의 베이스(134)는 팁 플레이트(100) 내의 다른 팁의 베이스(134)로부터 전기적으로 격리되고, 팁들은 함께 개별적으로 전기 충전가능한(어드레스가능한) 것들의 어레이를 형성한다. 추가로, 각각의 팁(130)은 베이스(134)로부터 동일한 높이 H만큼 연장되고, 직경 "d"의 동일한 둥근 팁(136)을 갖는다.
워크피스에 대한 팁 플레이트(100)의 프로세스 위치는 도 3에 도시되어 있다. 실시예에서, 개별 팁들(130)(팁들(130a-c)만을 볼 수 있음)은 팁(130)의 중심들 간에 20nm의 피치 P만큼 이격되며, 개별 팁들은 팁 플레이트(100)의 베이스로부터 100nm의 거리 H만큼 연장되고, 팁의 단부에서의 팁 직경 d는 약 5nm이고, 팁(136)과 기판(30)의 노출된 표면(32) 사이의 간격은 약 10nm이다. 이 도면에서, 세부사항을 보여주기 위해, 특히 팁들의 단부(136)로부터 워크피스(30)까지의 간격, 및 팁들의 단부에서의 팁들(30)의 직경은 비례에 맞지 않는다.
팁 플레이트(100)를 원하는 프로세스 위치에 대해 미세하게 위치지정하기 위해, 워크피스 지지체는 팁 플레이트(100)에 대하여 워크피스(30)를 주사한다. 팁 플레이트(100)는 쉘프(110)의 밑면 상에서 워크피스 위에 위치지정되고, 쉘프의 밑면을 통해 카메라들(122)이 연장된다(도 5 및 도 6). 워크피스 표면이 팁 플레이트(100) 아래에서 주사될 때, 정렬 마크(도 4의 마크들(138 내지 140) 중 하나)가 팁 플레이트 아래를 지나갈 것이다. 정렬 마크를 만나면, 이미징 시스템은 팁 플레이트(100) 및 워크피스(30)가 서로에 대해 이동하게 하여, 2개의 카메라 중 적어도 하나가 3개의 상이한 정렬 마크를 이미징하고, 그에 의해 워크피스(30)에 대한 팁 플레이트(100)의 위치를 삼각측량하는 것을 가능하게 한다. 다음으로, 워크피스 지지체는 도 1 및 도 6의 x, y 및 z 방향으로 이동되어, 팁 플레이트(100)를 원하는 프로세스 위치 위에, 예를 들어 도 4의 위치(200) 위에 위치지정한다.
이제 도 4를 참조하면, 팁 플레이트가 하부 워크피스의 표면 상에 대략 4mm×4mm의 "이미지"를 투영하도록 직사각형 프로파일을 갖는 팁 플레이트(100)가 도시되어 있다. 워크피스(30)에 대하여 팁 플레이트(100)의 위치를 주사하기 위해, 팁 플레이트(100) 및/또는 워크피스가 서로에 대해 이동가능하다. 본 실시예에서, 팁 플레이트(100)의 위치가 워크피스(30) 위에서의 팁 플레이트(100)의 선행 위치와 약간 중첩하도록, 팁 플레이트(100)는 일련의 평행한 직선 경로들을 따라 이동된다. 따라서, 팁 플레이트(100)는 이 도면의 x 방향으로 위치(200)로부터 위치(202)로, 그리고 위치(204)로 이동될 수 있고, 다음으로, Y 방향으로 위치(304)로, 그리고 위치(302) 및 위치(300)로 이동할 수 있다. 워크피스 지지체는 팁 플레이트(100)가 워크피스의 전체 폭에 걸쳐 위치지정될 수 있게 하고, 폭 주사들(width scans) 사이에서, 팁 플레이트(100)의 팁 어레이의 폭만큼, 또는 그러한 폭보다 작게, 폭 주사들의 직교 방향으로도 마찬가지로 스텝 방식으로(step wise) 이동될 수 있게 하도록 구성된다.
이미징 시스템(120)(도 1)은 워크피스(30)의 노출된 표면 상의 정렬 마크들을 이미징하고, 그에 의해 노출된 표면에 대한 팁 플레이트(100)의 '대강의(rough)' 정렬을 제공하기 위해 제공된다. 이하의 예에서, 워크피스(30)는 디바이스들이 위에 형성되지 않을 에지 영역(베벨)(122), 및 에지 영역으로부터 내측으로 연장되고 디바이스들이 내부 및 위에 형성될 필드 영역(124)을 갖는 반도체 웨이퍼이다. 웨이퍼는 또한 베벨(122)의 내측으로 연장되는 적어도 하나의 노치(126), 및 디바이스가 형성되지 않을 웨이퍼의 영역들, 예를 들어 웨이퍼로부터 개별 칩들이 절단되는 스크라이브 라인 영역 내에 형성되는 도시된 복수의 정렬 마크(마크들(138, 140 및 142))를 포함한다.
추가로, 워크피스의 노출된 표면 상의 또는 노출된 표면 내의 3차원 피쳐들의 작성을 가능하게 하기 위해, 각각의 위치(200, 202, 204 및 그 이후)에서, 팁 플레이트(100)와 워크피스(30)의 상대적 위치는 일 나노미터 미만으로부터 피치 P의 팁 간격의 2배보다 약간 더 큰 정도까지의 증분적인 상대적 이동으로 미세하게 조절될 수 있다. 그러한 움직임을 가능하게 하기 위해, 팁 플레이트(100)는 고정 위치에 유지되고, 워크피스 지지체(20)를 x 및 y 방향으로 이동시키기 위해 압전 액추에이터들(2030)(도 20)이 이용된다. 따라서, 팁 플레이트(100)를 워크피스의 노출된 표면(32) 위의 원하는 위치에 위치지정하고, 퇴적 또는 에칭 프리커서의 존재 하에서 팁들 중 선택된 것들에 선택된 전위를 개별적으로 가함으로써, 워크피스의 노출된 표면(32) 상에 또는 노출된 표면(32) 내에 개별 피쳐들이 형성될 수 있다. 추가로, 도 1a에 개략적으로 도시된 바와 같이, 팁 플레이트(100)는 팁 플레이트(100)의 코너 부근에서 팁 플레이트에 각각 부착되는 복수의 압전 액추에이터(300a-d)에 의해 쉘프(110)로부터 지지된다. 액추에이터들(300a-d)은 팁 플레이트의 개별 팁들이 워크피스의 표면으로부터 균일하게 이격되도록 하는 팁 플레이트(100)의 정렬을 가능하게 하기 위해 제공된다. 정렬을 수행하기 위해, 팁 플레이트는 워크피스로부터 팁 단부까지의 원하는 간격에 근접하는 위치에서 워크피스 위치에 위치될 수 있고, 팁 플레이트 상의 미리 선택된 개수 및 위치의 팁들을 이용하는 퇴적 또는 에칭 반응이 행해진다. 다음으로, 팁 플레이트는 이미징 시스템(120)이 반응의 영향을 이미징하는 것을 가능하게 하도록 이동되고, 원하는 패턴으로부터의 패턴의 결과적인 편차(또는 편차 없음)에 기초하여, 팁 플레이트(100)는 워크피스에 더 가깝게 또는 워크피스로부터 더 멀리 이동될 수 있고, 팁 플레이트(100)의 코너들은 또한 팁 단부들(136)의 평면이 워크피스에 대하여 기울어진 것에 의해 야기되는 위치 기반 편차를 보상하기 위해 액추에이터들(300a-d)에 의해 약 일 nm 미만으로 상이한 양들만큼 이동될 수 있다. 이러한 절차는 팁 플레이트(100)의 원하는 배향을 안정화시키고, 또한 기울어짐에 의해 야기되지 않은 퇴적에서의 임의의 국소화된 편차를 결정하기 위해 워크피스 상의 원하는 위치에서 복수 회 반복될 수 있다. 다음으로, 이러한 두번째 편차는, 그렇지 않았다면 퇴적 또는 에칭의 변동이 있었을 개별 팁들 상의 전압을 변경하거나, 그 위치에서의 팁 플레이트의 스텝핑 거리를 보상하거나, 상이한 프로세스 속성들을 갖는 상이한 팁들이 활성화될 때 팁으로부터 워크피스까지의 거리를 변동시키는 것 등에 의해, 퇴적 또는 에칭 프로세스 동안 다른 방식들로 보상될 수 있다.
초기 퇴적 또는 에칭 위치에 대한 팁 플레이트(100)의 정렬을 확립하기 위해, 피쳐는 팁 플레이트 및 프리커서를 이용하여 생성되고, 그 피쳐(또는 기하학적 패턴 내의 복수의 피쳐)의 위치는 이미징 시스템(120)에 의해 이미징되어, 기판 상의 기준(fiducial) 마크들 또는 피쳐들의 위치와 비교되며, 피쳐들의 원하는 위치와 실제 위치 사이의 오프셋이 결정된다. 오프셋은 퇴적을 위한 팁 플레이트의 위치지정에 대한 정정을 제공하기 위해 이용된다. 그 후에, 팁 플레이트(100)의 이동이 그에 의해 형성되는 피쳐들을 노출시킴에 따라, 이미징 시스템(120)은 피쳐들의 예상되는 위치와 원하는 위치를 비교하여 팁 플레이트(100) 위치의 연속적인 온-더-플라이 정정(on-the-fly correction)을 가능하게 한다. 또한, 정렬을 유지하는 것을 돕기 위해, 팁 플레이트(100), 및 처리되는 기판(2000)의 온도는 밀접하게 제어될 수 있다.
본 실시예의 팁 플레이트(100)의 개별 팁들(130)은 직선 그리드(rectilinear grid)로 배열되고, 여기서 팁들은 행 및 열 방향 둘 다에서, 중심으로부터 중심까지 20nm 이격된다. 따라서, 팁 어레이가 원하는 위치 위에 위치지정되고 나면, 팁 어레이의 팁이 웨이퍼 상의 모든 위치에 오버레이되는 것을 가능하게 하기 위해, 미세 위치 조절은 워크피스(30)를 2개의 수직 배치된 방향들에서 팁들 간의 간격만큼 팁 플레이트(100)에 대하여 이동시키기만 하면 된다. 따라서, 웨이퍼를 팁들에 대하여 증분적으로 이동시킴으로써, 라인들과 같은 3차원 피쳐들이 웨이퍼 상에 작성될 수 있다.
이제 도 7 내지 도 12를 참조하면, 웨이퍼의 노출된 표면 상에 피쳐를 형성하기 위해, 팁 플레이트(100)를 이용하는 예가 도시되어 있다. 이 도면들에서, 기판 상의 퇴적을 위해 원자 종들을 제공하기 위해, 프리커서 분자를 분해하는 것에 의해 피쳐들이 제공된다. 이 도면들 및 그에 수반하는 본문은 기판의 노출된 표면 상에 나노스케일 크기의 라인들 및 필러들을 퇴적하기 위한 팁 플레이트(100)의 이용의 설명을 제공한다. 다시, 이 도면들에서, 팁들(130a-i)의 이용이 설명되지만, 본 기술분야의 통상의 기술자라면 그 설명을 전체 팁 플레이트(100)에 대해 확장하는 것을 쉽게 이해할 것이다.
먼저 도 7을 참조하면, 워크피스(웨이퍼)(30)의 노출된 표면(32)의 영역이 도시되며, 여기에 도시된 영역은 도 2에 도시된 팁들(130a-i)의 영역보다 약간 더 크다. 설명을 위해, 노출된 표면(32)은 다수의 위치(501a-i)를 포함하고, 각각의 위치는 그 위의 팁들(130a-i) 중 대응하는 팁의 초기 위치에 대응한다. 결과로서, 인접 위치들의 중심들 간의 거리, 예를 들어 위치들(501a 및 501b) 간의 거리, 또는 위치들(501a 및 501d) 간의 거리는, 인접 팁들(130)의 중심 대 중심 거리와 동일하며, 이는 본 실시예에서는 20nm이다. 추가로, 위치(501c)에서 파선 형태로 도시된 바와 같이, 팁(130c)은 워크피스 위에 놓이고, 팁이 5nm 직경을 갖는 경우 워크피스 위에 5nm 투영을 드리운다. 본원에서 이용하는 프리커서와의 반응의 결과로 영향을 받는 워크피스의 영역은 팁과 대략 동일한 직경을 가질 것이라고 생각되며, 이것은 본원에서 워크피스의 3차원 피쳐들을 작성하기 위한 팁 플레이트(100)의 동작을 논의하기 위해 이용될 것이다. 추가로, 개별 위치들(501a-i)은 도 2의 팁들(130a-i) 중 하나의 본래 위치에 대응하고, 문자 지정은 대응관계를 보여주는데, 즉 위치(501a)는 팁(130a)의 본래 위치이고, 위치(501b)는 팁(130b)의 본래 위치인 것 등이다.
이제, 팁 플레이트(100)의 팁들(130a-i)을 이용한 피쳐들의 퇴적 및 에칭이 관련하여 설명될 것이다. 도 8에서 시작하여, 퇴적 재료가 퇴적될 표면을 갖는 워크피스가 제공된다. 퇴적 재료는, 임의의 개별 팁(130)에서 제공되는 전기 에너지의 입력으로 반응물질이 퇴적 재료의 원자들 또는 조성물들과 같은 퇴적 재료를 방출하게 함으로써, 팁 플레이트(100)의 사용을 통해 나노미터 스케일로 퇴적 재료의 라인들 및 개별 필러들을 형성하도록 이용된다. 실시예의 예시에서, 퇴적 재료는 실란, 트리클로로실란 등을 포함하는 반응물질로부터 방출될 수 있는 실리콘으로서 설명된다. 예를 들어, 실란은 실리콘 및 수소를 포함하고, 적절한 양의 에너지의 입력 시에, 실리콘과 수소가 분리되며, 기판(30)의 인접한 노출된 표면(32) 상에 실리콘이 퇴적될 수 있다. 도 7과 도 8을 비교하면, 각각 약 5nm의 직경을 갖는 4개의 퇴적 영역(510)이 워크피스(30)의 노출된 표면(32) 상에 퇴적되어 있다. 이러한 퇴적물들은, c, e, f 및 g에서만 실란계 프리커서를 분해할 수 있는 전위를 가하고, 팁들(501a, b, d, h 및 i)을 접지 또는 부동 상태로 유지함으로써, 위치(501c, e, f 및 g)에서 형성된다.
이제 도 9를 참조하면, 워크피스의 추가의 처리의 효과가 도시된다. 이 도면에서, 2개의 추가의 퇴적 영역(512)만이 위치(501e 및 501g)에 퇴적된 선행 퇴적 재료에 인접하면서 그와 부분적으로 중첩하는 것을 볼 수 있다. 나머지 위치들은 도 8에 도시된 단계를 따르는 상태로 남아있다. 이것은 워크피스를 이 도면의 왼쪽으로 팁들의 직경의 약 절반만큼 이동시키고 e 및 g만을 활성화하여, 이전에 형성된 퇴적물 위에 놓이는 퇴적물을 제공함으로써 제공된다. 도 10을 참조하면, 이 도면의 오른쪽으로의 궤적을 따르는 복수의 추가 퇴적물이 도시된다. 도 9 및 도 10에서 만들어진 추가의 퇴적물들은 실란 프리커서를 분해하는 것에 의해 마찬가지로 생성되었고, 워크피스 지지체는 각각의 퇴적물이 형성된 후에 워크피스를 이 도면들의 왼쪽(도 6의 x 방향)으로 팁 직경의 절반만큼 증분적으로 이동시켰고, e 및 g만이 전위를 가졌다.
도 10에 도시된 바와 같이, 초기 퇴적 위치에서, 그리고 4개의 추가적인 순차적 단계들에서, 팁(130g) 상에 전위를 가함으로써, 본래 위치(501g)로부터 연장되는 총 5개의 퇴적물이 만들어졌고, 위치(501f)에서 만들어진 퇴적물(510)과 본래 위치(501e) 사이에 라인을 연결하여 그 사이에 상호접속 라인을 형성하기 위해, 총 7개의 퇴적물(510 내지 524)이 만들어졌다. 결과적인 라인들의 측면들을 따라 발생하는 스캘럽핑(scalloping)의 효과를 고려하지 않고서, 위치들(501e 및 501f) 사이에서 예를 들어 20nm 길이에 걸쳐 연장되며 약 5nm 폭을 갖는 라인들이 형성될 수 있다.
이제, 도 11을 참조하면, 페이지 상에서 상측 및 하측 방향(도 6의 Y 방향)으로 워크피스를 이동시키는 것의 효과를 볼 수 있으며, 본 경우에서는 도시된 바와 같이 퇴적물(516)을 형성하기 위해, 팁(130g)을 본래 위치(501g)의 오른쪽 및 아래에 위치지정하기 위해 페이지 상에서 상측으로 이동시킨다. 이 도면(페이지)의 최상부를 향한 워크피스 지지체의 연속된 움직임은 추가의 퇴적물들을 야기할 것이고, 그에 의해 L 형상 라인을 형성한다. 추가로, 워크피스 지지체를 양방향으로 동시에 또는 후속 퇴적물이 형성되기 전에 순차적으로, 증분적으로 이동시킴으로써, 이 도면의 대각선을 따라 이어지는 라인이 작성될 수 있다.
본원에서, 5nm의 팁 직경을 이용하여, 대응하는 대략 5nm 직경의 1개 내지 3개의 원자 두께 층이 각각의 퇴적 단계 동안 형성될 수 있을 것으로 고려된다. 기판(30)의 노출된 표면(32)으로부터 측정할 때 몇 원자보다 두꺼운 완성 두께의 라인을 형성하기 위해, 도 12에 도시된 바와 같이, 선행하여 형성된 라인이 오버라이팅될 수 있다. 도 12에서, 본래 작성된 라인(1200)은 약 5nm의 직경을 가지며 직선 경로로 정렬된 6개의 퇴적물(1210-1220)을 포함하는 파선 윤곽으로 도시되고, 제2 라인은 오직 명확성을 위해서 제1 라인으로부터 이격된 것으로 도시되며, 제1 라인(1200)에 대한 제2 라인의 정렬은 오프셋들(1240, 1240')을 따른다. 제1 퇴적 라인(1200) 내에서, 각각의 퇴적 단계에서, 팁 플레이트(100)는 팁 직경의 절반만큼 동일한 방향으로 이동된다. 따라서, 퇴적물(1212)의 에지는 제1 퇴적물(1210)의 중심(1242)까지 연장된다. 이는 몇 원자 두께를 갖는 라인을 야기하는데, 라인의 일부 부분들은 단일 퇴적물로 형성되고 다른 부분들은 2개의 퇴적물의 오버레이이므로, 그 라인은 스캘럽핑된 측벽 프로파일(scalloped side wall profile), 및 라인 폭에 걸친 두께의 편차를 갖는다.
더 균일한 측벽 프로파일을 제공하기 위해(즉, 스캘럽핑을 감소시키기 위해), 제1 퇴적 라인 상에 오버라이팅될 제2 라인은, 제2 퇴적물들 중 첫번째 것의 중심이 제1 라인(1200)의 제1 퇴적물(1210)의 중심과 에지 사이의 위치(1240)로 오프셋되고, 제2 퇴적물들(1224) 등의 각각의 후속 퇴적물은 제1 라인의 선행 퇴적물의 에지 위에 중심을 갖도록, 오프셋된다. 최종 두께 라인을 형성하기 위해, 수 회의 그러한 오버라이팅이 고려되며, 오버레이 퇴적물들의 중심의 위치가 하부 퇴적물의 에지와 중심 사이의 위치로 약간 오프셋되는 것은 각각의 후속 퇴적물의 오버레이 영역들을 약간 수정하는 것에 의해 감소된 스캘럽핑과 더 큰 두께 균일성을 야기할 것이다. 추가로, 더 적은 스캘럽핑을 갖는 더 두꺼운 라인을 작성하기 위해, 팁들은 선행하여 퇴적된 재료의 직경의 절반 미만만큼 이동될 수 있다.
팁 플레이트(100)를 이용하여 피쳐들을 에칭하기 위해, 실란과 같은 퇴적 프리커서를 대신하여, 막 층을 에칭하도록 선택되는 에칭 프리커서가 제공된다. 팁 플레이트(100)의 위치지정, 스텝핑 및 정렬은 동일하게 유지되고, 개별 a-n은 퇴적 예에서와 같이 독립적으로 바이어스가능하게 남아있다. 예를 들어, 실리콘 내에 피쳐들을 에칭하기 위해, 하부 막 층으로부터 실리콘 피쳐가 형성될 위치에 팁 플레이트가 배열되고 난 후, HF 프리커서가 챔버(10) 내에 도입된다. 도 13 내지 도 19는 하부 실리콘 재료 층 내에, 도 13 및 도 14에서 파선 윤곽으로 도시된 3차원 피쳐를 형성하기 위한 에칭들의 시퀀스를 보여준다.
도 13 및 도 14를 참조하고, 위치들(501a-i)에 대한 a-i의 동일한 좌표계 및 상대적 위치들을 이용하여, 제1 에칭 단계의 결과가 도시된다. 본 예에서, HF가 도입되었고, 대략 10 볼트의 바이어스가 e, f, h 및 i에 인가되어, 결과적으로, 위치들(501e, f, h 및 i)에서 노출된 표면(32)의 실리콘 내에 1 내지 몇 실리콘 원자 깊이를 갖는 대체로 원형의 리세스들(501e, f, h 및 i)이 에칭되게 된다. 그 후에, 도 15에 도시된 바와 같이, 팁들의 직경의 절반만큼 워크피스를 이동시킨 후, 위치(501h)에 연관된 팁(130h)이 바이어스되어 에천트가 반응하게 하며, 그에 의해, 노출된 표면(32) 내에 추가의 대체로 원형의 영역을 에칭한다. 선행 에칭 단계의 결과로서, 2개의 에칭된 위치 또는 원의 중첩 영역은 비중첩 영역들보다 더 깊게 실리콘 내로 연장된다는 점에 유의한다. 다음으로, 노출된 표면(32)의 내측으로 연장되는 에칭된 트로프(trough) 또는 트렌치가 도 16에 도시된 위치(501h)로부터 위치(501i)까지의 대체로 직선 경로일 때까지, 팁 직경의 약 절반만큼의 이러한 증분적인 이동이 반복된다. 다음으로, 팁 플레이트(100)와 워크피스(30)의 상대적인 위치는 4회의 에칭(1300e, f, h 및 i)이 수행된 위치로 복귀되고, 다음으로 Y 방향으로 이동되어, 도 2의 h 및 130i가 도 17에 도시된 파선 위치들 위에 놓이게 하고, 그 지점에서 전압이 h 및 i에 인가되어, 파선 윤곽 위치에 대응하는 하부의 에칭된 표면 내에 몇 원자 두께를 갖는 개구가 형성되게 한다. 워크피스(30)는 팁 플레이트(100)에 대해 팁들의 직경의 약 절반만큼 다시 Y 방향으로 이동되고, 에칭 단계가 반복된다. 에칭된 라인(1342 및 1344)이 선행하여 형성된 라인(1340)의 어느 한 단부로부터 연장될 때까지, 에칭 단계들이 반복된다. 원하는 깊이의 라인이 형성될 때까지, 위의 단계들이 반복된다. 라인들의 에칭에 관여되는 팁들의 중심을 선행하여 에칭된 라인 위치에서의 팁의 위치로부터 오프셋시킴으로써, 라인들(1340-1344)의 측벽들의 스캘럽핑이 감소된다. 추가의 에칭 단계들에서, 에칭된 피쳐의 베이스와 팁들의 단부들 사이에 동일한 거리를 유지하기 위해, 팁들은 워크피스에 더 가깝게 증분적으로 이동된다. 이것이 모든 에칭 단계에서 발생할 필요는 없고, 완전한 라인의 1회 내지 5회의 에칭 후에 발생하면 된다.
다른 실시예에서, ALD(atomic layer deposition) 층은 기판의 표면 상의 연속적인 층으로서 형성될 수 있고, 팁들의 에너지는 둘 이상의 성분이 팁의 위치에서 반응하는 것을 선택적으로 야기하여, 그에 의해 그 위치에서의 완전한 ALD 반응을 선택적으로 야기하기 위해 이용된다. ALD 반응 온도 미만의 온도에서 2개의 (또는 그 이상의) 상이한 프리커서를 펄싱한 후, 바이어스된 팁에 인접하여 퇴적 반응이 진행하기에는 충분하지만 프리커서들을 완전한 CVD 모드로 활성화하기에는 불충분한 에너지를 공급하도록 하나 이상의 팁에 바이어스를 제공함으로써, ALD 층의 형성이 제공될 수 있다. 추가로, ALD 층을 형성하기 위한 프리커서들의 펄싱, 및 그 ALD의 선택적 위치에 의한 막 층의 퇴적은 상이한 시간들에서 발생할 수 있다. 또한, 팁 전위는 팁이 이동하고 있는 반응물질 전위로 유지될 수 있고, 그에 의해 잠재적으로 더 균일한 라인 두께 및 벽 프로파일을 야기한다. 이것은 앞에서 설명된 본원의 에칭 및 퇴적 실시예에서 또한 수행될 수 있고, 여기서 팁 전위는 워크피스 상에 라인들 및 피쳐들을 연속적으로 작성하도록 유지될 수 있다. 그러나, 반응물질 종들을 공급하기 위해 ALD에서와 같이 선행하여 위치지정된 반응물질 원자들의 단층(monolayer)이 이용되는 CVD 및 에칭 모드에서, 이것은 워크피스 상의 임의의 주어진 위치에서의 이용가능한 프리커서 분자들, 팁들의 이동 속도, 프리커서들이 보충되는 속도 등에 기초하여 덜 균일한 피쳐들을 야기할 수 있다. 어느 경우에서든, 본원의 의도는 자발적 반응이 발생하지 않도록 기체 종들을 챔버 내로 제공하고, 팁 전위를 이용하여 원하는 반응의 종결을 유도하는 것이다.
추가로, 본원에서는 이해를 쉽게 하기 위해, 팁들의 개수, 및 팁 플레이트(100)에 의한 팁 위치지정이 팁 플레이트(130) 내의 9개의 a-i에 대하여 논의되었지만, 개별 a-n 각각은 설명된 것들과 동일한 방식으로 동작하여, 집적 회로 디바이스의 제조자가 적절한 크기의 팁들 및 가스 프리커서들을 이용하여 유전체, 반도체성(semiconductive) 및 전도성 라인, 비아 및 컨택트를 형성할 수 있게 하도록 의도된다. 본원에서, 본원의 교시에 따라 퇴적되는 재료들은 완성된 집적 회로 내에서 직접 이용될 수 있고, 또는 그 재료들이 궁극적으로 형성될 에칭 재료들을 패터닝하기 위한 마스크 층들로서 이용될 수 있다고 고려된다.
다시 도 4를 참조하면, 위치(200)에서의 퇴적 단계들 중 위에서 설명된 에칭을 수행하기 위해, 워크피스(30) 및 팁 플레이트(100)는 서로에 대해 재위치지정되고, 그에 의해 팁 플레이트(100)는 워크피스(30)의 노출된 표면 위에서 위치(200)로부터 위치(202)로 재위치지정된다. 워크피스 지지체의 이동은 팁 어레이(13)의 길이보다 약간 작은 정도이고, 그에 의해, 새로운 위치에서, 이미징 시스템(120)은 워크피스 상에서 선행하여 작성되거나 존재하는 피쳐들의 위치를 찾을 수 있고, 위치(200)로부터 피쳐를 연속시키기 위해 그러한 피쳐들의 추가 세그먼트들이 위치(202)에 형성될 수 있다. 다시, 이미징 시스템(120)은 정렬 마크들, 또는 선행하여 형성된 퇴적 또는 각각의 피쳐들과 같은 워크피스 피쳐들의 위치를 찾을 수 있고, 필요에 따라, 워크피스(30)의 노출된 표면(32) 내의 또는 노출된 표면(32) 상의 원하는 위치들에 위치들을 형성하기 위해 개별 팁들을 위치지정하도록 워크피스를 이동시킬 수 있다. 마찬가지로, 팁 플레이트는 임의의 "기울기" 오정렬을 수용하도록 재위치지정될 것이고, 팁들은 다시 기울기 조절만으로는 보상될 수 없는 불균일성의 영역들의 위치를 찾기 위해 맵핑된다.
이제, 도 20 및 도 21을 참조하면, 반도체 기판(2000)과 같은 워크피스(30)를 위에 유지하고 팁 플레이트(100)에 대하여 기판을 정밀하게 위치지정하도록 특별하게 구성된 워크피스 지지체(20)의 개략도가 도시되어 있다.
지지체(20)는 챔버(10)의 베이스 상에 위치지정되고, 제1 이동가능한 베이스(2010), 제1 이동가능한 베이스에 수직으로 이동가능한, 제2 이동가능한 베이스(2020), 및 기판(2000)의 둘레 주위에 균일하게 이격된, 복수의(본 실시예에는 4개가 도시됨) 압전 액추에이터(2030)를 포함한다. 제1 이동가능한 플레이트(2010)는, 예를 들어 챔버(10)의 베이스와 제1 이동가능한 플레이트(2010)를 연결하는 선형 모터에 의해, 챔버(10)의 베이스에 대해 이 도면의 X 방향으로 제어가능하게 이동가능하도록 구성된다. 제2 이동가능한 플레이트(2020)가 x 방향에 직교하는 Y 방향으로 이동가능하도록, 제2 이동가능한 플레이트는 제1 이동가능한 플레이트(2010) 상에 또는 위에 이동가능하게 탑재되고 선형 모터에 의해 제1 이동가능한 플레이트(2010)에 연결된다. 최종적으로, 워크피스 지지체(20)는 제2 이동가능한 플레이트(2020)와 워크피스 지지체(20)를 접속하는 압전 액추에이터들(2030)에 의한 이동에 의해 제2 이동가능한 플레이트(2020) 상에 슬라이드가능하게 지지된다. z 위치 조절을 가능하게 하기 위해, 도시되지 않은 엘리베이터가 이동가능한 플레이트들(2010, 2020) 중 어느 하나에 통합될 수 있다. 또한, 트랙(102)의 일부분의 위에 놓인 팁 플레이트(100)가 도시되어 있으며, 트랙 위에서 팁 플레이트(100)는 기판 상의 또는 기판 내의 피쳐들의 형성을 위해 기판(2000) 위에 위치지정될 것이다. 트랙은 파선 윤곽으로 도시되어 있고, 부분적으로만 도시되어 있으며, 이것은 단지 워크피스의 이동에 의해 팁 플레이트가 만나는 하나의 트랙의 예시를 위한 것이다.
본 실시예에서, 팁 플레이트(100)의 위치는 공간적으로 고정되고, 기판만이 x, y 및 z 움직임에 의해 팁 플레이트(100) 위치 아래에서 이동할 수 있다. 따라서, 정렬 마크들을 갖는 기판을 이동시키기 위한 이동가능한 플레이트들을 팁 플레이트에 정렬시킨 다음, 팁 플레이트(100)의 이미징 시스템(122)을 이용하여, 기판(2000)의 국소적 위치가 그에 관련된 핀들(130a-n)의 원하는 위치에 대해 정렬되게 한 후, 기판(2000) 상에 또는 기판(2000) 내에 원하는 피쳐들을 형성하기 위해 본원에 설명된 것과 같은 처리를 후속시킴으로써, 팁 플레이트(100)에 대한 기판의 초기 위치지정이 달성된다.
이제 도 22를 참조하면, 팁 어레이의 다른 구성이 개략적으로 도시된다. 본 실시예에서, 팁 플레이트(100)는 연장된 선형 어레이의 형태이고, 예를 들면 각각 약 12.5백만 팁 길이를 각각 갖는 80 행의 팁들이다. 2mm×2mm 팁 플레이트 내에서의 팁들의 간격 및 크기를 계속하면, 본 실시예의 팁 플레이트는 약 250mm 길이 및 2400nm 폭이다. 본 실시예에서, 팁 플레이트(110)는 도 22에 도시된 바와 같이 전체 워크피스(30) 위에 놓이기에 충분한 길이일 수 있고, 따라서 이 도면의 x 방향에서 워크피스의 주사 거리를 감소시킨다.
이제, 도 23 내지 도 29를 참조하면, 본 발명의 팁 플레이트를 준비하기 위한 프로세스 시퀀스의 효과가 도시된다. 도 23에서 시작하면, 내부에서 종단하는 복수의 상호접속부(와이어)(1002)를 포함하는 구동 회로가 위에 형성되어 있는 기판(1000)은, 실리콘 질화물 재료와 같은 하드마스크 층(1004)으로 커버되고, 포토레지스트 층(1006)이 하드마스크 층 위에 형성된다. 이 도면에서, 포토레지스트 층(1006)이 예컨대 e-빔 리소그래피에 의해 노광되어 레지스트 내에 피쳐(1003)를 개방하였고, 기판(1000) 내에 임베딩된 하부 상호접속부들(1002) 사이에 개구(1008)를 정의하기 위해, 하부의 하드마스크가 피쳐를 통해 패턴 에칭된다. 예를 들어 기판 내에 깊은 비아들을 에칭하고, 그 비아들을 팁들(130)이 형성될 기판의 최종 표면의 내측에서 종단시킴으로써, 팁들(130)을 형성하기 전에 상호접속부들(1002)이 형성될 수 있다. 추가로, 트랜지스터 어레이는 팁 어레이를 형성하기 전에 또는 형성한 후에 기판 내에 형성될 수 있다. 다음으로, 기판은 후방 표면과 상호접속부(1002)의 단부들 사이의 원하는 간격까지 기판의 후방 또는 반대 표면에서 접지될 수 있고, 기판의 후면에서의 팁들(130)의 형성이 후속된다. 대안적으로, 기판들의 정면 또는 후면 표면 상에 에피택셜 층이 성장될 수 있고, 에피택셜 층에 팁들(130)이 형성될 수 있다. 이 도면에서, 기판은 실리콘 또는 도핑된 실리콘을 포함할 수 있다. 대안적으로, 기판은 상호접속부들(1002)이 형성될 수 있는 실리콘 기판을 포함할 수 있고, 기판 위에는, Schott glass에 의해 판매되는 Zerodur™과 같은 잔류 유리상(residual glass phase) 내의 균일하게 분산된 나노크리스털을 특징으로 하는 비-다공성 리튬 알루미늄 실리콘 산화물 유리 세라믹이 형성되어 있다. 비-다공성 리튬 알루미늄 실리콘 산화물 유리 세라믹 층은 기판 상에 직접 형성되거나 기판에 부착될 수 있고, 그에 의해 상호접속부들(1002)은 비-다공성 리튬 알루미늄 실리콘 산화물 유리 세라믹 층의 내측으로 연장된다. 이러한 구조는 온도 범위에 걸쳐 실리콘계 팁(silicon based tip)보다 더 높은 열 치수 안정성(thermal dimensional stability)을 제공할 것이다. 실리콘 기판(1000)에 대하여 본원에 설명되는 바와 같이, 비-다공성 리튬 알루미늄 실리콘 산화물 유리 세라믹 층은 본원에 설명되는 바와 같이 에칭되어, 팁들의 개별 나노미터 스케일 어레이를 제공할 수 있다.
도 23의 구조체는 플라즈마 에칭 챔버 내에서 에천트에 노출되고, 여기서 기판(1000) 내에 트렌치들(1010)을 형성하기 위해 이방성 에칭이 수행되고, 도 24 및 도 25에 도시된 바와 같이 트렌치들에 의해 둘러싸인 격리된 메사들(1012)을 남겨둔다. 트렌치들(1010)은 기판(1000) 내에서 상호접속부들(1002)의 종단부들 아래의 위치에서 종단하며, 즉 상호접속부들은 메사들(1010)의 내측으로 연장된다. 그 후, 도 26에 도시된 바와 같이, 트렌치들은 실리콘 질화물과 같은 격리 재료(1014)로 채워진다.
격리 트렌치들(1010)을 형성한 후, 기판(1000)은 격리 트렌치들(1010)의 충진 동안 기판 위에 형성될 수 있는 실리콘 질화물과 같은 하드마스크(1020) 재료로 커버되고, 포토레지스트(1022)가 다시 하드마스크(1020) 재료 위에 형성되고 패터닝되며, 다음으로 도 27에 도시된 바와 같은 하드마스크 재료의 에칭이 후속된다. 결과적인 구조체는 각각의 메사(1012)의 중심에 남아있는 대체로 원형 단면인 실리콘 질화물 하드마스크(1026)의 층, 및 남아있지만 격리 트렌치들(1010)에서 하드마스크(1020) 내의 개구를 통해 노출되는 실리콘 질화물 격리 재료(1014)를 갖는다.
그 후에, 하부 기판은, 하부 메사(102) 재료를 위에 놓인 하드마스크(1020) 재료보다 빠르게 에칭하도록 선택된 플라즈마 에칭 화학물질로 이방성 에칭된다. 결과적으로, 도 28에 도시된 바와 같이, 에칭이 진행함에 따라, 하드마스크의 단면은 화학적 에칭에 의해 감소하고, 하드마스크의 두께도 감소하지만, 노출된 메사(1012) 재료의 에칭은 훨씬 더 빠른 속도로 진행하여, 메사 내에 원추형 구조체, 개별 팁들(100)에 대한 프리커서를 정의하고, 각각의 메사(1012)를 둘러싸는 격리 재료(1014)의 높이를 감소시킨다. 에칭이 진행함에 따라, 개별 팁들(110)이 형성되고, 개별 팁들 각각은 팁 안에서 연장되는 상호접속부(1002)의 단부를 가지며, 도 29에 도시된 바와 같이 격리 재료(1014)에 의해 인접 팁(110)으로부터 격리된다. 따라서, 각각의 팁(110)은 상호접속부(1002)를 통해 독립적으로 어드레스가능하며, 각각의 인접하는 독립적으로 어드레스가능한 팁(110)으로부터 격리된다. 위의 설명에서, 기판 재료는 실리콘이고, 상호접속부 재료는 텅스텐 또는 도핑된 폴리실리콘과 같은 금속일 수 있다. 남아있는 실리콘 질화물 하드마스크, 및 팁들(110) 사이에서 연장되는 격리 실리콘 질화물 재료를 제거하기 위해, 도 29의 구조체는 실리콘에 비해 실리콘 질화물에 대해 더 높은 선택성을 갖는 에천트, 예를 들어 CF 또는 NF와 같은 적은 양의 불소계 화학물질의 N2O 플라즈마에 노출되어, 40대 1의, 실리콘 질화물 하드마스크(1026) 및 격리 재료(1010)의 고도 에칭, 및 팁(110)의 실리콘의 최소 에칭을 야기하여, 도 30의 결과를 산출해낸다. 추가로, 도 30은 구조체에 도포되어 팁들(110) 사이의 공간을 채우지만, 개별 팁들(110)이 약간 바깥으로 연장되도록 형성되는 스핀 온 하드마스크 재료(1140)를 보여준다.
그 후에, 단부(1030)에서의 팁 크기의 추가적인 감소가 요구되는 경우, 도 30에 도시된 바와 같이 팁들(110)의 단부들(1030)만이 노출되도록 두기 위해, 도 29에 도시된 구조체가 예컨대 스핀 온 레지스트에 의해 더 코팅될 수 있고, 도 31에 도시된 것과 같이 팁들(110)의 단부(1030)의 직경을 더 감소시키기 위해, 플라즈마 에칭 환경에서의 추가의 에칭이 수행될 수 있다.
팁 플레이트(100), 및 어레이 내의 각각의 팁(110)에 바이어스를 개별적으로 어드레스하기 위한 트랜지스터 어레이는 실리콘 웨이퍼와 같은 단일 기판 내에 형성된다. 집적 회로 메모리 디바이스의 판독 및 기입을 제어하기 위해 본 기술분야에 알려져 있는 바와 같이, 트랜지스터 어레이는 팁 플레이트(100) 위에 직접 형성될 수 있거나, 팁 플레이트의 주변부로부터 연장될 수 있다.
도 32에 도시된 바와 같이, 수 개의 팁(110)의 길이 방향을 따라 일련의 개별 트랜지스터(1040)가 배열된다. 소스 라인 S는 일련의 트랜지스터에 걸쳐 연장되고, 각각의 트랜지스터(1040)의 소스(1042)에 상호접속된다. 각각의 트랜지스터의 드레인(1046)은 상호접속부(1002)를 통해 팁들(110) 중의 개별 팁에 접속된다. 각각의 트랜지스터(1040)의 게이트(1048)는 개별 게이트 라인(1050)에 독립적으로 접속되고, 각각의 개별 게이트 라인은 소스(1042)가 상호접속부(1002)를 바이어스하는 것을 허용하도록 독립적으로 어드레스될 수 있다. 대안적으로, 트랜지스터의 소스 및 드레인 접속들이 스위칭되어, 소스는 상호접속부에 접속되고 드레인은 소스 라인에 접속될 수 있다.
프로브 어레이를 반복적으로 위치지정하고 퇴적 반응물질의 존재 하에서 팁들을 활성화함으로써, 완전한 피쳐 크기까지의 퇴적에 의해 피쳐들이 형성되긴 하지만, 피쳐들은 퇴적 프리커서의 존재 하에서 피쳐 위치들 위로 팁들을 1회 또는 수 회 통과시켜 기판 상에 피쳐들의 윤곽을 퇴적하고, 다음으로 부분적으로 형성된 피쳐 상에서의 재료의 선택적인 퇴적에 의해 완전한 피쳐를 형성하는 것에 의해서도 형성될 수 있다. 예를 들어, 텅스텐 피쳐는 팁 어레이에 의해 형성될 수 있고, 다음으로, 기판은 텅스텐 화학적 기상 증착 챔버 내로 이동되어, 거기에서 분해된 텅스텐 헥사플루오라이드에 기판이 노출되고, 이전에 부분적으로 형성된 텅스텐 피쳐 위에 텅스텐이 선택적으로 퇴적된다.
본원의 실시예들은 내부에 개별 팁들을 갖는 팁 어레이를 제공하고, 여기서 팁 어레이가 워크피스 위에 이격될 때, 어레이 내의 각각의 팁 상의 바이어스는 선택적으로 바이어스되거나 바이어스되지 않을 수 있다. 워크피스로부터 이격된 개별 팁을 바이어스함으로써, 바로 아래에 있는 워크피스의 부분(대략 팁에 의해 가려지는 기판의 부분)은 팁의 단부에서의 전계의 존재에 의해 수정될 수 있다. 이러한 수정은 예컨대 표면에 있는 재료들 간의 반응을 야기하는 것과 같은, 워크피스 표면의 직접적인 수정일 수 있으며, 또는 반응물질(들)이 팁과 워크피스 사이에 도입될 수 있고, 팁 상의 전위가 반응물질들의 반응을 야기하여 수정을 야기할 수 있다. 본원에 설명된 바와 같이, ALD 반응들, 화학적 반응물질 퇴적 반응들, 및 워크피스 재료 에칭 반응들이 모두 실시예들에 의해 가능해진다. 그러나, 다른 반응들, 예컨대 워크피스의 직접 에칭과 같은 워크피스 표면 상의 재료 또는 워크피스 표면의 직접적인 수정, 또는 워크피스 표면과 도펀트 재료들의 반응물질이 p-n 접합들과 같은 접합들을 형성하게 하는 것과 같은 워크피스 표면의 속성의 변경도 본원에 의해 모두 나노미터 정도의 스케일로 가능해진다. 팁 어레이를 이동시키고, 팁 어레이가 워크피스 위에서 이동될 때 팁들을 원하는 패턴들로 선택적으로 바이어스함으로써, 라인들, 필러들, 및 다른 3차원 피쳐들이 아마도 단일 원자만큼 작게, 또 다시 나노미터 스케일로 작성 또는 형성될 수 있다.
팁 어레이들은 가장 작은 피쳐들만을 위한 레지스트 재료들을 패터닝하기 위해 e 빔 리소그래피를 이용하는, 전통적인 반도체 및 MEMS 제조 기술들을 이용하여 제조될 수 있다. 복수의 팁 어레이가 단일 기판, 예를 들어 실리콘 기판 상에 형성될 수 있고, 팁들을 개별적으로 어드레스하도록 구동하기 위한 트랜지스터 어레이 및 로직 회로가, 일부 제조 프로세스 단계들 전에, 후에 또는 도중에, 팁 어레이를 형성하는 단계들과 동시에 동일한 기판 내에 형성될 수 있다. 따라서, 약 수 제곱 mm의 팁 어레이들에 대해, 팁 어레이 부분은 디바이스의 일부만을 형성할 수 있고, 동일한 기판의 주변 영역은 로직 회로, 및 트랜지스터 어레이의 일부 또는 전부를 포함할 수 있다. 따라서, 복수의 그러한 디바이스가 반도체 기판 상에 동시에 형성될 수 있고, 그에 의해 팁 어레이들의 대량 제조를 가능하게 한다.

Claims (15)

  1. 워크피스 상에 서브미크론 치수의 피쳐들(sub-micron dimensioned features)을 형성하는 방법으로서,
    복수의 개별 팁을 위에 갖는 팁 어레이를 제공하는 단계 - 각각의 팁은 팁 치수(tip dimension)를 가짐 -;
    상기 팁 어레이 내의 복수의 팁에 바로 인접하게 워크피스를 위치지정하는 단계;
    상기 워크피스의 표면에 반응물질을 제공하는 단계;
    상기 팁들 중 하나 이상을 활성화(energizing)하고, 상기 워크피스 상에서, 상기 워크피스에서의 상기 팁의 위치에 초기 피쳐를 형성하는 단계;
    상기 팁 치수보다 작은 거리만큼 상기 팁들에 대해 상기 워크피스의 위치를 변경하여, 상기 워크피스의 표면에 반응물질을 제공하는 단계;
    상기 팁들 중 하나 이상을 활성화하는 단계; 및
    상기 워크피스 상에서, 상기 워크피스에서의 상기 팁의 위치에 추가 피쳐를 형성하는 단계 - 상기 추가 피쳐는 상기 피쳐와 적어도 부분적으로 중첩함 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 워크피스 상에 라인을 형성하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서,
    상기 초기 피쳐는 상기 워크피스의 표면 내에 형성되는, 방법.
  4. 제1항에 있어서,
    상기 초기 피쳐는 상기 워크피스의 표면 상에 형성되는, 방법.
  5. 제1항에 있어서,
    상기 팁 치수는 상기 팁의 직경인, 방법.
  6. 제5항에 있어서,
    상기 팁의 단부에서의 상기 팁의 직경은 10nm 이하인, 방법.
  7. 제5항에 있어서,
    상기 팁의 단부에서의 상기 팁의 직경은 5nm 이하인, 방법.
  8. 워크피스 상에 피쳐들을 작성(writing)하기 위한 직접 작성 장치로서 - 상기 피쳐들은 포토레지스트를 노광하기 위해 이용되는 전자기 복사의 해상도보다 작은 적어도 하나의 측방향 치수를 가짐 -,
    워크피스 지지체; 및
    개별 팁 전용 트랜지스터들을 통해 어드레스가능한 복수의 개별적으로 어드레스가능한 팁을 포함하는 팁 플레이트 - 상기 트랜지스터들 및 상기 팁들은 단일 조각의 반도체 재료 내에 형성되고, 상기 팁들은 포토레지스트를 노광하기 위해 이용되는 전자기 복사의 해상도보다 작은 크기를 갖는 팁 단부를 포함함 -
    를 포함하는 직접 작성 장치.
  9. 제8항에 있어서,
    워크피스 지지체 위에 놓이며, 상기 팁 플레이트가 이동가능하게 부착될 수 있는 팁 플레이트 지지체를 더 포함하는 직접 작성 장치.
  10. 제9항에 있어서,
    상기 팁 단부로부터 워크피스까지의 거리는 상기 팁 플레이트 지지체에 대해 상기 팁 플레이트를 이동시킴으로써 변경될 수 있는, 직접 작성 장치.
  11. 제10항에 있어서,
    상기 팁 플레이트는 복수의 액추에이터에 의해 상기 팁 플레이트 지지체로부터 지지되는, 직접 작성 장치.
  12. 제11항에 있어서,
    상기 팁 플레이트는 직사각형이고, 상기 액추에이터들은 상기 팁 플레이트의 코너들이 상기 워크피스에 대한 다른 코너들의 위치에 독립하여, 상기 워크피스에 대하여 각각 위치될 수 있게 하도록 상기 팁 플레이트에 접속되는, 직접 작성 장치.
  13. 제12항에 있어서,
    개별 팁들은 상기 팁 플레이트 내의 와이어링을 통해 개별 트랜지스터에 접속되는, 직접 작성 장치.
  14. 워크피스 상의 피쳐들의 직접 형성에 유용한 팁 플레이트를 형성하는 방법으로서,
    기판을 제공하는 단계;
    내부에서 종단하는 복수의 상호접속부를 형성하는 단계;
    상기 기판 상에 또는 상기 기판 내에 복수의 트랜지스터를 형성하고, 트랜지스터의 소스 또는 드레인을 상호접속부에 접속하는 단계; 및
    개별 팁이 각각의 상호접속부 위에 형성되도록 정렬부를 갖는 팁들을 형성하기 위해 기판들을 패턴 에칭하는 단계
    를 포함하는, 팁 플레이트를 형성하는 방법.
  15. 제14항에 있어서,
    각각의 팁 주위에 격리 트렌치를 형성하는 단계를 더 포함하는, 팁 플레이트를 형성하는 방법.
KR1020167010207A 2013-09-20 2014-09-16 나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치 KR20160055926A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361880521P 2013-09-20 2013-09-20
US61/880,521 2013-09-20
PCT/US2014/055799 WO2015042022A1 (en) 2013-09-20 2014-09-16 Method and apparatus for direct formation of nanometer scaled features

Publications (1)

Publication Number Publication Date
KR20160055926A true KR20160055926A (ko) 2016-05-18

Family

ID=52689317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167010207A KR20160055926A (ko) 2013-09-20 2014-09-16 나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US9466500B2 (ko)
JP (1) JP2016537501A (ko)
KR (1) KR20160055926A (ko)
CN (1) CN105531795B (ko)
TW (1) TWI637902B (ko)
WO (1) WO2015042022A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018081144A1 (en) 2016-10-24 2018-05-03 Kla-Tencor Corporation Process module(s) integrated into a metrology and/or inspection tool

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
ATE146304T1 (de) * 1993-07-30 1996-12-15 Ibm Vorrichtung und verfahren um feine metal-linie auf einem substrat abzulegen
US5869801A (en) * 1995-02-15 1999-02-09 The E.O. Paton Electric Welding Institute Of The National Academy Of Sciences Of Ukraine, Device for manual electron beam processing of materials in space
US6145438A (en) * 1998-03-20 2000-11-14 Berglund; C. Neil Method and apparatus for direct writing of semiconductor die using microcolumn array
US6642129B2 (en) * 2001-07-26 2003-11-04 The Board Of Trustees Of The University Of Illinois Parallel, individually addressable probes for nanolithography
US20040245224A1 (en) * 2003-05-09 2004-12-09 Nano-Proprietary, Inc. Nanospot welder and method
JP2004345071A (ja) * 2003-05-26 2004-12-09 Sumitomo Electric Ind Ltd 描画装置及び描画方法
FR2881270B1 (fr) * 2005-01-27 2007-04-20 Commissariat Energie Atomique Dispositif microelectronique emetteur d'electrons a plusieurs faisceaux
US7818816B1 (en) * 2007-10-01 2010-10-19 Clemson University Research Foundation Substrate patterning by electron emission-induced displacement
US8580130B2 (en) * 2007-12-20 2013-11-12 The Regents Of The University Of California Laser-assisted nanomaterial deposition, nanomanufacturing, in situ monitoring and associated apparatus

Also Published As

Publication number Publication date
CN105531795A (zh) 2016-04-27
US20150087136A1 (en) 2015-03-26
US9466500B2 (en) 2016-10-11
WO2015042022A1 (en) 2015-03-26
CN105531795B (zh) 2019-08-27
TWI637902B (zh) 2018-10-11
JP2016537501A (ja) 2016-12-01
TW201515988A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
US10103032B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
KR102483418B1 (ko) 기판을 프로세스하는 방법
CN111279478B (zh) 半导体装置结构及其制作方法
US20050233487A1 (en) Method of fabricating quantum features
US20200373149A1 (en) In-situ atomic layer deposition process
JP2022160473A (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
US20200027717A1 (en) In-situ deposition process
US20170213700A1 (en) Plasma Treatment Method to Meet Line Edge Roughness and Other Integration Objectives
US20200027832A1 (en) Device structure and techniques for forming semiconductor device having angled conductors
KR20160055926A (ko) 나노미터 스케일 피쳐들의 직접 형성을 위한 방법 및 장치
KR19980041819A (ko) 반도체 구조의 측벽상에서의 도핑된 폴리실리콘층 생성 방법
JP2022512350A (ja) 傾斜イオンビームを使用した一方向の孔伸長のための技術及び装置
US10403547B2 (en) Structure and method of forming self aligned contacts in semiconductor device
CN111788684B (zh) 存储器元件、制作半导体元件的方法及元件结构
US20220367226A1 (en) Semiconductor Device, Method and Tool of Manufacture
US20240021433A1 (en) Forming a doped hardmask
KR20160058726A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 및 제조 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination