CN105531795B - 用于直接形成纳米尺度的特征结构的方法及设备 - Google Patents

用于直接形成纳米尺度的特征结构的方法及设备 Download PDF

Info

Publication number
CN105531795B
CN105531795B CN201480049452.7A CN201480049452A CN105531795B CN 105531795 B CN105531795 B CN 105531795B CN 201480049452 A CN201480049452 A CN 201480049452A CN 105531795 B CN105531795 B CN 105531795B
Authority
CN
China
Prior art keywords
tip
workpiece
plate
tip plate
feature structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480049452.7A
Other languages
English (en)
Other versions
CN105531795A (zh
Inventor
詹姆斯·弗朗西斯·麦克
斯蒂芬·莫法特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105531795A publication Critical patent/CN105531795A/zh
Application granted granted Critical
Publication of CN105531795B publication Critical patent/CN105531795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

一种设备及使用该设备以在工件上形成纳米尺寸特征结构包括了多个可个别偏压的尖端，且各尖端具有10nm的尺度或更小的直径。通过在反应物存在的情况下在工件表面之上移动尖端，特征结构可以次微米尺寸且小于当前光刻术的分辨率而直接形成于工件上。特征结构可蚀刻进工件或形成于其上。

Description

用于直接形成纳米尺度的特征结构的方法及设备
领域
本文中的实施方式涉及在工件表面上或中形成次微米尺寸特征结构的领域。更特定而言，实施方式涉及在工件(例如制造集成电路装置中所使用的半导体基板)上或中形成纳米尺度特征结构，而不使用以下的传统光刻步骤：涂布光胶、通过掩模对光胶进行电磁能暴露、显影光胶、将所显影的光胶用作掩模来蚀刻下层材料的一或更多个层，及接着移除掩模。
相关技术的描述
对于较小集成电路的持续需求以及对于这些电路中装置的较大密度的持续需求，已在装置中造成一半间距(也就是晶片上相邻装置间的一半距离，今日达到22nm)的进化性降低，及造成进一步降低装置一半间距(及尺寸)的需求。为了以此间距形成装置及为了允许互连使用用以暴露光刻胶的192nm电磁波长的分辨率(resolution)限制来隔开(且大小是在192nm电磁波长的分辨率限制以下)的如此特征结构，已创造了特殊光刻术及掩模范例。然而，虽然这些技术能够形成在用以暴露光刻胶的电磁能的分辨率限制以下的尺寸(及间距)的装置，造成的装置中的变化是不可接受地高的，良好装置的生产率低于可接受的生产率，且多个图案化步骤、浸没式光刻术及其他这样的特殊处理步骤中的固有成本相对于所需，已对于制造造成的集成电路造成较高的成本。
此外，随着装置间距及尺寸缩小，用以将装置连接成集成电路的导线及导柱(接点及过孔)的间距及尺寸也缩小。在具有多层互连架构的集成电路中，导体的间隔及尺寸越大，互连层距晶片(装置层)越远。随着装置尺寸缩小，如同直接相邻于其的层，在装置层处的互连层的特征结构尺寸及间距同样地缩小。其结果是，在装置之间形成互连的成本也增加了，且由于形成这些互连层的问题，生产率、产量及装置质量也下降了。
发明概述
本文中的实施方式提供了在工件上沉积及蚀刻次微米、纳米尺寸特征结构的步骤，使用微尖端阵列或具有可使用电位来个别寻址的个别尖端的阵列来进行，以使得反应物或前驱物在相邻于个别通电的尖端的区域中立刻局部反应，以使用该反应的产物在工件上形成沉积物，或蚀刻工件的下层材料。在一个态样中，微尖端阵列经配置而具有数百个至数十亿个个别尖端，且各尖端可经个别配置以通过其来传递电流，且由此提供充足的能量以使得反应物或多个反应物反应且形成沉积物或蚀刻物。在另一态样中，蚀刻反应可直接完成于先前存在的材料上，而不需要进一步的反应物前驱物。又在进一步的态样中，实施方式可用以直接修改基板材料的纳米尺寸部分，或以纳米尺度掺杂这样的材料。
在本文中的实施方式中，具有许多自平板延伸或可自平板延伸的个别可偏压的尖端的平板(尖端平板)经配置，以连续的或停止启动的移动(也熟知为步进)，而可在工件的多个处理区域上选择性地安置。于各步骤，或随着尖端移动，前驱物气体引入尖端末端及工件之间，且电压电位施加至所选择的尖端以使前驱物气体反应，且因此修改工件表面，这例如是通过沉积在工件上所造成的反应物、或使用反应的产物来蚀刻工件的部分来进行的，其中受影响的工件部分在尖端末端的直径的数量级。此外，在以小于尖端末端的直径的数量级对于相对于彼此的更精细移动而配置尖端平板及工件，使得先前所形成的特征结构可被顺序地部分地覆写(例如当尖端平板是在步进模式时)，以通过以此更精细的距离移动尖端及再次施加电位以再次在工件表面上造成沉积或造成工件表面的蚀刻，来形成线。在工件表面上重复此步骤，以在工件表面上或中形成纳米尺度特征结构。尖端具有1至50纳米数量级(较佳地为1至10nm的数量级)的直径，且当电压施加于其上且尖端紧密地自工件隔开(例如自工件表面以5至20纳米的数量级隔开)时，位于工件及尖端之间的前驱物可局部地分解成其构成成分中的一或更多者。在一个态样中，前驱物是ALD前驱物，且ALD前驱物层在电压施加至尖端之前形成于工件上，且在尖端处施加额外的前驱物及电压使得ALD反应进行，且因此在工件上留下所需的前驱物原子种，同时其余的前驱物物种自工件表面泄出。在另一态样中，前驱物并不先结合至工件，而在尖端末端的电压电位使得涉及前驱物的沉积或蚀刻反应发生在工件表面处。
在实施方式中，尖端平板提供为至少一行沿线配置的隔开尖端，或为以线布置的多个尖端，且以相邻的行来布置线，以形成可个别寻址的尖端的三维阵列。在一个态样中，阵列提供为包括多行尖端，其中行为至少如要被处理的工件表面的最大宽度尺度一样长，且在尖端平板的跨距上提供多个平行的行。可以尖端的相同间距(中心至中心间隔)隔开所述行，或相较于行中的尖端的间隔，行的间隔可为不同的。此外，相邻行中的尖端位置可自行至行而偏移。尖端可通过互连至晶体管阵列(例如由纳米电线)来个别寻址，使得阵列中的个别晶体管(在其漏极处)互连至尖端中的个别者。基于控制器参数来选择个别晶体管栅极以开启或关闭，以选择性地通电尖端中的个别者以造成反应物的反应及相对应的蚀刻或沉积效应。
可使用图案化的光刻胶、氧化硅硬模、及例如氟基或氯基的化学物质或其混合，来自硅层蚀刻个别尖端，以选择性地蚀开下层的硅以在其中留下高度上数量级为100nm或更多的延伸锥形尖端。可自单晶基板(例如硅基板，其中用于控制个别尖端的致动的晶体管阵列已被或将被形成)部分或自晶体管阵列上生长的材料层提供硅层。与连接至阵列的个别驱动晶体管的漏极的互连件(纳米电线)定位来形成个别尖端，使得在制造时，各尖端可被个别寻址且可透过阵列的单一晶体管来充电至一电位。尖端所形成于其中的下层材料可首先形成为个别的隔离区域，这再次地是通过以下步骤来进行的：通过电子束光刻术来图案化光刻掩模、形成围绕尖端所要形成于其中的各区域的个别沟及以隔离材料来填充沟。因此，可彼此电性隔离地形成纳米尺度尖端的阵列，且可以一电位来个别寻址该阵列，该电位足以在数量级为尖端末端的直径的区域中造成前驱物反应物的反应，以在具有尖端尺寸的尺度的基板上形成特征结构。
在本文中的另一实施方式中，具有100,000行及100,000列尖端的尖端平板(其中尖端沿行而中心至中心地隔开20nm)提供了在4平方厘米的区域中具有100亿个个别尖端的尖端平板。可在工件上扫描尖端平板、相对于尖端平板扫描工件或它们皆可移动。当尖端平板相对于工件改变位置时，个别寻址其个别尖端以在其上施加电位以造成沉积或蚀刻反应。扫描步骤可使用维持于尖端上的电位而为连续的，或其可为步进配置，其中仅当尖端平板静止时才将尖端通电，且在电位再次施加至尖端之前，尖端平板再次以精细的运动步级来步进或扫描至新的位置。
尖端平板可用以在工件上直接形成三维、纳米尺度特征结构。通过在阵列的个别尖端上施加适当的电压，施加于尖端及工件之间的前驱物分子中的原子种之间的键合可被打断或取消结合，造成在尖端及工件之间的小空间中形成沉积或蚀刻物种。通过移动阵列来由适当的移动尖端，可全以纳米尺度来蚀刻或沉积三维特征结构(例如线)，由此对于形成非常精细的(也就是非常小的)工件特征结构，略过传统的、限于电磁波长的光刻成像处理。
附图简要说明
可通过参照实施方式(其中的某些绘示于随附的附图中)来拥有以上所简要概述的本发明的更特定描述，以便可以更详细的方式了解以上所载的本发明特征。应注意的是，然而，所附图示仅绘示此发明的一般实施方式且因此并不视为限制此发明的范围，因为该发明可接纳其他同等有效的实施方式。
图1是益于实行本文中所公开的实施方式的处理室的截面示意图；
图2是尖端平板的部分透视图，图示所述尖端平板的多个尖端的配置；
图3是一系列的三个尖端的示意侧视图，图示尖端平板上的尖端间的相对间距，及图示尖端平板及工件的相对间距；
图4是工件的部分平面图，图示尖端平板的路径及工件的校准特征结构；
图5是尖端平板的示意侧视图；
图6是尖端平板的示意顶视图；
图7是工件的部分平面图，图示所述工件上的多个参考位置；
图8是图7的工件的部分平面图，图示所述工件上的四个位置处的沉积；
图9是图8的工件的部分平面图，图示所述工件上的额外沉积，用以起始在工件的暴露表面上形成沉积线的步骤；
图10是图9的工件的部分平面图，图示跨越两个参考位置的线及部分完成的线，以及一个参考位置处的单一沉积；
图11是图10的工件的部分平面图，图示进一步的沉积，用以进一步限定部分完成的线；
图12是沉积于先前所沉积的线以增加其厚度的第二线的示意图，其中第二线自偏移线的第一线的位置偏移以在各尖端沉积位置处较佳地图示沉积的相对位置；
图13是工件的部分平面图，图示其中的四个局部蚀刻的位置；
图14是图13在区段14-14处的蚀刻特征结构的截面图；
图15是图13的工件的部分平面图，图示其进一步蚀刻；
图16是图15的工件的部分平面图，图示已蚀刻进其表面的线；
图17是图16的工件的部分平面图，图示已蚀刻进其暴露表面的U形沟或线；
图18是图17在区段18-18处的工件的截面图；
图19是图17在区段19-19处的工件的截面图；
图20是图1的工件支架的一个实施方式的平面图；
图21是图20的工件支架的侧视图；
图22是图1的工件支架的一个实施方式的平面图，示意性说明替代性尖端平板；
图23是尖端平板前驱物一部分的部分截面图，其中图案化掩模材料是形成于将用以形成尖端的材料上；
图24是尖端平板前驱物一部分的部分截面图，其中隔离沟已形成进将用以形成尖端的材料；
图25是图示于图24中的尖端平板的前驱物部分的平面图，图示形成于其中的沟的外形；
图26是尖端平板前驱物一部分的部分截面图，其中隔离沟已使用隔离材料来填充；
图27是图26的尖端平板前驱物部分的部分截面图，其中图案化掩模材料已形成于其上；
图28是图27的尖端平板前驱物部分的截面图，图示在蚀刻图案化掩模材料期间形成的个别尖端；
图29是图27的尖端平板前驱物部分的截面图，图示形成于其中的个别尖端；
图30是图29的尖端阵列的截面图，图示形成于其上的保护性涂料的螺旋，用以仅留个别尖端的末端被暴露；
图31是在进一步处理尖端末端之后，图30的尖端阵列的截面图；及
图32是用于尖端阵列的若干个别尖端的驱动电路的示意图。
具体描述
参照图1，示意性图示隔离室10，其中工件支架20用于可替换地将工件30支持于其上。腔室10较佳地是真空室，其可被抽至10-7至10-9托(torr)范围中的低气压以去除污染物及所需反应物以外的潜在反应物，且腔室可接着使用惰性物质(例如氩)及/或反应物前驱物化学物质来回填。腔室10还包括装载端口(未图示)(例如栅或狭缝阀)(工件30可通过该装载端口放进腔室10且自腔室10移除，且通过关闭该装载端口40来重新密封该腔室)、导向真空泵及设施排放系统(未图示)的排放口50及进气口60、62及64(皆示意性地图示)。在使用腔室10以处理其中的工件30的期间，真空泵及排放口50可用以将腔室中的内部压力降低至次大气压，且入口60至64可用以将气体(例如惰性气体及处理气体)引进腔室10。装载端口可以可选择地开启以使用机器人或手动装载装置，来将工件30装载至支架20上及自支架20卸除，如发明领域中所已知的。因此，腔室10提供可密封的密封件，工件30(例如半导体晶片)可在该密封件内连续地被处理。
仍参照图1，尖端平板100还提供在由腔室10所提供的可密封的密封件内，且通过在支架20上被支持于架体110底侧上来置于工件30上。在此实施方式中，尖端平板100以等量的列及行的方式来配置的多个尖端，使得提供了十亿个可个别寻址的尖端(由从列至列及行至行的20nm间距所分离)。如图1中所示，在图1的实施方式中，该架体提供了大的质量，该质量自腔室10的侧壁支持，且该架体被主动冷却或加热以将该架体维持在与工件30相同的温度，且因此将尖端平板100维持在与工件30相同的温度。控制器112经配置以相对于尖端平板100控制工件支架20移动、引导工件30及尖端平板100的校准及监测工件30及尖端平板100的温度且通过在它们上主动冷却或加热来将它们的温度维持在恒定的状态。通过工件支架20在x及y方向上的运动，尖端平板100可以相对于工件的间隔关系，在平行于工件平面的平面中扫描。工件支架20也可升起及降下以设定尖端平板100的尖端及工件30间的所需间隔。也可提供旋转或西塔(theta)调整机制以改变工件支架20的相对旋转位置，且因此改变工件30的相对旋转位置。为了确定尖端平板100及工件30的相对位置，架体110还包括尖端平板对工件的成像系统120。尖端对工件成像系统包括一对摄像机(未图示)，该对摄像机经配置以获得工件图像，用以允许对工件上的特征结构校准尖端平板100，如将于本文中所述。
在此实施方式中，尖端平板100是4乘4毫米量级，在其中具有十亿个可个别寻址的尖端。为了明确起见，仅对于实施方式描述尖端的一部分(在本文中的说明就是个别的尖端130a-i)。如图2及图3中所示(其中图2是尖端平面100的尖端侧的非常小部分的视图)，图示了多个个别尖端130a-i，且它们向外地自尖端平板100底侧延伸。如图3中所示，各尖端130包括自基座134延伸的柄部132及尖端末端136，该尖端末端136形成自基座134延伸的柄部132的终端。各尖端130的基座134与尖端平板100中的其他尖端的基座134电性隔离，且它们一起形成可个别充电(寻址)的阵列。此外，各尖端130自基座134延伸相同的高度H，且具有直径为“d”的相同圆形尖端136。
相对于工件的尖端平板100的处理位置图示于图3中。在实施方式中，个别尖端130(仅尖端130a-c可见)由尖端130中心间20nm的间隔P隔开，个别尖端自尖端平板100的基座延伸100nm的距离H，在其末端处的尖端直径d是5nm的数量级，且尖端136及基板30的暴露表面32间的间隔约为10nm。为了图示细节，附图非依比例绘制，特别是尖端的末端136及工件30的间隔，及在它们末端处的尖端30的直径。
为了相对于所需的处理位置来精细地放置尖端平面100，工件支架相对于尖端平板100扫描工件30。尖端平板100在工件上置于架体110底侧上，摄像机122通过架体110延伸(图5及6)。随着工件表面在尖端平板100下被扫描，校准标记(图4的标记138至140中之一)将经过尖端平板下。一旦遭遇校准标记，成像系统使尖端平板100及工件30相对于彼此来移动，以使得两个摄像机中的至少一者能够成像三个不同的校准标记，且由此相对于工件30三角测量尖端平板100的位置。接着，工件支架在图1及6的x、y及z方向上移动以将尖端平板100置于所需的处理位置上，例如图4的位置200。
现参照图4，尖端平板100图示为具有矩形外形，使得尖端平板在下层的工件表面上投射约4mm乘4mm的“图像”。尖端平板100及/或工件相对于彼此是可移动的，以相对于工件30扫描尖端平板100的位置。在此实施方式中，尖端平板100沿一系列平行的、直线的路径移动，使得尖端平板100的位置将在工件30上稍微重叠其先前位置。因此，尖端平板100可在附图的x方向上自位置200移动至位置202及至位置204，且接着在y方向上移动至位置304，且从那里移动至位置302及位置300。工件支架经配置以使得尖端平板100能够置于工件的整个宽度上，且能够以尖端平板100的尖端阵列宽度(或小于该宽度)，以宽度扫描的正交方向，在宽度扫描之间同样地逐步移动。
提供成像系统120(图1)以成像工件30暴露表面上的校准标记，且由此提供尖端平板100对于暴露表面的“粗略”校准。在以下的示例中，工件30是半导体晶片，具有边缘区域(斜面)122及自该边缘区域122向内延伸的场区124，装置将不会形成在该边缘区域122上，装置将形成于该场区124中及上。晶片还包括所示的斜面122向内延伸的至少一个切口126及多个校准标记(标记138、140及142)，所述标记形成于无装置形成的晶片区域内，例如自晶片切割个别芯片的划线区域。
此外，在各位置200、202、204及以下之处，尖端平板100及工件30的相对位置可被精细地调整(其中其相对移动递增地自小于纳米至稍微大于两倍间距P的尖端间隔)，以允许将三维特征结构写入于工件的暴露表面上或中。为了允许这样的运动，尖端平板100维持在固定的位置，且压电致动器2030(图20)用以在x及y方向上移动工件支架20。因此，通过在工件暴露表面32上将尖端平板100放置在所需的位置及在沉积或蚀刻前驱物存在的情况下在经选择的尖端上个别地施加经选择的电位，个别特征结构可形成于工件的暴露表面32上或中。此外，如图1A中所示意性图示的，尖端平板100由多个压电致动器300a-d自架体110支持，所述压电致动器中的各者在该尖端平板100的角落附近附接至尖端平板100。提供致动器300a-d以允许尖端平板100的校准，使其个别尖端均匀地自工件表面隔离。为了执行校准，尖端平板可以近似工件及尖端末端之间所需间隔的位置来置于工件位置处，且使用尖端平板上预选的尖端数量及位置来进行沉积或蚀刻反应。接着移动尖端平板以允许成像系统120成像反应的影响，且基于自所需图案在图案中造成的变化(或非变化)，可自工件更靠近或更远离地移动尖端平板100，并且，由致动器300a-d在小于纳米的数量级上，尖端平板100的角落也可移动不同量以补偿由相对于工件倾斜尖端末端136的平面所造成的基于位置的变化。可在工件上的所需位置处重复此程序多次，以固定尖端平板100的所需方向且还确定非由倾斜所造成的沉积中的任何局部变化。可在沉积或蚀刻处理期间接着以其他方式补偿此第二变化，例如通过以下步骤来进行：改变个别尖端上的电压(在该个别尖端处的沉积或蚀刻反之会变化)、在该位置处补偿尖端平板的步进距离或当具有不同处理属性的不同尖端被通电时变化尖端至工件的距离。
为了对初始沉积或蚀刻位置建立尖端平板100的校准，使用尖端平板及前驱物来产生特征结构，且该特征结构(或几何图案中的多个特征结构)的位置由成像系统120所成像且对于基板上的基准标记或特征结构的位置作比较，且决定特征结构的所需及实际位置间的偏移。对于沉积，该偏移用以对于尖端平板的放置提供修正。此后，随着尖端平板100的移动暴露了由此所形成的特征结构，成像系统120对特征结构的所需位置比较特征结构的期望位置以允许连续实时修正尖端平板100的位置。进一步地，为了帮助维持校准，可密切控制尖端平板100的温度以及被处理的基板2000的温度。
此实施方式中的尖端平板100的个别尖端130排列于直线网格中，其中所述尖端在列及行两者的方向上隔开20nm(中心间距)。因此，一旦尖端阵列安置于所需的位置上，精细的位置调整仅需通过在两个通常安置的方向上，以尖端间的间距(相对于尖端平板100)移动工件30，以允许尖端阵列的尖端重叠晶片上的每个位置。因此，通过相对于尖端递增地移动晶片，三维特征结构(例如线)可写入于晶片上。
现参照图7至图12，图示为了在晶片的暴露表面上形成特征结构，使用尖端平板100的示例。在这些附图中，通过分解前驱物分子以在基板上提供用以沉积的原子物种，来提供特征结构。附图及随附的文字提供了使用尖端平板100以在基板的暴露表面上沉积纳米尺度的线及支柱的描述。再次地，在这些附图中，描述了尖端130a-i的使用，虽然本领域技术人员将容易理解对于整个尖端平板100的描述的延伸。
首先参照图7，图示了工件(晶片)30的暴露表面32的区域，其中所示的区域稍微大于图2中所示的尖端130a-i的区域。为了说明的目的，暴露表面32包括大量的位置501a-i，位置501a-i的各者相对应于其上的尖端130a-i的相对应者的初始位置。其结果是，相邻位置(例如位置501a及501b之间，或501a及501d之间)中心间的距离相同于相邻尖端130的中心至中心的距离，在此实施方式中是20nm。此外，如位置501c处形成的虚线中所示，尖端130c叠置于工件以在其上施加5nm的投射，其中尖端具有5nm的直径。据认为，作为与本文中使用的前驱物反应的结果而影响的工件区域将具有与尖端大约相同的直径，且这将在本文中用以讨论用以写入工件的三维特征结构的尖端平板100的操作。此外，个别位置501a-i相对应于图2尖端130a-i中之一的原始位置，其中文字指定显示了对应关系，也就是位置501a是尖端130a的原始位置、位置501b是尖端130b的原始位置…等等。
现将对于使用尖端平板100的尖端130a-i来沉积及蚀刻特征结构的步骤来描述。开始于图8处，提供了具有表面的工件，沉积材料要被沉积于该表面上。沉积材料用以通过使用尖端平板100来形成纳米尺度的沉积材料的线及个别支柱，该步骤是通过以输入在任何个别尖端130处所提供的电能来使得反应物自其释放沉积材料(例如沉积材料的原子或化合物)来进行。在实施方式的示例中，沉积材料描述为硅，其可自包括硅烷、三氯硅烷等等的反应物释放。硅烷(例如)包括硅及氢，且当输入适量的能量时，硅及氢分离，且硅可沉积于基板30相邻的暴露表面32上。比较图7及图8，四个沉积区域510(各具有5nm数量级的直径)已沉积于工件30的暴露表面32上。通过施加能够仅在位置501c、e、f及g上分解硅烷基的前驱物的电位，且通过将尖端501a、b、d、h及i维持在接地或浮动状态，来将这些沉积物形成于位置501c、e、f及g处。
现参照图9，图示了进一步处理工件的效应。在附图中，仅可在沉积于位置501e及501g处的先前所沉积的材料附近见到两个额外的沉积区域512。其余的位置保持在接续绘示于图8处的步骤的情况中。这是通过以约尖端的一半直径在图示中向左移动工件来提供的，以及通过仅通电e及g以提供重叠先前所形成的沉积的沉积来提供的。参照图10，向附图右边沿轨迹图示了多个进一步的沉积。图9及10中所作出的额外沉积同样地是通过分解硅烷前驱物所产生的，且工件支架已在各沉积形成之后以一半的尖端直径，向图示左边(图6的x方向)递增地移动工件，且仅e及g在其上有电位。
如图10中所见，通过初始沉积位置处及在四个额外的顺序步骤处在尖端130g上施加电位，总共作出自原始位置501g延伸的五个沉积，且总共作出了七个沉积510至524以连接原始位置501e及在位置501f处作出的沉积510之间的线，以在其间形成互连的线。在不考虑沿造成的线侧发生的扇形化(scallop)效应的情况下，可形成5nm数量级宽及例如在位置501e及501f之间延伸超过20nm长的线。
现参照图11，吾人可见以下效应：以页面上的向上及向下方向移动工件(图6的方向Y)(在此情况中，是以页面上的向上方向)，以将尖端130g向原始位置501g的右边及下面安置，以如所示地形成沉积326。朝向附图(页面)顶部的工件支架的继续运动将造成额外的沉积，由此形成L形线。此外，通过在下一个沉积形成之前，同时(或顺序地)以两个方向递增地移动工件支架，可写入沿附图的对角线行进的线。
可在本文中所预期的是，通过使用5nm的尖端直径，可在各沉积步骤期间形成相对应约5nm直径的一至三原子薄的层。为了形成小于几原子的完成厚度的线(如自基板30的暴露表面32所测量的)，先前所形成的线可被覆写，如图12中所示。在图12中，原来写入的线1200以虚线外形图示，包括具有数量级5nm的直径的六个沉积1210-1220，所述沉积以直线路径校准，且仅为了明确起见，第二线图示为自第一线隔开，且其对于第一线1200的校准沿偏移1240、1240'。在第一沉积线1200中，在各沉积步骤处，尖端平板100以尖端直径的一半，以相同方向移动。因此，沉积1212的边缘延伸至第一沉积1210的中心1242。这造成具有几个原子的厚度的线，该线具有扇形化侧壁外形，且将跨其长度的厚度上变化造成为线的某部分是以单一沉积形成而其他部分是两个沉积的重叠。
为了提供更一致的侧壁外形(也就是降低扇形化)，要被覆写于第一沉积在线的第二线经偏移，使得第二沉积的第一者的中心偏移至第一线1220的第一沉积1210的中心及边缘之间的位置1242，且第二沉积中的各随后者1224等等的中心在第一线的先前沉积的边缘上。为了形成最终厚度的线，考虑若干这样的覆写，且通过稍微修改各随后沉积的重叠区域，把重叠沉积中心位置稍微偏移至重叠沉积的边缘及中心之间的位置将造成更大的厚度一致性，且降低扇形化。此外，为了以更小的扇形化写入更薄的线，可以小于先前所沉积的材料的一半直径来移动尖端。
为了使用尖端平板100来蚀刻特征结构，提供经选择以蚀刻薄膜层的蚀刻前驱物，而不是沉积前驱物(例如硅烷)。尖端平板100的安置、步进及校准保持相同，且如同沉积示例，个别的a-n保持可独立偏压的。例如，为了将特征结构蚀刻进硅，在尖端平板已配置于要自下层薄膜层形成硅特征结构的位置处之后，将HF前驱物引进腔室10。图13至图19图示蚀刻顺序，用以在下层的硅材料层内，形成图示于图13及图14中的虚线外形中的三维特征结构。
参照图13及图14，且使用相同坐标系统及相对于位置501a-i的a-i的相对位置，图示第一蚀刻步骤的结果。在此示例中，引入了HF且约10伏特的偏压施加至e、f、h及i，造成在位置501e、f、h及i处将一至若干硅原子深的大致圆形的凹口501e、f、h及i蚀刻进暴露表面32的硅。此后，如图15中所示，在以尖端的一半直径移动工件之后，偏压与位置501h相关联的尖端130h以使蚀刻剂反应，且由将进一步大致圆形的区域蚀刻进暴露表面32。注意，作为先前蚀刻步骤的结果，相较于非重叠区域，两个蚀刻位置或圆形的重叠区域更深地延伸进硅。接着，重复此一半尖端直径的递增移动，直到暴露表面32向内延伸的蚀刻槽或沟大致是自位置501h至501i的直线路径为止，且图示于图16中。接着，尖端平板100及工件30的相对位置返回到执行四个蚀刻1300e、f、h及i的位置，且接着以Y方向移动以使图2的h及130i叠置图17中所示的虚线位置，在该点处，电压施加至h及i，造成具有几个原子厚度的开口形成于相对于虚线外形位置的下层蚀刻表面中。工件30以约尖端的一半直径，相对于尖端平板100以Y方向再次移动，且重复蚀刻步骤。重复蚀刻步骤直到蚀刻线1342及1344自先前所形成的线1340的两端延伸为止。重复以上的步骤直到形成所需的深度为止。通过自先前所蚀刻的线位置中的尖端位置偏移涉及蚀刻线的尖端中心，降低了线1340-1344的侧壁的扇形化。在进一步的蚀刻步骤中，尖端递增地靠近工件而移动，以维持蚀刻特征结构的基座及尖端末端之间的相等距离。这不需要发生在每个蚀刻步骤中，但需在完成线的1至5个蚀刻之后发生。
在另一实施方式中，ALD(原子层沉积)层可在基板表面上形成为连续层，且使用尖端的能量以选择性地使二或更多个部件在尖端位置处反应，由此在该位置处选择性地造成完全的ALD反应。ALD层的形成可由以下步骤所提供：在ALD反应温度以下的温度脉冲(pulsing)二个(或更多个)不同的前驱物，接着在一或更多个尖端上提供偏压以对于要在所偏压的尖端附近发生的沉积反应供应充足的能量，但不足以将前驱物致动进完全的CVD模式。此外，脉冲前驱物以形成ALD层的步骤及通过其选择性位置ALD来沉积薄膜层的步骤可发生在不同时间。进一步地，在尖端移动时尖端电位可维持在反应电位，潜在地造成更一致的线厚度及壁外形。这也可执行于本文中先前所述的蚀刻及沉积实施方式中，其中尖端电位可维持以在工件上连续地写入线及特征结构。然而，在如ALD中使用先前放置的单层反应原子以供应反应物种的CVD及蚀刻模式中，基于在工件上的任何给定位置处的可用前驱物分子、尖端的移动速度、前驱物的补充率等等，这可能导致较不一致的特征结构。在任何情况下，本文中的意图是将气体物种提供进腔室使得自发性反应不会发生，及使用尖端电位以驱动所需的反应到结束。
此外，虽然在本文中讨论了尖端数量及由尖端平板100来安置尖端，为了易于了解，关于尖端平板130中的九个a-i，个别a-n中的各者意欲以如那些所述的相同方式来操作，以允许集成电路装置的制造者使用气体前驱物及适当尺寸的尖端来形成介电的、半导电的及导电的线、过孔及接点。在本文中所考虑的是，按照本文的教示所沉积的材料可直接使用在完成的集成电路中，或者，它们可用作掩模层以图案化它们最终形成于上的蚀刻材料。
再次参照图4，在位置200处执行以上所述的沉积步骤的蚀刻之后，工件30及尖端平板100相对于彼此重新安置，使得尖端平板100在工件20的暴露表面上自位置200重新安置至位置202。工件支架的移动是略小于尖端阵列13长度的数量级，使得在新的位置中，成像系统120可定位工件上先前所写入或存在的特征结构，且这样特征结构的额外区段可形成于位置202中以自位置200继续特征结构。再次地，成像系统120可定位工件特征结构(例如校准标记)或先前所形成的沉积或蚀刻特征结构，且如所需地，对于在工件30的暴露表面32上或中的所需位置处形成位置而移动工件以安置个别尖端。同样地，尖端平板将被重新安置以调节任何“倾斜”的失准，且尖端再次被映射以定位无法仅通过调整倾斜来补偿的非一致性区域。
现参照图20及图21，图示了工件支架20的示意图，该工件支架20特别经配置以将工件30(例如半导体基板2000)保持于其上，且相对于尖端平板100精确地安置基板。
支架20安置于腔室10的基座上，且包括第一可移动基座2010、可对第一可移动基座垂直移动的第二可移动基座2020及多个(在实施方式中图示四个)压电致动器2030，所述压电致动器2030平均地间隔开在基板2000的圆周周围。第一可移动平板2010经配置以例如由耦合腔室10的基座及第一可移动平板2010的线性电机，来相对于腔室10的基座在图示的X方向上可以可控制地移动。第二可移动平板可移动地安装于第一可移动平板2010上且由线性电机来耦合至第一可移动平板2010，使得第二可移动平板2020在正交于X方向的Y方向上是可移动的。最后，工件支架20由以压电致动器2030来移动而可滑动地支持于第二可移动平板2020上，该压电致动器2030连接第二可移动平板2020及工件支架20。升降机(未图示)可并进可移动平板2010、2020中的任一者以允许Z位置的调整。还图示的是尖端平板100，其重叠轨迹102的一部分，尖端平板100将为了在基板2000上或基板2000中形成特征结构而在该轨迹102上安置于基板2000上。轨迹以虚线外形来图示(且仅部分地图示)，且仅用于说明尖端平板通过移动工件所遭遇的一个轨迹。
在此实施方式中，尖端平板100的位置固定在空间中，且只有基板能够凭借X、Y及Z运动来在尖端平板100位置之下移动。因此，初始将基板相对于尖端平板100安置通过以下步骤来完成：校准可移动平板以将在其上具有校准标记的基板移动至尖端平板，且接着使用尖端平板100的成像系统122以使得将基板2000的局部位置相对至其校准至尖端130a-n的所需位置，接着如本文中所述地处理以在基板2000上或中形成所需的特征结构。
现参照图22，示意地图示尖端阵列的另一配置。在此实施方式中，尖端平板100是延伸线性阵列的形式，例如80行的尖端，各者在12.5百万个尖端长的数量级。继续在2mm乘2mm的尖端平板中进行尖端的间隔及尺寸处理，在此实施方式中尖端平板在250mm长及2400nm宽的数量级。在此实施方式中，如图22中所示，尖端平板110的长度可足以叠置于整个工件30，因此在图示的X方向上降低了工件的扫描距离。
现参照图23至图29，图示了用于准备本发明的尖端平板的程序顺序的效应。开始于图23处，基板1000以硬模(hardmask)层1004(例如氮化硅材料)覆盖，该基板1000具有形成于其上的驱动电路，该驱动电路包括端接于其中的多个互连件(电线)1002，且光刻胶层1006形成于该硬模层1004上。在图示中，光刻胶层1006已例如由电子束光刻术来暴露，以在光刻胶中开启特征结构1003，且下层的硬模通过该特征结构来图案蚀刻以在下层的互连件1002之间在硬模中限定开口1008，所述互连件1002内嵌于基板1000中。可例如通过将深的过孔蚀刻进基板，及向基板的最终表面内端接所述过孔，来在形成尖端130之前形成互连件1002，尖端130将形成于基板的该最终表面上。此外，晶体管阵列可在形成尖端阵列之前或之后形成于基板中。基板可接着以背面及互连件1002末端之间的所需间隔，在基板背部或反面上接地，接着在基板背侧上形成尖端130。替代性地，外延层可生长于基板的前或后面，且尖端130形成于其中。在附图中，基板可包括硅或掺杂硅。替代性地，基板可包括硅基板，互连件1002可形成于该硅基板上，特征结构为残余玻璃相内均匀分布的纳米晶体的非多孔氧化锂铝硅玻璃陶瓷(例如由Schott玻璃所贩卖的ZerodurTM)已形成于该硅基板上。非多孔氧化锂铝硅玻璃陶瓷层可直接形成于基板上，或粘接至其，使得互连件1002向非多孔氧化锂铝硅玻璃陶瓷层内延伸。相较于硅基的尖端将提供的，此结构在温度范围上将提供较高的热尺寸稳定性。如本文中对于硅基板1000所述，非多孔氧化锂铝硅玻璃陶瓷层可如本文中所述地蚀刻，以提供个别的、纳米尺度的尖端阵列。
图23的结构在等离子体蚀刻室中暴露于蚀刻剂，其中执行各向异性蚀刻步骤以在基板1000中形成沟槽1010，留下由其所围绕的隔离台面1012，如图24及图25中所示。沟槽1010在互连件1002终端以下的位置处终止于基板1000中，也就是互连件向台面1012内延伸。此后，如图26中所示，沟槽以隔离材料1014(例如氮化硅)所填充。
在形成隔离沟槽1012之后，基板1000以硬膜1020材料(例如氮化硅)来覆盖，该硬膜1020可在填充隔离沟槽1010期间形成于其上，且光刻胶1022再次形成于硬膜1020材料上及图案化，接着蚀刻硬膜材料，如图27中所示。造成的结构在氮化硅硬膜1026的截面层中大致为圆形，该氮化硅硬膜1026保持在各台面1012的中心中，且氮化硅隔离材料1014保持仅通过隔离沟槽1010中的硬膜1020中的开口来暴露。
此后，下层基板以等离子体蚀刻化学各向异性地蚀刻，该等离子体蚀刻化学选用以相较于重叠的硬膜1020材料，较快地蚀刻下层台面1012材料。其结果是，如图28中所示，随着蚀刻步骤进行，硬膜的截面通过化学蚀刻变少，其厚度也变小，但暴露台面1012材料的蚀刻步骤以较快的速率进行，在台面中限定了圆锥形结构，对于个别尖端100限定了前驱物，且减少了围绕各台面1012的隔离材料1014的高度。如图29中所示，随着蚀刻步骤进行，形成了个别的尖端100，各尖端具有延伸于其中的互连件端1002，且各尖端由材料1014自相邻的尖端100隔离。因此，各尖端110通过互连件1002可被独立寻址，且与各相邻的、可独立寻址的尖端100隔离。在以上的描述中，基板材料为硅，且互连件材料可为金属(例如钨)或掺杂多晶硅。为了移除剩余的氮化硅硬模及在尖端110之间延伸的隔离氮化硅材料，图29的结构暴露于相较于硅而言对于氮化硅有高选择性的蚀刻剂(例如N2O等离子体，使得N2O等离子体比小量氟基的化学物质(例如CF或NF)为40比1)，造成氮化硅硬模1026及隔离材料1010的高度蚀刻及尖端110的硅的最小蚀刻，以产生图30的结果。此外，图30在施加于结构的硬模材料1140上图示了螺旋，其填充了尖端110之间的空间，但经形成使得个别的尖端110自其稍微向外延伸。
此后，若需要在末端1030处进一步减少尖端的尺寸，可例如通过光刻胶上的螺旋来进一步涂层图29中所示的结构，以如图30中所示，仅让尖端110的末端1030被暴露，且在等离子体蚀刻环境中进一步的蚀刻步骤可被执行以进一步减少尖端110的末端1030的直径，如图31中所示。
尖端平板100及用于在阵列中对各尖端110个别地寻址偏压件的晶体管阵列形成于单一基板(例如硅晶片)中。可在尖端平板100上直接形成晶体管阵列，或晶体管阵列可自其周边延伸，如同对于控制集成电路存储器装置的读取及写入而在本发明所属领域中所已知的。
如图32中所示，一系列的个别晶体管1040沿若干尖端110的长度方向排列。源极线S跨该系列的晶体管延伸且互连至各晶体管1040的源极1042。各晶体管的漏极1046通过互连件1002来连接至尖端110中的个别尖端。各晶体管1040的栅极1048独立连接至个别栅极线1050，其中的各者可被独立寻址以允许源极1042偏压互连件1002。或者，可切换晶体管的源极及漏极连接，其中源极连接至互连件而汲极则连接至源极线。
虽然通过重复定位探针阵列及在沉积反应物存在的情况下将尖端通电，来通过沉积来将特征结构形成至全特征结构尺寸，特征结构可通过以下步骤来形成：在沉积前驱物存在的情况下，在特征结构位置上让尖端经过一次或数次来在基板上沉积特征结构的外形，且接着通过在部分形成的特征结构上进行材料的选择性沉积来形成全特征结构。例如，钨特征结构可由尖端阵列形成，且接着基板可被移动进钨化学气相沉积室，在该腔室处，基板经暴露以分解六氟化钨且钨选择性地沉积在先前所部分形成的钨特征结构上。
本文中的实施方式提供了在其中具有个别尖端的尖端阵列，其中当尖端阵列安置于工件上时，阵列中的各尖端上的偏压可被可选择性地偏压或不被偏压。通过偏压与工件隔离的个别尖端，直接在下层的工件部分(大约是由尖端所遮盖的基板部分)可通过尖端末端处存在的电场来修改。此修改可为工件表面的直接修改(例如在表面处的材料之中造成反应)，或反应物可引入尖端及工件之间，而尖端上的电位造成反应物的反应以造成修改。如本文中所述，ALD反应、化学反应物沉积反应及工件材料蚀刻反应全通过实施方式而被允许。然而，也通过全以纳米数量级上的尺度允许其他反应，例如直接修改工件表面上的材料或工件表面的材料，例如直接蚀刻工件，或改变工件表面的属性(例如使得掺杂材料的反应物与工件表面形成接面，例如p-n接面)。通过移动尖端阵列及当尖端阵列在工件上移动时以所需的图案选择性地偏压尖端，线、支柱及其他三维特征结构可被写入或形成(也是以纳米的尺度进行)，潜在地如单一原子一样小。
尖端阵列可使用传统半导体及MEMS制造技术、仅对其最小特征结构使用电子束光刻术以图案化抗蚀材料来制造。多个尖端阵列可形成于单一基板(例如硅基板)上，而与形成尖端阵列的步骤同时地，在某些制造程序步骤之前或之后或之中，用于驱动个别寻址的尖端的晶体管阵列及逻辑电路系统可形成于相同基板中。因此，对于若干平方公厘数量级的尖端阵列而言，尖端阵列部分可仅形成装置的部分，而相同基板的周边区域可包括逻辑电路系统，及包括晶体管阵列中的某些或全部。因此，多个这样的装置可同时形成于半导体基板上，允许量产尖端阵列。

Claims (15)

1.一种在工件上形成次微米尺度化特征结构的方法，所述方法包括以下步骤：
提供尖端平板，所述尖端平板在其上具有多个个别尖端，各尖端具有尖端尺度并且与各相邻尖端电性隔离，其中各尖端通过延伸于其中的互连件独立可寻址和可偏压；
直接相邻于所述尖端平板中的多个尖端来安置工件；
在所述工件的表面处提供反应物；
通电所述尖端中的一或更多者；及在所述工件处，在所述尖端的位置处在所述工件上形成初始特征结构；
以小于所述尖端尺度的距离，相对于所述尖端改变所述工件的位置，在所述工件的表面处提供反应物；
通电所述尖端中的一或更多者；及
在所述工件处，在所述尖端的位置处在所述工件上形成额外特征结构，所述额外特征结构至少部分地重叠所述特征结构。
2.如权利要求1所述的方法，进一步包括步骤：在所述工件上形成线。
3.如权利要求1所述的方法，其中所述初始特征结构形成进所述工件的表面。
4.如权利要求1所述的方法，其中所述初始特征结构形成于所述工件的表面上。
5.如权利要求1所述的方法，其中所述尖端尺度是所述尖端的直径。
6.如权利要求5所述的方法，其中在所述尖端的末端处的尖端直径小于或等于10nm。
7.如权利要求5所述的方法，其中在所述尖端的末端处的尖端直径小于或等于5nm。
8.一种用于将特征结构写入于工件上的直接写入设备，其中所述特征结构具有至少一个侧向尺度，所述侧向尺度小于用以暴露光刻胶的电磁辐射的分辨率，所述直接写入设备包括：
工件支架；及
尖端平板，所述尖端平板包括多个个别尖端，其中各尖端与各相邻尖端电性隔离并且通过连接至互连件的个别尖端专用晶体管来独立可寻址和可偏压，其中所述尖端包括尖端末端，所述尖端末端具有尺寸，所述尺寸小于用以暴露光刻胶的电磁辐射的所述分辨率。
9.如权利要求8所述的直接写入设备，进一步包括尖端平板支架，所述尖端平板可以可移动地附接至尖端平板支架，尖端平板支架叠置于工件支架。
10.如权利要求9所述的直接写入设备，其中所述尖端末端至工件的距离可通过相对于所述尖端平板支架移动所述尖端平板来改变。
11.如权利要求10所述的直接写入设备，其中所述尖端平板由多个致动器被所述尖端平板支架支持。
12.如权利要求11所述的直接写入设备，其中所述尖端平板是矩形的且所述致动器连接至所述尖端平板，以允许相对于所述工件安置各所述尖端平板角落，此独立于相对于所述工件的其他角落的位置。
13.如权利要求12所述的直接写入设备，其中所述个别尖端通过所述尖端平板中的写入步骤来连接至个别晶体管。
14.一种形成尖端平板的方法，所述尖端平板用于在工件上直接形成特征结构，所述方法包括以下步骤：
提供基板；
形成端接于其中的多个互连件；
在所述基板上或中形成多个晶体管，且将所述晶体管的源极或漏极连接至所述互连件；及
图案蚀刻所述基板以形成多个个别尖端，所述多个个别尖端具有校准，使得在各互连件上形成各尖端，其中各尖端与各相邻尖端电性隔离并且通过各互连件独立可寻址和可偏压。
15.如权利要求14所述的形成尖端平板的方法，进一步包括步骤：在各尖端周围形成隔离沟。
CN201480049452.7A 2013-09-20 2014-09-16 用于直接形成纳米尺度的特征结构的方法及设备 Expired - Fee Related CN105531795B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361880521P 2013-09-20 2013-09-20
US61/880,521 2013-09-20
PCT/US2014/055799 WO2015042022A1 (en) 2013-09-20 2014-09-16 Method and apparatus for direct formation of nanometer scaled features

Publications (2)

Publication Number Publication Date
CN105531795A CN105531795A (zh) 2016-04-27
CN105531795B true CN105531795B (zh) 2019-08-27

Family

ID=52689317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049452.7A Expired - Fee Related CN105531795B (zh) 2013-09-20 2014-09-16 用于直接形成纳米尺度的特征结构的方法及设备

Country Status (6)

Country Link
US (1) US9466500B2 (zh)
JP (1) JP2016537501A (zh)
KR (1) KR20160055926A (zh)
CN (1) CN105531795B (zh)
TW (1) TWI637902B (zh)
WO (1) WO2015042022A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728197B (zh) 2016-10-24 2021-05-21 美商克萊譚克公司 整合至一計量及/或檢測工具中之製程模組

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554119A (zh) * 2001-07-26 2004-12-08 ����ŵ����ѧ���й���ίԱ�� 用于纳米光刻的平行的、可单独寻址的探针
US7818816B1 (en) * 2007-10-01 2010-10-19 Clemson University Research Foundation Substrate patterning by electron emission-induced displacement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
ATE146304T1 (de) * 1993-07-30 1996-12-15 Ibm Vorrichtung und verfahren um feine metal-linie auf einem substrat abzulegen
US5869801A (en) * 1995-02-15 1999-02-09 The E.O. Paton Electric Welding Institute Of The National Academy Of Sciences Of Ukraine, Device for manual electron beam processing of materials in space
US6145438A (en) * 1998-03-20 2000-11-14 Berglund; C. Neil Method and apparatus for direct writing of semiconductor die using microcolumn array
US20040245224A1 (en) * 2003-05-09 2004-12-09 Nano-Proprietary, Inc. Nanospot welder and method
JP2004345071A (ja) * 2003-05-26 2004-12-09 Sumitomo Electric Ind Ltd 描画装置及び描画方法
FR2881270B1 (fr) * 2005-01-27 2007-04-20 Commissariat Energie Atomique Dispositif microelectronique emetteur d'electrons a plusieurs faisceaux
WO2009085772A2 (en) * 2007-12-20 2009-07-09 The Regents Of The University Of California Laser-assisted nanomaterial deposition, nanomanufacturing, in situ monitoring and associated apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554119A (zh) * 2001-07-26 2004-12-08 ����ŵ����ѧ���й���ίԱ�� 用于纳米光刻的平行的、可单独寻址的探针
US7818816B1 (en) * 2007-10-01 2010-10-19 Clemson University Research Foundation Substrate patterning by electron emission-induced displacement

Also Published As

Publication number Publication date
TW201515988A (zh) 2015-05-01
CN105531795A (zh) 2016-04-27
US9466500B2 (en) 2016-10-11
WO2015042022A1 (en) 2015-03-26
US20150087136A1 (en) 2015-03-26
TWI637902B (zh) 2018-10-11
JP2016537501A (ja) 2016-12-01
KR20160055926A (ko) 2016-05-18

Similar Documents

Publication Publication Date Title
KR102337626B1 (ko) 3차원 메모리 장치를 형성하는 계단식 에칭
JP6815953B2 (ja) 階段ステップ構造を含む半導体デバイス構造を形成する方法
JP5705990B2 (ja) ３次元構造のメモリ素子を製造する方法
US8252691B2 (en) Method of forming semiconductor patterns
KR100996072B1 (ko) 반도체 장치 제조 방법
TWI570890B (zh) 製造具有三維結構之記憶元件的方法與設備
US8409984B2 (en) Apparatus and method for manufacturing multi-component oxide heterostructures
TW202002248A (zh) 記憶體裝置及其形成方法
KR20200067214A (ko) 반도체 디바이스 및 그 제조 방법
US7368333B2 (en) Semiconductor device and method of manufacturing the same by using atomic layer deposition
CN104051274B (zh) 一种用于加工载体的方法
CN105531795B (zh) 用于直接形成纳米尺度的特征结构的方法及设备
EP1638137A1 (en) Electron beam microprocessing method
EP0397073B1 (en) Circuit pattern forming apparatus using mu-STM
KR102537097B1 (ko) 실리콘 질화물의 유사 원자층 에칭 방법
CN108847387A (zh) 一种孔形成方法
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
KR101172358B1 (ko) 실리콘 나노선 제조 방법
KR102292334B1 (ko) 높은 동작전류를 보이는 나노선 tfet의 제조 방법 및 그 나노선 tfet
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
KR102071498B1 (ko) 반도체 소자의 제조 방법 및 장치
JP5494992B2 (ja) 三次元微細加工基板
KR20160051243A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 및 제조 장치
KR20120096850A (ko) 나노로드 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190827

Termination date: 20210916