TW201515988A - 用於直接形成奈米尺度之特徵的方法及裝置 - Google Patents

用於直接形成奈米尺度之特徵的方法及裝置 Download PDF

Info

Publication number
TW201515988A
TW201515988A TW103132499A TW103132499A TW201515988A TW 201515988 A TW201515988 A TW 201515988A TW 103132499 A TW103132499 A TW 103132499A TW 103132499 A TW103132499 A TW 103132499A TW 201515988 A TW201515988 A TW 201515988A
Authority
TW
Taiwan
Prior art keywords
tip
workpiece
tips
tip plate
plate
Prior art date
Application number
TW103132499A
Other languages
English (en)
Other versions
TWI637902B (zh
Inventor
James Francis Mack
Steve Moffatt
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201515988A publication Critical patent/TW201515988A/zh
Application granted granted Critical
Publication of TWI637902B publication Critical patent/TWI637902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一種裝置及使用該裝置以在工件上形成奈米尺寸特徵包括了複數個可個別偏壓的尖端，且各尖端具有10nm之尺度或更小的直徑。藉由在反應物存在的情況下在工件表面之上移動尖端，特徵可以子微米尺寸且小於當前光刻術的解析度而直接形成於工件上。特徵可蝕刻進工件或形成於其上。

Description

用於直接形成奈米尺度之特徵的方法及裝置
本文中的實施例關於在工件表面上或中形成子微米尺寸特徵的領域。更特定而言，實施例關於在工件(例如製造集成電路裝置中所使用的半導體基板)上或中形成奈米尺度特徵，而不使用以下的傳統蝕印步驟：塗佈抗蝕劑、通過遮罩對抗蝕劑進行電磁能暴露、顯影抗蝕劑、將所顯影的抗蝕劑用作遮罩來蝕刻下層材料的一或更多個層及接著移除遮罩。
對於較小集成電路的持續需求以及對於這些電路中裝置之較大密度的持續需求，已在裝置中造成一半間距(也就是晶元上相鄰裝置間的一半距離，今日達到22nm)的進化性降低，及造成進一步降低裝置一半間距(及尺寸)的需求。為了以此間距形成裝置及為了允許互連使用用以暴露抗蝕劑之192nm電磁波長的解析限制來隔開(且大小是在192nm電磁波長的解析限制以下)的如此特徵，已創造了特殊光刻術及光罩法典範。然而，雖然這些技術能夠形成在用以暴露抗 蝕劑之電磁能之解析限制以下之尺寸(及間距)的裝置，造成之裝置中的變化是不可接受地高的，良好裝置的生產率低於可接受的生產率，且多個圖案化步驟、沉浸式光刻術及其他這樣的特殊處理步驟中的固有成本相對於所需，已對於製造造成的集成電路造成較高的成本。
此外，隨著裝置間距及尺寸縮小，用以將裝置連接成集成電路之導線及導柱(接點及導通孔)的間距及尺寸亦縮小。在具有多層互連架構的集成電路中，導體的間隔及尺寸越大，互連層距晶元(裝置層)越遠。隨著裝置尺寸縮小，如同直接相鄰於其的層，在裝置層處之互連層的特徵尺寸及間距同樣地縮小。其結果是，在裝置之間形成互連的成本也增加了，且由於形成這些互連層的問題，生產率、產量及裝置品質亦下降了。
本文中的實施例提供了在工件上沈積及蝕刻子微米、奈米尺寸特徵的步驟，係使用微尖端陣列或具有可使用電位來個別定址之個別尖端的陣列來進行，以使得反應物或母材在相鄰於個別通電的尖端的區域中立刻局部反應，以使用該反應的產物在工件上形成沈積物，或蝕刻工件的下層材料。在一個態樣中，微尖端陣列係經配置而具有數百個至數十億個個別尖端，且各尖端可經個別配置以通過其來傳遞電流，且藉此提供充足的能量以使得反應物或多個反應物反應且形成沈積物或蝕刻物。在另一態樣中，蝕刻反應可直接完成於先前存在的材料上，而不需要進一步的反應物母材。又 在進一步的態樣中，實施例可用以直接修改基板材料的奈米尺寸部分，或以奈米尺度摻雜這樣的材料。
在本文中的實施例中，具有許多自平板延伸或可自平板延伸之個別可偏壓之尖端的平板(尖端平板)係經配置，以連續的或停止啟動的移動(亦熟知為步進)，而可在工件的多個處理區域上選擇性地安置。於各步驟，或隨著尖端移動，母材氣體係引入尖端末端及工件之間，且電壓電位係施加至所選擇的尖端以使母材氣體反應，且因此修改工件表面，這例如是藉由沈積在工件上所造成的反應物、或使用反應的產物來蝕刻工件的部分來進行的，其中受影響的工件部分係尖端末端之直徑的數量級。此外，係以小於尖端末端之直徑的數量級對於相對於彼此的更精細移動而配置尖端平板及工件，使得先前所形成的特徵可被順序地部分地覆寫(例如當尖端平板是在步進模式時)，以藉由以此更精細的距離移動尖端及再次施加電位以再次在工件表面上造成沈積或造成工件表面的蝕刻，來形成線。係在工件表面上重複此步驟，以在工件表面上或中形成奈米尺度特徵。尖端具有1至50奈米數量級(較佳地為1至10nm的數量級)的直徑，且當電壓施加於其上且尖端係緊密地自工件隔開(例如自工件表面以5至20奈米的數量級隔開)時，位於工件及尖端之間的母材可局部地分解成其構成成分中之一或更多者。在一個態樣中，母材係ALD母材，且ALD母材層係在電壓施加至尖端之前形成於工件上，且在尖端處施加額外的母材及電壓使得ALD反應進行，且因此在工件上留下所需的母材原子種，同時其 餘的母材物種係自工件表面洩出。在另一態樣中，母材並不先結合至工件，而在尖端末端的電壓電位使得涉及母材的沈積或蝕刻反應發生在工件表面處。
在實施例中，尖端平板係提供為至少一行沿線配置的隔開尖端，或為以線佈置的複數個尖端，且以相鄰的行來佈置線，以形成可個別定址之尖端的三度陣列。在一個態樣中，陣列係提供為包括複數行尖端，其中行係至少如要被處理之工件表面的最大寬度尺度一樣長，且係在尖端平板的跨距上提供複數平行的行。可以尖端的相同間距(中心至中心間隔)隔開該等行，或相較於行中之尖端的間隔，行的間隔可為不同的。此外，相鄰行中的尖端位置可自行至行而偏移。尖端係可藉由互連至電晶體陣列(例如藉由奈米電線)來個別定址，使得陣列中的個別電晶體(在其汲極處)互連至尖端中的個別者。係基於控制器參數來選擇個別電晶體閘極以開啟或關閉，以選擇性地通電尖端中的個別者以造成反應物的反應及相對應的蝕刻或沈積效應。
可使用圖案化的抗蝕劑、氧化矽硬罩、及例如基於氟或氯的化學或其混合，來自矽層蝕刻個別尖端，以選擇性地蝕開下層的矽以在其中留下高度上數量級為100nm或更多的延伸錐形尖端。可自單晶基板(例如矽基板，其中用於控制個別尖端之致動的電晶體陣列已被或將被形成)部分或自電晶體陣列上生長的材料層提供矽層。係與連接至陣列之個別驅動電晶體之汲極的互連件(奈米電線)定位來形成個別尖端，使得在製造時，各尖端可被個別定址且可透過陣列的 單一電晶體來充電至一電位。尖端所形成於其中的下層材料可首先形成為個別的隔離區域，這再次地是藉由以下步驟來進行的：藉由電子束光刻術來圖案化光刻成像罩、形成圍繞尖端所要形成於其中之各區域的個別溝及以隔離材料來填充溝。因此，可彼此電性隔離地形成奈米尺度尖端的陣列，且可以一電位來個別定址該陣列，該電位足以在數量級為尖端末端之直徑的區域中造成母材反應物的反應，以在具有尖端尺寸之尺度的基板上形成特徵。
在本文中的另一實施例中，具有100,000行及100,000列尖端的尖端平板(其中尖端係沿行而中心至中心地隔開20nm)提供了在4平方厘米的區域中具有100億個個別尖端的尖端平板。可在工件上掃描尖端平板、相對於尖端平板掃描工件或它們皆可移動。當尖端平板相對於工件改變位置時，係個別定址其個別尖端以在其上施加電位以造成沈積或蝕刻反應。掃描步驟可使用維持於尖端上的電位而為連續的，或其可為步進配置，其中僅當尖端平板靜止時才將尖端通電，且在電位再次施加至尖端之前，尖端平板係再次以精細的運動步級來步進或掃描至新的位置。
尖端平板可用以在工件上直接形成三度、奈米尺度特徵。藉由在陣列的個別尖端上施加適當的電壓，施加於尖端及工件之間之母材分子中之原子種之間的鍵結可被打斷或取消結合，造成在尖端及工件之間的小空間中形成沈積或蝕刻物種。藉由移動陣列來藉由適當的移動尖端，可全以奈米尺度來蝕刻或沈積三度特徵(例如線)，藉此對於形成非常 精細的(也就是非常小的)工件特徵，略過傳統的、限於電磁波長的光刻成像處理。
10‧‧‧腔室
13‧‧‧尖端陣列
14‧‧‧區段
18‧‧‧區段
19‧‧‧區段
20‧‧‧工件支架
30‧‧‧工件
32‧‧‧暴露表面
40‧‧‧加載接口
50‧‧‧排放口
60‧‧‧進氣口
62‧‧‧進氣口
64‧‧‧進氣口
100‧‧‧尖端平板
102‧‧‧軌跡
110‧‧‧尖端
112‧‧‧控制器
120‧‧‧成像系統
122‧‧‧攝影機
124‧‧‧場區
126‧‧‧切口
130‧‧‧尖端
130a-i‧‧‧尖端
132‧‧‧柄部
134‧‧‧基座
136‧‧‧尖端末端
138‧‧‧標記
140‧‧‧標記
142‧‧‧標記
200‧‧‧位置
202‧‧‧位置
204‧‧‧位置
300‧‧‧位置
300a-d‧‧‧致動器
302‧‧‧位置
304‧‧‧位置
501a-i‧‧‧位置
510‧‧‧沈積區域
512‧‧‧沈積區域
514‧‧‧沈積區域
516‧‧‧沈積區域
518‧‧‧沈積區域
520‧‧‧沈積區域
522‧‧‧沈積區域
524‧‧‧沈積區域
530‧‧‧沈積區域
1000‧‧‧基板
1002‧‧‧互連件
1003‧‧‧特徵
1004‧‧‧硬罩層
1006‧‧‧光阻層
1008‧‧‧開口
1010‧‧‧溝槽
1012‧‧‧隔離台面
1014‧‧‧隔離材料
1020‧‧‧硬罩
1022‧‧‧抗蝕劑
1026‧‧‧氮化矽硬罩
1040‧‧‧電晶體
1042‧‧‧源極
1046‧‧‧汲極
1048‧‧‧閘極
1050‧‧‧閘極線
1200‧‧‧沈積線
1210‧‧‧沈積
1212‧‧‧沈積
1214‧‧‧沈積
1216‧‧‧沈積
1218‧‧‧沈積
1220‧‧‧沈積
1222‧‧‧沈積
1224‧‧‧沈積
1226‧‧‧沈積
1240‧‧‧偏移
1300c‧‧‧蝕刻
1300f‧‧‧蝕刻
1300h‧‧‧蝕刻
1300i‧‧‧蝕刻
1340‧‧‧線
1344‧‧‧線
2000‧‧‧基板
2010‧‧‧可移動基座
2020‧‧‧可移動基座
2030‧‧‧壓電致動器
可藉由參照實施例(其中之某些係繪示於隨附的繪圖中)來擁有以上所簡要概述之本發明的更特定描述，以便可以更詳細的方式瞭解以上所載的本發明特徵。應注意的是，然而，所附圖示僅繪示此發明之一般實施例且因此並不視為限制此發明之範圍，因為該發明可接納其他等效實施例。
圖1係益於實行本文中所揭露實施例之處理室的截面示意圖；圖2係尖端平板的部分透視圖，圖示其之複數個尖端的配置；圖3係一系列的三個尖端的示意側視圖，圖示尖端平板上之尖端間的相對間距，及圖示尖端平板及工件的相對間距；圖4係工件的部分平面圖，圖示尖端平板的路徑及工件的校準特徵；圖5係尖端平板的示意側視圖；圖6係尖端平板的示意頂視圖；圖7係工件的部分平面圖，圖示其上之複數個參考位置；圖8係圖7之工件的部分平面圖，圖示其上之四個位置處的沈積；圖9係圖8之工件的部分平面圖，圖示其上的額外 沈積，用以起始在工件的暴露表面上形成沈積線的步驟；圖10係圖9之工件的部分平面圖，圖示跨越兩個參考位置的線及部分完成的線，以及一個參考位置處的單一沈積；圖11係圖10之工件的部分平面圖，圖示進一步的沈積，用以進一步定義部分完成的線；圖12係沈積於先前所沈積之線上以增加其厚度之第二線的示意圖，其中第二線係自偏移線上之第一線的位置偏移以在各尖端沈積位置處較佳地圖示沈積的相對位置；圖13係工件的部分平面圖，圖示其中之四個局部蝕刻的位置；圖14係圖13區段14-14處之蝕刻特徵的截面圖；圖15係圖13之工件的部分平面圖，圖示其進一步蝕刻；圖16係圖15之工件的部分平面圖，圖示已蝕進其表面的線；圖17係圖16之工件的部分平面圖，圖示已蝕刻進其暴露表面的U形溝或線；圖18係圖17區段18-18處之工件的截面圖；圖19係圖17區段19-19處之工件的截面圖；圖20係圖1之工件支架之一個實施例的平面圖；圖21係圖20之工件支架的側視圖；圖22係圖1之工件支架的一個實施例的平面圖，示意性說明替代性尖端平板； 圖23係尖端平板母材一部分的部分截面圖，其中圖案化遮罩材料係形成於將用以形成尖端的材料上；圖24係尖端平板母材一部分的部分截面圖，其中隔離溝已形成進將用以形成尖端的材料；圖25係圖示於圖24中之尖端平板之母材部分的平面圖，圖示形成於其中之溝的外形；圖26係尖端平板母材一部分的部分截面圖，其中隔離溝已使用隔離材料來填充；圖27係圖26之尖端平板母材部分的部分截面圖，其中圖案化遮罩材料已形成於其上；圖28係圖27之尖端平板母材部分的截面圖，圖示在蝕刻圖案化遮罩材料期間形成的個別尖端；圖29係圖27之尖端平板母材部分的截面圖，圖示形成於其中的個別尖端；圖30係圖29之尖端陣列的截面圖，圖示形成於其上之保護性塗料的螺旋，用以僅留個別尖端的末端被暴露；圖31係在進一步處理尖端末端之後，圖30之尖端陣列的截面圖；及圖32係用於尖端陣列之若干個別尖端之驅動電路的示意圖。
參照圖1，係示意性圖示隔離室10，其中工件支架20係用於可替換地將工件30支持於其上。腔室10較佳地是真空室，其可被抽至10-7至10-9托(torr)範圍中的低氣壓以 移除汙染物及所需反應物以外的潛在反應物，且腔室可接著使用惰性物質(例如氬)及/或反應物母材化學物質來回填。腔室10亦包括加載接口(未圖示)(例如閘或狹縫閥)(工件30可通過該加載接口放進腔室10且自腔室10移除，且係藉由關閉該加載接口40來重新密封該腔室)、導向真空泵及設施排放系統(未圖示)的排放口50及進氣口60、62及64(皆示意性地圖示)。在使用腔室10以處理其中之工件30的期間，真空泵及排放口50可用以將腔室中的內部壓力降低至次大氣壓，且入口60至64可用以將氣體(例如惰性氣體及處理氣體)引進腔室10。加載接口可以可選擇地開啟以使用機器人或手動加載裝置，來將工件30加載至支架20上及自支架20卸載，如發明領域中所熟知的。因此，腔室10提供可密封的包體，工件30(例如半導體晶元)可在該包體內連續地被處理。
仍參照圖1，尖端平板100亦提供於由腔室10所提供之可密封包體內，且係藉由在支架20上被支持於架體110底側上來置於工件30上。在此實施例中，尖端平板100係以等量之列及行的方式來配置的複數個尖端，使得提供了十億個可個別定址的尖端(由從列至列及行至行的20nm間距所分離)。如圖1中所示，在圖1的實施例中，該架體提供了大的質量，該質量係自腔室10的側壁支持，且該架體係被主動冷卻或加熱以將該架體維持在與工件30相同的溫度，且因此將尖端平板100維持在與工件30相同的溫度。控制器112係經配置以相對於尖端平板100控制工件支架20移動、引導工 件30及尖端平板100的校準及監測工件30及尖端平板100的溫度且藉由在它們上主動冷卻或加熱來將它們的溫度維持在恆定的狀態。藉由工件支架20在x及y方向上的運動，尖端平板100可以相對於工件的間隔關係，在平行於工件平面的平面中掃描。工件支架20亦可升起及降下以設定尖端平板100之尖端及工件30間的所需間隔。亦可提供旋轉或西塔(theta)調整機制以改變工件支架20的相對旋轉位置，且因此改變工件30的相對旋轉位置。為了決定尖端平板100及工件30的相對位置，架體110亦包括尖端平板對工件的成像系統120。尖端對工件成像系統包括一對攝影機(未圖示)，該對攝影機經配置以獲得工件影像，用以允許對工件上的特徵校準尖端平板100，如將於本文中所述。
在此實施例中，尖端平板100係4乘4毫米量級，在其中具有十億個可個別定址的尖端。為了明確起見，僅對於實施例描述尖端的一部分(在本文中的說明就是個別的尖端130a-i)。如圖2及3中所示(其中圖2係尖端平面100之尖端側的非常小部分的視圖)，圖示了複數個個別尖端130a-i，且它們向外地自尖端平板100底側延伸。如圖3中所示，各尖端130包括自基座134延伸的柄部132及尖端末端136，該尖端末端136形成自基座134延伸之柄部132的終端。各尖端130的基座134係自尖端平板100中之其他尖端的基座134電性隔離，且它們一起形成可個別充電(定址)的陣列。此外，各尖端130自基座134延伸相同的高度H，且具有直徑為「d」的相同圓形尖端136。
相對於工件之尖端平板100的處理位置係圖示於圖3中。在實施例中，個別尖端130(僅尖端130a-c可見)係由尖端130中心間20nm的間隔P隔開，個別尖端自尖端平板100的基座延伸100nm的距離H，在其末端處的尖端直徑d係5nm的數量級，且尖端136及基板30之暴露表面32間的間隔約為10nm。為了圖示細節，圖示係非依比例繪製，特別是尖端的末端136及工件30的間隔，及在它們末端處之尖端30的直徑。
為了相對於所需的處理位置來精細地放置尖端平面100，工件支架相對於尖端平板100掃描工件30。尖端平板100係在工件上置於架體110底側上，攝影機122通過架體110延伸(圖5及6)。隨著工件表面在尖端平板100下被掃描，校準標記(圖4之標記138至140中之一者)將經過尖端平板下。一旦遭遇校準標記，成像系統使尖端平板100及工件30相對於彼此來移動，以使得兩個攝影機中之至少一者能夠成像三個不同的校準標記，且藉此相對於工件30三角測量尖端平板100的位置。接著，工件支架在圖1及6的x、y及z方向上移動以將尖端平板100置於所需的處理位置上，例如圖4的位置200。
現參照圖4，尖端平板100係圖示為具有矩形外形，使得尖端平板在下層的工件表面上投射約4mm乘4mm的「影像」。尖端平板100及/或工件相對於彼此是可移動的，以相對於工件30掃描尖端平板100的位置。在此實施例中，尖端平板100係沿一系列平行的、直線的路徑移動，使得尖端平 板100的位置將在工件30上稍微重疊其先前位置。因此，尖端平板100可在圖示的x方向上自位置200移動至位置202及至位置204，且接著在y方向上移動至位置304，且從那裡移動至位置302及位置300。工件支架係經配置以使得尖端平板100能夠置於工件的整個寬度上，且能夠以尖端平板100的尖端陣列寬度(或小於該寬度)，以寬度掃描的正交方向，在寬度掃描之間同樣地逐步移動。
係提供成像系統120(圖1)以成像工件30暴露表面上的校準標記，且藉此提供尖端平板100對於暴露表面的「粗略」校準。在以下的示例中，工件30係半導體晶元，具有邊緣區域(斜面)122及自該邊緣區域122向內延伸的場區124，裝置將不會形成在該邊緣區域122上，裝置將形成於該場區124中及上。晶元亦包括所示之斜面122向內延伸的至少一個切口126及複數個校準標記(標記138、140及142)，該等標記係形成於無裝置形成的晶元區域內，例如自晶元切割個別晶片的劃線區域。
此外，在各位置200、202、204及以下之處，尖端平板100及工件30的相對位置可被精細地調整(其中其相對移動係遞增地自小於一奈米至稍微大於兩倍間距P的尖端間隔)，以允許將三度特徵寫入於工件的暴露表面上或中。為了允許這樣的運動，尖端平板100係維持在固定的位置，且壓電致動器2030(圖20)係用以在x及y方向上移動工件支架20。因此，藉由在工件暴露表面32上將尖端平板100放置在所需的位置及在沈積或蝕刻母材存在的情況下在經選擇的 尖端上個別地施加經選擇的電位，個別特徵可形成於工件的暴露表面32上或中。此外，如圖1A中所示意性圖示的，尖端平板100係藉由複數個壓電致動器300a-d自架體110支持，該等壓電致動器中之各者在該尖端平板100的角落附近附接至尖端平板100。係提供致動器300a-d以允許尖端平板100的校準，使其個別尖端均勻地自工件表面隔離。為了執行校準，尖端平板可以近似工件及尖端末端之間所需間隔的位置來置於工件位置處，且使用尖端平板上預選的尖端數量及位置來進行沈積或蝕刻反應。接著移動尖端平板以允許成像系統120成像反應的影響，且基於自所需圖案在圖案中造成的變化(或非變化)，可自工件更靠近或更遠離地移動尖端平板100，並且，藉由致動器300a-d在小於1奈米的數量級上，尖端平板100的角落亦可移動不同量以補償由相對於工件傾斜尖端末端136的平面所造成之基於位置的變化。可在工件上的所需位置處重複此程序多次，以固定尖端平板100的所需方向且亦決定非由傾斜所造成之沈積中的任何局部變化。可在沈積或蝕刻處理期間接著以其他方式補償此第二變化，例如藉由以下步驟來進行：改變個別尖端上的電壓(在該個別尖端處的沈積或蝕刻反之會變化)、在該位置處補償尖端平板的步進距離或當具有不同處理屬性的不同尖端被通電時變化尖端至工件的距離。
為了對初始沈積或蝕刻位置建立尖端平板100的校準，係使用尖端平板及母材來產生特徵，且該特徵(或幾何圖案中的複數個特徵)的位置係由成像系統120所成像且對 於基板上之基準標記或特徵之位置作比較，且決定特徵之所需及實際位置間的偏移。對於沈積，該偏移係用以對於尖端平板的放置提供修正。此後，隨著尖端平板100的移動暴露了藉此所形成的特徵，成像系統120對特徵的所需位置比較特徵的期望位置以允許連續即時修正尖端平板100的位置。進一步地，為了幫助維持校準，可密切控制尖端平板100的溫度以及被處理之基板2000的溫度。
此實施例中之尖端平板100的個別尖端130係排列於直線網格中，其中該等尖端在列及行兩者的方向上係隔開20nm(中心間距)。因此，一旦尖端陣列係安置於所需的位置上，精細的位置調整僅需藉由在兩個通常安置的方向上，以尖端間的間距(相對於尖端平板100)移動工件30，以允許尖端陣列的尖端重疊晶元上的每個位置。因此，藉由相對於尖端遞增地移動晶元，三度特徵(例如線)可寫入於晶元上。
現參照圖7至12，係圖示為了在晶元的暴露表面上形成特徵，使用尖端平板100的示例。在這些圖示中，係藉由分解母材分子以在基板上提供用以沈積的原子種，來提供特徵。圖示及隨附的文字提供了使用尖端平板100以在基板之暴露表面上沈積奈米尺度的線及支柱的描述。再次地，在這些圖示中，描述了尖端130a-i的使用，雖然發明領域中具技藝者將容易理解對於整個尖端平板100之描述的延伸。
首先參照圖7，圖示了工件(晶元)30之暴露表面32的區域，其中所示之區域稍微大於圖2中所示之尖端130a-i 的區域。為了說明的目的，暴露表面32包括大量的位置501a-i，位置501a-i的各者相對應於其上之尖端130a-i的相對應者的初始位置。其結果是，相鄰位置(例如位置501a及501b之間，或501a及501d之間)中心間的距離係相同於相鄰尖端130之中心至中心的距離，在此實施例中是20nm。此外，如位置501c處形成之虛線中所示，尖端130c疊置於工件以在其上施加5nm的投射，其中尖端具有5nm的直徑。據認為，作為與本文中使用之母材反應的結果而影響的工件區域將具有與尖端大約相同的直徑，且這將在本文中用以討論用以寫入工件之三度特徵之尖端平板100的操作。此外，個別位置501a-i相對應於圖2尖端130a-i中之一者的原始位置，其中文字指定顯示了對應關係，也就是位置501a係尖端130a的原始位置、位置501b係尖端130b的原始位置…等等。
現將對於使用尖端平板100的尖端130a-i來沈積及蝕刻特徵的步驟來描述。開始於圖8處，提供了具有一表面的工件，沈積材料要被沈積於該表面上。沈積材料係用以通過使用尖端平板100來形成奈米尺度之沈積材料的線及個別支柱，該步驟係藉由以輸入在任何個別尖端130處所提供之電能來使得反應物自其釋放沈積材料(例如沈積材料的原子或化合物)來進行。在實施例的示例中，沈積材料係描述為矽，其可自包括矽烷、三氯矽烷…等等的反應物釋放。矽烷(例如)包括矽及氫，且當輸入適量的能量時，矽及氫分離，且矽可沈積於基板30相鄰的暴露表面32上。比較圖7及8，四個沈積區域510(各具有5nm數量級的直徑)已沈積於工 件30的暴露表面32上。係藉由施加能夠僅在位置501c、e、f及g上分解基於矽烷之母材的電位，且藉由將尖端501a、b、d、h及i維持在接地或浮動狀態，來將這些沈積物形成於位置501c、e、f及g處。
現參照圖9，圖示了進一步處理工件的效應。在圖示中，僅可在沈積於位置501e及501g處之先前所沈積之材料附近見到兩個額外的沈積區域512。其餘的位置保持在接續繪示於圖8處之步驟的情況中。這是藉由以約尖端的一半直徑在圖示中向左移動工件來提供的，以及藉由僅通電e及g以提供重疊先前所形成之沈積的沈積來提供的。參照圖10，向圖示右邊沿軌跡圖示了複數個進一步的沈積。圖9及10中所作出的額外沈積同樣地是藉由分解矽烷母材所產生的，且工件支架已在各沈積形成之後以一半的尖端直徑，向圖示左邊(圖6的x方向)遞增地移動工件，且僅e及g在其上有電位。
如圖10中所見，藉由在初始沈積位置處及在四個額外的順序步驟處在尖端130g上施加電位，總共作出自原始位置501g延伸的五個沈積，且總共作出了七個沈積510至524以連接原始位置501e及在位置501f處作出之沈積510間的線，以在其間形成互連的線。在不考慮沿造成之線側發生之扇形化(scallop)效應的情況下，可形成5nm數量級寬及例如在位置501e及501g之間延伸超過20nm長的線。
現參照圖11，吾人可見以下效應：以頁面上之向上及向下方向移動工件(圖6的方向Y)(在此情況中，是以 頁面上的向上方向)，以將尖端130g向原始位置501g的右邊及下面安置，以如所示地形成沈積326。朝向圖示(頁面)頂部之工件支架的繼續運動將造成額外的沈積，藉此形成L形線。此外，藉由在下一個沈積形成之前，同時(或順序地)以兩個方向遞增地移動工件支架，可寫入沿圖示之對角線行進的線。
可在本文中所預期的是，藉由使用5nm的尖端直徑，可在各沈積步驟期間形成相對應約5nm直徑的一至三原子薄的層。為了形成小於幾原子的完成厚度的線(如自基板30的暴露表面32所測量的)，先前所形成的線可被覆寫，如圖12中所示。在圖12中，原來寫入的線1200係以虛線外形圖示，包括具有數量級5nm之直徑的六個沈積1210-1220，該等沈積係以直線路徑校準，且僅為了明確起見，第二線係圖示為自第一線隔開，且其對於第一線1200的校準係沿偏移1240、1240'。在第一沈積線1200中，在各沈積步驟處，尖端平板100係以尖端直徑的一半，以相同方向移動。因此，沈積1212的邊緣延伸至第一沈積1210的中心1242。這造成具有幾個原子之厚度的線，該線具有扇形化側壁外形，且將跨其長度的厚度上變化造成為線的某部分是以單一沈積形成而其他部分是兩個沈積的重疊。
為了提供更一致的側壁外形(也就是降低扇形化)，要被覆寫於第一沈積線上的第二線係經偏移，使得第二沈積之第一者的中心係偏移至第一線1220之第一沈積1210的中心及邊緣之間的位置1242，且第二沈積中之各隨後者1224… 等等的中心係在第一線之先前沈積的邊緣上。為了形成最終厚度的線，係考慮若干這樣的覆寫，且藉由稍微修改各隨後沈積的重疊區域，把重疊沈積中心位置稍微偏移至重疊沈積之邊緣及中心間的位置將造成更大的厚度一致性，且降低扇形化。此外，為了以更小的扇形化寫入更薄的線，可以小於先前所沈積之材料的一半直徑來移動尖端。
為了使用尖端平板100來蝕刻特徵，係提供經選擇以蝕刻薄膜層的蝕刻母材，而不是沈積母材(例如矽烷)。尖端平板100的安置、步進及校準保持相同，且如同沈積示例，個別的a-n係保持可獨立偏壓的。例如，為了將特徵蝕刻進矽，在尖端平板已配置於要自下層薄膜層形成矽特徵的位置處之後，係將HF母材引進腔室10。圖13至19圖示蝕刻順序，用以在下層的矽材料層內，形成圖示於圖13及14中之虛線外形中的三度特徵。
參照圖13及14，且使用相同座標系統及相對於位置501a-i之a-i的相對位置，係圖示第一蝕刻步驟的結果。在此示例中，引入了HF且約10伏特的偏壓係施加至e、f、h及i，造成在位置501e、f、h及i處將一至若干矽原子深的大致圓形的凹口501e、f、h及i蝕刻進暴露表面32的矽。此後，如圖15中所示，在以尖端的一半直徑移動工件之後，係偏壓與位置501h相關聯的尖端130h以使蝕刻劑反應，且藉此將進一步大致圓形的區域蝕刻進暴露表面32。注意，作為先前蝕刻步驟的結果，相較於非重疊區域，兩個蝕刻位置或圓形的重疊區域更深地延伸進矽。接著，係重複此一半尖端直徑 的遞增移動，直到暴露表面32向內延伸的蝕刻槽或溝大致是自位置501h至501i的直線路徑為止，且圖示於圖16中。接著，尖端平板100及工件30的相對位置係返回到執行四個蝕刻1300e、f、h及i的位置，且接著以Y方向移動以使圖2的h及130i疊置圖17中所示的虛線位置，在該點處，電壓係施加至h及i，造成具有幾個原子厚度的開口形成於相對於虛線外形位置的下層蝕刻表面中。工件30係以約尖端的一半直徑，相對於尖端平板100以Y方向再次移動，且重複蝕刻步驟。係重複蝕刻步驟直到蝕刻線1342及1344自先前所形成的線1340的兩端延伸為止。重複以上的步驟直到形成所需的深度為止。藉由自先前所蝕刻之線位置中的尖端位置偏移涉及蝕刻線的尖端中心，降低了線1340-1344之側壁的扇形化。在進一步的蝕刻步驟中，尖端係遞增地靠近工件而移動，以維持蝕刻特徵之基座及尖端末端之間的相等距離。這不需要發生在每個蝕刻步驟中，但需在完成線的1至5個蝕刻之後發生。
在另一實施例中，ALD(原子層沈積)層可在基板表面上形成為連續層，且使用尖端的能量以選擇性地使二或更多個元件在尖端位置處反應，藉此在該位置處選擇性地造成完全的ALD反應。ALD層的形成可由以下步驟所提供：在ALD反應溫度以下的溫度脈動(pulsing)二個(或更多個)不同的母材，接著在一或更多個尖端上提供偏壓以對於要在所偏壓之尖端附近發生之沈積反應供應充足的能量，但不足以將母材致動進完全的CVD模式。此外，脈動母材以形成 ALD層的步驟及藉由其選擇性位置ALD來沈積薄膜層的步驟可發生在不同時間。進一步地，在尖端移動時尖端電位可維持在反應電位，潛在地造成更一致的線厚度及壁外形。這亦可執行於本文中先前所述的蝕刻及沈積實施例中，其中尖端電位可維持以在工件上連續地寫入線及特徵。然而，在如ALD中使用先前放置的單層反應原子以供應反應物種的CVD及蝕刻模式中，基於在工件上之任何給定位置處的可用母材分子、尖端的移動速度、母材的補充率…等等，這可能導致較不一致的特徵。在任何情況下，本文中的意圖是將氣體物種提供進腔室使得自發性反應不會發生，及使用尖端電位以驅動所需的反應到結束。
此外，雖然在本文中討論了尖端數量及藉由尖端平板100來安置尖端，為了易於瞭解，關於尖端平板130中的九個a-i，個別a-n中之各者係意欲以如那些所述的相同方式來操作，以允許集成電路裝置的製造者使用氣體母材及適當尺寸的尖端來形成介電的、半導電的及導電的線、導通孔及接點。在本文中所考慮的是，按照本文之教示所沈積的材料可直接使用在完成的集成電路中，或者，它們可用作遮罩層以圖案化它們最終形成於上的蝕刻材料。
再次參照圖4，在位置200處執行以上所述之沈積步驟的蝕刻之後，工件30及尖端平板100係相對於彼此重新安置，使得尖端平板100在工件20的暴露表面上自位置200重新安置至位置202。工件支架的移動是略小於尖端陣列13長度的數量級，使得在新的位置中，成像系統120可定位工 件上先前所寫入或存在的特徵，且這樣特徵的額外區段可形成於位置202中以自位置200繼續特徵。再次地，成像系統120可定位工件特徵(例如校準標記)或先前所形成之沈積或蝕刻特徵，且如所需地，對於在工件30之暴露表面32上或中的所需位置處形成位置而移動工件以安置個別尖端。同樣地，尖端平板將被重新安置以調節任何「傾斜」的失準，且尖端再次被映射以定位無法僅藉由調整傾斜來補償的非一致性區域。
現參照圖20及21，圖示了工件支架20的示意圖，該工件支架20特別經配置以將工件30(例如半導體基板2000)保持於其上，且相對於尖端平板100精確地安置基板。
支架20係安置於腔室10的基座上，且包括第一可移動基座2010、可對第一可移動基座垂直移動的第二可移動基座2020及複數個(在實施例中圖示四個)壓電致動器2030，該等壓電致動器2030係平均地間隔開在基板2000的圓周周圍。第一可移動平板2010係經配置以例如藉由耦合腔室10的基座及第一可移動平板2010的線性馬達，來相對於腔室10的基座在圖示的X方向上可以可控制地移動。第二可移動平板係可移動地安裝於第一可移動平板2010上且藉由線性馬達來耦合至第一可移動平板2010，使得第二可移動平板2020在正交於X方向的Y方向上是可移動的。最後，工件支架20係藉由以壓電致動器2030來移動而可滑動地支持於第二可移動平板2020上，該壓電致動器2030連接第二可移動平板2020及工件支架20。升降機(未圖示)可併進可移動平 板2010、2020中之任一者以允許Z位置的調整。亦圖示的是尖端平板100，其重疊軌跡102的一部分，尖端平板100將為了在基板2000上或基板2000中形成特徵而在該軌跡102上安置於基板2000上。軌跡係以虛線外形來圖示(且僅部分地圖示)，且僅用於說明尖端平板藉由移動工件所遭遇的一個軌跡。
在此實施例中，尖端平板100的位置係固定在空間中，且只有基板能夠憑藉X、Y及Z運動來在尖端平板100位置之下移動。因此，初始將基板相對於尖端平板100安置係藉由以下步驟來完成：校準可移動平板以將在其上具有校準標記的基板移動至尖端平板，且接著使用尖端平板100的成像系統122以使得將基板2000之局部位置相對至其校準至針銷130a-n的所需位置，接著如本文中所述地處理以在基板2000上或中形成所需的特徵。
現參照圖22，係示意地圖示尖端陣列的另一配置。在此實施例中，尖端平板100是延伸線性陣列的形式，例如80行的尖端，各者係12.5百萬個尖端長的數量級。繼續在2mm乘2mm的尖端平板中進行尖端的間隔及尺寸處理，在此實施例中尖端平板係250mm長及2400nm寬的數量級。在此實施例中，如圖22中所示，尖端平板110的長度可足以疊置於整個工件30，因此在圖示之X方向上降低了工件的掃描距離。
現參照圖23至29，圖示了用於準備本發明之尖端平板之程序順序的效應。開始於圖23處，基板1000係以硬罩層1004(例如氮化矽材料)覆蓋，該基板1000具有形成於 其上的驅動電路，該驅動電路包括端接於其中的複數個互連件(電線)1002，且光阻層1006係形成於該硬罩層1004上。在圖示中，光阻層1006已例如藉由電子束光刻術來暴露，以在抗蝕劑中開啟特徵1003，且下層的硬罩係通過該特徵來圖案蝕刻以在下層的互連件1002之間在硬罩中定義開口1008，該等互連件係內嵌於基板1000中。可例如藉由將深的導通孔蝕刻進基板，及向基板的最終表面內端接該等導通孔，來在形成尖端130之前形成互連件1002，尖端130將形成於基板的該最終表面上。此外，電晶體陣列可在形成尖端陣列之前或之後形成於基板中。基板可接著以背面及互連件1002末端之間的所需間隔，在基板背部或反面上接地，接著在基板背側上形成尖端130。替代性地，外延層可生長於基板的前或後面，且尖端130形成於其中。在圖示中，基板可包括矽或摻雜矽。替代性地，基板可包括矽基板，互連件1002可形成於該矽基板上，特徵為殘餘玻璃相內均勻分佈之奈米晶體的非多孔氧化鋰鋁矽玻璃陶瓷(例如由Schott玻璃所販賣的ZerodurTM)已形成於該矽基板上。非多孔氧化鋰鋁矽玻璃陶瓷層可直接形成於基板上，或黏接至其，使得互連件1002向非多孔氧化鋰鋁矽玻璃陶瓷層內延伸。相較於基於矽的尖端將提供的，此結構在溫度範圍上將提供較高的熱尺寸穩定性。如本文中對於矽基板1000所述，非多孔氧化鋰鋁矽玻璃陶瓷層可如本文中所述地蝕刻，以提供個別的、奈米尺度的尖端陣列。
圖23的結構係在電漿蝕刻室中暴露於蝕刻劑，其中 係執行各向異性蝕刻步驟以在基板1000中形成溝槽1010，留下由其所圍繞的隔離台面1012，如圖24及25中所示。溝槽1010在互連件1002終端以下的位置處終止於基板1000中，也就是互連件向台面1012內延伸。此後，如圖26中所示，溝槽係以隔離材料1014(例如氮化矽)所填充。
在形成隔離溝槽1012之後，基板1000係以硬罩1020材料(例如氮化矽)來覆蓋，該硬罩1020可在填充隔離溝槽1010期間形成於其上，且抗蝕劑1022再次形成於硬罩1020材料上及圖案化，接著蝕刻硬罩材料，如圖27中所示。造成的結構在氮化矽硬罩1026的截面層中係大致為圓形，該氮化矽硬罩1026係保持在各台面1012的中心中，且氮化矽隔離材料1014保持僅通過隔離溝槽1010中之硬罩1020中的開口來暴露。
此後，下層基板係以電漿蝕刻化學各向異性地蝕刻，該電漿蝕刻化學係選用以相較於重疊的硬罩1020材料，較快地蝕刻下層台面1012材料。其結果是，如圖28中所示，隨著蝕刻步驟進行，硬罩的截面藉由化學蝕刻變少，其厚度也變小，但暴露台面1012材料的蝕刻步驟以較快的速率進行，在台面中定義了圓錐形結構，對於個別尖端100定義了母材，且減少了圍繞各台面1012之隔離材料1014的高度。如圖29中所示，隨著蝕刻步驟進行，形成了個別的尖端100，各尖端具有延伸於其中的互連件端1002，且各尖端藉由材料1014自相鄰的尖端100隔離。因此，各尖端110通過互連件1002可被獨立定址，且自各相鄰的、可獨立定址的尖端100 隔離。在以上的描述中，基板材料為矽，且互連件材料可為金屬(例如鎢)或摻雜多晶矽。為了移除剩餘的氮化矽硬罩及在尖端110之間延伸的隔離氮化矽材料，圖29的結構係暴露於相較於矽而言對於氮化矽有高選擇性的蝕刻劑(例如N2O電漿，係使得N2O電漿比小量基於氟的化學(例如CF或NF)為40比1)，造成氮化矽硬罩1026及隔離材料1010的高度蝕刻及尖端110之矽的最小蝕刻，以產生圖30的結果。此外，圖30在施加於結構的硬罩材料1140上圖示了螺旋，其填充了尖端110之間的空間，但經形成使得個別的尖端110自其稍微向外延伸。
此後，若需要在末端1030處進一步減少尖端的尺寸，可例如藉由抗蝕劑上的螺旋來進一步塗層圖29中所示的結構，以如圖30中所示，僅讓尖端110的末端1030被暴露，且在電漿蝕刻環境中進一步的蝕刻步驟可被執行以進一步減少尖端110之末端1030的直徑，如圖31中所示。
尖端平板100及用於在陣列中對各尖端110個別地定址偏壓件的電晶體陣列係形成於單一基板(例如矽晶元)中。可在尖端平板100上直接形成電晶體陣列，或電晶體陣列可自其周邊延伸，如同對於控制集成電路記憶體裝置之讀取及寫入而在本發明所屬領域中所熟知的。
如圖32中所示，一系列的個別電晶體1040係沿若干尖端110的長度方向排列。源極線S跨該系列的電晶體延伸且係互連至各電晶體1040的源極1042。各電晶體的汲極1046係通過互連件1002來連接至尖端110中的個別尖端。各 電晶體1040的閘極1048係獨立連接至個別閘極線1050，其中之各者可被獨立定址以允許源極1042偏壓互連件1002。或者，可切換電晶體的源極及汲極連接，其中源極連接至互連件而汲極則連接至源極線。
雖然藉由重複定位探針陣列及在沈積反應物存在的情況下將尖端通電，來藉由沈積來將特徵形成至全特徵尺寸，特徵可藉由以下步驟來形成：在沈積母材存在的情況下，在特徵位置上讓尖端經過一次或數次來在基板上沈積特徵的外形，且接著藉由在部分形成的特徵上進行材料的選擇性沈積來形成全特徵。例如，鎢特徵可由尖端陣列形成，且接著基板可被移動進鎢化學氣相沈積室，在該腔室處，基板係經暴露以分解六氟化鎢且鎢選擇性地沈積在先前所部分形成的鎢特徵上。
本文中的實施例提供了在其中具有個別尖端的尖端陣列，其中當尖端陣列係安置於工件上時，陣列中之各尖端上的偏壓可被可選擇性地偏壓或不被偏壓。藉由偏壓隔自工件的個別尖端，直接在下層的工件部分(大約是由尖端所遮蓋的基板部分)可藉由尖端末端處存在的電場來修改。此修改可為工件表面的直接修改(例如在表面處的材料之中造成反應)，或反應物可引入尖端及工件之間，而尖端上的電位造成反應物的反應以造成修改。如本文中所述，ALD反應、化學反應物沈積反應及工件材料蝕刻反應係全藉由實施例而被允許。然而，亦藉此全以奈米數量級上的尺度允許其他反應，例如直接修改工件表面上的材料或工件表面的材料，例 如直接蝕刻工件，或改變工件表面的屬性(例如使得摻雜材料的反應物與工件表面形成接面，例如p-n接面)。藉由移動尖端陣列及當尖端陣列在工件上移動時以所需的圖案選擇性地偏壓尖端，線、支柱及其他三度特徵可被寫入或形成(亦是以奈米的尺度進行)，潛在地如單一原子一樣小。
尖端陣列可使用傳統半導體及MEMS製造技術、僅對其最小特徵使用電子束光刻術以圖案化抗蝕材料來製造。多個尖端陣列可形成於單一基板(例如矽基板)上，而與形成尖端陣列之步驟同時地，在某些製造程序步驟之前或之後或之中，用於驅動個別定址之尖端的電晶體陣列及邏輯電路系統可形成於相同基板中。因此，對於若干平方公厘數量級的尖端陣列而言，尖端陣列部分可僅形成裝置的部分，而相同基板的周邊區域可包括邏輯電路系統，及包括電晶體陣列中的某些或全部。因此，多個這樣的裝置可同時形成於半導體基板上，允許量產尖端陣列。
10‧‧‧腔室
20‧‧‧工件支架
30‧‧‧工件
50‧‧‧排放口
60‧‧‧進氣口
62‧‧‧進氣口
64‧‧‧氣口
100‧‧‧尖端平板
110‧‧‧尖端
112‧‧‧控制器
120‧‧‧成像系統

Claims (20)

  1. 一種在一工件上形成子微米尺度化特徵的方法，該方法包括以下步驟：提供一尖端陣列，該尖端陣列在其上具有複數個個別尖端，各尖端具有一尖端尺度；直接相鄰於該尖端陣列中的複數個尖端來安置一工件；在該工件的一表面處提供一反應物；通電該等尖端中之一或更多者；及在該工件處，在該尖端的該位置處在該工件上形成一初始特徵；以小於該尖端尺度的一距離，相對於該等尖端改變該工件的該位置，在該工件的一表面處提供一反應物；通電該等尖端中之一或更多者；及在該工件處，在該尖端的該位置處在該工件上形成一額外特徵，該額外特徵至少部分地重疊該特徵。
  2. 如請求項1所述之方法，更包括在該工件上形成一線的該步驟。
  3. 如請求項1所述之方法，其中該反應物係一沈積母材。
  4. 如請求項1所述之方法，其中該反應物係一蝕刻母材。
  5. 如請求項4所述之方法，其中該初始特徵係形成進該工件的一表面。
  6. 如請求項3所述之方法，其中該初始特徵係形成於該工件的一表面上。
  7. 如請求項1所述之方法，其中該尖端尺度係該尖端的該直徑。
  8. 如請求項7所述之方法，其中在該尖端之該末端處的該尖端直徑係小於或等於10nm。
  9. 如請求項7所述之方法，其中在該尖端之該末端處的該尖端直徑係小於或等於5nm。
  10. 一種用於將特徵寫入於一工件上的直接寫入裝置，其中該等特徵具有至少一個側向尺度，該側向尺度小於用以暴露光阻劑之電磁輻射的該解析度，該直接寫入裝置包括：一工件支架；及一尖端平板，該尖端平板包括複數個個別可定址的尖端，該等尖端可通過個別尖端專用電晶體來定址，其中該等電晶體及該等尖端係形成於半導體材料的一單件中，且該等尖端包括一尖端末端，該尖端末端具有一尺寸，該尺寸小於用以暴露光阻劑之電磁輻射的該解析度。
  11. 如請求項10所述之直接寫入裝置，更包括一尖端平板支架，該尖端平板可以可移動地附接至該尖端平板支架；及一工件支架。
  12. 如請求項11所述之直接寫入裝置，其中該尖端平板支架疊置於該工件支架。
  13. 如請求項12所述之直接寫入裝置，該尖端末端至工件的距離可藉由相對於該尖端平板支架移動該尖端平板來改變。
  14. 如請求項13所述之直接寫入裝置，其中係藉由複數個致動器來自該尖端平板支架支持該尖端平板。
  15. 如請求項14所述之直接寫入裝置，其中該尖端平板係矩形的且該等致動器係連接至該尖端平板，以允許相對於該工件安置各該尖端平板角落，此係獨立於相對於該工件之其他角落的該位置。
  16. 如請求項12所述之直接寫入裝置，其中該等個別尖端係通過該尖端平板中的一寫入步驟來連接至一個別電晶體。
  17. 一種形成一尖端平板的方法，該尖端平板係有益於在一工件上直接形成特徵，該方法包括以下步驟：提供一基板； 形成端接於其中的複數個互連件；在該基板上或中形成複數個電晶體，且將該電晶體的一源極或汲極連接至該互連件；及圖案蝕刻該基板以形成尖端，該等尖端具有一校準，使得在各互連件上形成一個別尖端。
  18. 如請求項17所述形成一尖端平板的方法，更包括在各尖端周圍形成一隔離溝的該步驟。
  19. 如請求項18所述形成一尖端平板的方法，其中該隔離溝係在形成該尖端之前形成。
  20. 如請求項18所述之方法，其中該隔離溝在該基板中之該互連件的該等終端外向基板內延伸。
TW103132499A 2013-09-20 2014-09-19 用於直接形成奈米尺度之特徵的方法及裝置 TWI637902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361880521P 2013-09-20 2013-09-20
US61/880,521 2013-09-20

Publications (2)

Publication Number Publication Date
TW201515988A true TW201515988A (zh) 2015-05-01
TWI637902B TWI637902B (zh) 2018-10-11

Family

ID=52689317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132499A TWI637902B (zh) 2013-09-20 2014-09-19 用於直接形成奈米尺度之特徵的方法及裝置

Country Status (6)

Country Link
US (1) US9466500B2 (zh)
JP (1) JP2016537501A (zh)
KR (1) KR20160055926A (zh)
CN (1) CN105531795B (zh)
TW (1) TWI637902B (zh)
WO (1) WO2015042022A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332810B2 (en) 2016-10-24 2019-06-25 Kla-Tencor Corp. Process modules integrated into a metrology and/or inspection tool

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
ATE146304T1 (de) * 1993-07-30 1996-12-15 Ibm Vorrichtung und verfahren um feine metal-linie auf einem substrat abzulegen
US5869801A (en) * 1995-02-15 1999-02-09 The E.O. Paton Electric Welding Institute Of The National Academy Of Sciences Of Ukraine, Device for manual electron beam processing of materials in space
US6145438A (en) * 1998-03-20 2000-11-14 Berglund; C. Neil Method and apparatus for direct writing of semiconductor die using microcolumn array
US6642129B2 (en) * 2001-07-26 2003-11-04 The Board Of Trustees Of The University Of Illinois Parallel, individually addressable probes for nanolithography
US20040245224A1 (en) * 2003-05-09 2004-12-09 Nano-Proprietary, Inc. Nanospot welder and method
JP2004345071A (ja) * 2003-05-26 2004-12-09 Sumitomo Electric Ind Ltd 描画装置及び描画方法
FR2881270B1 (fr) * 2005-01-27 2007-04-20 Commissariat Energie Atomique Dispositif microelectronique emetteur d'electrons a plusieurs faisceaux
US7818816B1 (en) * 2007-10-01 2010-10-19 Clemson University Research Foundation Substrate patterning by electron emission-induced displacement
US8580130B2 (en) * 2007-12-20 2013-11-12 The Regents Of The University Of California Laser-assisted nanomaterial deposition, nanomanufacturing, in situ monitoring and associated apparatus

Also Published As

Publication number Publication date
US9466500B2 (en) 2016-10-11
KR20160055926A (ko) 2016-05-18
WO2015042022A1 (en) 2015-03-26
US20150087136A1 (en) 2015-03-26
TWI637902B (zh) 2018-10-11
JP2016537501A (ja) 2016-12-01
CN105531795B (zh) 2019-08-27
CN105531795A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
JP2023145718A (ja) 触媒促進パターン転写技術
TWI780251B (zh) 半導體裝置結構及其製作方法
US20190027365A1 (en) Methods of patterning a target layer
EP1734566A2 (en) Method of manufacturing nano scale semiconductor device using nano particles
US20210404062A1 (en) Atomic Layer Self Aligned Substrate Processing and Integrated Toolset
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
JP2022160473A (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
US20200027832A1 (en) Device structure and techniques for forming semiconductor device having angled conductors
US9978563B2 (en) Plasma treatment method to meet line edge roughness and other integration objectives
KR20100098290A (ko) 주입공정 제어방법 및 그 시스템
US20200027717A1 (en) In-situ deposition process
TWI637902B (zh) 用於直接形成奈米尺度之特徵的方法及裝置
KR19980041819A (ko) 반도체 구조의 측벽상에서의 도핑된 폴리실리콘층 생성 방법
US11670509B2 (en) Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
WO2022012749A1 (en) Method of fabricating a semiconductor device
US6884727B2 (en) Semiconductor fabrication process for modifying the profiles of patterned features
US20190214267A1 (en) Etching method and etching apparatus
TW201928962A (zh) 記憶體元件、製作半導體元件的方法及元件結構
US20230230931A1 (en) Method and system for fabricating regrown fiducials for semiconductor devices
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
Bolten et al. Fabrication of Nanowires
KR20160121679A (ko) 직접자기조립을 위한 솔벤트 기상 처리 장치 및 패턴 형성 방법
JPH04372124A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees