JP2022160473A - リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法 - Google Patents

リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法 Download PDF

Info

Publication number
JP2022160473A
JP2022160473A JP2022114320A JP2022114320A JP2022160473A JP 2022160473 A JP2022160473 A JP 2022160473A JP 2022114320 A JP2022114320 A JP 2022114320A JP 2022114320 A JP2022114320 A JP 2022114320A JP 2022160473 A JP2022160473 A JP 2022160473A
Authority
JP
Japan
Prior art keywords
template
steps
substrate
distal
base surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022114320A
Other languages
English (en)
Other versions
JP7357730B2 (ja
Inventor
チョイ ビュン-ジン
Byung-Jin Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2022160473A publication Critical patent/JP2022160473A/ja
Application granted granted Critical
Publication of JP7357730B2 publication Critical patent/JP7357730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/42Moulds or cores; Details thereof or accessories therefor characterised by the shape of the moulding surface, e.g. ribs or grooves
    • B29C2033/422Moulding surfaces provided with a shape to promote flow of material in the mould cavity

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】3Dメモリのプロセスフローを単純化し、更に、良好な再現性を実現する。【解決手段】インプリントのためのテンプレート600は、本体を含むことができる。本体は、ベース面610と、ベース面から延在するリセッション620とを含むことができる。リセッションは、ステップ622、624、626と、フィーチャとを有することができる。ステップは、その他のステップと比較してベース面から遠い遠位ステップ628を含むことができ、各ステップは、対応する高さを有する。フィーチャは、遠位ステップは、丸い又はテーパーの側壁を含む、リセッションの最深部に沿った表面は、非平面である、又は、遠位ステップに対応する高さは、残りのステップに対応する平均高さと異なる、ことを含む。テンプレートは、異なる層を同時にパターニングする場合に、物品の製造に使用することができる。テンプレートは、3Dメモリアレイを形成するのに好適である。【選択図】図6

Description

本開示は、インプリントリソグラフィに関し、より詳細には、リセッションを有する、インプリントリソグラフィに使用されるテンプレート、そのテンプレートを使用する装置及び方法に関する。
電子部品の密度は、電子部品が平面(2次元又は2D)配置でレイアウトされるときに制限される。電子部品の密度は、3次元又は3D配置を可能にするために、部品を垂直方向に向けることによって、更に増加させることができる。メモリデバイスは、電子デバイスのうちの最も高い電子部品密度の幾つかを有する。メモリセル密度ができるだけ高くなるように、多数のメモリセルが配置されている。
電子部品が3D配置を有する場合、そのような電子部品を備えた電子デバイスの形成は、多数の工程を必要とする。幾つかの3Dメモリ配置において、一組のデバイス層は、個々に、又は、一対の導電層及び絶縁層として形成され、パターン化されてもよい。32のワード線を有するメモリアレイの3D配置に対して、32のマスク及びエッチングオペレーションは、ワード線の形成に使用してもよい。ワード線の数が増加するにつれて、複雑さが増加する。プロセスフローを単純化し、更に、大量生産で要求される良好な再現性を実現する必要性が存在する。
一側面において、テンプレートは、インプリントリソグラフィプロセスに使用される。テンプレートは、ベース面と、ベース面から延在するリセッションとを含む本体を備え、
リセッションは、
その他のステップと比較してベース面から遠い遠位ステップを含むステップであって、各ステップが対応する高さを有するステップと、
遠位ステップは、丸い又はテーパーの側壁を含む、
リセッションの最深部に沿った表面は、非平面である、又は、
遠位ステップに対応する高さは、残りのステップに対応する平均高さと異なる、
ことを含むフィーチャと、
を有する。
実施形態において、遠位ステップは、丸い又はテーパーの側壁を含む。
別の実施形態において、ステップの少なくとも一部に関する側壁は、垂直側壁を含む。
更なる実施形態において、リセッションの最深部に沿った表面は、非平面である。
更なる実施形態において、遠位ステップは、残りのステップに対応する平均高さより小さい又はより大きい高さを有する。
更に別の実施形態において、テンプレートは、アパーチャを更に備え、リセッションは、アパーチャを介して、テンプレートの外側の領域と流体連通している。
別の実施形態において、残りのステップの少なくとも一部に対応する高さは、互いに5%以内である。
更なる実施形態において、遠位ステップ以外の残りのステップは、残りのステップに対応する平均高さの少なくとも5倍である横方向距離(lateral distances)を有する横方向部分(lateral portions)を含む。
更に別の実施形態において、残りのステップの少なくとも一部は、互いに5%以内である横方向距離を含む。
別の側面において、装置は、インプリントリソグラフィに使用される。装置は、テンプレートのアパーチャに結合されるガスコントローラを備える。
実施形態において、ガスコントローラは、真空源と圧力源との間で選択する圧力源セレクタを備える。
更なる実施形態において、ガスコントローラは、テンプレートのアパーチャ内の圧力を調整する圧力制御機構を備える。
別の実施形態において、装置は、
基板を保持する基板チャックと、
基板上に成形可能な材料をディスペンスする液体吐出システムと、
テンプレートを保持するテンプレートチャックと、
を更に備える。
更なる側面において、物品を製造するのに使用できる方法は、
基板上に成形可能な材料を形成する工程と、
成形可能な材料を、ベース面と、ベース面から延在するリセッションとを含む本体を含む本体でインプリントする工程と、を備え、
リセッションは、
その他のステップと比較してベース面から遠い遠位ステップを含むステップであって、各ステップが対応する高さを有するステップと、
遠位ステップは、丸い又はテーパーの側壁を含む、
リセッションの最深部に沿った表面は、非平面である、又は、
遠位ステップに対応する高さは、残りのステップに対応する平均高さと異なる、
ことを含むフィーチャと、を含み、
方法は、基板上にパターンレジスト層を形成するために、成形可能な材料を硬化する工程を備える。
実施形態において、方法は、
デバイス層を含む基板を提供する工程と、
パターンレジスト層を使用してデバイス層をパターニングする工程と、を備え、
パターニングの後、デバイス層は、ステップを有する。
特定の実施形態において、テンプレートは、第1数のステップを有し、デバイス層は、第2数のステップを有し、第1数は、第2数より大きい。
別の特定の実施形態において、デバイス層は、メモリセルのゲート電極である。
別の実施形態において、方法は、
インプリントの間、リセッション内に真空を発生させる工程と、
パターンレジスト層からテンプレートを引き離すときに圧力を増加させる工程と、又は、両方
を更に備える。
別の実施形態において、トラップされたボイドは、インプリントの間、リセッション内に形成される。
更なる実施形態において、硬化の間、成形可能な材料は、収縮する。
実施形態は、例として示され、添付図面に限定されるものではない。
図1は、テンプレート、基板及び成形可能な材料の一部分の断面図の説明図を含み、トラップされたボイドは、テンプレート内に形成される。 図2は、基板及び成形可能な材料から形成されたパターン層の一部分の断面図の説明図を含み、成形可能な材料は、硬化の間、収縮する。 図3は、例示的なインプリントリソグラフィシステムの簡略化した側面図を含む。 図4は、基材と、ドープ領域と、デバイス層とを含む基板の一部分の断面図の説明図を含む。 図5は、デバイス層をパターニングして絶縁層及びチャネルコアを形成した後の図4の基板の断面図の説明図を含む。 図6は、実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図7は、別の実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図8は、更なる実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図9は、圧力源、図8のテンプレートのアパーチャ及びプロセッサと関連付けられるガスフローコントローラの描写を含む。 図10は、成形可能な材料をインプリントしている間の図5の基板及び図6のテンプレートの断面図の説明図を含む。 図11は、成形可能な材料からパターンレジスト層を形成してテンプレートを除去した後の図10の基板の断面図の説明図を含む。 図12は、パターンレジスト層の残膜層を除去してデバイス層の最上の対をパターニングした後の図11の基板の断面図の説明図を含む。 図13は、デバイス層の上部の二対をパターニングした後の図12の基板の断面図の説明図を含む。 図14は、デバイス層をパターニングした後の図13の基板の断面図の説明図を含む。 図15は、実質的に完成した物品を形成した後の図14の基板の断面図の説明図を含む。 当業者は、図面における要素は、簡潔、且つ、明瞭にするために示されており、必ずしも一定のスケールで描かれていないことを理解する。例えば、図面における要素の一部の寸法は、発明の実施形態の理解を向上させることを助けるために、その他の要素に対して誇張されているかもしれない。
図面と組み合わせた以下の説明は、ここに開示される教示の理解を支援するために提供される。以下の議論は、教示の特定の実施及び実施形態に焦点を当てる。この焦点は、教示の説明を支援するために提供され、教示の範囲又は適用性の限定として解釈されるべきではない。
ここで使用されるように、速度と動作とは、相対的な基準で説明される。例えば、物体Aと物体Bとは、互いに相対的に移動する。このような用語は、物体Aが移動し、物体Bが移動していないこと、物体Aが移動せず、物体Bが移動すること、物体A及びBの両方が移動すること、をカバーすることを意図する。
ここで使用されるように、用語「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、又は、それらの他のバリエーションは、非排他的な包含をカバーすることを意図する。例えば、フィーチャのリストを備えるプロセス、方法、物品又は装置は、必ずしもそれらのフィーチャだけに限定されるものではなく、明示的にリストされていない、又は、そのようなプロセス、方法、物品又は装置に特有のその他のフィーチャを含んでもよい。更に、反対のことが明示的に提示されていない限り、「又は」は、排他的又は包括的でないことを意味する。例えば、条件A又はBは、以下のいずれか1つによって満たされる:Aが真(又は存在する)でBが偽(又は存在しない)、Aが偽(又は存在しない)でBが真(又は存在する)、及び、A及びBの両方が真(又は存在する)。
「a」又は「an」の使用は、ここに記載される要素及び部品を説明するために用いられる。これは、便宜のためだけであり、発明の範囲の一般的な意義を与えるためである。この記載は、1つ又は少なくとも1つを含むように読まれるべきであり、単数形も、それが他の意味であることが明確でない限り、複数形又は逆を含む。
他に定義されない限り、ここで使用される全ての技術的及び科学的用語は、この発明が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。材料、方法及び例は、例示的なだけであり、限定することを意図しない。ここに記載されていない限り、特定の材料及びプロセス技術に関する多くの詳細は、従来であり、インプリント、リソグラフィ及び半導体プロセス技術の範囲内の教科書及びその他の情報源に見出すことができる。
テンプレートの特定のデザインの詳細を説明する前に、幾つかの処理考慮が図1及び図2に関して議論される。図1におけるテンプレートは、3つのステップを備える階段状構成のリセッションを有する。実際の実施では、ステップの数は、16、32、48、64、96などよりも多く、又は、それ以上のステップでもよい。図1及び図2に関して以下に説明する事項は、ステップの数が増加するにつれて、著しくより困難となる。図1は、トラップされたボイドを示し、図2は、形成可能な材料の収縮を示す。
図1は、インプリント動作の間のテンプレート100、基板110及び成形可能な材料120の断面図を含む。リセッション102を成形可能な材料34で充填する前にリセッション102内に大量のガスが存在するため、長い充填期間の後でも、トラップされたボイド122及び124が存在する。多数のステップを備える実際の実施において、これらのマルチステップフィーチャの典型的な寸法は、x方向及びy方向で数mmであり、(z方向の)高さは、数ミクロンである。限定されない例として、各ステップは、10nmから数百ナノメートルの高さを有することができる。1つのステップの高さが50nmであるとすると、96のステップでは、全高は、4.8ミクロンとなる。ステップの数が増加するにつれて、トラップされたボイドなしに、リセッションを成形可能な材料で充填することは、非常に困難又は不可能にさえなる。
図2は、テンプレート100を用いて成形可能な材料を硬化した後のテンプレート100、基板110及びパターンレジスト層220の断面図を含む。リセッションが成形可能な材料で十分に充填されていても、成形可能な材料は収縮し、上面、側面又は両方において変形を引き起こす。
図1及び図2において、テンプレート100は、異なる横方向寸法で異なるデバイス層をパターニングするときに形成されるパターンレジスト層の正確な形状を有するように設計される。しかしながら、パターンレジスト層は、トラップされたボイド122の下方又は収縮が起きた場所において局所的に薄くなる。従って、パターンレジスト層の十分な厚さが存在しない。より詳細には、デバイス層をそれらの最終的な横方向寸法にパターニングする場合、1つ以上の上部デバイス層は、そのような1つ以上の上部デバイス層が連続的であり、実質的に均一な厚さを有する場所において、薄くされる、又は、完全にエッチングされる。
インプリントリソグラフィのためのテンプレートは、トラップされたボイドが形成されたとしても、又は、硬化によって成形可能な材料が収縮したとしても、よりロバストな製造プロセスが使用されるように、デザインを有することができる。テンプレートは、電子部品の3D配置に有用であり、3Dメモリアレイに適している。テンプレートは、デバイス層におけるステップに対応しない余分なステップなどのフィーチャを含み、遠位ステップ(テンプレートのベース面から最も遠い)は、別のステップとは異なる高さを有し(例えば、遠位ステップは、その他のステップより高い高さを有し)、リセッションの最深部に沿った面は、非平面であり、又は、遠位ステップは、丸い又はテーパーの側壁を含む。
テンプレート、テンプレートを使用する装置及び方法に関する詳細は、図面とともに本明細書を読んだ後でより理解される。以下の説明は、実施形態を例示することを意図しており、添付の特許請求の範囲で規定される本発明の範囲を限定するものではない。
図面、特に、図3を参照するに、ここで説明される実施形態におけるインプリントリソグラフィシステム10は、基板12の上にレリーフパターンを形成するために使用することができる。基板12は、基板チャック14に結合されてもよい。図示するように、基板チャック14は、真空チャックであり、しかしながら、その他の実施形態において、基板チャック14は、真空、ピン型、溝型、静電、電磁などを含むいかなるチャックであってもよい。例示的なチャックは、参照により全体がここに組み込まれる米国特許第6,873,087号に記載されている。
基板12及び基板チャック14は、ステージ16によって更に支持されてもよい。ステージ16は、x、y又はz軸に沿った並進又は回転運動を提供する。ステージ16、基板12及び基板チャック14は、ベース(不図示)の上に配置されてもよい。
基板12から離間しているのは、テンプレート18である。テンプレート18は、第1面及び第2面を有する本体を含み、一方の面は、そこから基板12に向かって延在するメサ20を有する。メサ20は、モールド20とも称される。1つの実施形態において、テンプレート18は、メサ20なしで形成されてもよい。
テンプレート18又はモールド20は、石英ガラス、石英、シリコン、有機ポリマー、シロキサンポリマー、ホウケイ酸ガラス、フルオロカーボンポリマー、金属、硬化サファイア、その他の同様な材料又はそれらの組み合わせを含む、そのような材料から形成されてもよい。テンプレート18及びモールド20は、一体構造を含むことができる。また、テンプレート18及びモールド20は、互いに結合された個別の構成要素を含むことができる。図示するように、パターニング面22は、離間した凹部24及び凸部26によって定義されたフィーチャを含む。開示は、このような構成(例えば、平面)に限定することを意図していない。パターニング面22は、基板12の上に形成すべきパターンの基礎を形成する任意のオリジナルパターンを定義してもよい。
テンプレート18は、チャック28に結合されてもよい。チャック28は、真空、ピン型、溝型、静電、電磁又はその他の同様なチャックタイプとして構成されてもよい。例示的なチャックは、米国特許第6,873,087号に更に記載されている。実施形態において、チャック28は、チャック28又はインプリントヘッド30がテンプレート18の移動を容易にするように、インプリントヘッド30に結合されてもよい。
リソグラフィシステム10は、基板12の上に成形可能な材料34を吐出するのに使用される液体吐出(fluid dispense)システム32を更に含むことができる。例えば、成形可能な材料は、樹脂などの重合性材料を含むことができる。成形可能な材料34は、ドロップディスペンス、スピンコーティング、ディップコーティング、化学気層蒸着(CVD)、物理気層蒸着(PVD)、薄膜蒸着、厚膜蒸着又はそれらの組み合わせなどの技術を用いて、1つ以上の層で基板12の上に配置される。成形可能な材料34は、デザイン考慮に応じて、所望の体積がモールド22と基板12との間にディスペンスされる前又は後に、基板12の上にディスペンスされる。例えば、成形可能な材料34は、参照によりここに組み込まれる米国特許第7,157,036号及び米国特許第8,076,386号の両方に記載されているようなモノマー混合物を含むことができる。
リソグラフィシステム10は、パス42に沿ってエネルギー40を導くエネルギー源38を更に含むことができる。インプリントヘッド30及びステージ16は、パス42に重ね合わせて、テンプレート18及び基板12を位置決めすることができる。リソグラフィシステム10は、ステージ16、インプリントヘッド30、液体吐出システム32又はエネルギー源38と通信する論理要素54によって調整され、メモリ56に随意的に記憶されたコンピュータ読み取り可能なプログラムで動作してもよい。
実施形態において、インプリントヘッド30、ステージ16、或いは、インプリントヘッド30及びステージ16の両方は、成形可能な材料34によって充填されるそれらの間に所望の体積を実現するために、モールド20と基板12との間の距離を変化させる。例えば、インプリントヘッド30は、モールド20が成形可能な材料34に接触するように、テンプレート18に力を与えることができる。所望の体積が成形可能な材料34で充填された後、エネルギー源38は、エネルギー40、例えば、紫外線を生成して、成形可能な材料34を基板12の表面44の形状及びパターニング面22に一致させて凝固又はクロスリンクさせ、基板12の上にパターン層を定義する。本明細書において、階段状構成を有するテンプレート及びリセッションのデザインに注意が向けられている。
テンプレートの詳細及び物品を形成することが提供される。特定の実施形態において、物品は、ウエハ上に製造された電子デバイスであり、電子デバイスは、3D NAND不揮発性メモリを含む。本明細書を読んだ後、当業者は、ここに記載されたコンセプトがメモリデバイスであってもなくてもよい、その他の電子デバイスに使用することができることを理解するであろう。コンセプトは、3D配置において、直列又は並列に接続された電子部品に好適である。
図4は、メモリアレイ内の基板400の一部分の断面図を含む。図示されてないが、メモリアレイの外側の基板400の別の部分は、行又は列デコーダ、行又は列アレイストローブ、センス増幅器又は同様のものなどの回路の一部である電子部品を含むことができる。回路は、メモリセルの前又は後に形成されてもよい。基板400は、半導体ウエハなどのベース材料401、ドープ領域402及びドープ領域402を覆うデバイス層421乃至426を含む。NAND不揮発性メモリにおいて、ドープ領域402は、図4に形成されるメモリセルから横方向(x方向、y方向又は両方)に離間された異なるメモリセル間で共有されるソース領域とすることができる。図示された実施形態において、デバイス層422、424及び426は、導電性であって、メモリセルのワード線となり、デバイス層421、423及び425は、絶縁体であって、デバイス層422、424及び426を、互いに及びドープ領域402から電気的に絶縁する。デバイス層422、424及び426は、ドープされた半導体材料、金属含有材料(例えば、金属、金属合金、金属シリサイド又は同様のもの)又はゲート電極に好適なその他の材料を含むことができる。デバイス層421、423及び425は、酸化物、窒化物、酸窒化物又は同様のものを含む。
デバイス層421乃至426は、開口を定義するようにパターニングされる。絶縁層510及びチャネルコア520は、図5に示すように、開口内に形成される。絶縁層520は、酸化膜、窒化膜及び別の酸化膜を含むことができる。NAND不揮発性メモリセルにおいて、電子などの電荷キャリアは、窒化膜内の電荷トラップから蓄積又は除去することができる。従って、絶縁層510は、酸化膜間に配置された窒化膜を含むことができる。蒸着後、側壁スペーサを得るために、デバイス層426及び開口の底部を覆う絶縁層510の一部分が除去される。特定の実施形態において、側壁スペーサの形状は、図4に示すように、膜を等方的に蒸着し、膜を異方的にエッチングすることによって得られる。
チャネルコア520は、形成されるメモリセルのチャネル領域を含む半導体材料を含むことができる。チャネルコア520は、半導体層と、メモリセルに対して所望の閾値電圧を得るための濃度を有するドーパントとを含むことができる。チャネルコア520は、ドープ領域402からエピタキシャル成長させることができる、或いは、半導体材料は、アモルファス材料として蒸着させ、ドープ領域402から結晶化させてもよい。別の実施形態において、チャネルコア520は、多結晶材料として蒸着させることができる。チャネルコア502を形成するときに、半導体材料がデバイス層426の上に蒸着されると、それは、デバイス層421乃至426のパターニングを継続する前に除去される。図示されてないが、絶縁層510及びチャネルコア520を含む、側壁スペーサを備えた多数のその他の開口が形成されている。
テンプレートは、デバイス層421乃至426をパターニングするために選択され、デバイス層421乃至426の階段状構成を得ることができ、デバイス層のペアは、各ステップを形成する。詳細には、デバイス層421及び422は、1つのステップを形成し、デバイス層423及び424は、別のステップを形成し、デバイス層425及び426は、更に別のステップを形成する。前述したように、テンプレートのデザインは、デバイス層421乃至426をパターニングするために使用されるパターンレジスト層を形成するときに、成形可能な材料のトラップされたボイド及び収縮の可能性を可能にする。
図6は、実施形態におけるテンプレート600を含む。テンプレート600は、ベース面に沿って位置するベース面610を有する。テンプレート600は、リセッション620を有し、デバイス層421乃至426をパターニングするために使用されるデバイスステップ622、624及び626と、エキストラステップ628とを含む。エキストラステップ628は、遠位ステップ(ベース面610から最も遠い)であり、デバイスステップ622、624及び626を成形可能な材料で完全に充填することを可能にする。トラップされたボイドがあれば、それは、エキストラステップ628内に含めることができる。成形可能な材料が収縮すると、エキストラステップ628は、ステップ626及び628に沿ったパターンレジスト層が少なくともデバイスステップ626の高さと同じ厚さである厚さを有するように、収縮を補償することができる。
各ステップは、高さに対応するライズ(rise)と、横方向寸法に対応するラン(run)とを有する。デバイスステップ622は、デバイス層421及び422の総厚さに対応する高さを有し、デバイスステップ624は、デバイス層423及び424の総厚さに対応する高さを有し、デバイスステップ626は、デバイス層425及び426の総厚さに対応する高さを有する。特定の実施形態において、デバイスステップ622、624及び626の高さは、同一である。しかしながら、デバイスステップ622、624及び626の高さは、同一でなくてもよい。実施形態において、デバイスステップ622、624及び626の高さは、互いに5%以内である。デバイスステップ622、624及び626の間の高さの差が製造ばらつき及び再現性の限界に起因する場合、デバイスステップ622、624及び626の高さは、互いに1%以内であってもよい。
デバイスステップ622、624及び626に関して、ランは、導電性デバイス層422、424及び426の一部分に対応し、電気接触は、デバイス層422、424及び426に対して行われる。従って、ランは、もしあれば、電気接触及びそれらの対応するミスアライメントトレランスに対して十分な横方向寸法を有する。デバイスステップ622、624及び626に関して、ランの横方向寸法は、対応するステップの高さの1.1乃至10倍の範囲内である。特定の実施形態において、デバイスステップ622、624及び626の横方向寸法は、同一である。しかしながら、デバイスステップ622、624及び626の横方向寸法は、同一でなくてもよい。実施形態において、デバイスステップ622、624及び626の横方向寸法は、互いに5%以内である。デバイスステップ622、624及び626の間の横方向寸法の差が製造ばらつき及び再現性の限界に起因する場合、デバイスステップ622、624及び626の横方向寸法は、互いに1%以内であってもよい。
エキストラステップ628は、デバイスステップ622、624及び626のいずれかと同一の又は異なる高さを有する。実施形態において、エキストラステップ628は、デバイスステップ622、624及び626のいずれかよりも低い高さを有し、別の実施形態において、エキストラステップ628は、デバイスステップ622、624及び626のいずれかよりも高い高さを有する。エキストラステップ628は、デバイスステップ622、624及び626の平均高さとは異なる、特定の実施形態において、平均高さとは5%を超えて異なる高さを有することができる。
デバイスステップ622、624及び626のライズは、(ベース面610に対して)垂直であってもよいし、又は、エキストラステップ628に向かってインプリントする間にトラップされた空気を導くのに役立つために、僅かな角度(例えば、垂直から10°を超えない)で配向されてもよい。エキストラステップ628の側壁は、垂直、テーパー又は丸くてもよい。テーパーであれば、テーパー側壁は、僅かな角度又はより大きな角度(垂直から少なくとも10°)であってもよい。図6の実施形態に図示するように、リセッション620の最深部に沿った表面630は、平面である。別の実施形態において、表面は、非平面である。
図7は、別の実施形態におけるテンプレート700を含む。テンプレート700は、ベース面610と、デバイス層421乃至426をパターニングするために使用されるデバイスステップ622、624及び726を含むリセッション720とを有する。デバイスステップ622及び624は、図6におけるテンプレート600に関して前述したような特徴を有する。エキストラステップの代わりに、遠位デバイスステップ726(ベース面610から最も遠い)は、デバイスステップ622及び624のそれぞれの高さよりも高い高さを有する。深部デバイスステップ726は、成形可能な材料でデバイスステップ622及び624を完全に充填することを可能にし、トラップされたボイド、材料収縮又は両方を捕らえるのに十分な容量を提供する。トラップされたボイドがあれば、それは、深度デバイスステップ726内に含めることができる。収縮があれば、深度デバイスステップ726は、ステップ726に沿ったパターンレジスト層が十分な厚さを有するように、収縮を補償することができる。
各ステップは、高さに対応するライズと、横方向寸法に対応するランとを有する。深度デバイスステップ726は、デバイス層425及び426の総厚さよりも高い高さを有する。実施形態において、深度デバイスステップ726は、デバイスステップ622及び624の平均高さよりも少なくとも5%高い高さを有することができる。
深度デバイスステップ726の側壁は、垂直であってもよいし、又は、デバイスステップ624の近傍において僅かな角度を有してもよいし、リセッション720の最深部に沿った面730の近傍においてテーパー又は丸くてもよい。テーパーであれば、テーパー側壁は、僅かな角度(例えば、垂直から10°を超えない)又はより大きな角度(垂直から少なくとも10°)であってもよい。図7の実施形態に図示するように、表面730は、非平面である。別の実施形態(不図示)において、表面730は、平面である。
図8は、別の実施形態におけるテンプレート800を含む。テンプレート800は、テンプレート800の外側の領域と流体連通することを可能とする、リセッション620から延在するアパーチャ840をテンプレート800が有すること以外、テンプレート600と同様である。図9は、圧力源、テンプレート800及びプロセッサと関連付けられるガスフローコントローラの描写を含む。特に、リセッション620は、アパーチャ840を介して、ガスコントローラ936と流体連通する。ガスコントローラ936は、真空(負圧)源902及び(正)圧力源904と流体連通する。図示されてないが、ガスコントローラ936は、リセッション620を周囲圧力にあることを可能にすることもできる。ガスコントローラ936は、圧力源セレクタ972と、バルブ又はその他の圧力制御機構974と、圧力センサ976とを含む制御ユニット970を含む。ガスコントローラ936は、プロセッサ54(図3)に結合される。ガスコントローラ936を動作させるロジックは、ガスコントローラ936、プロセッサ54又は両方にあってもよい。特定の実施形態において、リセッション620は、真空設定点又は圧力設定点に設定してもよい。圧力源セレクタ972は、所望の源902又は904を選択することができ、バルブ972は、圧力センサ976によって感知される圧力が設定点と同一又は設定点の所定のトレランス内になるように、調整される。
インプリント動作の間、真空は、テンプレートのデバイスステップ622、624及び626から空気を導くのに役立つ。別の実施形態において、リセッションに対向するテンプレート800の側面は、インプリントする間に周囲圧力にあってもよく、アパーチャを有していないテンプレート600のリセッション620と比較して、トラップされた空気がリセッション820をより容易に離れることを可能にする。パターンレジスト層を形成するために成形可能な材料を硬化させた後、成形可能な材料から形成されたパターンレジスト層からテンプレート800を引き離すことを助けるために、圧力源904を介して、圧力が与えられてもよい。
更なる実施形態において、テンプレート700は、深度デバイスステップ726から延在するテンプレート800のアパーチャ840と同様なアパーチャを有するように変更することができる。更に別の実施形態において、別のテンプレートは、テンプレート800と同様であるが、エキストラステップ628を有しておらず、そのようなテンプレートにおいて、成形可能な材料の過剰は、アパーチャに入る可能性がある。本明細書を読んだ後、当業者は、添付された特許請求の範囲に定義された本発明の範囲から逸脱することなく、特定のアプリケーションに対するニーズ又は要望を満たすためにその他のテンプレートデザインが使用されることを理解するであろう。
物品を製造する方法は、継続し、図6におけるテンプレート600を使用して処理される。図3、図5及び図6を参照するに、図5に図示されるような基板は、基板チャック14の上に載置され、その位置に保持される。液体吐出システム32及び基板は、互いに相対的に位置決めされる。プロセッサ54は、モールド内のリセッションを充填するために、デバイス層426、絶縁層510及びチャネルコア520の上に形成可能な材料を適切な面積密度でディスペンスする、又は、別に形成する指示を液体吐出システム32に送る。特定の実施形態において、図6におけるリセッション620を備えたテンプレート600は、成形可能な材料1000をインプリントするために使用される。基板とテンプレートとは、互いに近接して移動し、テンプレートは、成形可能な材料に接触する。図10を参照するに、移動は継続し、成形可能な材料1000は、テンプレート600におけるリセッション620及びその他のリセッション(不図示)を充填する。リセッション620が充填されると、一部の空気がリセッション620内にトラップされ、リセッション620のエキストラステップ628内にあるトラップされたボイド1020を形成する。エキストラステップ628内の成形可能な材料1000は、トラップされたボイド1020、その後の材料収縮又はデバイス層421乃至426の適切なパターニングに別の悪影響を与えるその他の面倒な事態を捕らえるために、成形可能な材料1000の付加的な厚さを表す。
方法は、テンプレート600のパターン面に対応する、図11におけるパターンレジスト層を形成するために、成形可能な材料1000を硬化することを含む。硬化は、電磁放射線の照射によって行うことができる。実施形態において、電磁放射線は、紫外線である。別の実施形態において、成形可能な材料は、熱を使用して硬化させることができる。基板とテンプレート600のベース面610との間に形成されたパターンレジスト層1100の一部分は、残膜層を形成する。硬化の後、テンプレート600は、図11に図示されるようなデバイスステップ1122、1124及び1126を有するパターンレジスト層1100から引き離される。トラップされたボイドに加えて、成形可能な材料は硬化の間に収縮し、しかしながら、トラップされたボイド及び収縮があっても、中央部分1128内のパターンレジスト層1100の全ては、破線1110又はそれ以上の厚さを有する。従って、中央部分1128は、デバイス層422、424及び426の適切なパターニングを可能にするのに十分な厚さを有する。中央部分1128のための非平面の表面は、パターニングの間に問題を引き起こさない。
パターンレジスト層1100は、下にあるデバイス層421乃至426をパターニングするために使用することができる。パターニングシーケンスの第1部分の間、残膜層は、Oプラズマを使用してアッシングされる。アッシングは、時限エッチング、終点検出又は終点検出及び時限オーバーエッチングとして行うことができる。
残膜層によって覆われたデバイス層426の部分は、アッシングの後に露出される。デバイス層426及びデバイス層425は、最初にパターニングされる。デバイス層426に使用されるエッチングガスは、パターンレジスト層1100及びデバイス層425における材料に対して良好な選択性を有し、デバイス層425に使用されるエッチングガスは、パターンレジスト層1100及びデバイス層425の下にあるデバイス層424における材料に対して良好な選択性を有する。デバイス層426が多結晶又はアモルファスシリコンを含む場合、化学エッチングは、Oを含む、又は、含まないHBrを含むことができる。デバイス層425が酸化シリコンを含む場合、化学エッチングは、CHFを含むことができる。その他の化学エッチングが使用されてもよく、その他の層に対して十分な選択性を提供してもよい。エッチングは、反応性イオンエッチングを使用して異方的に行うことができる。
デバイス層426及び425は、連続的にエッチングされ、パターンレジスト層1100のステップ1122に対応する形状を有する。残膜層のアッシングと同様に、デバイス層426及び425のそれぞれのエッチングは、時限エッチング、終点検出又は時限オーバーエッチングを備えた終点検出として行うことができる。デバイス層425がエッチングされた後、図12に図示されるように、デバイス層424の一部分が露出される。
アッシングは、パターンレジスト層1100の一部を除去するために行うことができる。パターンレジスト層1100は、薄くされ、ステップ1122は、除去される。ステップ1122が除去されると、炭素(例えば、CO、CO又は同様のもの)に基づく信号は、ステップ1122が除去されるにつれて減少するステップ関数を有する。従って、必要に応じて、終点検出を使用することができる。アッシングは、時限エッチング、終点検出又は終点検出と時限オーバーエッチングとの組み合わせとして行うことができる。デバイス層424及び423は、図13に図示されるように、デバイス層422を露出させるために、順次パターニングされる。デバイス層425及び426は、それぞれ、デバイス層423及び424でパターニングすることができる。化学エッチング及びエッチング技術は、デバイス層426及び425に対して前述したそれらのいずれかである。
アッシングは、パターンレジスト層1100の一部を除去するために行うことができる。パターンレジスト層1100は、薄くされ、ステップ1124は、除去される。ステップ1124が除去されると、炭素(例えば、CO、CO又は同様のもの)に基づく信号は、ステップ1124が除去されるにつれて減少するステップ関数を有する。従って、必要に応じて、終点検出を使用することができる。アッシングは、時限エッチング、終点検出又は終点検出と時限オーバーエッチングとの組み合わせとして行うことができる。デバイス層422及び421は、ドープ領域402を露出させるために、順次パターニングされる。化学エッチング及びエッチング技術は、デバイス層426及び425に対して前述したそれらのいずれかである。デバイス層422、424及び426の露出部分は、同一のエッチングの間にパターニングされ、デバイス層422、424及び426の露出部分をエッチングした後、デバイス層421、423及び425の露出部分は、同一のエッチングの間にパターニングされる。導電性デバイス層422、424及び426が同一の組成及び実質的に同一の厚さを有し、導電性デバイス層421、423及び425が同一の組成及び実質的に同一の厚さを有する場合、デバイス層421乃至426をパターニングする処理は単純化される。ここで使用されるように、「実質的に同一の厚さ」は、厚さが互いに10%以内であることを意味する。パターンレジスト層1100の残りの部分は、アッシングされる。図14は、基板と、パターンデバイス層とを含む。
図15に図示されるように、実質的に完成された物品を形成するために、更なる処理が行われる。中間誘電体(ILD)層1500は、パターンデバイス層421乃至426を含む基板の上に形成される。実施形態において、ILD層1500は、複数の膜を含んでもよい。例えば、ILD層1500は、アンドープ酸化膜1502と、エッチングストップ膜1504と、ドープ酸化膜1506とを含むことができる。層は、連続的に蒸着及び研磨される。図15に示されるように、ドープ酸化膜1506の厚さは、場所間で十分に異なる厚さを有する。エッチングストップ層1504は、導電性デバイス層422、424及び426及び物品のその他の部分に接触するためのドープ酸化膜1506のより制御されたエッチングを提供するのに役立つ。エッチングストップ層1504は、窒化物層を含むことができる。エッチングは、終点検出又は終点検出と時限オーバーエッチングとの組み合わせを使用して行うことができる。ドープ酸化膜1506と比較して、膜1502及び1504は、相対的に薄く、より均一な厚さを有し、従って、それらは、重大な面倒な事態がなく、順次エッチングされる。パターンILD層1500は、コンタクト開口1520を有する。別の実施形態において、より多く又はより少ない膜がパターンILD層1500に使用され、膜1502、1504及び1506の組成は、前述したそれらとは異なってもよい。本明細書を読んだ後、当業者は、ILD1500の膜の数及びそれらの組成は特定のアプリケーションに対するニーズ及び要望に合わせることができることを理解するであろう。
導電性プラグ1522は、コンタクト開口1520内に形成される。絶縁層1540は、相互接続トレンチ1542を形成するために、形成及びパターニングされ、相互接続1544及び1546は、相互接続トレンチ内に形成される。相互接続1544は、導電性プラグ1522を介して、デバイス層422、424及び426に電気的に接続される。相互接続1544は、図15に図示される実施形態におけるメモリアレイのワード線に信号を供給する。相互接続1546は、チャネルコア520に電気的に接続される。従って、相互接続1546は、メモリアレイに対するビット線の一部である。
別の実施形態において、メモリアレイは、より多くのデバイス層と、デバイス層に結合されたより多くのチャネルコアとを含む。チャネルコアは、より高密度メモリアレイを可能にするために、隣接する行に沿ったねじれ形配列で配置されてもよい。更なる実施形態において、チャネルコア520に対してデバイス層421乃至426をパターニングする順序と、導電性プラグ1522に対するランディング領域を形成する順序とは、逆にすることができる。デバイス層421乃至426は、絶縁層510及びチャネルコア520に対してデバイス層421乃至426をパターニングする前、階段状構成を得るようにパターニングされてもよい。
その他のタイプの電子部品は、ここで説明したような技術を使用して形成されてもよい。特に、デバイス層422、424及び426、及び、チャネルコア520の機能は、変更されてもよい。例えば、デバイス層422、424及び426は、トランジスタのチャネル領域の形式であり、チャネルコア520は、ゲート電極によって置換してもよい。特定の例において、トランジスタは、デプレションモードトランジスタでもよく、ゲート電極は、トランジスタに対する共通ゲート電極でもよい。このような構成は、トランジスタのチャネル領域が、異なる構成要素に電気的に接続されて一緒にオン又はオフされるデバイス層422、424及び426に対応する場合に有用である。このような構成は、信号(共通ゲート電極上)が異なる回路によって同時に使用される場合に有用である。
ここで説明したようなテンプレートは、インプリントリソグラフィを使用して形成された同一のパターンレジスト層を使用して物品のデバイス又はその他の層をパターニングするのに有用である。テンプレートは、トラップされたボイド、成形可能な材料の材料収縮、パターンレジスト層の厚さに影響を与える別の処理結果又はそれらの組み合わせが意図的でない場所において上部デバイス層のパターニングを生じさせないように設計される。従って、テンプレートは、単一のパターンレジスト層を使用して幾つかのデバイス層をパターニングする場合に、製造に使用されるよりロバストなパターニングシーケンスを可能にする。テンプレートは、3Dメモリアレイ及びその他の電子部品の形成に有用である。
なお、一般的な説明又は例において上述のアクティビティの全てが必要であるのではなく、特定のアクティビティの一部が必要でないことがあり、1つ以上の更なるアクティビティが説明されたアクティビティに加えて行われてもよい。更に、アクティビティがリストされる順序は、必ずしもそれらが行われる順序ではない。
利益、その他の利点及び問題に対する解決法は、特定の実施形態に関して上述されている。しかしながら、利益、利点、問題に対する解決法、及び、更なるプロナウンスを起こす又はであるために利益、利点又は解決法をもたらすフィーチャは、請求項のいずれか又は全てのクリティカルな、必須な又は不可欠なフィーチャと解釈されるべきではない。
ここで説明された実施形態の明細書及び説明図は、様々な実施形態の構成の一般的な理解を提供することを目的としている。明細書及び説明図は、ここで説明された構成又は方法を使用する装置及びシステムの要素及びフィーチャの全ての包括的及び総合的な説明として提供されることを目的としていない。個々の実施形態は、単一の実施形態の組み合わせで提供されてもよく、反対に、略して、単一の実施形態のコンテキストで説明した様々な特徴は、個々に、又は、幾つかのサブコンビネーションで提供されてもよい。更に、範囲に提示された値に対する参照は、その範囲内の各値及び全ての値を含む。多くのその他の実施形他は、本明細書を読んだ後、当業者に明かとなる。その他の実施形態は、開示の範囲から逸脱することなく、構造的置換、論理的置換又はその他の変更が行われるように、使用され、開示から導き出される。従って、開示は、限定的ではなく、例示的なものとみなされるべきである。

Claims (20)

  1. インプリントリソグラフィのためのテンプレートであって、
    ベース面と、前記ベース面から延在するリセッションとを含む本体を備え、
    前記リセッションは、
    その他のステップと比較して前記ベース面から遠い遠位ステップを含むステップであって、各ステップが対応する高さを有するステップと、
    前記遠位ステップは、丸い又はテーパーの側壁を含む、
    前記リセッションの最深部に沿った表面は、非平面である、又は、
    前記遠位ステップに対応する高さは、残りのステップに対応する平均高さと異なる、
    ことを含むフィーチャと、
    を含む、
    ことを特徴とするテンプレート。
  2. 前記遠位ステップは、丸い又はテーパーの側壁を含むことを特徴とする請求項1に記載のテンプレート。
  3. 前記ステップの少なくとも一部に関する側壁は、垂直側壁を含むことを特徴とする請求項1に記載のテンプレート。
  4. 前記リセッションの最深部に沿った前記平面は、非平面であることを特徴とする請求項1に記載のテンプレート。
  5. 前記遠位ステップは、前記残りのステップに対応する前記平均高さより小さい又はより大きい高さを有することを特徴とする請求項1に記載のテンプレート。
  6. アパーチャを更に備え、前記リセッションは、前記アパーチャを介して、前記テンプレートの外側の領域と流体連通していることを特徴とする請求項1に記載のテンプレート。
  7. 前記残りのステップの少なくとも一部に対応する高さは、互いに5%以内であることを特徴とする請求項1に記載のテンプレート。
  8. 前記遠位ステップ以外の残りのステップは、前記残りのステップに対応する前記平均高さの少なくとも5倍である横方向距離を有する横方向部分を含むことを特徴とする請求項1に記載のテンプレート。
  9. 前記残りのステップの少なくとも一部は、互いに5%以内である横方向距離を含むことを特徴とする請求項1に記載のテンプレート。
  10. インプリントリソグラフィのための装置であって、
    テンプレートのアパーチャに結合されるガスコントローラを備えることを特徴とする装置。
  11. 前記ガスコントローラは、真空源と圧力源との間で選択する圧力源セレクタを備えることを特徴とする請求項10に記載の装置。
  12. 前記ガスコントローラは、前記テンプレートの前記アパーチャ内の圧力を調整する圧力制御機構を備えることを特徴とする請求項10に記載の装置。
  13. 基板を保持する基板チャックと、
    前記基板の上に成形可能な材料をディスペンスする液体吐出システムと、
    前記テンプレートを保持するテンプレートチャックと、
    を更に備えることを特徴とする請求項11に記載の装置。
  14. 物品を製造する方法であって、
    基板の上に成形可能な材料を形成することと、
    前記成形可能な材料をテンプレートでインプリントすることと、
    前記基板の上にパターンレジスト層を形成するために、前記成形可能な材料を硬化することと、
    を備え、
    前記テンプレートは、
    ベース面と、前記ベース面から延在するリセッションとを含む本体を含み、
    前記リセッションは、
    その他のステップと比較して前記ベース面から遠い遠位ステップを含むステップであって、各ステップが対応する高さを有するステップと、
    前記遠位ステップは、丸い又はテーパーの側壁を含む、
    前記リセッションの最深部に沿った表面は、非平面である、又は、
    前記遠位ステップに対応する高さは、残りのステップに対応する平均高さと異なる、
    ことを含むフィーチャと、
    を有することを特徴とする方法。
  15. デバイス層を含む前記基板を提供することと、
    前記パターンレジスト層を使用して前記デバイス層をパターニングすることと、
    を更に備え、
    パターニングの後、前記デバイス層は、ステップを有することを特徴とする請求項14に記載の方法。
  16. 前記テンプレートは、第1数のステップを有し、前記デバイス層は、第2数のステップを有し、前記第1数は、前記第2数より大きいことを特徴とする請求項15に記載の方法。
  17. 前記デバイス層は、メモリセルのゲート電極であることを特徴とする請求項15に記載の方法。
  18. インプリントの間、前記リセッション内に真空を発生させることと、
    前記パターンレジスト層から前記テンプレートを引き離すときに圧力を増加させることと、又は、
    両方
    を更に備えることを特徴とする請求項14に記載の方法。
  19. トラップされたボイドは、インプリントの間、前記リセッション内に形成されることを特徴とする請求項14に記載の方法。
  20. 硬化の間、前記成形可能な材料は、収縮することを特徴とする請求項14に記載の方法。
JP2022114320A 2016-12-21 2022-07-15 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法 Active JP7357730B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/387,384 2016-12-21
US15/387,384 US10712660B2 (en) 2016-12-21 2016-12-21 Template for imprint lithography including a recession and an apparatus and method of using the template
JP2017237856A JP2018101781A (ja) 2016-12-21 2017-12-12 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017237856A Division JP2018101781A (ja) 2016-12-21 2017-12-12 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法

Publications (2)

Publication Number Publication Date
JP2022160473A true JP2022160473A (ja) 2022-10-19
JP7357730B2 JP7357730B2 (ja) 2023-10-06

Family

ID=62556232

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017237856A Pending JP2018101781A (ja) 2016-12-21 2017-12-12 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
JP2022114320A Active JP7357730B2 (ja) 2016-12-21 2022-07-15 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017237856A Pending JP2018101781A (ja) 2016-12-21 2017-12-12 リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法

Country Status (3)

Country Link
US (1) US10712660B2 (ja)
JP (2) JP2018101781A (ja)
KR (1) KR102256270B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991582B2 (en) 2016-12-21 2021-04-27 Canon Kabushiki Kaisha Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
JP2018125476A (ja) * 2017-02-03 2018-08-09 東芝メモリ株式会社 テンプレート、インプリント装置および半導体装置の製造方法
US11135835B2 (en) 2018-12-20 2021-10-05 Kateeva, Inc. Ejection control using substrate alignment features and print region alignment features
CN111775545B (zh) * 2020-07-31 2022-09-09 彭亮 一种立体微结构烫印压印版设计制做方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245072A (ja) * 2005-02-28 2006-09-14 Canon Inc パターン転写用モールドおよび転写装置
US20110140303A1 (en) * 2009-12-11 2011-06-16 Doo Hee Jang Methods of fabricating imprint mold and of forming pattern using the imprint mold
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
JP2012124390A (ja) * 2010-12-09 2012-06-28 Canon Inc インプリント装置およびデバイス製造方法
JP2018098274A (ja) * 2016-12-08 2018-06-21 東芝メモリ株式会社 テンプレート及び半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724913A (ja) * 1993-07-12 1995-01-27 Sekisui Chem Co Ltd 樹脂発泡シートのロール成形方法
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
JP2004523906A (ja) * 2000-10-12 2004-08-05 ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム 室温かつ低圧マイクロおよびナノ転写リソグラフィのためのテンプレート
US6936194B2 (en) 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
KR20060107086A (ko) * 2005-04-07 2006-10-13 엘지전자 주식회사 나노 임프린트 리소그래피에서의 SiO₂ 에칭 공정
JP5119579B2 (ja) * 2005-08-01 2013-01-16 凸版印刷株式会社 インプリント用モールド及びその製造方法
JP2009087959A (ja) * 2006-01-23 2009-04-23 Pioneer Electronic Corp インプリント用転写型、インプリント転写方法、インプリント装置、インプリント用転写型の製造方法およびインプリント転写物
JP4553075B2 (ja) * 2008-12-01 2010-09-29 コニカミノルタオプト株式会社 微細構造パターンの製造方法および情報記録媒体基板の製造方法
JP2011104811A (ja) * 2009-11-13 2011-06-02 Fujifilm Corp マスタ型、マスタの作成方法及びマスタ
CN102234100A (zh) * 2010-04-28 2011-11-09 鸿富锦精密工业(深圳)有限公司 压印模具
JP2013016600A (ja) * 2011-07-01 2013-01-24 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法
US9278857B2 (en) * 2012-01-31 2016-03-08 Seagate Technology Inc. Method of surface tension control to reduce trapped gas bubbles
KR102039369B1 (ko) * 2012-02-29 2019-11-01 도레이 카부시키가이샤 용액의 교반 방법
JP5982947B2 (ja) * 2012-03-29 2016-08-31 大日本印刷株式会社 インプリント用のモールドおよび微細構造の形成方法
JP5980347B2 (ja) * 2012-11-13 2016-08-31 富士フイルム株式会社 経皮吸収シートの製造方法
JP6368075B2 (ja) * 2013-06-26 2018-08-01 キヤノン株式会社 モールド
KR102160570B1 (ko) * 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법
JP2016225433A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 モールド、インプリント方法、インプリント装置および物品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245072A (ja) * 2005-02-28 2006-09-14 Canon Inc パターン転写用モールドおよび転写装置
US20110140303A1 (en) * 2009-12-11 2011-06-16 Doo Hee Jang Methods of fabricating imprint mold and of forming pattern using the imprint mold
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
JP2012124390A (ja) * 2010-12-09 2012-06-28 Canon Inc インプリント装置およびデバイス製造方法
JP2018098274A (ja) * 2016-12-08 2018-06-21 東芝メモリ株式会社 テンプレート及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7357730B2 (ja) 2023-10-06
US20180170089A1 (en) 2018-06-21
JP2018101781A (ja) 2018-06-28
KR102256270B1 (ko) 2021-05-27
KR20180072553A (ko) 2018-06-29
US10712660B2 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
JP7357730B2 (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
JP6987876B2 (ja) メモリデバイスおよび方法
TWI620995B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
US9881794B1 (en) Semiconductor methods and devices
US9437447B2 (en) Method for patterning a substrate for planarization
US9240329B2 (en) Method for multiplying pattern density by crossing multiple patterned layers
CN110088902B (zh) 提高三维存储器件之沟道孔均匀度的方法
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN113241350A (zh) 存储器装置的阶梯结构
EP3853899A1 (en) Staircase formation in three-dimensional memory device
KR20130005185A (ko) 미세 홀 배열 및 미세 전극 배열 형성 방법
KR20220079599A (ko) 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법
US11670509B2 (en) Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
US20100001402A1 (en) Multiple Patterning Method
EP3224865B1 (en) Set of stepped surfaces formation for a multilevel interconnect structure
WO2020220268A1 (en) Three-dimensional memory device having bent backside word lines
US8927424B1 (en) Self-aligned patterning technique for semiconductor device features
WO2020220269A1 (en) Methods for forming three-dimensional memory device having bent backside word lines
CN112289739B (zh) 一种三维存储器及其接触插塞的制造方法
JP2024086209A (ja) インプリント方法、半導体装置の製造方法、テンプレートの製造方法
KR20240019827A (ko) 직교 메모리 개구 및 지지체 개구 어레이를 갖는 3차원 메모리 디바이스 및 그 제조 방법
CN114270515A (zh) 用于在形成半导体设备中形成电介质层的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R151 Written notification of patent or utility model registration

Ref document number: 7357730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151