JP2018125476A - テンプレート、インプリント装置および半導体装置の製造方法 - Google Patents

テンプレート、インプリント装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018125476A
JP2018125476A JP2017018224A JP2017018224A JP2018125476A JP 2018125476 A JP2018125476 A JP 2018125476A JP 2017018224 A JP2017018224 A JP 2017018224A JP 2017018224 A JP2017018224 A JP 2017018224A JP 2018125476 A JP2018125476 A JP 2018125476A
Authority
JP
Japan
Prior art keywords
height
imprint
template
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017018224A
Other languages
English (en)
Inventor
友策 井澤
Yusaku Izawa
友策 井澤
昌樹 前
Masaki Mae
昌樹 前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017018224A priority Critical patent/JP2018125476A/ja
Priority to US15/698,413 priority patent/US10423066B2/en
Publication of JP2018125476A publication Critical patent/JP2018125476A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

【課題】階段状のインプリントパターンをマスクとして形成されるエッチングパターンの段ずれを防止する。【解決手段】テンプレートＴＰの表面ＳＦ上には、高さ方向に１段目からＮ（Ｎは２以上の整数）段目まで階段状に段差ＤＡが設けられ、段差ＤＡは１段目からＮ段目に向ってｘ方向にずらされつつｚ方向に設けられ、段差ＤＡには段差Ａ１、Ａ２が設けられ、段差Ａ２の高さは段差Ａ１の高さより大きい。【選択図】図１

Description

本発明の実施形態は、テンプレート、インプリント装置および半導体装置の製造方法に関する。
半導体デバイスの微細化に伴って、フォトリソグラフィよりも低コスト化が容易なインプリントリソグラフィが用いられることがある。インプリントリソグラフィでは、テンプレートの一回の転写で３次元構造の階段形状を形成することができる。
特開２０１２−２４３７７７号公報
本発明の一つの実施形態は、階段状のインプリントパターンをマスクとして形成されるエッチングパターンの段ずれを防止することが可能なテンプレート、インプリント装置および半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態のテンプレートによれば、高さ方向に１段目からＮ（Ｎは２以上の整数）段目まで階段状に設けられた段差を備える。前記段差は、１段目からＫ（Ｋは１以上かつＮ−１以下の整数）段目の第１段差と、Ｋ＋１段目からＭ（ＭはＫ＋１以上かつＮ以下の整数）段目の第２段差とを備える。前記第２段差の高さの方が前記第１段差の高さより大きい。
図１（ａ）から図１（ｄ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図２（ａ）から図２（ｄ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図３（ａ）から図３（ｃ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図４（ａ）は、図２（ｂ）のＥ部分のインプリントパターン５´の３次元形状を示す斜視図、図４（ｂ）は、図２（ｂ）のＥ部分のインプリントパターン５の３次元形状を示す斜視図である。 図５は、図２（ｃ）の積層体ＴＡの３次元的な段差構造を示す斜視図である。 図６（ａ１）から図６（ａ３）は、インプリントパターン５´のエッチング状態を示す断面図、図６（ｂ１）から図６（ｂ３）は、インプリントパターン５のエッチング状態を示す断面図である。 図７（ａ）は、第２実施形態に係るテンプレートの構成を示す断面図、図７（ｂ）は、第３実施形態に係るテンプレートの構成を示す断面図である。 図８（ａ）は、第４実施形態に係るテンプレートの構成を示す斜視図、図８（ｂ）は、図８（ａ）のテンプレートを用いて形成されたインプリントパターンの構成を示す斜視図である。 図９は、第５実施形態に係るインプリント装置の概略構成を示す側面図である。
以下に添付図面を参照して、実施形態に係るテンプレート、インプリント装置および半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１（ａ）から図１（ｄ）、図２（ａ）から図２（ｄ）および図３（ａ）から図３（ｃ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。なお、ｘｙｚは、３次元空間で互いに直交する座標軸である。
図１（ａ）において、基材１上には、積層体ＴＡが設けられている。基材１は、絶縁層であってもよいし、半導体層であってもよいし、導電層であってもよい。基材１には、集積回路が形成されていてもよい。積層体ＴＡでは、絶縁層２、３が順次積層されている。絶縁層２の材料は、例えば、シリコン窒化膜を用いることができる。絶縁層３の材料は、例えば、シリコン酸化膜を用いることができる。そして、インプリント材４を積層体ＴＡ上に滴下する。インプリント材４の材料は紫外線硬化樹脂または熱硬化樹脂を用いることができる。インプリント材４の滴下では、インクジェット法によりインプリント材４を積層体ＴＡ上に吐出させるようにしてもよい。
次に、図１（ｂ）に示すように、ショット領域上にテンプレートＴＰを配置する。テンプレートＴＰの表面ＳＦ上には、高さ方向（ｚ軸方向）に１段目からＮ（Ｎは２以上の整数）段目まで階段状に段差ＤＡが設けられている。段差ＤＡは１段目からＮ段目に向ってｘ方向にずらされつつｚ方向に設けられている。図１（ｂ）では、Ｎ＝１０の場合を示した。段差ＤＡには段差Ａ１、Ａ２が設けられている。段差Ａ２の高さは段差Ａ１の高さより大きい。段差Ａ１の高さに対する段差Ａ２の高さの比は１より大きくかつ５以下であることが好ましい。段差Ａ１は、１段目からＫ（Ｋは１以上かつＮ−１以下の整数）段目に設けることができる。段差Ａ２は、Ｋ＋１段目からＭ（ＭはＫ＋１以上かつＮ以下の整数）段目に設けることができる。図１（ｂ）では、Ｋ＝６、Ｍ＝１０の場合を示した。
インプリント材４の材料が紫外線硬化樹脂の場合、テンプレートＴＰは紫外線を透過可能な材料を用いることができ、例えば、石英を用いることができる。インプリント材４の材料が熱硬化樹脂の場合、テンプレートＴＰは金属またはセラミックなどの材料を用いることができる。
次に、図１（ｃ）に示すように、テンプレートＴＰをインプリント材４に押し当てることにより、積層体ＴＡ上にインプリントパターン５を形成する。インプリントパターン５では、テンプレートＴＰの段差ＤＡが転写された段差ＤＢが設けられている。インプリントパターン５の段差ＤＢには、テンプレートＴＰの段差Ａ１に対応して段差Ｂ１が設けられ、テンプレートＴＰの段差Ａ２に対応して段差Ｂ２が設けられている。そして、テンプレートＴＰをインプリントパターン５に押し当てたまま、インプリントパターン５を硬化させる。なお、テンプレートＴＰの段差Ａ２が段差Ａ１である場合、インプリントパターン５の代わりにインプリントパターン５´が形成される。
次に、図１（ｄ）に示すように、インプリントパターン５が硬化された後、テンプレートＴＰをインプリントパターン５から離間させる。そして、インプリントパターン５をマスクとした絶縁層２、３のエッチングＥＴ１により、積層体ＴＡに段差Ｃ１を形成する。絶縁層２、３のエッチングＥＴ１には、ＣＦ系ガスを用いることができる。
次に、図２（ａ）に示すように、インプリントパターン５のエッチングＥＴ２により、インプリントパターン５を膜厚Ｔ１だけ薄膜化し、インプリントパターン５の最下段層の段差Ｂ１を消失させる。膜厚Ｔ１は、１段目の段差Ｃ１が形成された時にインプリントパターン５の１段目の段差Ｂ１の残膜厚である。インプリントパターン５のエッチングＥＴ２には、Ｏ２系ガスを用いることができる。このエッチングＥＴ２では、絶縁層２、３に対してインプリントパターン５を選択的にエッチングすることができる。
次に、図２（ｂ）に示すように、図１（ｄ）および図２（ａ）の処理を１段ずつ繰り返すことにより、インプリントパターン５の段差Ｂ１の段数に対応した段差Ｃ１を積層体ＴＡに形成する。この時、インプリントパターン５では、段差Ｂ１が消失し、段差Ｂ２が残っている。エッチングの不均一性があると、段差Ｂ２には、各段ごとにｙ方向に高さのばらつきが発生する。
図４（ａ）は、図２（ｂ）のＥ部分のインプリントパターン５´の３次元形状を示す斜視図、図４（ｂ）は、図２（ｂ）のＥ部分のインプリントパターン５の３次元形状を示す斜視図である。
インプリントパターン５´では、図４（ａ）に示すように、エッチングの不均一性により、段差Ｂ１がｙ方向に傾斜している。
インプリントパターン５では、図４（ｂ）に示すように、エッチングの不均一性により、段差Ｂ２がｙ方向に傾斜している。
ここで、インプリントパターン５´では、同一段で段差Ｂ１が消失している部分があり、段ずれＤＺが発生している。
一方、インプリントパターン５では、同一段で段差Ｂ２が消失している部分がなく、段ずれＤＺが発生していない。
そして、図２（ｃ）に示すように、図１（ｄ）および図２（ａ）の処理を１段ずつ繰り返すことにより、インプリントパターン５に対応したエッチングパターンＰＥを積層体ＴＡに形成する。このエッチングパターンＰＥでは、段差Ｂ１、Ｂ２の段数に対応した段差Ｃ１が設けられている。エッチングパターンＰＥの段差Ｃ１の高さは、インプリントパターン５の段差Ｂ１に対応した部分でも、インプリントパターン５の段差Ｂ２に対応した部分でも等しくすることができる。
ここで、インプリントパターン５では、図４（ｂ）に示すように、段差Ｂ１が消失した時に同一段で段差Ｂ２が消失している部分をなくすことができる。このため、インプリントパターン５をマスクとして積層体ＴＡをエッチングした場合においても、エッチングパターンＰＥの段差Ｃ１に段ずれＤＺが発生するのを防止することができる。
次に、図５に示すように、エッチングパターンＰＥ上にフォトリソグラフィで形成したマスクパターンを介して積層体ＴＡをエッチングすることにより、段差Ｃ１の各段ごとに段差Ｃ２を形成する。ここで、段差Ｃ１はｘ方向に設けられているのに対し、段差Ｃ２はｙ方向に設けられている。段差Ｃ２の高さは、段差Ｃ１の高さの１／２に設定することができる。段差Ｃ１の各段ごとに１段分の段差Ｃ２を形成する場合、１回のフォトリソグラフィで済ませることができる。
そして、図２（ｃ）に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの方法にてエッチングパターンＰＥの段差Ｃ１が覆われるように絶縁膜６を形成する。絶縁膜６の材料は、例えば、シリコン酸化膜を用いることができる。絶縁膜６を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法にて絶縁膜６の表面を平坦化する。
次に、図２（ｄ）に示すように、積層体ＴＡおよび絶縁膜６に支柱７を埋め込む。支柱７の材料は、シリコン酸化膜などの絶縁体を用いることができる。
次に、図３（ａ）に示すように、積層体ＴＡをｚ方向に貫通するスリット８を形成する。スリット８は、段差Ｃ１がない領域に配置することができる。ただし、段差領域であっても、ダミー領域であれば、スリット８を配置するようにしてもよい。
そして、ウェットエッチングにて絶縁層２を選択的に除去することにより、絶縁層３間に空隙９を形成する。この時、スリット８を介してエッチング液を積層体ＴＡ内に侵入させることができる。空隙９で隔てられた絶縁層３は支柱７により基材１上に支えることができる。
次に、図３（ｂ）に示すように、ＣＶＤなどの方法にて空隙９に導電層１０を形成する。この時、絶縁層３と導電層１０とが交互に積層された積層体ＴＡ´が基材１上に形成される。導電層１０の材料は、例えば、Ｗなどの金属を用いることができる。導電層１０は、３次元ＮＡＮＤフラッシュメモリにおいて、ワード線およびセレクトゲート線として用いることができる。
そして、ＣＶＤなどの方法にてスリット８の側壁に絶縁膜１１を形成する。絶縁膜１１の材料は、例えば、シリコン酸化膜を用いることができる。
次に、図３（ｃ）に示すように、絶縁膜６に導電体１２を埋め込む。導電体１２の材料は、例えば、Ｗなどの金属を用いることができる。導電体１２は、導電層１０とコンタクトをとる電極として用いることができる。
ここで、インプリントリソグラフィではテンプレートＴＰの一回の転写で３次元構造の階段形状を形成することができる。このため、３次元構造の階段形状を形成するために、レジストパターンを何度も形成し直す必要がなくなり、コストダウンを図りつつスループットを向上させることができる。なお、３次元構造の階段形状は、３次元的な配線構造に用いることができる。３次元的な配線構造は、３次元構造のＮＡＮＤフラッシュメモリの他、３次元構造のＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などに用いることができる。
なお、上述した実施形態では、絶縁層２、３が交互に積層された積層構造の段差の形成にインプリントリソグラフィを用いる方法を示したが、絶縁層と導電層が交互に積層された積層構造の段差の形成にインプリントリソグラフィを用いるようにしてもよいし、絶縁層と半導体層が交互に積層された積層構造の段差の形成にインプリントリソグラフィを用いるようにしてもよい。
図６（ａ１）から図６（ａ３）は、インプリントパターン５´のエッチング状態を示す断面図、図６（ｂ１）から図６（ｂ３）は、インプリントパターン５のエッチング状態を示す断面図である。なお、ここでは、段差Ｂ１の高さが１段当たり１００ｎｍ、段差Ｂ２の高さが１段当たり２００ｎｍとした。
図６（ａ１）において、インプリントパターン５´の段差Ｂ１が６段分あるとする。ここで、１段分の段差Ｃ１を形成するために、インプリントパターン５´の総エッチング量は最下段の膜厚ＴＢで決めることができる。
次に、図６（ａ２）に示すように、インプリントパターン５´の段差Ｂ１が３段分エッチングされたものとする。この時、インプリントパターン５´の総エッチング量は３００ｎｍとなる。ここで、インプリントパターン５´のエッチングばらつき範囲が２５％であるものとする。この時、エッチング量差は７５ｎｍとなり、インプリントパターン５´の最小残膜厚は２５ｎｍとなる。エッチング量差は、総エッチング量の最大値Ｍａｘと最小値Ｍｉｎとの差分である。
次に、図６（ａ３）に示すように、インプリントパターン５´の段差Ｂ１がさらに１段分エッチングされたものとする。この時、インプリントパターン５´の総エッチング量は４００ｎｍとなる。ここで、インプリントパターン５´のエッチングばらつき範囲が２５％であるものとする。この時、エッチング量差は１００ｎｍとなり、インプリントパターン５´の最小残膜厚は０ｎｍとなる。このため、インプリントパターン５´が４段分エッチングされた時にインプリントパターン５´に段ずれが発生する。
一方、図６（ｂ１）において、インプリントパターン５の段差Ｂ１が３段分、段差Ｂ２が３段分あるとする。ここで、１段分の段差Ｃ１を形成するために、インプリントパターン５の総エッチング量は最下段の膜厚ＴＢで決めることができる。
次に、図６（ｂ２）に示すように、インプリントパターン５の段差Ｂ１が３段分エッチングされたものとする。この時、インプリントパターン５の総エッチング量は３００ｎｍとなる。ここで、インプリントパターン５のエッチングばらつき範囲が２５％であるものとする。この時、エッチング量差は７５ｎｍとなり、インプリントパターン５の最小残膜厚は１２５ｎｍとなる。
次に、図６（ｂ３）に示すように、インプリントパターン５の段差Ｂ２が１段分エッチングされたものとする。この時、インプリントパターン５の総エッチング量は５００ｎｍとなる。ここで、インプリントパターン５のエッチングばらつき範囲が２５％であるものとする。この時、エッチング量差は１２５ｎｍとなり、インプリントパターン５の最小残膜厚は７５ｎｍとなる。このため、インプリントパターン５が４段分エッチングされた場合においても、インプリントパターン５に段ずれが発生しない。
一般的には、インプリントパターン５のＫ段目までは段ずれは発生せず、Ｋ＋１段目から段ずれが発生するものとする。この時、テンプレートＴＰのＫ＋１段目以降の段差の高さをＫ段目以前の段差の高さのＡ（Ａは１より大きな実数）倍とすることができる。これにより、インプリントパターン５をマスクとしてエッチングされたエッチングパターンの段差の段ずれの発生をＫ＋Ｋ（Ａ−１）／Ａ段目まで遅らせることができる。
例えば、１〜１０段目までエッチングしても段ずれが発生せず、１１段目のエッチングで段ずれが発生するものとする。この時、１１段目以降の段差を２倍にすると、１５段目まで段ずれが発生しないようにすることができる。これにより、１回のインプリントリソグラフィで５段分多くエッチングでき、コストダウンを図りつつスループットを向上させることができる。１６段目以降の段差をさらに２倍にすると、２０段目まで段ずれが発生しないようにすることができる。これにより、１回のインプリントリソグラフィで１０段分多くエッチングでき、さらなるコストダウンを図りつつスループットを向上させることができる。
（第２実施形態）
図７（ａ）は、第２実施形態に係るテンプレートの構成を示す断面図である。
図７（ａ）において、テンプレートＴＰ´には３２段の段差が設けられている。ここで、１段目から２４段目までは各段に段差Ａ１´が設けられ、２５段目から３２段目までは各段に段差Ａ２´が設けられている。各段の段差Ａ１´の高さは５０ｎｍ、各段の段差Ａ２´の高さは１００ｎｍとすることができる。
これにより、１段目から３２段目までの各段に段差Ａ１´を設けた場合に比べてエッチングの均一性のマージンを増大することができる。例えば、１段目から３２段目までの各段に段差Ａ１´を設けた場合のエッチングの均一性のマージンが±１．６％であるとすると、テンプレートＴＰ´を用いた時のエッチングの均一性のマージンは±２．１％に増大させることができる。
（第３実施形態）
図７（ｂ）は、第３実施形態に係るテンプレートの構成を示す断面図である。
図７（ｂ）において、テンプレートＴＰ´´には３２段の段差が設けられている。ここで、１段目から１６段目までは各段に段差Ａ１´´が設けられ、１７段目から２４段目までは各段に段差Ａ２´´が設けられ、２５段目から３２段目までは各段に段差Ａ３´´が設けられている。各段の段差Ａ１´´の高さは５０ｎｍ、各段の段差Ａ２´´の高さは１００ｎｍ、各段の段差Ａ３´´の高さは２００ｎｍとすることができる。
これにより、１段目から３２段目までの各段に段差Ａ１´を設けた場合に比べてエッチングの均一性のマージンを増大することができる。例えば、１段目から３２段目までの各段に段差Ａ１´を設けた場合のエッチングの均一性のマージンが±１．６％であるとすると、テンプレートＴＰ´´を用いた時のエッチングの均一性のマージンは±３．１％に増大させることができる。
（第４実施形態）
図８（ａ）は、第４実施形態に係るテンプレートの構成を示す斜視図、図８（ｂ）は、図８（ａ）のテンプレートを用いて形成されたインプリントパターンの構成を示す斜視図である。
図８（ａ）において、テンプレートＴＰＡには、高さ方向に１段目から４段目まで階段状に段差Ａ１１が設けられ、５段目から６段目まで段差Ａ１１の方向と同一方向に階段状に段差Ａ１２が設けられている。段差Ａ１２の高さは段差Ａ１１の高さより大きい。
また、テンプレートＴＰＡには、１段目から４段目までの段差Ａ１１の各段に段差Ａ１１の方向と異なる方向に階段状に段差Ａ１３が設けられ、５段目から６段目まで段差Ａ１２の各段に段差Ａ１２の方向と異なる方向に階段状に段差Ａ１４が設けられている。段差Ａ１３の高さは段差Ａ１１の高さより小さい。段差Ａ１４の高さは段差Ａ１２の高さより小さくかつ段差Ａ１３の高さより大きい。
なお、ここで言う段差の方向とは、各段の段差面の方向を言う。各段の段差面とは、各段の垂直面である。例えば、段差Ａ１１、Ａ１２の段差面は、ｘ軸に垂直な垂直面である。段差Ａ１３、Ａ１４の段差面は、ｙ軸に垂直な垂直面である。
そして、図８（ｂ）に示すように、テンプレートＴＰＡをインプリント材に押し当てることにより、基材１４上にインプリントパターンＩＰＡを形成する。インプリントパターンＩＰＡでは、テンプレートＴＰＡの段差Ａ１１に対応して段差Ｂ１１が設けられ、テンプレートＴＰＡの段差Ａ１２に対応して段差Ｂ１２が設けられ、テンプレートＴＰＡの段差Ａ１３に対応して段差Ｂ１３が設けられ、テンプレートＴＰＡの段差Ａ１４に対応して段差Ｂ１４が設けられている。
このように、上述した実施形態では、互いに高さの異なる段差Ａ１１、Ａ１２の方向と異なる方向に互いに高さの異なる段差Ａ１３、Ａ１４をテンプレートＴＰＡに設けることができる。これにより、１回のインプリントリソグラフィで複数の方向に高さの異なる多段構造の段差を持つインプリントパターンＩＰＡを形成することができる。このため、インプリントパターンＩＰＡをマスクとして形成されるエッチングパターンの段差に段ずれが発生するのを防止ししつつ、スループットを向上させることが可能となる。
（第５実施形態）
図９は、第５実施形態に係るインプリント装置の概略構成を示す側面図である。なお、図９では、紫外線照射型インプリント装置を例にとる。
図９において、インプリント装置には、装置全体を支持する基台２１、ウェハＷを載せるステージ２２、ステージ２２を水平方向に駆動する水平駆動部２３、テンプレートＴＰを垂直方向に駆動する垂直駆動部２４、垂直駆動部２４下でテンプレートＴＰを支持する支持部２５、ウェハＷにインプリント材を滴下する滴下部２６、紫外光をウェハＷ上に照射する照射部２７、垂直駆動部２４および滴下部２６をウェハＷ上で支持する支持部２８、照射部２７をテンプレートＴＰ上で支持する支持部２９、支持部２８をウェハＷ上で支持する支持部３０が設けられている。また、インプリント装置には、ナノインプリント動作を制御する制御部３１およびインプリント装置の操作画面や操作状況などを表示する表示部３２が設けられている。
そして、ウェハＷがステージ２２上に搬送されると、ステージ２２が水平方向に駆動され、ウェハＷのショット領域が滴下部２６下に移動される。そして、インクジェット法などを用いることにより、滴下部２６からインプリント材がウェハＷ上に滴下される。１ショット分のインプリント材が滴下されると、テンプレートＴＰが下降されることでインプリント材に押し当てられる。その状態でテンプレートＴＰを介して照射部２７からインプリント材に紫外線が照射されることでインプリント材が硬化され、テンプレートＴＰのテンプレートパターンがインプリント材に転写されたインプリントパターンが形成される。
テンプレートＴＰは、図１（ｂ）の構成であってもよいし、図７（ａ）の構成であってもよいし、図７（ｂ）の構成であってもよいし、図８（ａ）の構成であってもよい。これにより、多段構造の段差を持つインプリントパターンをマスクとしてエッチングパターンを形成する時に、エッチングの不均一性がある場合においても、エッチングパターンの段差に段ずれが発生するのを防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 基材、２、３ 絶縁層、ＴＡ 積層体、４ インプリント材、ＴＰ テンプレート、Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１ 段差、５、５´ インプリントパターン、６ 絶縁膜、７ 支柱、８ スリット、９ 空隙、１０ 導電層、１１ 絶縁膜、１２ 導電体

Claims (5)

  1. 高さ方向に１段目からＮ（Ｎは２以上の整数）段目まで階段状に設けられた段差を備え、
    前記段差は、
    １段目からＫ（Ｋは１以上かつＮ−１以下の整数）段目の第１段差と、
    Ｋ＋１段目からＭ（ＭはＫ＋１以上かつＮ以下の整数）段目の第２段差とを備え、
    前記第２段差の高さの方が前記第１段差の高さより大きいテンプレート。
  2. 前記段差は、
    前記第１段差の各段に前記第１段差の方向と異なる方向に設けられた第３段差と、
    前記第２段差の各段に前記第２段差の方向と異なる方向に設けられた第４段差とを備え、
    前記第３段差の高さは前記第１段差の高さより小さく、
    前記第４段差の高さは前記第２段差の高さより小さく、かつ前記第３段差の高さより大きい請求項１に記載のテンプレート。
  3. 前記第１段差の高さに対する前記第２段差の高さの比は１より大きくかつ５以下である請求項１または２に記載のテンプレート。
  4. ウェハを保持するステージと、
    前記ウェハ上にインプリント材を滴下する滴下部と、
    前記ウェハ上に滴下された前記インプリント材にテンプレートを押し当てる押当部とを備え、
    前記テンプレートは、高さ方向に１段目からＮ（Ｎは２以上の整数）段目まで階段状に設けられた段差を備え、
    前記段差は、
    １段目からＫ（Ｋは１以上かつＮ−１以下の整数）段目の第１段差と、
    Ｋ＋１段目からＭ（ＭはＫ＋１以上かつＮ以下の整数）段目の第２段差とを備え、
    前記第２段差の高さの方が前記第１段差の高さより大きいインプリント装置。
  5. エッチング材上にインプリント材を滴下し、
    前記滴下されたインプリント材にテンプレートを押し当てることでインプリントパターンを前記エッチング材上に形成し、
    前記テンプレートが押し当てられたまま前記インプリントパターンを硬化させ、
    前記硬化されたインプリントパターンをマスクとして前記エッチング材をエッチングすることでエッチングパターンを形成する半導体装置の製造方法であって、
    前記テンプレートは、高さ方向に１段目からＮ（Ｎは２以上の整数）段目まで階段状に設けられた段差を備え、
    前記段差は、
    １段目からＫ（Ｋは１以上かつＮ−１以下の整数）段目の第１段差と、
    Ｋ＋１段目からＭ（ＭはＫ＋１以上かつＮ以下の整数）段目の第２段差とを備え、
    前記第２段差の高さの方が前記第１段差の高さより大きく、
    前記インプリントパターンには、前記テンプレートの前記第１段差および前記第２段差がそれぞれ転写された第３段差および第４段差が形成され、
    前記エッチングパターンには、前記インプリントパターンの第３段差および第４段差にそれぞれ対応して第５段差および第６段差が形成され、
    前記第５段差の高さと前記第６段差の高さとは等しい半導体装置の製造方法。
JP2017018224A 2017-02-03 2017-02-03 テンプレート、インプリント装置および半導体装置の製造方法 Pending JP2018125476A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017018224A JP2018125476A (ja) 2017-02-03 2017-02-03 テンプレート、インプリント装置および半導体装置の製造方法
US15/698,413 US10423066B2 (en) 2017-02-03 2017-09-07 Template, imprint device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017018224A JP2018125476A (ja) 2017-02-03 2017-02-03 テンプレート、インプリント装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018125476A true JP2018125476A (ja) 2018-08-09

Family

ID=63037607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017018224A Pending JP2018125476A (ja) 2017-02-03 2017-02-03 テンプレート、インプリント装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10423066B2 (ja)
JP (1) JP2018125476A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162081B (zh) * 2020-01-02 2022-04-26 长江存储科技有限责任公司 一种台阶区形成方法和一种半导体器件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656735B2 (ja) 2011-05-13 2015-01-21 株式会社フジクラ インプリントモールドとその製造方法
JP5646396B2 (ja) * 2011-06-08 2014-12-24 株式会社東芝 テンプレートの製造方法
JP6173684B2 (ja) 2012-12-25 2017-08-02 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP6167609B2 (ja) 2013-03-28 2017-07-26 大日本印刷株式会社 ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법
WO2016172116A1 (en) * 2015-04-20 2016-10-27 Board Of Regents, The University Of Texas System Fabricating large area multi-tier nanostructures
US10712660B2 (en) * 2016-12-21 2020-07-14 Canon Kabushiki Kaisha Template for imprint lithography including a recession and an apparatus and method of using the template

Also Published As

Publication number Publication date
US10423066B2 (en) 2019-09-24
US20180224740A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
JP7201851B2 (ja) 先進的なパッケージアプリケーションのための再配線層形成の方法
US9633907B2 (en) Self-aligned nanowire formation using double patterning
US7195950B2 (en) Forming a plurality of thin-film devices
KR100694412B1 (ko) 반도체소자의 미세패턴 형성방법
TWI614805B (zh) 結合不同圖案材料的光微影技術
US9086632B2 (en) Fine pattern structures having block co-polymer materials and methods of fabricating the same
US9691614B2 (en) Methods of forming different sized patterns
US20100301449A1 (en) Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
CN107221492B (zh) 形成精细图案的方法
JP2009163203A (ja) 半導体素子のパターン形成方法
US9165769B1 (en) Fine pattern structures having block co-polymer materials
KR20090023825A (ko) 반도체 소자의 미세 패턴 형성방법
US20160293442A1 (en) Methods of forming patterns
JP2018125476A (ja) テンプレート、インプリント装置および半導体装置の製造方法
CN111758156A (zh) 纳米级对准的三维堆叠式集成电路
US9012330B2 (en) Method for semiconductor cross pitch doubled patterning process
US7704875B1 (en) High-density contact holes
US20160233054A1 (en) Self-aligned dynamic pattern generator device and method of fabrication
WO2017091276A1 (en) Provision of structural integrity in memory device
US20210057230A1 (en) Carbon-based dielectric materials for semiconductor structure fabrication and the resulting structures
US9478436B1 (en) Methods for forming patterns in honeycomb array
US20120248065A1 (en) Method for forming a pattern
US10056257B2 (en) Methods for forming fine patterns using spacers
JP2008091720A (ja) 半導体装置の製造方法
KR102631679B1 (ko) 미세 패터닝 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905