KR20120096850A - 나노로드 제조 방법 - Google Patents

나노로드 제조 방법 Download PDF

Info

Publication number
KR20120096850A
KR20120096850A KR1020110016224A KR20110016224A KR20120096850A KR 20120096850 A KR20120096850 A KR 20120096850A KR 1020110016224 A KR1020110016224 A KR 1020110016224A KR 20110016224 A KR20110016224 A KR 20110016224A KR 20120096850 A KR20120096850 A KR 20120096850A
Authority
KR
South Korea
Prior art keywords
metal layer
deposition
nanorod
layer
dry etching
Prior art date
Application number
KR1020110016224A
Other languages
English (en)
Inventor
김상훈
우마르 아메드
황상운
알 하즈리 알리
Original Assignee
알 하즈리 알리
김상훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 하즈리 알리, 김상훈 filed Critical 알 하즈리 알리
Priority to KR1020110016224A priority Critical patent/KR20120096850A/ko
Publication of KR20120096850A publication Critical patent/KR20120096850A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 나노로드 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 나노로드를 원하는 영역에 형성시킬 수 있을 뿐만 아니라, 나노로드의 길이를 짧게는 수십 나노미터에서 길게는 수 마이크론 이상까지 조절가능 한 나노로드 제조 방법을 제공하는 데 있다.
이를 위해 기판층(10) 상부에 나노소재층(20)을 증착하는 나노소재층증착단계(S01); 상기 나노소재층(20) 상부에 금속층(30)을 증착하는 금속층증착단계(S02); 상기 금속층(30)에 열처리 및 플라즈마 처리를 하여 방울패턴(40)을 형성하는 방울패턴형성단계(S03); 상기 방울패턴(40)을 마스크(mask)로 하여 상기 금속층(30)을 건식식각하여 상기 방울패턴(40)의 하부에 나노로드(50)를 형성하는 건식식각단계(S04); 및, 상기 나노로드(50)의 상부에 잔존하는 방울패턴(40)을 제거하는 방울패턴제거단계(S05); 를 포함하여 형성되는 것을 특징으로 하는 나노로드 제조 방법을 개시한다.

Description

나노로드 제조 방법{NANO WIRE FABRICATION METHOD}
본 발명은 나노로드 제조 방법에 관한 것으로, 보다 상세하게는 대면적 기판 상부에 나노로드를 특정 영역에 형성하고, 나노로드의 길이를 원하는 대로 조절하여 나노로드를 이용하는 소자의 고집적화 및 대량 생산할 수 있는 나노로드 제조 방법에 관한 것이다.
나노로드는 수십에서 수백 나노미터의 직경을 가지면서 큰 종횡비를 가지는 나노크기의 구조체로서 이를 이용한 소자는 그 응용에 따라 전계효과트랜지스터(FET), 전계방출소자(FED), 발광다이오드(LED), 태양전지(Solar cell), 가스센서, 화학센서 및 바이오센서 등 여러 분야에 사용되고 있다.
이러한 나노로드의 합성은 크게 두 가지로 나눌 수 있는데, 이는 금속촉매를 사용하는 증기-액체-고체(vapor-liquid-solid, VLS) 메카니즘을 이용하는 기상법과 용액을 사용하는 액상법이 있다.
기상법은 높은 열을 이용하여 재료를 기체 상태로 만들고, 기체 상태의 원자들이 응축하면서 여러 형태의 나노로드를 합성하는 방법이다. 이 방법은 나노로드의 크기나 특성을 제어하고, 합성된 나노로드를 일정하게 정렬하는 것이 어렵다.
또한, 액상법에 의해 제조된 나노로드의 경우 기상법으로 합성한 나노로드에 비해 결함(defects)이 많아서 결정구조와 광학적 특성이 좋지 않고, 기상법과 마찬가지로 정렬 및 전극형성 공정이 어렵다는 문제점이 있다.
나노로드를 소자제조에 이용하기 위해서는 나노로드를 정렬시켜야 하는데 나노로드의 정렬방법으로서, 주로 전기영동(dielectricphoresis) 방법을 사용한다.
그러나, 이러한 전기영동 방법으로는 나노로드의 선택적 정렬이 어려운 것이 당업자들에게 잘 알려진 사실이다.
또한, 나노로드 정렬 후에는 전극 형성 방법으로 전자 빔 리소그라피(e-beam lithography) 방법을 사용하는데, 이러한 전자 빔 리소그라피를 구현하는 장비는 그 가격이 매우 고가이고, 전자 빔에 의한 나노로드 손상으로 인해 제작 단가가 높으며, 생산 속도가 매우 느려 수율이 낮으므로 대면적화 및 대량생산에 어려움이 있는 문제점이 있다.
본 발명의 기술적 과제는 나노로드를 원하는 영역에 형성시킬 수 있을 뿐만 아니라, 나노로드의 길이를 짧게는 수십 나노미터에서 길게는 수 마이크론 이상까지 조절 가능한 나노로드 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 나노로드 제조 방법은 기판층(10) 상부에 나노소재층(20)을 증착하는 나노소재층증착단계(S01); 상기 나노소재층(20) 상부에 금속층(30)을 증착하는 금속층증착단계(S02); 상기 금속층(30)에 열처리 및 플라즈마 처리를 하여 방울패턴(40)을 형성하는 방울패턴형성단계(S03); 상기 방울패턴(40)을 mask로 하여 상기 나노소재층(20)을 건식식각하여 상기 방울패턴(40)의 하부에 나노로드(50)를 형성하는 건식식각단계(S04); 및, 상기 나노로드(50)의 상부에 잔존하는 방울패턴(40)을 제거하는 방울패턴제거단계(S05); 를 포함하여 형성되는 것을 특징으로 한다.
이 경우, 상기 기판층(10)은 Si, GaN, Metal, Metal Oxide, Semiconducting materials, Al2O3, Glass, Quartz 및 Flexible polymer 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 또한, 상기 언급한 기판층은 일반적인 소재로써 본 특허에서 대표적으로 언급한 물질에만 국한되는 것은 아니다.
또한, 상기 언급한 나노소재층(20)은 실질적인 나노로드를 구성하는 기본 나노소재 물질로써 본 특허에서 대표적으로 언급한 물질인 산화아연 물질에만 국한되지는 않는다. 본 발명에 사용가능 한 나노소재는 상기 수직 성장될 수 있는 또한 종횡비가 큰 나노로드를 구성할 수 있는 모든 종류의 나노소재가 사용가능하며, 구체적인 예로 반도체 박막으로 이용되는 ZnO, GaN, GaAs, SiC, SnO2, GaP, InP, Si 및 metal doped DLC 등을 들 수 있다. 이 경우, 상기 나노소재층 증착단계(S01)에서 사용되는 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법일 수 있다.
상기 금속층증착단계(S02)에서 상기 금속층(30)을 증착시키는 증착 방법은 리액티브 스퍼터링 (reactive sputtering), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 열증착법 (thermal evaporator) 및 일렉트론빔 증착법 (E-beam evaporator) 가운데 선택되는 어느 하나의 방법일 수 있다.
여기서, 상기 건식식각단계(S04)에서 상기 금속층(30)을 건식식각하는 방법은 플라즈마 식각장치 (ICP etcher, ECR etcher, Helicon type etcher 및 RIE etcher)를 이용하여 건식식각할 수 있다.
또한, 상기 건식식각단계(S04)에서는 상기 금속층(30)을 건식식각 시 금속층(30)의 상부공간에 배치되는 타켓(70)의 평판면 각도와 상기 금속층(30)의 평탄면 각도를 조절하여, 상기 방울패턴(40)의 하부에 나노로드(50)를 상기 기판층(10) 상부에 수직, 사선 또는, 곡선 가운데 선택되는 형상으로 성장시킬 수 있다.
본 발명은 마스크로 이용되는 정렬된 방울패턴(40)을 이용하여 나노로드를 제조하게 되므로, 패턴의 정렬이 간단하여 종래의 기상법 및 액상법과 달리 고수율로 웨이퍼 단위의 나노로드를 제공할 수 있는 효과가 있다.
또한, 본 발명은 건식식각 공정에서 방울패턴(40)을 마스크로 이용함에 따라 나노로드의 직경 및 이격거리를 원하는 대로 조절하고 나노로드를 선택적으로 배열할 수 있어 이에 따라 제조된 응용 소자들의 고집적화 및 대량생산이 가능한 효과가 있다.
또한, 본 발명은 금속의 방울패턴(40)을 이용한 식각공정 시 타켓의 각도를 조절하여 나노로드의 모양을 직선, 곡선 등 다양하게 제조할 수 있는 효과가 있다.
또한, 본 발명은 나노로드 제조과정에서 반도체 물질(나노소재로 형성된 층) 및 금속 박막을 증착 할 때 불순물을 적절하게 첨가시킴으로써 원하는 전기적 특성(p-type 또는 n-type)을 갖는 나노로드를 제조할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 나노로드 제조 방법의 순서도.
도 2 내지 도 6은 도 1에 도시된 나노로드 제조 방법의 각각의 공정 단계들에 의해 생성되는 반도체 기판의 부분 단면도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다. 본 명세서에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
이하에서는 본 발명의 일 실시예에 따른 나노로드 제조 방법을 이루는 각각의 단계들에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 나노로드 제조 방법의 순서도이고, 도 2 내지 도 6은 도 1에 도시된 나노로드 제조 방법의 각각의 공정 단계들에 의해 생성되는 반도체 기판의 부분 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 나노로드 제조 방법은 나노소재층증착단계(S01), 금속층증착단계(S02), 방울패턴형성단계(S03), 건식식각단계(S04) 및, 방울패턴제거단계(S05)를 포함하여 형성된다.
상기 나노소재층증착단계(S01)는 도 2에 도시된 바와 같이, 기판층(10) 상부에 나노소재층(20)을 증착하는 단계이다. 이 경우, 상기 기판층(10)은 Si, GaN, Metal, Metal Oxide, Semiconducting materials, Al2O3, Glass, Quartz 및 Flexible polymer 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 또한, 상기 언급한 기판층은 일반적인 소재로써 본 특허에서 대표적으로 언급한 물질에만 국한되는 것은 아니다. 여기서, 기판층(10)은 반도체 소자의 하부 베이스를 형성하는 역할을 하며, 나노소재층(20)은 이후의 공정을 통해 나노로드를 형성하기 위한 층이다. 이 경우, 나노소재층(20)의 두께는 이후의 공정을 통해 형성되는 나노로드의 길이에 해당하게 되므로, 나노소재층(20)의 증착 두께를 조절하여 나노로드의 길이를 조절할 수 있게 된다. 나노소재층(20)은 나노로드를 형성하는 나노소재로서 반도체 박막으로 이용할 수 있는 ZnO, GaN, GaAs, SiC, SnO2, GaP, InP, Si 및 metal doped DLC 등의 재료를 대표적으로 예를 들 수 있다. 하지만, 본 실시예에서 나노로드를 형성하는 나노소재의 종류를 상기 언급한 물질에만 한정하는 것은 아니다. 이 경우, 상기 나노소재층 증착단계(S01)에서 사용되는 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법일 수 있다. 본 실시예에서 나노로드를 형성하는 나노소재의 증착방법을 상기 방법에만 한정하는 것은 아니다.
상기 금속층증착단계(S02)는 나노소재층(20) 상부에 금속층(30)을 증착하는 단계이다. 이 경우, 금속층(30)은 박막으로서 Ni, Pt, Pd, Au, Ag 및, Cu 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 본 실시예에서 금속층을 형성하는 소재의 종류를 상기 언급한 물질에만 한정하는 것은 아니다. 여기서, 금속층(30)은 방울패턴(40)을 형성하기 위한 층으로써, 반도체 소자자체로 이용되는 경우와, 소자의 배선으로 이용되는 경우에 상기한 재질 중에 어느 하나로 형성될 수 있다. 이 경우, 금속층(30)을 증착시키는 증착 방법은 리액티브 스퍼터링 (reactive sputtering), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 열증착법 (thermal evaporator) 및 일렉트론빔 증착법 (E-beam evaporator) 가운데 선택되는 어느 하나의 방법일 수 있다. 본 실시예에서 금속층을 형성하는 증착방법을 상기 방법에만 한정하는 것은 아니다.
상기 방울패턴형성단계(S03)는 금속층(30)을 열처리하여 일부 용융시킨상태에서 플라즈마 처리를 하여 금속층(30)을 나노단위의 크기를 가지는 방울(droplet)모양의 서로 간에 이격되어 형성되는 방울패턴(40)으로 형성하는 단계이다. 이 경우, 방울패턴(40)의 각 방울(droplet)들의 직경과 각 방울들의 이격거리는 이후 공정에 의해 형성될 나노로드의 직경 및 이격폭과 대응하게 되므로, 각 방울(droplet)들의 직경과 각 방울들의 이격거리를 조절하여 나노로드의 직경 및 이격폭을 조절할 수 있게 된다. 이 경우, 열처리 방법은 급속열처리장치 (Rapid Thermal Annealing System) 및 가열로 (Furnace) 등이 사용될 수 있고, 플라즈마처리 방법은 플라즈마유도식각장비 (ICP etcher) 및 플라즈마증강증착장비 (PECVD) 등이 사용될 수 있다. 본 실시예에서 방울패턴(40)을 형성하는 방법을 상기 방법에만 한정하는 것은 아니다.
상기 건식식각단계(S04)는 방울패턴(40)을 마스크(mask)로 하여 나노소재층(20)을 건식식각하여 방울패턴(40)의 하부에 나노로드(50)를 형성하는 단계이다. 이 경우, 나노소재층(20)은 탑 다운(top-down)방식으로 건식식각되어 수직 성장된 나노로드(50)를 형성하게 된다. 여기서, 건식식각에 사용되는 식각 가스는 타겟물질(박막)과 선택비가 확보된 가스를 사용할 수 있다. 본 실시예에서는 나노소재층(20)에 관한 박막을 기준하고 있으므로 수소(H2)나 탄화수소(CH4)계열의 가스를 이용하나, 본 실시예에서 가스의 건식시각에 이용되는 가스의 종류를 한정하는 것은 아니다.
여기서, 상기 건식식각단계(S04)에서 금속층(30)을 건식식각하는 방법은 플라즈마 식각장치 (ICP etcher, ECR etcher, Helicon type etcher 및 RIE etcher)를 이용하여 건식 식각할 수 있다.
또한, 건식식각단계(S04)는 타켓(70)의 평탄면과 금속층(30)의 상부면 사이의 배치 각도를 적절히 조절할 수 있는데, 이 경우, 타켓(70)은 방울패턴(40)의 하부에 형성되는 나노로드(50)를 수직하게 또는 비스듬히 식각하게 됨으로써 나노로드(50)를 수직한 형상에 한정하지 않고, 사선형태나 곡선형태의 나노로드를 제조할 수 도 있다.
상기 방울패턴제거단계(S05)는 나노로드(50)의 상부에 잔존하는 방울패턴(40)을 제거하는 단계이다. 여기서 방울패턴(40)을 제거하는 방법으로는 건식식각을 통해 선택적 식각 방법을 이용하거나 화학기계적연마(Chemical Mechanical Polishing: CMP) 및 FIB (Focus Ion Beam)을 이용해 물리적으로 제거할 수 있다. 본 실시예에서 나노로드 상부에 잔존하는 방울패턴(40)을 제거하는 방법을 상기 방법에만 한정하는 것은 아니다.
여기서, 상기한 모든 공정은 웨이퍼 단위로 진행할 수 있으며, 패턴 정렬은 마스크로 이용되는 정렬된 방울패턴(40)과 나노로드(50)의 패턴을 이용해 정렬시킬 수 있기 때문에 종래의 액상법, 기상법 및, 전기영동 방법에 비해 공정이 매우 간단해지게 된다.
이와 같이, 본 발명의 일 실시예에 따른 나노로드 제조방법은 종래의 방법(기상법 및 액상법)과 달리 고 수율로 웨이퍼 단위의 나노로드 제조가 가능하게 된다.
또한, 본 발명의 일 실시예에 따른 나노로드 제조방법은 건식식각공정에서 방울패턴(40)을 마스크로 이용함에 따라 나노로드의 직경 및 이격거리를 원하는 대로 조절하고 나노로드를 선택적으로 배열할 수 있어 이에 따라 제조된 응용 소자들의 고집적화 및 대량생산이 가능하게 된다.
이 경우, 나노로드 제조과정에서 반도체 물질 및 금속 박막을 증착할 때 불순물을 적절하게 첨가시킴으로써 원하는 전기적 특성(p-type 또는 n-type)을 갖는 나노로드를 제조할 수 있고, 또한, 상기 나노로드를 이용해 소자제조에도 응용가능하다.
본 발명의 일 실시예에 의해 제조된 나노로드 소자는 전계효과트랜지스터(FET), 발광다이오드(LED), 바이오센서, 화학센서, 가스센서, 태양전지(solar cell), 유연성디스필레이(Flexible display) 소자 등에 적용이 가능하다.
상기한 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 청구범위가 전술한 실시예들로 한정되는 것은 아니다.
따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
10 : 기판층
20 : 나노소재층
30 : 금속층
40 : 방울패턴
50 : 나노로드
70 : 타켓

Claims (8)

  1. 기판층(10) 상부에 나노소재층(20)을 증착하는 나노소재층증착단계(S01);
    상기 나노소재층(20) 상부에 금속층(30)을 증착하는 금속층증착단계(S02);
    상기 금속층(30)에 열처리 및 플라즈마 처리를 하여 방울패턴(40)을 형성하는 방울패턴형성단계(S03);
    상기 방울패턴(40)을 마스크(mask)로 하여 상기 금속층(30)을 건식식각하여 상기 방울패턴(40)의 하부에 나노로드(50)를 형성하는 건식식각단계(S04); 및,
    상기 나노로드(50)의 상부에 잔존하는 방울패턴(40)을 제거하는 방울패턴제거단계(S05); 를 포함하여 형성되는 것을 특징으로 하는 나노로드 제조 방법.
  2. 제1항에 있어서,
    상기 기판층(10)은 Si, Al2O3, Glass, Quartz 및, Flexible polymer 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노로드 제조 방법.
  3. 제1항에 있어서,
    상기 나노로드를 형성할 수 있는 나노소재층(20)은 반도체 박막으로 이용되는 ZnO, GaN, GaAs, SiC, SnO2, GaP, InP, Si 및, metal doped DLC 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노로드 제조 방법.
  4. 제1항에 있어서,
    상기 나노소재층 증착단계(S01)에서 사용되는 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법인 것을 특징으로 하는 나노로드 제조 방법.
  5. 제1항에 있어서,
    상기 금속층(30)은 Ni, Pt, Pd, Au, Ag 및, Cu 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노로드 제조 방법.
  6. 제1항에 있어서,
    상기 금속층증착단계(S02)에서 상기 금속층(30)을 증착시키는 증착 방법은 원자층 증착법, 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법인 것을 특징으로 하는 나노로드 제조 방법.
  7. 제1항에 있어서,
    상기 건식식각단계(S04)에서 상기 금속층(30)을 건식식각하는 방법은 플라즈마 식각장치 (ICP etcher, ECR etcher, Helicon type etcher 및 RIE etcher)를 이용하여 건식식각하는 것을 특징으로 하는 나노전극 제조 방법.
  8. 제1항에 있어서,
    상기 건식식각단계(S04)에서는 상기 금속층(30)을 건식식각 시 금속층(30)의 상부공간에 배치되는 타켓(70)의 평판면 각도와 상기 금속층(30)의 평탄면 각도를 조절하여, 상기 방울패턴(40)의 하부에 나노로드(50)를 상기 기판층(10) 상부에 수직, 사선 또는, 곡선 가운데 선택되는 형상으로 성장시키는 것을 특징으로 하는 나노로드 제조 방법.
KR1020110016224A 2011-02-23 2011-02-23 나노로드 제조 방법 KR20120096850A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110016224A KR20120096850A (ko) 2011-02-23 2011-02-23 나노로드 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110016224A KR20120096850A (ko) 2011-02-23 2011-02-23 나노로드 제조 방법

Publications (1)

Publication Number Publication Date
KR20120096850A true KR20120096850A (ko) 2012-08-31

Family

ID=46886664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016224A KR20120096850A (ko) 2011-02-23 2011-02-23 나노로드 제조 방법

Country Status (1)

Country Link
KR (1) KR20120096850A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114556A (ko) 2017-04-10 2018-10-19 포항공과대학교 산학협력단 플라즈마를 이용한 나노 로드의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114556A (ko) 2017-04-10 2018-10-19 포항공과대학교 산학협력단 플라즈마를 이용한 나노 로드의 제조 방법

Similar Documents

Publication Publication Date Title
US9139914B2 (en) Three-dimensional copper nanostructure and fabrication method thereof
CN108557758B (zh) 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
KR101626181B1 (ko) 그라핀 필름의 제어된 성장 방법
US9108850B2 (en) Preparing nanoparticles and carbon nanotubes
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
CA2989727C (en) Network of nanostructures as grown on a substrate
US20050188444A1 (en) Method of horizontally growing carbon nanotubes and device having the same
US9287359B1 (en) Oriented bottom-up growth of armchair graphene nanoribbons on germanium
US9111775B2 (en) Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
KR101620981B1 (ko) 기판 식각 방법
KR100388433B1 (ko) 금속 나노선의 제조방법
CN104966666B (zh) 一种氮化物纳米线的制作方法
US9761669B1 (en) Seed-mediated growth of patterned graphene nanoribbon arrays
KR100971587B1 (ko) 정렬된 나노와이어의 제조방법 및 나노와이어 응용소자
JP2007182349A (ja) ナノチューブと量子ドットの製造方法
KR20120096850A (ko) 나노로드 제조 방법
KR101199753B1 (ko) 나노전극 제조 방법
CN103757693B (zh) 一种GaN纳米线的生长方法
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
KR20120097241A (ko) 나노로드 제조 방법
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
KR100972913B1 (ko) 반도체 소자의 제조 방법
Yang Fabrication and characterization of silicon nanowires for devices applications compatible with low temperature (≤ 300˚ C) flexible substrates
JP2004250314A (ja) GaN単結晶基板、窒化物系半導体エピタキシャル基板、電界放出型陰極装置、フィールドエミッション表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application