KR20230078009A - 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법 - Google Patents

그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230078009A
KR20230078009A KR1020210165319A KR20210165319A KR20230078009A KR 20230078009 A KR20230078009 A KR 20230078009A KR 1020210165319 A KR1020210165319 A KR 1020210165319A KR 20210165319 A KR20210165319 A KR 20210165319A KR 20230078009 A KR20230078009 A KR 20230078009A
Authority
KR
South Korea
Prior art keywords
layer
graphene layer
mask film
hard mask
amorphous carbon
Prior art date
Application number
KR1020210165319A
Other languages
English (en)
Inventor
안성주
오세란
김연욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210165319A priority Critical patent/KR20230078009A/ko
Priority to US17/870,309 priority patent/US20230170216A1/en
Priority to CN202211334930.1A priority patent/CN116190214A/zh
Priority to TW111141365A priority patent/TW202323567A/zh
Publication of KR20230078009A publication Critical patent/KR20230078009A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

하드 마스크 필름은, 반도체 장치의 제조를 위한 공정에 사용되는 하드 마스크 필름으로서, 제1 그래핀 레이어, 상기 제1 그래핀 레이어 상에 형성되는 제1 비정질 카본 레이어, 상기 제1 비정질 카본 레이어 상에 형성되는 제2 그래핀 레이어, 및 상기 제2 그래핀 레이어 상에 형성되는 제2 비정질 카본 레이어를 포함한다.

Description

그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법{HARD MASK FILM INCLUDING GRAPHENE LAYER INTERCALATED STRUCTURE AND MANUFACTURING METHOD THEREOF}
본 개시는 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법에 관한 것이다.
최근 반도체 산업은 수 내지 수십 나노미터 크기의 패턴을 갖는 초미세 기술로 발전하고 있다. 이러한 초미세 기술을 실현하기 위해서는 효과적인 리소그래피법이 요구된다. 리소그래피법은 일반적으로 반도체 기판 상부에 재료층을 형성하고 그 상부에 포토레지스트층을 코팅한 후 이를 노광 및 현상하여 포토레지스트 패턴을 형성한 후 이 포토레지스트 패턴을 마스크로 하여 재료층을 식각하는 과정을 포함한다.
형성하고자 하는 패턴의 크기가 감소됨에 따라 일반적인 리소그래피법만으로는 양호한 프로파일을 갖는 미세패턴을 형성하기가 어렵다. 이에 따라 식각하고자 하는 재료층과 포토레지스트막 사이에는 일명 "하드 마스크 필름(hard mask film)"이라고 불리우는 층을 형성하여 미세패턴을 형성할 수 있다. 하드 마스크 필름은 선택적 식각 과정을 통하여 포토레지스트의 미세패턴을 재료층으로 전사해주는 중간막으로서 작용한다.
반도체 소자가 고집적화되면서 재료층의 선폭은 점차적으로 좁아지는데 반하여 재료층의 높이는 그대로 유지되거나 또는 상대적으로 높아져서 재료층의 종횡비가 높아지게 되었다. 이러한 조건에서 식각 공정을 진행하여야 하므로 포토레지스트막 및 하드 마스크 필름 패턴의 높이를 증가시켜야 한다. 그러나 포토레지스트막 및 하드 마스크 필름 패턴의 높이를 증가시키는 데에는 한계가 있다. 그리고 선폭이 좁은 재료층을 얻기 위한 식각 과정에서 하드 마스크 필름 패턴이 손상되어 소자의 전기적 특성이 열화될 수 있다.
본 개시의 실시예들에 따른 과제는 하드 마스크 필름의 두께를 낮추면서도 식각 선택비가 유지되거나 개선될 수 있는 하드 마스크 필름을 제공하는 것이다.
본 개시의 실시예들에 따른 다른 과제는 하드 마스크 필름을 제조함에 있어 동일 챔버 내에서 하드 마스크 필름을 제조하는 방법을 제공하는 것이다.
본 개시의 실시예들에 따른 다른 과제는 하드 마스크를 식각하는 과정에서 플라즈마에 의해 형성되어 챔버 내 잔존하는 이온들을 최소화할 수 있는 하드 마스크 필름을 제공하는 것이다.
본 개시의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 마스크 필름은, 반도체 장치의 제조를 위한 공정에 사용되는 하드 마스크 필름으로서, 제1 그래핀 레이어, 상기 제1 그래핀 레이어 상에 형성되는 제1 비정질 카본 레이어, 상기 제1 비정질 카본 레이어 상에 형성되는 제2 그래핀 레이어, 및 상기 제2 그래핀 레이어 상에 형성되는 제2 비정질 카본 레이어를 포함한다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 마스크 필름의 제조 방법은, 반도체 장치의 제조를 위한 공정에 사용되는 하드 마스크 필름의 제조 방법으로서, 일 챔버 내에서 반도체 소자 상에 제1 그래핀 레이어를 형성하는 것, 및 상기 일 챔버 내에서 상기 제1 그래핀 레이어 상에 비정질 카본 레이어와 그래핀 레이어를 교차하여 반복적으로 형성하는 것을 포함한다.
상기 과제를 해결하기 위한 본 개시의 일 실시예에 따른 마스크 필름은, 수직 구조 낸드(VNAND) 플래시 메모리의 제조를 위한 식각 공정에 사용되는 하드 마스크 필름으로서, 제1 비정질 카본 레이어, 제2 비정질 카본 레이어, 및 상기 제1 비정질 카본 레이어와 상기 제2 비정질 카본 레이어 사이에 배치되는 그래핀 레이어를 포함하되, 상기 그래핀 레이어는 멀티층이고, 인접하는 레이어간 결합에 의한 단면상 카본(C)의 sp3결합을 포함하고, 상기 제1 비정질 카본 레이어, 상기 제 제2 비정질 카본 레이어, 및 상기 그래핀 레이어는 각각 CVD(chemical vapor deposition) 공정을 통해 동일 챔버에서 형성된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 개시의 실시예들에 따르면, 반도체 공정에서 얇은 두께의 하드 마스크 필름을 사용하더라도 식각 선택비가 유지되거나 개선될 수 있다.
또한, 인시츄(in-situ) 공정에 의해서 하드 마스크 필름을 제조함으로써 제조 비용/제조 시간을 절약할 수 있다.
또한, 하드 마스크 필름은 식각 과정에서 플라즈마에 의해 형성되어 챔버 내에 잔존하게 되는 이온들을 차징 트랩(charging trap)할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 개시의 일 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 2는 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제1 그래핀 레이어를 개략적으로 도시한 평면도 및 단면도이다.
도 3은 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제1 그래핀 레이어의 분광학 정보를 나타내는 그래프이다.
도 4는 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제2 그래핀 레이어를 개략적으로 도시한 단면도이다.
도 5 및 도 6은 각각 본 개시의 일 실시예에 따른 하드 마스크 필름의 제조 방법상 일 과정을 개략적으로 나타낸 도면들이다.
도 7은 본 개시의 일 실시예에 따른 하드 마스크 필름의 효과를 설명하기 위한 도면이다.
도 8은 본 개시의 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 9는 본 개시의 또 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 10은 본 개시의 또 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 1은 본 개시의 일 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다. 도 1에서 대한 설명의 편의를 위해, 증착 공정에서 하드 마스크 필름(10)의 하측에 배치되는 소자(예, 20)를 함께 도시했다.
일 실시예로, 하드 마스크 필름(10)은 반도체 장치를 제조하기 위한 식각 공정 등에서 이용될 수 있다.
일 실시예로, 하드 마스크 필름(10)은 반도체 공정에서 반도체 소자(20)의 상부에 직접 배치될 수 있다. 예를 들어, 하드 마스크 필름(10)을 이용하여 식각 공정의 대상이 되는 반도체 소자(20)는 기판을 포함하거나, 기판 상의 절연층, 메탈층 또는 몰드층을 포함할 수 있다.
예를 들어, 기판은 Si 또는 Ge과 같은 반도체로 이루어질 수 있다. 일부 실시예에서, 상기 기판은 Si, SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 일부 실시예에서, 상기 기판은 SOI(silicon on insulator) 구조를 가질 수 있다. 기판은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 기판은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
예를 들어, 몰드층은 실리콘 산화막을 포함할 수 있다. 예를 들어, 몰드층은 BPSG(Boro Phosphorous Silicate Glass), SOD(Spin On Dielectric), PSG(Phosphorous Silicate Glass), LPTEOS(Low Pressure Tetra Ethyl Ortho Silicate), 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)와 같은 물질을 포함할 수 있다.
일 실시예로, 반도체 소자(20)는 반도체 장치로서 수직 구조 낸드 플래시 메모리(VNAND Flash Memory)에 포함될 수 있다. 예를 들어, 수직 구조 낸드 플래시 메모리의 제조 과정(예, 식각 공정)에서 하드 마스크 필름(10)이 적용될 수 있다. 다른 실시예에서, 반도체 소자(20)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), NAND 플래시 메모리(Flash Memory), RRAM(Resistive Random Access Memory) 등과 같은 반도체 메모리 소자, MEMS(Micro Electro Mechanical Systems) 소자, 광전자(optoelectronic) 소자, CPU, 또는 DSP 등의 프로세서에 포함될 수도 있다.
일 실시예로, 하드 마스크 필름(10)은 제1 그래핀 레이어(110)(하부 그래핀 레이어), 상기 제1 그래핀 레이어(110) 상에 교차하여 반복적으로 적층된 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)(삽입 그래핀 레이어) 및 코팅층(130)을 포함할 수 있다. 예를 들어, 하나의 제2 그래핀 레이어(122)는 상부와 하부에 배치되는 비정질 카본 레이어(121)들 사이에 삽입된(intercalated) 형상 구조를 가지도록 구성될 수 있다.
일 실시예로, 하드 마스크 필름(10)에서 교차하여 반복적으로 적층된 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)(삽입 그래핀 레이어)의 최상층에는 비정질 카본 레이어(121)가 배치될 수 있다. 예를 들어, 교차하여 반복적으로 적층된 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)는 제1 비정질 카본 레이어(예, 최 하측의 121), 제2 그래핀 레이어(예, 최 하측의 122), 제2 비정질 카본 레이어(예, 제2 그래핀 레이어 상의 121), 제3 그래핀 레이어(예, 제2 비정질 카본 레이어 상의 122), 제3 비정질 카본 레이어(예, 제3 그래핀 레이어 상의 121), ?, 제n 그래핀 레이어(예, 최 상측의 122), 제n 비정질 카본 레이어(예, 제n 그래핀 레이어 상의 최 상측의 121) 순으로 적층되도록 구성될 수 있다. 여기서, n은 4 이상의 자연수이다.
일 실시예로, 제3 내지 제n 그래핀 레이어의 각 구성은 제2 그래핀 레이어(122)의 구성(예, 층의 개수, 카본의 결합 구조, 두께 등)과 동일할 수 있고, 제1 내지 제n 비정질 카본 레이어(121)(예, 카본의 결합 구조, 두께 등)의 각 구성은 모두 동일할 수 있다.
비정질 카본 레이어(121)는 "Amorphous Carbon Layer; ACL"라고 칭해질 수도 있다
일 실시예로, 코팅층(130)은 교차하여 반복적으로 적층된 비정질 카본 레이어(121)와 제2 그래핀 레이어(122) 상에 배치될 수 있다. 예를 들어, 코팅층(130)은 최상층에 배치되는 비정질 카본 레이어(121) 상에 배치될 수 있다.
일 실시예로, 코팅층(130)은 스핀-온 하드 마스크(Spin-On Hardmask: SOH) 물질을 사용하여 형성될 수 있다. 다른 실시예로, 하드 마스크 필름(10)에서 코팅층(130)은 생략될 수도 있다.
도 2는 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제1 그래핀 레이어를 개략적으로 도시한 평면도 및 단면도이다. 도 3은 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제1 그래핀 레이어의 분광학 정보를 나타내는 그래프이다.
도 1 내지 도 3을 참조하면, 일 실시예로, 하드 마스크 필름(10)의 하부에는 제1 그래핀 레이어(110)가 배치될 수 있다. 예를 들어, 제1 그래핀 레이어(110)는 반도체 소자(20)의 상부에 직접 배치될 수 있다.
제1 그래핀 레이어(110)는 그래핀을 포함한다. 그래핀은 단일층의 탄소 원자가 허니컴(honeycomb) 구조로 결합되어 있는 2차원의 카본(carbon; C) 물질이다.
일 실시예로, 제1 그래핀 레이어(110)는 반도체 소자(20) 상에 직성장시키는 방식으로 형성될 수 있다. 예를 들어, 우선 반도체 레이어 상면에 전처리(pre-treatment)로서 세정(cleaning)과 표면 활성화(surface activation) 공정이 수행될 수 있다. 그래핀의 직성장을 위한 핵 종자(nucleation seed)를 상대적으로 높은 밀도로 형성되도록, 저압(low pressure) 상태에서 카본 유량을 증가시킬 수 있다. 일 실시예로, 제1 그래핀 레이어(110)를 형성하기 위한 카본 유량은 비정질 카본 레이어(121)를 형성하기 위한 카본 유량 보다 낮을 수 있다. 또한, 제1 그래핀 레이어(110)를 형성하기 위한 압력 상태는 비정질 카본 레이어(121)를 형성하기 위한 압력 상태 보다 낮을 수 있다.
일 실시예로, 제1 그래핀 레이어(110)는 도 3에 도시된 것과 같이, 라만 분광학(Raman Spectroscopy) 상에서 D 피크와 2D 피크를 가지도록 구성될 수 있다.
일 실시예로, 제1 그래핀 레이어(110)는 단일층일 수 있다. 예를 들어, 제1 그래핀 레이어(110)의 두께는 5Å 내지 7Å일 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 제1 그래핀 레이어(110)는 멀티층일 수도 있다.
일 실시예로, 제1 그래핀 레이어(110)는 카본이 단면상 sp2 결합의 측부 성장 구조를 가지도록 구성될 수 있다.
도 4는 본 개시의 일 실시예에 따른 하드 마스크 필름에서 제2 그래핀 레이어를 개략적으로 도시한 단면도이다.
제2 그래핀 레이어(122)는 그래핀을 포함한다.
도 4를 참조하면, 일 실시예로, 제2 그래핀 레이어(122)는 멀티층일 수 있다. 일 실시예로, 제2 그래핀 레이어(122)는 5 내지 6 레이어를 가진 멀티층일 수 있다. 예를 들어, 제2 그래핀 레이어(122)의 두께는 25Å 내지 40Å일 수 있다. 다만, 실시예가 이에 제한되지 않고, 제2 그래핀 레이어(122)는 2 내지 20 레이어 사이에서 선택되는 멀티층일 수도 있다.
일 실시예로, 제2 그래핀 레이어(122)의 두께는 제1 그래핀 레이어(110)의 두께와 상이할 수 있다. 예를 들어, 제2 그래핀 레이어(122)의 두께는 제1 그래핀 레이어(110)의 두께보다 더 두꺼울 수 있다.
일 실시예로, 제2 그래핀 레이어(122)는 비정질 카본 레이어(121) 상에 직성장시키는 방식으로 형성될 수 있다. 예를 들어, 우선 반도체 레이어 상면에 전처리(pre-treatment)로서 세정(cleaning)과 표면 활성화(surface activation) 공정이 수행될 수 있다. 그래핀의 직성장을 위한 핵 종자(nucleation seed)를 상대적으로 높은 밀도로 형성되도록, 저압(low pressure) 상태에서 카본 유량을 증가시킬 수 있다. 일 실시예로, 제2 그래핀 레이어(122)를 형성하기 위한 카본 유량은 비정질 카본 레이어(121)를 형성하기 위한 카본 유량 보다 낮을 수 있다. 또한, 제2 그래핀 레이어(122)를 형성하기 위한 압력 상태는 비정질 카본 레이어(121)를 형성하기 위한 압력 상태 보다 낮을 수 있다.
일 실시예로, 제2 그래핀 레이어(122)는 카본이 단면상 수직 방향으로 형성되는 결합을 포함하는 sp3 결합 구조를 가지도록 구성될 수 있다. 예를 들어, 멀티층을 구성하는 각 그래핀 단일성 사이에 수직으로 결합이 형성될 수 있다. 따라서, 단일층 내에서 수평 방향으로 인접하는 카본 사이에서 형성되는 결합과 단일층 간 수직 방향으로 인접하는 카본 사이에서 형성되는 결합에 의해, 제2 그래핀 레이어(122)에서 단면상으로 sp3 결합 구조가 관찰될 수 있다.
제2 그래핀 레이어(122)가 sp3 결합 구조를 가지므로, 비정질 카본 레이어(121) 대비 식각 선택비가 뛰어날 수 있다. 본 실시예에 따른 하드 마스크 필름(10)은 복수의 제2 그래핀 레이어(122)를 가지므로, 비정질 카본 레이어(121)로만 형성된 마스크 필름 대비 식각 선택비가 뛰어날 수 있다.
일 실시예로, 제2 그래핀 레이어(122)는 라만 분광학(Raman Spectroscopy) 상에서 D 피크와 2D 피크를 가지도록 구성될 수 있다.
하드 마스크 필름(10)은 비정질 카본 레이어(121)로만 형성된 마스크 필름 대비 더 얇은 두께를 가질 수 있다. 이에 따라, 하드 마스크 필름(10)은 카본 레이어로만 형성된 마스크 필름 대비 식각 선택비가 개선될 수 있다.
다음으로, 하드 마스크 필름(10)의 제조 방법에 대해 설명하기로 한다.
도 5 및 도 6은 각각 본 개시의 일 실시예에 따른 하드 마스크 필름의 제조 방법상 일 과정을 개략적으로 나타낸 도면들이다.
도 5 및 도 6을 참조하면, 반도체 소자(20) 상에 제1 그래핀 레이어(110)가 형성될 수 있다. 이후, 제1 그래핀 레이어(110) 상에 비정질 카본 레이어(121)가 형성될 수 있다. 이후, 비정질 카본 레이어(121) 상에 제2 그래핀 레이어(122)가 형성될 수 있다. 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)는 교차하여 반복적으로 적층될 수 있다.
일 실시예로, 제1 그래핀 레이어(110) 및 교차하여 반복적으로 형성되는 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)는 각각 CVD(chemical vapor deposition) 공정을 통해 형성될 수 있다.
일 실시예로, 제1 그래핀 레이어(110) 및 교차하여 반복적으로 형성되는 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)는 인시츄(in-situ) 공정에 의해서 형성될 수 있다. 예를 들어, 하나의 챔버(30) 내에서 다른 챔버로 이동 없이 제1 그래핀 레이어(110), 비정질 카본 레이어(121) 및 제2 그래핀 레이어(122)가 형성될 수 있다. 예를 들어, 제1 그래핀 레이어(110), 비정질 카본 레이어(121) 및 제2 그래핀 레이어(122)는 하나의 챔버(30)에서 형성될 수 있다. 예를 들어, 상기 하나의 챔버(30)에서 복수 회의 CVD 공정을 수행하여, 제1 그래핀 레이어(110), 비정질 카본 레이어(121) 및 제2 그래핀 레이어(122)가 형성될 수 있다. 제1 그래핀 레이어(110), 비정질 카본 레이어(121) 및 제2 그래핀 레이어(122) 모두 카본을 포함하므로, 하나의 챔버(30) 내에서 형성 가능하다.
다만, 실시예가 이에 제한되는 것은 아니고, 하드 마스크 필름(10)은 익스시츄(ex-situ) 공정에 의해서 형성될 수도 있다. 예를 들어, 제1 그래핀 레이어(110), 비정질 카본 레이어(121) 및 제2 그래핀 레이어(122) 중 일부는 다른 챔버에서 제조될 수도 있다.
일 실시예로, 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)를 각각 형성하기 위한 압력 범위는 5 Torr 이하일 수 있다. 일 실시예로, 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)를 각각 형성하기 위한 카본 유량은 1000 sccm 이하일 수 있다. 이때 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)를 각각 형성하기 위한 카본 전구체(precursor)는 기체, 고체 또는 액체 상태일 수 있다. 일 실시예로, 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)를 각각 형성하기 위한 온도 범위는 100˚C 내지 1000˚C일 수 있다.
명확히 도시하진 않았지만, 제1 그래핀 레이어(110)를 형성한 이후 비정질 카본 레이어(121)를 형성하기 전, 비정질 카본 레이어(121)를 형성한 이후 제2 그래핀 레이어(122)를 형성하기 전, 및 2 그래핀 레이어를 형성한 이후 비정질 카본 레이어(121)를 형성하기 전에 각각 퍼지(purge)/펌프(pump) 과정을 거칠 수 있다.
도 7은 본 개시의 일 실시예에 따른 하드 마스크 필름의 효과를 설명하기 위한 도면이다.
일 실시예로, 하드 마스크 필름(10)을 이용하는 식각 공정은 플라즈마 프로세싱을 포함한다. 예를 들어, 챔버(30) 내로 반도체 기판들을 프로세싱(식각)하기 위한 플라즈마로 프로세스 가스를 여기시킨다. 플라즈마는 높은 운동 에너지를 갖는 이온(ion)들을 함유할 수 있다. 반도체 장치를 제조하기 위해서 동일한 챔버(30) 내에서 복수회의 식각 공정이 수행될 수 있다. 한편, 각 식각 공정이 수행된 이후, 챔버(30) 내에는 플라즈마에 의해 형성된 이온들이 남게될 수 있다. 여기서, 플라즈마는 CCP(Capacitively Coupled Plasma), ICP(Inductively Coupled Plasma), 하이브리드 플라즈마(Hybrid Plasma(ICP+CCP)), 또는 마이크로파(Microwave)를 포함할 수 있다.
도 7을 참조하면, 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)는 챔버(30) 내 잔존하는 이온들을 흡착하는 차징 트랩(charging trap)의 기능을 포함할 수 있다. 예를 들어, 하드 마스크 필름(10)을 형성하기 위해 수행되는 식각 공정에서 플라즈마가 이용되고, 제1 그래핀 레이어(110) 및 제2 그래핀 레이어(122)는 플라즈마에 의해 챔버(30) 내 잔존하는 이온들을 차징 트랩할 수 있다. 따라서, 챔버(30) 내에서 이어지는(연속하는) 공정은 이전의 공정에 따른 잔존물(이온)의 영향이 줄어들어, 공정의 정확도가 증가될 수 있다.
다음으로, 다른 실시예에 따른 하드 마스크 필름에 대해 설명하기로 한다. 이하, 도 1 내지 도 7과 도면상의 동일한 구성 요소에 대해서는 설명을 생략하고, 동일하거나 유사한 참조 부호를 사용하였다.
도 8은 본 개시의 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 8을 참조하면, 본 실시예에 따른 하드 마스크 필름(10_1)은 도 1의 실시예에 따른 하드 마스크 필름(10)과 대비하여 제1 그래핀 레이어(110)가 생략된 점에서 그 차이가 있다.
일 실시예로, 하드 마스크 필름(10_1)은 교차하여 반복적으로 적층된 비정질 카본 레이어(121)와 제2 그래핀 레이어(122)를 포함할 수 있다. 예를 들어, 하드 마스크 필름(10_1)은 제1 비정질 카본 레이어(예, 최 하측의 121), 제2 그래핀 레이어(예, 최 하측의 122), 제2 비정질 카본 레이어(예, 제2 그래핀 레이어 상의 121), 제3 그래핀 레이어(예, 제2 비정질 카본 레이어 상의 122), 제3 비정질 카본 레이어(예, 제3 그래핀 레이어 상의 121), …, 제n 그래핀 레이어(예, 최 상측의 122), 제n 비정질 카본 레이어(예, 제n 그래핀 레이어 상의 최 상측의 121) 순으로 교차 적층되도록 구성될 수 있다. 일 실시예로, 하드 마스크 필름(10_1)의 최 하측에 배치되는 상기 제1 비정질 카본 레이어(예, 최 하측의 121)는 반도체 공정에서 반도체 소자(20) 상에 직접 배치될 수 있다.
일 실시예로, 제3 내지 제n 그래핀 레이어의 각 구성은 제2 그래핀 레이어(122)의 구성(예, 층의 개수, 카본의 결합 구조, 두께 등)과 동일할 수 있고, 제1 내지 제n 비정질 카본 레이어(121)(예, 카본의 결합 구조, 두께 등)의 각 구성은 모두 동일할 수 있다.
본 실시예에 따른 하드 마스크 필름(10_1)은 도 1의 실시예에 따른 하드 마스크 필름(10)과 대비하여 제1 그래핀 레이어(110)가 생략하여 더 얇은 두께로 제조될 수 있다. 이에 따라, 식각 선택비가 개선될 수 있다.
도 9는 본 개시의 또 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 9를 참조하면, 본 실시예에 따른 하드 마스크 필름(10_2)은 도 1의 실시예에 따른 하드 마스크 필름(10)과 대비하여 제2 그래핀 레이어(122)가 생략된 점에서 그 차이가 있다.
일 실시예로, 하드 마스크 필름(10_2)은 제1 그래핀 레이어(110), 제1 그래핀 레이어(110) 상에 배치되는 비정질 카본 레이어(121) 및 비정질 카본 레이어(121) 상에 배치되는 코팅층(130)을 포함할 수 있다. 여기서, 제1 그래핀 레이어(110)는 단일층 또는 멀티층일 수 있다.
도 10은 본 개시의 또 다른 실시예에 따른 하드 마스크 필름의 개략적인 단면도이다.
도 10을 참조하면, 본 실시예에 따른 하드 마스크 필름(10_3)은 도 1의 실시예에 따른 하드 마스크 필름(10)과 대비하여 하드 마스크 필름(10_3)을 구성하는 제2 그래핀 레이어(122)들의 적어도 일부가 다른 두께를 가질 수 있는 점에서 그 차이가 있다.
일 실시예로, 마스크 필름(10_3)을 구성하는 복수의 제2 그래핀 레이어(122)들 중 일부는 다른 일부와 대비하여 다른 개수의 레이어로 구성될 수 있다. 따라서, 마스크 필름(10_3)을 구성하는 복수의 제2 그래핀 레이어(122)들 중 상기 일부는 다른 일부와 대비하여 다른 두께를 가질 수 있다.
일부 실시예에서, 마스크 필름(10_3)을 구성하는 복수의 제2 그래핀 레이어(122)들 중 일부는 단일층일 수도 있다.
명확히 도시하진 않았지만, 일부 실시예에서, 마스크 필름(10_3)을 구성하는 복수의 비정질 카본 레이어(121)들 중 일부는 다른 일부와 대비하여 다른 두께를 가질 수도 있다.
이상, 첨부된 도면을 참조하여 본 개시의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
10: 하드 마스크 필름 110: 제1 그래핀 레이어
121: 비정질 카본 레이어 122: 제2 그래핀 레이어들
130: 코팅층 20: 반도체 소자
30: 챔버

Claims (10)

  1. 반도체 장치의 제조를 위한 공정에 사용되는 하드 마스크 필름으로서,
    제1 그래핀 레이어;
    상기 제1 그래핀 레이어 상에 형성되는 제1 비정질 카본 레이어;
    상기 제1 비정질 카본 레이어 상에 형성되는 제2 그래핀 레이어; 및
    상기 제2 그래핀 레이어 상에 형성되는 제2 비정질 카본 레이어를 포함하는, 하드 마스크 필름.
  2. 제1 항에 있어서,
    상기 제2 그래핀 레이어는 멀티층인, 하드 마스크 필름.
  3. 제2 항에 있어서,
    상기 제2 그래핀 레이어는 단면상 카본의 sp3결합을 포함하는 하드 마스크 필름.
  4. 제2 항에 있어서,
    상기 제2 그래핀 레이어는 5 내지 6 레이어를 가지는, 하드 마스크 필름.
  5. 제1 항에 있어서,
    상기 제2 그래핀 레이어의 두께는 상기 제1 그래핀 레이어의 두께와 상이한, 하드 마스크 필름.
  6. 제5 항에 있어서,
    상기 제1 그래핀 레이어의 두께는 5Å 내지 7Å이고, 및
    상기 제2 그래핀 레이어의 두께는 25Å 내지 40Å인, 하드 마스크 필름.
  7. 제1 항에 있어서,
    상기 제1 그래핀 레이어, 상기 제1 비정질 카본 레이어, 상기 제2 그래핀 레이어 및 상기 제2 비정질 카본 레이어는 각각 CVD(chemical vapor deposition) 공정을 통해 형성되는, 하드 마스크 필름.
  8. 제7 항에 있어서,
    상기 제1 그래핀 레이어, 상기 제1 비정질 카본 레이어, 상기 제2 그래핀 레이어 및 상기 제2 비정질 카본 레이어는 동일 챔버에서 차례로 형성되는, 하드 마스크 필름.
  9. 반도체 장치의 제조를 위한 공정에 사용되는 하드 마스크 필름의 제조 방법으로서,
    일 챔버 내에서 반도체 소자 상에 제1 그래핀 레이어를 형성하는 것; 및
    상기 일 챔버 내에서 상기 제1 그래핀 레이어 상에 비정질 카본 레이어와 그래핀 레이어를 교차하여 반복적으로 형성하는 것을 포함하는, 하드 마스크 필름의 제조 방법.
  10. 제9 항에 있어서,
    상기 교차하여 반복적으로 형성하는 것은:
    상기 제1 그래핀 레이어 상에 제1 비정질 카본 레이어를 형성하는 것;
    상기 일 챔버 내에서 상기 제1 비정질 카본 레이어 상에 제2 그래핀 레이어를 형성하는 것; 및
    상기 일 챔버 내에서 상기 제2 그래핀 레이어 상에 제2 비정질 카본 레이어를 형성하는 것을 포함하는, 하드 마스크 필름의 제조 방법. 하드 마스크 필름의 제조 방법.
KR1020210165319A 2021-11-26 2021-11-26 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법 KR20230078009A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210165319A KR20230078009A (ko) 2021-11-26 2021-11-26 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법
US17/870,309 US20230170216A1 (en) 2021-11-26 2022-07-21 Hard mask film including graphene layer intercalated structure and manufacturing method thereof
CN202211334930.1A CN116190214A (zh) 2021-11-26 2022-10-28 包括石墨烯层插入结构的硬掩模膜及其制造方法
TW111141365A TW202323567A (zh) 2021-11-26 2022-10-31 包含石墨烯層插層結構的硬罩幕膜及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210165319A KR20230078009A (ko) 2021-11-26 2021-11-26 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230078009A true KR20230078009A (ko) 2023-06-02

Family

ID=86446821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210165319A KR20230078009A (ko) 2021-11-26 2021-11-26 그래핀 레이어가 삽입된 구조를 포함하는 하드 마스크 필름 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230170216A1 (ko)
KR (1) KR20230078009A (ko)
CN (1) CN116190214A (ko)
TW (1) TW202323567A (ko)

Also Published As

Publication number Publication date
US20230170216A1 (en) 2023-06-01
TW202323567A (zh) 2023-06-16
CN116190214A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US9397152B2 (en) Multilayer MIM capacitor
US8592939B2 (en) Semiconductor device and manufacturing method thereof
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
JP7122061B2 (ja) エアギャップ形成プロセス
KR20200067214A (ko) 반도체 디바이스 및 그 제조 방법
CN103227101B (zh) 半导体器件及其制造方法
TW201901746A (zh) 基本無缺陷的多晶矽閘極陣列
US11373880B2 (en) Creating different width lines and spaces in a metal layer
US7910487B2 (en) Reverse masking profile improvements in high aspect ratio etch
US20230170216A1 (en) Hard mask film including graphene layer intercalated structure and manufacturing method thereof
TWI803122B (zh) 具有高深寬比之微金屬線的製備方法
US20220235461A1 (en) Method of area-selective deposition and method of fabricating an electronic device using the same
CN112687524B (zh) 一种晶圆弯曲度调整方法
TW202213456A (zh) 半導體結構的製作方法
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
US20240112887A1 (en) In-Situ Adsorbate Formation for Plasma Etch Process
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
US8329522B2 (en) Method for fabricating semiconductor device
JP7186855B2 (ja) 半導体装置の製造方法
US20240079246A1 (en) Methods for forming semiconductor devices using metal hardmasks
EP3840034A1 (en) A semiconductor fabrication method for producing nanoscaled electrically conductive lines
TW202347439A (zh) 利用插入之電荷耗散層的高深寬比碳蝕刻技術
JP2016048773A (ja) 半導体装置およびその製造方法
TWI584442B (zh) 半導體元件
JP2022142897A (ja) パターン形成方法及び半導体装置の製造方法