JP2016534566A - セラミック多層デバイスを製造するための方法 - Google Patents

セラミック多層デバイスを製造するための方法 Download PDF

Info

Publication number
JP2016534566A
JP2016534566A JP2016537175A JP2016537175A JP2016534566A JP 2016534566 A JP2016534566 A JP 2016534566A JP 2016537175 A JP2016537175 A JP 2016537175A JP 2016537175 A JP2016537175 A JP 2016537175A JP 2016534566 A JP2016534566 A JP 2016534566A
Authority
JP
Japan
Prior art keywords
block
partial
longitudinal direction
ceramic multilayer
partial blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016537175A
Other languages
English (en)
Other versions
JP6224839B2 (ja
Inventor
マリオン オットリンガー,
マリオン オットリンガー,
ロベルト クルンプハルス,
ロベルト クルンプハルス,
アレクサンダー グラズノフ,
アレクサンダー グラズノフ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2016534566A publication Critical patent/JP2016534566A/ja
Application granted granted Critical
Publication of JP6224839B2 publication Critical patent/JP6224839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、セラミック多層デバイス(100)を製造するための方法を提供する。本方法は、セラミック多層デバイス(100)用のグリーン層(複数)(5)を準備するステップと、これらのグリーン層(5)を1つの積層体に積層し、続いて当該積層体をプレスして1つのブロック(1)とするステップとを備える。さらに本方法は、このブロック(1)を長手方向(X)に沿って部分ブロック(複数)(3)にそれぞれ個々に分離するステップと、これらの部分ブロック(3)を熱処理するステップ、および続いてこれらの部分ブロック(3)の表面を機械加工するステップとを備え、またこれらの部分ブロック(3)に外部電極(複数)を設けるステップと、これらの部分ブロック(3)をその長手方向(X)に対して横方向で個々に分離して、個々のセラミック多層デバイス(100)にする分離ステップとをを備える。【選択図】 図2

Description

本発明は、セラミック多層デバイスを製造するための方法およびセラミック多層デバイスに関する。
本発明が解決すべき課題は、改善されたセラミック多層デバイスおよびこれを製造するための方法を提示することである。
この課題は請求項1の特徴を有する方法により解決される。
本発明は、セラミック多層デバイスを製造するための方法を提供する。この方法はこのセラミック多層デバイス用のグリーン層(複数)を準備するステップを備える。これらのグリーン層は、好ましくは、たとえば焼結されていない、セラミック多層デバイス用の1つの原材料から成る層(複数)のことである。本方法は、さらにこれらのグリーン層に内部電極を設けるステップを備える。これらの内部電極は、銅(Cu)を含んでよい。
1つの実施形態においては、これらの内部電極は銅から成っている。
これらのグリーン層は、好ましくはそれぞれ少なくとも1つの内部電極または内部電極層によってコーティングされている。
本方法は、さらに上記の内部電極が設けられたグリーン層を積層して積層体とするステップを備える。この積層のステップは、好ましくは、上記の内部電極(複数)がそれぞれ2つの隣接するグリーン層の間に配設されるように行われる。
1つの好ましい実施形態においては、本方法は、上記のグリーン層の積層のステップの後に、上記の積層体をプレスして1つのブロックにするステップを備える。本方法は、さらにこのブロックを部分ブロック(複数)に個々に分離するステップを備え、ここでそれぞれの部分ブロックは1つの長手方向を備える。1つの部分ブロックは、1つの棒状体(Riegel)であってよい。
上記のブロックの長手方向は、本願においてはこのブロックの主延伸方向となる。このブロックの端面は、具体的にはこの長手方向に対して平行に延在してよい。この長手方向は、好ましくはさらに、このブロックの深さまたは幅に対し垂直に延伸している。上述の端面は、好ましくはこのブロックの側面であり、この端面で上記の内部電極(複数)を外部電極(複数)または1つの外部接続部と接続することができる。
1つの好ましい実施形態においては、上記のブロックはこのブロックを個々に分離するために裁断される。
1つの好ましい実施形態においては、上記のブロックは、具体的にはこの個々の分離のために、長手方向に対し横方向におよび/またはこの長手方向に沿って、好ましくは2つ以上の同じ長さの部分ブロック(複数)の形成のために、1回のみ裁断される。この部分ブロックの数は2〜10であってよい。
1つの好ましい実施形態においては、このブロックあるいは既に裁断されたこのブロックの部分は、深さ方向に沿って長手方向に平行に複数回または多数回裁断される。
1つの好ましい実施形態においては、上記のブロックは、個々に分離するために、長手方向に対し横方向に複数回裁断される。ここでこの部分ブロックの数は2〜10であってよい。
1つの好ましい実施形態においては、上記のブロックは、個々に分離するために、このブロックの長手方向に対し平行に、長手方向に対して横方向に裁断するよりも多数回裁断される。この実施形態により、製造コストまたはプロセスコスト、具体的には熱処理および機械加工を有利に低減することができる。これは具体的には、これらの部分ブロックに外部電極が設けられる表面(下記参照)で処理または加工されなければならない部分または部分ブロックの数がより少ないからである。換言すれば、このブロックの長手方向に対し平行に延在する側面は、以降に続く方法ステップにおいて、有利に並列に処理または加工することができる。
ここでこの側面の表面法線は、この長手方向に対し垂直方向に向いていてよい。
さらに本発明よる方法は、好ましくは上記のブロックを部分ブロック(複数)に個々に分離した後に、これらの部分ブロックを熱処理することを含む。
1つの好ましい実施形態においては、この熱処理は、これらの部分ブロックを脱炭することを含む。この脱炭は、たとえばこれらの部分ブロックからの炭素の除去のために、さらにこれらの部分ブロックを特殊な、たとえば低酸素の雰囲気に曝露することを含む。
1つの好ましい実施形態においては、これらの部分ブロックは、熱処理の間に焼結される。この焼結は上記の好適には脱炭の後に行われる。
さらに本発明よる方法は、この熱処理の後に、これらの部分ブロックの表面を機械加工することを含む。この機械加工とは、これらの部分ブロックの表面から材料を除去すること、好ましくは研磨することである。
さらに本発明よる方法は、好ましくはこの機械加工の後で、これらの部分ブロックに外部電極を設けることを含む。これらの部分ブロックは、好ましくはその長手方向に対し平行になっている側面に、外部電極が設けられる。詳細にはこれらの部分ブロックに外部電極を設ける際には、好適には上記の内部電極が接続され、すなわちこの外部電極と電気的に導通して結合される。
さらに本発明による方法は、これらの部分ブロックをそれぞれ、その長手方向に対して横方向に個々のセラミック多層デバイスに個々に分離することを含む。これらの部分ブロックを、その長手方向に対して個々に分離する際には、個々のセラミック多層デバイスを形成するために、それぞれ1つのブロックは、好ましくはその長手方向に対し横方向に多数回裁断される。
1つの好ましい実施形態においては、これらの部分ブロックは、機械的加工の後で、それぞれその長手方向に対して横方向に個々に分離される。これによりセラミック多層デバイスの製造の際に、既に個々の分離の終わったデバイスまたは基体をデバイスにするためのコストのかかる一連の処理を省くことができる。通常は、多層のセラミックの、たとえば圧電性の多層デバイス、たとえばアクチュエータは、既に個々に分離されたものが多数の処理ステップで処理される。たとえばセラミックシート(複数)および内部電極(複数)からなる積層体は、通常はプレスされた後に分離処理によってアクチュエータ(複数)に個々に分離される。これらのアクチュエータは個々に分離されたデバイスとして脱炭,焼結,研磨,およびメタライジング化または接続される。
このような処理は、各々のアクチュエータが個々に加工されるので、一方では多大のコストを必要とし、他方ではこれは技術的な問題と結びついている。これらの問題の1つは焼結の際のアクチュエータの歪み、たとえば反りであり、これは小さな断面を有するアクチュエータではとりわけ強く起こり得る。この結果、これらのセラミック多層デバイスまたはアクチュエータが使用不能となるか、またはより多くの研磨の手間とこれに対応した材料損失が必要となり得る。さらなる問題は、それぞれのアクチュエータの側面の研磨の際の研磨しろ,研磨許容誤差,または絶縁領域のオフセットに関する。
具体的には、通常の内部電極(複数)の接続に対しては、大きな研磨しろは不利となり得る。これはこの研磨によって上述の絶縁領域の幅が減少され、ある大きさの研磨しろからはこれによって内部電極間の短絡が特にこのセラミック多層デバイスの動作中に発生しかねないからである。個々に分離されたアクチュエータの代わりに、部分ブロック(複数)または棒状体(複数)を加工することは、以下の利点をもたらす。
−製造コストまたは処理コスト、具体的には熱処理から機械処理までのコストが低減される。これは各々の処理ステップでの部品の数が少なくなるからである。
−材料損失、たとえば研磨しろによるものが低減される。
−小さな断面(たとえば3×3mm)を有するデバイスの歪みが低減される。
−裁断面が表面品質に対する要求を満たし、これよりさらなる加工(たとえば研磨)、たとえば各々のアクチュエータの2つの側面の研磨を全く必要としない。
−処理が完了した棒状体における裁断位置の調整により絶縁領域の対称性が高くなる。
−個々に分離されたアクチュエータの機械的損傷(たとえばエッジ欠け)が大幅に低減される。これは棒状体が後の処理ステップでやっとアクチュエータ(複数)に個々に分離されるからであり、これがこれらのアクチュエータの収率の向上を有利にもたらすからである。
−さらに、改善された電気的特性および/またはより長い寿命を有するアクチュエータの製造のためのセラミック層またはグリーン層の絶縁領域における、またはこの絶縁領域での内部電極層のエッチング等の新たな処理を、比較的僅かな製造コストで導入できる可能性がある。
1つの好ましい実施形態においては、上記の部分ブロック(複数)は、対向する外面または側面で加工され、これらの面でこれらの部分ブロックには、好ましくは後の方法ステップにおいて、外部電極(複数)が設けられる。これらの外面または側面は、好ましくは上記のブロックまたは部分ブロックの周囲面であり、上側および下側の面ではない。上側および下側の面は、同様に機械的に処理されてよく、たとえば上述のブロックの周囲面よりも僅かな程度で処理されてよい。
1つの好ましい実施形態においては、これらの部分ブロックの表面の機械加工は、それぞれの部分ブロックの4つの外面の機械加工を含む。
1つの好ましい実施形態においては、本発明による方法は、上記の部分ブロック(複数)に外部電極(複数)を設けた後に、たとえばはんだ、またははんだ処理によって、これらの部分ブロックに1つの外部接続部を設けることを含む。たとえばこの外部接続部は、1つの導電体であってよく、または1つの、はんだによって上記の外部電極と電気的に導通して結合され得るようなものを備えてよい。
1つの好ましい実施形態においては、上記の部分ブロック(複数)は、これらの部分ブロックに上記の外部電極(複数)を設けた後、かつこれらの部分ブロックに外部接続部を設けた後に、その長手方向に対し横方向で個々のセラミック多層デバイスにそれぞれ個々に分離される。
1つの好ましい実施形態においては、本発明によるセラミック多層デバイスは、1つの圧電多層デバイスあるいは1つの圧電アクチュエータである。
1つの好ましい実施形態においては、本発明によるセラミック多層デバイスは、1つの多層コンデンサである。
さらに本発明は、たとえばここに記載した方法を用いて製造可能なまたは製造されている圧電多層デバイスに関する。
1つの好ましい実施形態においては、本発明による方法は、本発明によるセラミック多層デバイス用のグリーン層(複数)を準備すること、これらのグリーン層に内部電極を設けること、これらの内部電極が設けられたグリーン層を1つの積層体に積層し、続いてこの積層体をプレスして1つのブロックにすること、このブロックをそれぞれ1つの長手方向を有する部分ブロック(複数)に個々に分離すること、これらの部分ブロックを熱処理し、続いてこれらの部分ブロックを機械加工すること、これらの部分ブロックに外部電極(複数)を設けること、およびこれらの部分ブロックをそれぞれその長手方向に対して横方向で、セラミック多層デバイス(複数)に個々に分離することを含む。
本発明のさらなる利点,有利な実施形態,および有用性が、以下の実施例で図を参照した説明で示される。
内部電極(複数)が設けられたグリーン層(複数)の1つのブロックを概略的に示す。 上記のブロックから個々に分離された1つの部分ブロックを概略的に示す。 1つの部分ブロックを個々に分離することを示す。 1つのセラミック多層デバイスの製造方法を示し、これを参照して、図1〜3の本発明による方法の利点が説明される。
これらの図中で同じ要素、同様な要素、および同等に機能する要素には、同じ参照符号が付されている。これらの図、およびこれらの図に示された要素相互の大きさの関係は、縮尺通りとはなっていない。むしろ個々の要素は、より見易いように、および/またはより理解しやすいように、誇張して大きく図示されている場合がある。
これらの図は、セラミック多層デバイスの1つの製造方法を示すものである。
図1は、1つのブロック1を示す。このブロック1は、好ましくは、重なって積層され、かつ内部電極層(図示せず)が設けられたグリーン層(複数)5から成る1つの積層体のプレスによって形成または製造されている。積層方向は、図1の方向Zに対応している。さらにこれらのグリーン層5は、好ましくは事前に準備され、かつ好ましくはそれぞれ上記の内部電極(複数)の少なくとも1つが設けられている。これらのグリーン層5は、生成される1つのセラミックまたはセラミック層用のシートであってよい。これらの内部電極は、たとえばシルクスクリーン印刷を用いて、これらのセラミックシート上に印刷されてよい。
ブロック1は、1つの長手方向Xを有する。上記のグリーン層(複数)5が設けられている内部電極(複数)の積層体した後は、好ましくは2つの隣接するグリーン層5の間には少なくとも1つの内部電極層が存在する。これらの内部電極または内部電極層は、さらに積層方向で、横方向に交互にずれて配設されてよく、こうしてたとえば全ての1つおきの内部電極層だけがこの積層体の1つの側でアクセス可能であり、かつ接続することができる。
ブロック1は、プレスされた後、部分ブロック(複数)3に個々に分離される。このような部分ブロック3の1つが図2に示されている。部分ブロック(複数)3の輪郭が図1に切れ目すなわち裁断方向2によって示されている。個々に分離するとは、好ましくはこのブロック1を部分ブロック(複数)3に裁断することである。この裁断は、この個々の分離の際に、好ましくは長手方向Xに対し平行および垂直で行われる。具体的には、「長手方向Xに対し垂直」とは、好ましくはこの長手方向に対する横方向である。長手方向Xに対して垂直すなわち横方向で、このブロック1は好ましくは1回だけ裁断される。代替としてこのブロック1は、長手方向Xに対して横方向で複数回裁断されてよい。長手方向Xに対して横方向で裁断された部分ブロック(複数)3の数は、2〜10であってよい。この長手方向Xに対して平行に、このブロック1は好ましくは多数回(図1ではたとえば4回)裁断される。この長手方向Xに対して平行に裁断された部分ブロック(複数)の数は、たとえば2〜50であってよい(図1のY方向参照)。このブロックは、長手方向Xに対して平行に個々に分離するために、このブロック1の長手方向Xに対する横方向よりも多数回裁断される。これはこれによって製造コストが低減され得るからである(上記参照)。ここでこれらの部分ブロックの裁断面は、好ましくは所望の表面品質への要求を、たとえば表面粗さに関して既に満たしている。
図2は、上記のブロック1から個々に分離された部分ブロック(複数)3に対し、1つの部分ブロック3または棒状体を例示的に示す。
さらに本発明よる方法は、上記のブロック1を部分ブロック(複数)3に個々に分離した後に、これらの部分ブロック3を熱処理することを含む。この熱処理は、これらの部分ブロック3から炭素を除去するために、たとえば低酸素の雰囲気でのこれらの部分ブロック3の脱炭を含んでよい。この低酸素雰囲気は、酸素分圧が低減された雰囲気であってよい。低減された酸素分圧によって、特にたとえば銅(Cu)から成る内部電極の酸化が防止または制限され得る。好ましくはこの脱炭の後に、この熱処理はこれらのグリーン層を焼結してセラミックとすることを含む。
さらに本発明よる方法は、好ましくはこの熱処理の後に、上記の部分ブロック(複数)3の表面または側面を機械加工することを含む。この機械加工は、好ましくは、部分ブロック3または部分ブロック(複数)3の側面6,7,8,および9で行われる。
続いて個々の部分ブロック3の各々に、好ましくは外部電極(不図示)が設けられる。これらの外部電極(複数)は、好ましくはこれらの部分ブロック(複数)3の主側面(複数)に付けられるかまたは堆積される。これらの主側面は、図2に参照番号6および7で示されている。
これらの主側面6,7の機械加工に関しては、上述した研磨しろの問題であるこれらの側面6および7に見込まれている絶縁領域のために、とりわけ高度の要求が設定される。これらの絶縁領域は、積層方向において隣接する内部電極の横方向のずれによって形成することができ、これよりたとえばこれらの部分ブロックに外部電極(複数)側面6および7にそれぞれ設けることで、全ての1つおきの内部電極が、それぞれの外部電極と接続および/または電気的に導通して結合されるようになる。
図3は、これらの部分ブロック(複数)をその長手方向Xに対して横方向で個々に分離して、個々のセラミック多層デバイス100にすることを示す。この際各々の部分ブロック3は、上記の外部電極(複数)が設けられた後、長手方向Xに対して横方向で個々に分離すなわち裁断される。後の(個々に分離した後の)、少なくともこのセラミック多層デバイス100(図3右側)の側面6,7の熱処理および/または機械的処理は、上述の本発明による方法により最早必要ではなく、有利である。
上記の部分ブロック(複数)をセラミック多層デバイス(複数)100に個々に分離した後に、本発明による方法は、これらの個々のセラミック多層デバイス100を最終的に完成するさらなる処理ステップを含む。
上述の本発明による方法は、Cu内部電極を有する多層圧電アクチュエータの製造で利用することができる。さらに、他の電極タイプ、たとえばAgまたはAgPdからなるものを有するデバイスまたはアクチュエータも同様にして処理または製造することができる。
本発明の技術は他の製品でも、たとえば多層セラミックコンデンサでも利用することができ、ここでこれらの多層の部品または多層デバイスは、多くの処理ステップに渡ってブロックの一部としてまたは全ブロックとして加工され、個々に加工されることはない。
多層デバイス(複数)または部分ブロック(複数)の多数の構造形状のもの、たとえば3.4×3.4×27mm3〜5.2×5.2×60mm3のものが製造または生産された。
図4には、1つのセラミック多層デバイスの製造方法が示されており、これを参照して本発明による方法が図1〜3により説明される。特別な点が図1に示すブロック1である。このブロック1が個々に分離される(図4右側参照)部分ブロック(複数)3の輪郭は、上述したように、切れ目すなわち裁断方向2によって示されている。右側の図は、このブロック1から個々に分離された部分ブロック(複数)3に対し、1つの部分ブロック3または棒状体を例示的に示す。これらの切れ目2は、ここでは個々に分離されたものに対し、長手方向Xに対して平行に、および横方向に続いており、すなわち延伸している。本方法においては、このブロック1は、その長手方向Xに対して横方向で、上述した方法とは反対に、長手方向Xに対し平行な方向と全く同様にまたはほぼ同様に多数回裁断されてよい。図1〜3に記載した方法は、図4の方法に対して、(上述したような)セラミック多層デバイスを顕著に簡単に製造する利点を提供する。
本発明は上記の実施例を参照した説明によって限定されない。むしろ本発明は、特に請求項中の特徴の組み合わせそれぞれが含むいかなる新規な特徴、並びにいかなる新規な特徴の組み合わせをも、たとえその特徴またはその組み合わせがそれ自体として請求項または実施例に明示されていなくとも、含むものである。
1 : ブロック
2 : 裁断方向
3 : 部分ブロック
5 : グリーン層
6,7,8,9 : 側面
100 : セラミック多層デバイス
X : 長手方向
Y,Z : 方向

Claims (10)

  1. セラミック多層デバイス(100)を製造するための造方法であって、
    前記セラミック多層デバイス(100)用のグリーン層(複数)(5)を準備するステップと、
    前記グリーン層(5)を1つの積層体に積層し、続いて当該積層体をプレスして1つのブロック(1)とするステップと、
    前記ブロック(1)を長手方向(X)に沿って部分ブロック(複数)(3)にそれぞれ個々に分離するステップと、
    前記部分ブロック(3)を熱処理するステップ、および続いて当該部分ブロック(3)の表面(6,7,8,9)を機械加工するステップと、
    前記部分ブロック(3)に外部電極(複数)を設けるステップと、
    前記部分ブロック(3)をその長手方向(X)に対して横方向で個々に分離して、個々のセラミック多層デバイス(100)にする分離ステップと、
    を備えることを特徴とする方法。
  2. 前記内部電極は銅(Cu)から成ることを特徴とする請求項1に記載の方法。
  3. 前記ブロック(1)は、前記分離ステップのため、当該ブロック(1)の長手方向(X)に対し横方向に1回のみ裁断されることを特徴とする、請求項1または2に記載の方法。
  4. 前記ブロック(1)は、前記分離ステップのため、当該ブロック(1)の長手方向(X)に対し横方向に複数回裁断されることを特徴とする、請求項1または2に記載の方法。
  5. 前記ブロック(1)は、前記分離ステップのため、当該ブロック(1)の長手方向(X)に対し平行に、当該ブロック(1)の長手方向(X)に対して横方向に裁断するよりも多数回裁断されることを特徴とする、請求項1乃至4のいずれか1項に記載の方法。
  6. 前記部分ブロック(3)の前記表面(6,7,8,9)は、対向する側面(6,7)で機械加工され、当該部分ブロック(3)の当該側面に外部電極(複数)が設けられることを特徴とする、請求項1乃至5のいずれか1項に記載の方法。
  7. 前記方法は、前記部分ブロック(3)に外部電極を設けた後に、たとえばはんだ、またははんだ処理によって、当該部分ブロック(3)に1つの外部接続部を設けるステップを備えることを特徴とする、請求項1乃至6のいずれか1項に記載の方法。
  8. 前記セラミック多層デバイス(100)は、圧電多層デバイス、あるいは圧電アクチュエータであることを特徴とする、請求項1乃至7のいずれか1項に記載の方法。
  9. 前記セラミック多層デバイス(100)は、多層コンデンサであることを特徴とする、請求項1乃至7のいずれか1項に記載の方法。
  10. 請求項1乃至9のいずれか1項に記載の方法を用いて製造可能な、または製造されている圧電多層デバイス(100)。
JP2016537175A 2013-08-27 2014-07-14 セラミック多層デバイスを製造するための方法 Active JP6224839B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102013109267 2013-08-27
DE102013109267.5 2013-08-27
DE102013111121.1 2013-10-08
DE102013111121.1A DE102013111121B4 (de) 2013-08-27 2013-10-08 Verfahren zur Herstellung von keramischen Vielschichtbauelementen
PCT/EP2014/065038 WO2015028192A1 (de) 2013-08-27 2014-07-14 Verfahren zur herstellung von keramischen vielschichtbauelementen

Publications (2)

Publication Number Publication Date
JP2016534566A true JP2016534566A (ja) 2016-11-04
JP6224839B2 JP6224839B2 (ja) 2017-11-01

Family

ID=52470235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537175A Active JP6224839B2 (ja) 2013-08-27 2014-07-14 セラミック多層デバイスを製造するための方法

Country Status (4)

Country Link
US (1) US10686120B2 (ja)
JP (1) JP6224839B2 (ja)
DE (1) DE102013111121B4 (ja)
WO (1) WO2015028192A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021119120A1 (de) * 2020-08-12 2022-02-17 Defond Components Limited Kühlsystem zur kühlung einer elektronischen komponente eines elektrischen geräts

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208880A (ja) * 1985-03-14 1986-09-17 Nec Corp 電歪効果素子の製造方法
US20030070271A1 (en) * 2001-10-17 2003-04-17 Murata Manufacturing Co., Ltd. Method of producing multilayer piezoelectric resonator
DE602004004841T2 (de) * 2003-08-29 2007-11-08 Fujifilm Corp. Laminierte Struktur, Verfahren zur Herstellung derselben und Vielfach-Ultraschallwandlerfeld
DE102007004813A1 (de) * 2007-01-31 2008-08-14 Siemens Ag Piezokeramischer Vielschichtaktor und Verfahren zu seiner Herstellung
JP2009065014A (ja) * 2007-09-07 2009-03-26 Nec Tokin Corp 積層型圧電アクチュエータ素子
DE102009028259A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Verfahren zur Herstellung von piezoelektrischen Werkstücken
JP2012044148A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
DE102012101351A1 (de) * 2012-02-20 2013-08-22 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04214686A (ja) * 1990-10-05 1992-08-05 Nec Corp 電歪効果素子
JP2002314156A (ja) * 2001-04-12 2002-10-25 Denso Corp 圧電体素子
JP4035988B2 (ja) * 2001-12-06 2008-01-23 株式会社デンソー セラミック積層体及びその製造方法
JP2006245124A (ja) * 2005-03-01 2006-09-14 Ibiden Co Ltd 積層型圧電体素子
JP2007134561A (ja) * 2005-11-11 2007-05-31 Fujitsu Ltd 多層圧電素子の形成方法
EP1821351B1 (de) * 2006-02-16 2008-04-16 Delphi Technologies, Inc. Verfahren zum Herstellen eines piezoelektrischen Bauteils
DE102007040249A1 (de) * 2007-08-27 2009-03-05 Robert Bosch Gmbh Verfahren zur Herstellung eines Piezoaktors mit elektrisch isolierender Schutzschicht sowie Piezoaktormodul und Piezoaktor mit elektrisch isolierender Schutzschicht
JPWO2011065235A1 (ja) * 2009-11-25 2013-04-11 株式会社村田製作所 電気機械変換素子及びアクチュエータ
DE102012105059A1 (de) * 2012-06-12 2013-12-12 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208880A (ja) * 1985-03-14 1986-09-17 Nec Corp 電歪効果素子の製造方法
US20030070271A1 (en) * 2001-10-17 2003-04-17 Murata Manufacturing Co., Ltd. Method of producing multilayer piezoelectric resonator
DE602004004841T2 (de) * 2003-08-29 2007-11-08 Fujifilm Corp. Laminierte Struktur, Verfahren zur Herstellung derselben und Vielfach-Ultraschallwandlerfeld
DE102007004813A1 (de) * 2007-01-31 2008-08-14 Siemens Ag Piezokeramischer Vielschichtaktor und Verfahren zu seiner Herstellung
JP2009065014A (ja) * 2007-09-07 2009-03-26 Nec Tokin Corp 積層型圧電アクチュエータ素子
DE102009028259A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Verfahren zur Herstellung von piezoelektrischen Werkstücken
JP2012044148A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
DE102012101351A1 (de) * 2012-02-20 2013-08-22 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements

Also Published As

Publication number Publication date
DE102013111121B4 (de) 2020-03-26
US20160204339A1 (en) 2016-07-14
JP6224839B2 (ja) 2017-11-01
DE102013111121A1 (de) 2015-03-05
US10686120B2 (en) 2020-06-16
WO2015028192A1 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5852321B2 (ja) 積層セラミックコンデンサ
KR102166591B1 (ko) 적층 세라믹 전자 부품의 제조 방법
KR20090015811A (ko) 세라믹 그린시트 구조 및 적층 세라믹 전자 부품의 제조방법
JP6224839B2 (ja) セラミック多層デバイスを製造するための方法
TWI482185B (zh) Laminated ceramic capacitors
JP4502130B2 (ja) 積層電子部品の製造方法
JP2001217139A (ja) 積層型電子部品の製法
KR102166588B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP6110927B2 (ja) 積層セラミックコンデンサ
JP2013187239A (ja) 積層コンデンサ
JP2005108890A (ja) 積層セラミックコンデンサ
JP2000315617A (ja) セラミック積層電子部品の製造方法
JP6383095B2 (ja) セラミック多層デバイスを製造するための方法およびセラミック多層デバイス
JPH06283375A (ja) 積層電子部品の製造方法
JP5195253B2 (ja) 電子部品の製造方法
JPH11277518A (ja) セラミックグリーンシート積層装置及び積層方法
JP2012004422A (ja) セラミック多層基板
KR20150005577A (ko) 적층 세라믹 콘덴서
JP4822725B2 (ja) 積層体の製造方法
JP2014067922A (ja) セラミック部品およびその製造方法
JP4483240B2 (ja) 積層セラミック電子部品の製造方法
JP4450158B2 (ja) セラミック電子部品の製造方法
JP2007134377A (ja) 積層電子部品の製造方法
JP2006352568A (ja) 積層型フィルタ
JPH0145994B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250