JP2016528813A5 - - Google Patents

Claims (15)

1. データを受信するための方法であって、
   複数の導体からシンボルのシーケンスを受信することと、
   シンボルの前記受信されたシーケンス中の遷移を検出することによってクロック信号を生成することと、
   シンボルの前記受信されたシーケンスを遅延させることと、
   前記クロック信号を使用してフリップフロップによりシンボルの前記遅延させられたシーケンス中の１つまたは複数のシンボルをキャプチャすることと、ここにおいて、シンボルの前記遅延させられたシーケンス中の前のシンボルが、シンボルの前記受信されたシーケンス中の前記前のシンボルからシンボルの前記受信されたシーケンス中の現在シンボルへの検出された遷移に基づいて生成された前記クロック信号中のクロックパルスを使用してキャプチャされる、
   を備え、
   ここで、シンボルの前記受信されたシーケンスは、前記フリップフロップのホールド時間にほぼ等しいかまたはそれよりも大きく前記フリップフロップのセットアップ時間よりも小さい時間遅延だけ遅延させられる、方法。
2. 前記時間遅延が、前記フリップフロップの前記ホールド時間と、検出された遷移と前記クロック信号の対応するエッジとの間の時間遅延との和にほぼ等しいかまたはそれよりも大きい、請求項１に記載の方法。
3. 前記導体の少なくとも１つのペアを駆動し、前記導体のうちの少なくとも１つを非駆動のままにすることによって、各シンボルが前記複数の導体にわたって送られる、請求項１に記載の方法。
4. 導体の前記少なくとも１つのペアが、反対の極性で駆動される、請求項３に記載の方法。
5. シンボルの前記シーケンスを受信することが、各シンボルを複数のビットに変換することを備え、シンボルの前記遅延させられたシーケンスをキャプチャすることが、シンボルの前記受信されたシーケンス中の前記前のシンボルから前記現在シンボルへの前記検出された遷移に基づいて生成された前記クロックパルスを使用して、シンボルの前記遅延させられたシーケンス中の前記前のシンボルのための前記複数のビットをキャプチャすることを備える、請求項３に記載の方法。
6. 各シンボルを複数のビットに変換することが、前記導体の異なるペアにわたって複数の差動電圧を検出することと、前記検出された差動電圧に基づいて前記ビットを生成することとを備える、請求項５に記載の方法。
7. 前記遷移を検出することが、複数のビット遷移のうちの最も早いものを検出することによって、シンボルの前記受信されたシーケンス中の前記前のシンボルから前記現在シンボルへの前記遷移を検出することを備え、各ビット遷移が、前記前のシンボルのための前記ビットのうちの異なるものから前記現在シンボルのための前記ビットのうちの対応するものへの遷移に対応する、請求項５に記載の方法。
8. データを受信するための装置であって、
   複数の導体からシンボルのシーケンスを受信するための手段と、
   シンボルの前記受信されたシーケンス中の遷移を検出することによってクロック信号を生成するための手段と、
   シンボルの前記受信されたシーケンスを遅延させるための手段と、
   前記クロック信号を使用してシンボルの前記遅延させられたシーケンス中の１つまたは複数のシンボルをキャプチャするための手段と、ここにおいて、シンボルの前記遅延させられたシーケンス中の前のシンボルが、シンボルの前記受信されたシーケンス中の前記前のシンボルからシンボルの前記受信されたシーケンス中の現在シンボルへの検出された遷移に基づいて生成された前記クロック信号中のクロックパルスを使用してキャプチャされる、
   を備え、
   ここで、シンボルの前記受信されたシーケンスは、シンボルの前記遅延させられたシーケンスをキャプチャするための前記手段のホールド時間にほぼ等しいかまたはそれよりも大きく、シンボルの前記遅延させられたシーケンスをキャプチャするための前記手段のセットアップ時間よりも小さい、時間遅延だけ遅延させられる、装置。
9. 前記時間遅延が、シンボルの前記遅延させられたシーケンスをキャプチャするための前記手段の前記ホールド時間と、前記クロック信号を生成するための前記手段の時間遅延との和にほぼ等しいかまたはそれよりも大きい、請求項８に記載の装置。
10. 前記導体の少なくとも１つのペアを駆動し、前記導体のうちの少なくとも１つを非駆動のままにすることによって、各シンボルが前記複数の導体にわたって送られる、請求項８に記載の装置。
11. 導体の前記少なくとも１つのペアが、反対の極性で駆動される、請求項１０に記載の装置。
12. シンボルの前記シーケンスを受信するための前記手段が、各シンボルを複数のビットに変換するための手段を備え、シンボルの前記遅延させられたシーケンスをキャプチャするための前記手段が、シンボルの前記受信されたシーケンス中の前記現在シンボルへの前記検出された遷移に基づいて生成された前記クロックパルスを使用して、シンボルの前記遅延させられたシーケンス中の前記前のシンボルのための前記複数のビットをキャプチャするための手段を備える、請求項１０に記載の装置。
13. 各シンボルを複数のビットに変換するための前記手段が、前記導体の異なるペアにわたって複数の差動電圧を検出するための手段と、前記検出された差動電圧に基づいて前記ビットを生成するための手段とを備える、請求項１２に記載の装置。
14. 受信するための前記手段を組み込んだ受信機回路と、
    生成するための前記手段を組み込んだクロック復元回路と、
    遅延させるための前記手段を組み込んだ遅延回路と、
    キャプチャするための前記手段を組み込んだフリップフロップと
    をさらに備える、請求項８に記載の装置。
15. 前記時間遅延が、前記フリップフロップの前記ホールド時間と、検出された遷移を前記クロック信号の対応するエッジに変換するために前記クロック復元回路によって必要とされる時間遅延との和にほぼ等しいかまたはそれよりも大きい、請求項１４に記載の装置。